DE68913806T2

DE68913806T2 - Elektronische Packungsanordnung mit biegsamem Träger und Verfahren zu ihrer Herstellung.

Info

Publication number: DE68913806T2
Application number: DE68913806T
Authority: DE
Inventors: Donald Gene Mcbride
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1988-05-26
Filing date: 1989-04-29
Publication date: 1994-09-22
Anticipated expiration: 2009-04-30
Also published as: EP0343400A2; JPH0546981B2; EP0343400B1; DE68913806D1; US4937707A; EP0343400A3; JPH01307236A

Description

VERFAHREN ZU IHRER HERSTELLUNG

Die vorliegende Erfindung bezieht sich allgemein auf die Packung elektronischer Bausteine und insbesondere auf eine elektronische Packung der ersten Ebene zur Aufnahme eines elektronischen Bausteins sowie ein Verfahren zu ihrer Herstellung.
In den letzten Jahren hat die Elektronikindustrie den Fortschritt ihrer Technologie gesteigert, verbessert und entwickelt, und die Packungstechnik für Schaltungsbauteile schreitet nun mit entsprechender Geschwindigkeit voran. Beispielsweise kann ein einziger, weniger als einen halben Zoll (1 Zoll = 25,4 mm) im Quadrat großer monolithischer Chip heutzutage eine Million Bit Informationen speichern, und ein solcher Chip kann außerdem viele elektronische Schaltungen aufnehmen. Da immer mehr elektronische Schaltungen auf immer kleineren Chips untergebracht werden, wird die Aufgabe, diese kleineren Chips in Module zu packen, zum Versuch, das Unmögliche zu erreichen.
Eine wesentliche Einschränkung beim Unterbringen eines Bausteins in einem Modul scheint aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten zu entstehen. Dieser Unterschied verursacht während der thermischen Bearbeitung Brüche und andere Unterbrechungen der elektrischen Verbindungen. Beispielsweise liegt der thermische Ausdehnungskoeffizient eines typischen Chips im Bereich von 3 Mikrozoll pro Zoll pro Grad Celsius, während derjenige eines typischen Keramikmoduls im Bereich von 7 Mikrozoll pro Zoll pro Grad Celsius liegt.
Diese Brüche und sonstigen Schaltungsunterbrechungen entstehen aufgrund von Belastungen, die sich ergeben, wenn in ihrer Umgebung thermische Bearbeitungen durchgeführt werden. Dieses Problem setzt sich sogar noch weiter fort, wenn ein Baustein - wie so oft - fest mit einem Modul verbunden ist. Nach dem Stand der Technik gibt es viele Bemühungen, die aus diesen thermischen Unterschieden entstehenden Probleme zu lösen.
Die US-Patentschrift 3 777 220, Erfinder Tatusko et al., unterrichtet über einen einzigartigen Aufbau, der aus getrennten Bereichen mit unterschiedlichen thermischen Ausdehnungskoeffizienten gebildet wird, und schlägt vor, Bausteine in jenen Bereichen anzubringen, bei denen der thermische Ausdehnungskoeffizient besser mit dem des Bausteins übereinstimmt. Dies mag theoretisch wohl eine wichtige Lehre sein, bei den heutigen Subminiatur-Bausteinen besitzt sie allerdings praktische Mängel.
Die US-Patentschrift 3 969 754, Erfinder Kuniya et al., beschreibt eine Anordnung, bei der in eine Hilfselektrode Fasern mit einem "im wesentlichen gleichen" thermischen Ausdehnungskoeffizienten wie der zu befestigende Baustein eingebettet sind. Die Idee mag zwar vernünftig sein, jedoch fehlt es ihr an der erforderlichen universellen Anwendbarkeit, um auf dem derzeitigen Markt finanzielle Investoren anzuziehen.
Ein bekanntes Verfahren zur Vermeidung von Problemen durch thermische Unterschiede besteht darin, den Chip auf einem biegsamen Filmträger anzubringen. Beispielsweise zeigt die US-Patentschrift 4 231 154 einen integrierten Schaltungschip, der auf einer sehr dünnen Schicht aus mit Schaltkreisen versehenem Polyimid angebracht ist. Diese Lösung übersieht jedoch das Problem, einen Träger für den zu montierenden integrierten Schaltungschip zur Verfügung zu stellen.
Die US-Patentschrift 4 189 524, Erfinder Lazzari, beschreibt einen mehrschichtigen, starren Träger aus einer sehr dünnen Schicht aus leitendem Material mit vernachlässigbarer thermischer Ausdehnung, die sich zwischen jeder leitenden und jeder isolierenden Schicht befindet. Die Aussage dieser früheren Patentschrift, daß die Probleme der Temperaturerhöhungen "ignoriert werden können", führt zum genauen Gegenteil der vorliegenden Erfindung.
Die US-Patentschrift 4 413 308, Erfinder Brown, erkennt klar das Problem, einen Träger für einen Chip zur Verfügung zu stellen, um durch Belastung und unterschiedliche thermische Ausdehnung entstehende Lötstellenfehler zu verhindern, die vorgeschlagene Lösung ist jedoch nur begrenzt und unvollständig, was das anhaltende Problem bei der Herstellung von Mikroschaltungschips verwendender elektronischer Gerätschaft betrifft.
Die US-Patentschrift 4 480 288 beschreibt einen Chipträger aus einem dünnen, biegsamen Film, der auf beiden Seiten Schaltungen trägt. Dieser beidseitige Schaltungsaufbau wird hergestellt, indem auf einem Aluminiumsubstrat, das lediglich vorübergehend als Stützglied ohne elektrische Funktion dient, eine erste Schicht aus einem Chrom-Kupfer-Chrom-Schaltungsaufbau aufgebracht wird.
Das Problem entsteht aus der Notwendigkeit, den Chip so zu montieren bzw. zu verpacken, daß auf dem Chip eine angemessene Wärmeableitung gegeben ist, während gleichzeitig die mechanische und elektrische Verbindung zwischen der Packung und der entsprechenden Leiterplatte sowie das Lösen dieser Verbindung leicht möglich ist. Grund des Problems ist die thermische Unverträglichkeit des Trägermaterials, gewöhnlich keramischer Natur, und der typischen Leiterplatte, gewöhnlich ein Epoxidharz-Material.
Das direkte Montieren eines Chipträgers auf einer Leiterplatte erzeugt als Ergebnis der Belastungen, die sich während der normalen thermischen Bearbeitung in diesen Montageverbindungen entwickeln, eine unannehmbare unterschiedliche Ausdehnung, die die obengenannten Brüche bzw. sonstigen Unterbrechungen verursacht. Die obengenannten Patentschriften nach dem Stand der Technik zeigen, daß es in der Vergangenheit zahlreiche Versuche zur Lösung dieses anhaltenden Problems gegeben hat, aber bis zur vorliegenden Erfindung hat sich keine davon als vollkommen wirksam herausgestellt.
Eine Hauptaufgabe der vorliegenden Erfindung besteht darin, einen neuen und verbesserten biegsamen Packungsaufbau zum Tragen eines elektronischen Bausteins zur Verfügung zu stellen, um damit die den früheren Aufbauten eigenen Nachteile zu überwinden.
Es ist auch eine wichtige Aufgabe der Erfindung, ein Verfahren zur Herstellung einer Packung für einen elektronischen Baustein zur Verfügung zu stellen, um so betriebliche Einschränkungen in einer Umgebung, die thermische Bearbeitung einsetzt, zu vermeiden.
Diese Aufgaben werden durch eine Anordnung und ein Verfahren zu deren Herstellung gemäß Anspruch 1 bzw. 5 gelöst.
Vorteilhafte Ausführungsbeispiele sind in den Unteransprüchen 2 bis 4 und 6 bis 10 angegeben.
Untenstehend wird eine Möglichkeit, die Erfindung auszuführen, ausführlich unter Bezugnahme auf die Abbildungen, die nur ein spezielles Aiisführungsbeispiel veranschaulichen, beschrieben, wobei:
Fig. 1 eine vergrößerte Querschnittsansicht ist, die für die folgende Beschreibung charakteristische Merkmale der Erfindung zeigt;
Fig. 2 eine ähnliche Ansicht wie Fig. 1 ist, aber als Hilfe in Verbindung mit der folgenden Beschreibung ein weiteres Merkmal zeigt.
Wie oben erwähnt worden ist, ist man bei der Herstellung von elektronischen Schaltungen durch die zunehmend engere Spirale auf Probleme gestoßen, diese Schaltungen immer kleiner zu machen. Heutzutage haben diese Schaltungen den Miniaturzustand passiert und haben einen wahren Subminiaturzustand erreicht, und die Probleme auf der Herstellungsseite der Industrie waren beinahe so aufsehenerregend wie die durch diese Schaltungen erzeugten Wunder spektakulär waren.
Beispielsweise entwickelte sich aus dem "Packen" elektronischer Bauteile auf immer kleinere Räume das Bedürfnis, daß die Schaltungen, in denen diese Bauteile Anwendung bilden, zunehmend flexibler sind. Dieser Trend zur Miniaturisierung hat einen Punkt erreicht, an dem sich der Unterschied in den thermischen Ausdehnungskoeffizienten zwischen den verschiedenen Siliciumbauteilen und dem Träger oder einer anderen Unterlage, an den bzw. die sie anzubringen sind, hartnäckig der Lösung entzogen hat - das heißt, bis zu dieser Erfindung.
Der thermische Ausdehnungskoeffizient von Silicium beträgt ungefähr 3 Mikrozoll pro Zoll pro Grad Celsius, und derjenige eines Trägers aus einem keramischen Substrat beträgt ungefähr 7 Mikrozoll pro Zoll pro Grad Celsius. Dieser Unterschied in den thermischen Ausdehnungskoeffizienten führt dazu, daß die Lötstelle während der thermischen Bearbeitung bricht, wenn ein Siliciumbaustein direkt auf dieses keramische Substrat gelötet wird.
Nur für sich allein genommen, hat es sich als effektiv erwiesen, den Substratträger aus einem sehr dünnen biegsamen Material herzustellen. Siehe zum Beispiel die Patentschrift 4 231 154, die an den gleichen Inhaber wie diese Erfindung erteilt ist. Dieser dünne Film überträgt während der thermischen Bearbeitung keine Kraft auf die Lötverbindungen, da sich das dünne biegsame Material aufwirft.
Um jedoch eine verbesserte elektrische Leistung der Packung zu erzielen, wird eine Masseebene benötigt. Wird allerdings eine Kupfer-Masseebene verwendet, vergrößert der thermische Ausdehnungskoeffizient, der für Kupfer ungefähr 17 Mikrozoll pro Zoll pro Grad Celsius beträgt, das Problem, das die thermischen Ausdehnungskoeffizienten nicht zusammenpassen, sogar noch mehr.
Der einzigartige, neue Aufbau in Fig. 1 der Abbildungen wird durch das erfindungsgemäße Verfahren hergestellt. Ein geeignetes Isoliermaterial wie TEFLON wird auf eine metallische Trägerschicht aus INVAR aufgebracht. Im TEFLON werden Pfade, "Durchverbindungen" genannt, gebildet, und anschließend wird auf dem TEFLON ein Metallfilm gebildet. Schließlich wird aus dem metallisierten Film die gewünschte Schaltung gebildet.
Selbstverständlich sind Kupfer-INVAR-Kupfer bzw. KOVAR ein akzeptabler Ersatz für INVAR, da es nur erforderlich ist, daß dieses Material einen thermischen Ausdehnungskoeffizienten besitzt, der nahe demjenigen des bestimmten Bausteins liegt, der mit der ersten Ebene dieser elektronischen Packung verbunden werden soll. Dem Unterschied zwischen den thermischen Ausdehnungskoeffizienten von INVAR und dem Träger der zweiten Ebene wendet man sich zu, indem man die äußeren Anschlüsse so wie in Fig. 2 der Abbildungen bondet (OLB, outer lead bonding). Diese Darstellung zeigt ein "belastungsgeminderte" Art der Anordnung, insbesondere für die äußeren Anschlüsse.
Der Unterschied zwischen den thermischen Ausdehnungskoeffizienten eines Bausteins wie einem Chip und des Trägers wird wirksam beseitigt, indem eine isolierende Schicht aus einem sehr dünnen Material mit niedrigem Modul wie ein Polyimid-Film mit einer Dicke von etwa 5 Mikrometer hergestellt wird.
Nun verursacht der niedrige thermische Ausdehnungskoeffizient des Metalls, der hinsichtlich dem Unterschied zwischen dem Chip und dem Träger erforderlich ist, das Problem, daß der Träger und der Träger der zweiten Ebene - sei es eine Karte oder eine Platine - nicht zusammenpassen. Eine erfindungsgemäße Anordnung löst dieses Problem wirksam.
Mehrere Schichten können hergestellt werden, indem die erfindungsgemäßen Schritte wiederholt werden. Die entsprechenden Schritte der Erfindung sind:
1. Ein elektrisch isolierendes Material wie TEFLON (PTFE) wird auf INVAR-, verkupfertes INVAR- oder KOVAR-Metallmaterial in Form eines Blechs oder einer Rolle aufgebracht.
2. Mittels feuchter oder trockener Maskierungs- und Ätzverfahren werden Pfade (Durchverbindungen) zum metallischen Trägermaterial durch das TEFLON hergestellt.
3. Mittels eines beliebigen Verfahrens wie Aufdampfen oder Sputtern wird das TEFLON mit Chrom und Kupfer-Chrom metallisiert.
4. Auf dem metallisierten TEFLON wird eine vorher festgelegte elektronische Schaltung mit Leiterpfaden, bekannten Punkten zum Anlöten von Bausteinen und anderen Anschlußpunkten hergestellt.
Mehrere Schichten können hergestellt werden, indem die obigen Schritte 1-4 wiederholt ausgeführt werden. Der Metallträger wird an Ort und Stelle belassen und dient als Mittel zum Anschließen von elektrischem Strom, einschließlich "Masse", an die Schaltung wie auch an die verschiedenen Bausteine.
Eine nach dem oben beschriebenen Verfahren und in den Abbildungen gezeigter Aufbau bietet den Vorteil, daß ein Chip oder ein anderer Baustein bzw. ein anderes Bauteil durch Löten mittels des Controlled Collapse Chip Connection (oder "C-4") genannten Verbindungsverfahrens angebracht werden kann. Dies ist ein Aufschmelzlötverfahren zum Anlöten der Eingangs- und Ausgangsanschlüsse des Bausteins an die Lötpunkte oder an andere, auf der Schaltung vorgeformte Verbindungspunkte.
Außerdem gestattet ein erfindungsgemäß hergestellter Aufbau auch das Anlöten durch Wärme-Druck-Verfahren. Der erfindungsgemäße Aufbau beseitigt mit anderen Worten die bisherigen Einschränkungen bezüglich des geeigneten Lötens.
Der erfindungsgemäße Aufbau erlaubt auch, daß die Leitungen zum Anschließen von Bausteinen, Bauteilen und der entsprechenden Stromebene dichter aneinander liegen. Selbst wenn diese Schaltungen und die auf ihnen angebrachten Bausteine immer kleiner werden, steigt der Strombedarf für ihren Betrieb. Daher bietet der vorliegende Aufbau einen wesentlichen Vorteil.
Die spezielle Chrom-Kupfer-Chrom-Folie besitzt folgende Dicke:
Chrom - ungefähr 20 nm
Kupfer - ungefähr 8000 nm
Chrom - ungefähr 20 nm.
Wie oben beschrieben worden ist, können auf beide Seiten der metallischen Trägerschicht aus Kupfer-INVAR-Kupfer eine Isolationsschicht und ein Schaltungsmuster aufgebracht werden. In einem bevorzugten Ausführungsbeispiel dient die metallische Trägerschicht aus Kupfer-INVAR-Kupfer als Masseebene, an die Schaltungsleitungen mit Massepotential angeschlossen sind.
Da der Hauptteil dieses Aufbaus aus Metall besteht, wird eine wirksame thermische Leitung erzielt.
Bei einer mehrschichtigen Anordnung des erfindungsgemäßen Aufbaus bilden die eingefügten metallischen Kupfer-INVAR-Kupfer- Trägerebenen wirksame Abschirmungen der Schaltungen gegen Streufelder, insbesondere wenn diese metallischen Trägerebenen als Massepotentialanschlüsse verwendet werden.
Das hier beschriebene Polyimid, das für den Gebrauch bei einem erfindungsgemäßen Aufbau geeignet ist, wird von E.I. DuPont de Nemours and Company kommerziell hergestellt und als DuPont Polyimid 5878 bezeichnet. KOVAR ist eine geschützte Handelsmarke von Westinghouse Electric Corp.

Claims

1. Elektronische Packungsanordnung mit:

einer biegsamen Trägerschicht, die aus einem Material hergestellt ist, das elektrisch leitend ist und einen thermischen Ausdehnungskoeffizienten besitzt, der nahe bei demjenigen eines speziellen elektronischen Bausteins liegt, der an diese elektronische Packung gebondet werden soll;

einer Schicht aus elektrisch isolierendem Material mit niedrigem Modul, die als dünner Film auf der Schicht aus biegsamem Trägermaterial hergestellt und von dieser getragen wird;

einer elektrischen Schaltung, die auf dieser Schicht aus elektrisch isolierendem Material mit niedrigem Modul hergestellt und von dieser getragen wird und die in einem vorher festgelegten Muster elektrische Leiter aus elektrisch leitendem Material enthält;

einem elektronischen Baustein, der an einer vorher festgelegten Stelle an die elektrische Schaltung gebondet ist, um in der elektrischen Schaltung eine Funktion auszuführen; und

mindestens einer Durchverbindung, die durch die Schicht aus elektrisch isolierendem Material mit niedrigem Modul hindurch hergestellt wird, um die elektrische Schaltung an einer vorher festgelegten Stelle mit der biegsamen Trägerschicht aus elektrisch leitendem Material zu verbinden.

2. Elektronische Packungsanordnung gemäß Anspruch 1, wobei die biegsame Trägerschicht aus einem Material aus der Gruppe, die Invar, Kupfer-Invar-Kupfer, Kovar und Kupfer-Kovar- Kupfer enthält, hergestellt wird.

3. Elektronische Packungsanordnung gemäß Anspruch 1 oder 2, wobei die Schicht aus elektrisch isolierendem Material aus einem Polyimid besteht.

4. Elektronische Packungsanordnung gemäß Anspruch 1 oder 2, wobei die Schicht aus elektrisch isolierendem Material Teflon enthält.

5. Verfahren zur Herstellung einer elektronischen Packungsanordnung, das folgende Schritte umfaßt:

Herstellung einer biegsamen Trägerschicht aus einem elektrisch leitenden Material mit einem thermischen Ausdehnungskoeffizienten, der nahe bei demjenigen eines speziellen elektronischen Bausteins liegt, der an diese elektronische Packung gebondet werden soll;

Herstellung einer dünnen Filmschicht aus elektrisch isolierendem Material mit niedrigem Modul auf der biegsamen Trägerschicht;

Herstellung von Durchverbindungen durch die Schicht aus elektrisch isolierendem Material mit niedrigem Modul an vorher festgelegten Stellen, um mit der biegsamen Trägerschicht zu kommunizieren;

Metallisieren der Schicht aus elektrisch isolierendem Material mit niedrigem Modul und der Durchverbindungen;

Herstellung einer elektrischen Schaltung aus der metallisierten Schicht; und

Bonden eines elektronischen Bausteins an die elektrische Schaltung an einer vorher festgelegten Stelle, um in der elektrischen Schaltung eine Funktion auszuführen.

6. Verfahren zur Herstellung einer elektronischen Packungsanordnung gemäß Anspruch 5, wobei der Schritt der Herstellung einer biegsamen Trägerschicht aus einem elektrisch leitenden Material die Verwendung eines Materials aus der Gruppe, die Invar, Kupfer-Invar-Kupfer, Kovar und Kupfer- Kovar-Kupfer enthält, einschließt.

7. Verfahren zur Herstellung einer elektronischen Packungsanordnung gemäß Anspruch 5 oder 6, wobei der Schritt der Herstellung von Durchverbindungen durch die Schicht aus isolierendem Material mit niedrigem Modul die Schritte Maskieren und Ätzen einschließt.

8. Verfahren zur Herstellung einer elektronischen Packungsanordnung gemäß einem der Ansprüche 5 bis 7, wobei der Schritt der Metallisierung der Schicht aus isolierendem Material mit niedrigem Modul ein Aufdampfverfahren einschließt.

9. Verfahren zur Herstellung einer elektronischen Packungsanordnung gemäß einem der vorhergehenden Ansprüche 5 bis 8, wobei der Schritt der Herstellung einer elektrischen Schaltung aus der metallisierten Schicht ein fotolithografisches Verfahren einschließt.

10. Verfahren zur Herstellung einer elektronischen Packungsanordnung gemäß einem der vorhergehenden Ansprüche 5 bis 9, wobei die Schicht aus isolierendem Material mit niedrigem Modul ein vorher ausgewähltes Polyimid enthält; der Schritt EN 987 034 der Metallisierung die Verwendung eines vorher ausgewählten Chrom-Kupfer-Chrom-Materials mit Dicken in der Größenordnung von 20 nm, 8000 nm bzw. 20 nm enthält; und der Schritt des Bondens eines elektronischen Bausteins an die elektrische Schaltung die Verwendung eines Controlled-Collapse-Chip- Connection-Verfahrens enthält.