-
Die vorliegende Erfindung betrifft allgemein die
Synchronisation von Digitalsignalen in Kommunikationsverbindungen.
Insbesondere betrifft die Erfindung die Synchronisation von
Digitalsignalen von Paketen und Paketrastern in Halbduplex-
Kommunikationsverbindungen, insbesondere über
Lichtleiterfasern.
-
Die Halbduplex-Übertragung von Kommunikationssignalen über
Lichtleiterfasern ist eine interessante Lösung für
Fernmeldenetze. Diese Lösung gestattet nämlich die Verwendung von
nur einer Lichtleiterfaser für zwei Übertragungsrichtungen
und für mehrere Teilnehmerverbindungen und erlaubt so, die
sehr beträchtliche Leistung der Faser bestens rentabel zu
machen.
-
In einer Halbduplex-Kommunikation, zum Beispiel zwischen
einer Telefonzentrale und einer Teilnehmereinrichtung, ist die
Verbindung zwischen der Zentrale und der
Teilnehmereinrichtung nicht dauernd und es ist notwendig, die Synchronisation
am Beginn jeder Kommunikationsperiode wiederzugewinnen. Um
einen guten Hörkomfort für die Kommunikation zu erhalten,
muß die Wiedergewinnung der aufgerufenen Synchronisation
ebenso wie die Wiedergewinnung einer Rasterverriegelung in
den Fernmeldenetzen vom RNIS-Typ auf äußerst schnelle Weise,
im allgemeinen in weniger als 10 Millisekunden, ausgeführt
werden.
-
Die bekannten Vorrichtungen zur Wiedergewinnung der
Rasterverriegelung sind allgemein für bidirektionale
Kommunikationen vom Duplextyp konzipiert. In diesen Vorrichtungen wird
die Rasterverriegelung beim Aufbau einer Kommunikation nach
mehreren aufeinanderfolgenden Empfangsvorgängen eines
Motivs, insbesondere einer Rasterverriegelung als erworben
erklärt, was eine Wiedergewinnungszeit für die
Rasterverriegelung relativ groß macht. Derartige Vorrichtungen sind daher
für eine schnelle Wiedergewinnung der Rasterverriegelung in
einer Halbduplexkommunikation ungeeignet.
-
Das Dokument US-A-4 002 834 beschreibt ein
Synchronisationssystem, in dem Datenpakete von n Bits zur Übertragung durch
ein Übertragungsende "eingepackt" sind. Jedem Paket geht ein
Paketanfangsbit im Zustand "1" voraus und (n+1) Bits im
Zustand "0" folgen jedem Paket. Ein Empfangsende erfaßt jedes
Bit im Zustand "1", um einen Rasterimpuls zu erzeugen,
dessen Dauer gleich der Dauer eines Datenpakets ist. Dieser
Rasterimpuls sperrt während seiner Dauer jede andere
Rasterverriegelung. Die (n+1) Bits im Zustand "0" sind im
"Extremfall" vorgesehen, in dem für das letzte Bit eines
Datenpakets eine fehlerhafte Rasterverriegelung auftritt,
wobei zugelassen wird, daß eine korrekte Rasterverriegelung am
nachfolgenden Datenpaket ausgeführt wird. Das beschriebene
System schlägt die Verwendung der (n+1) Bits im Zustand "0"
an Synchronisationsenden nicht vor, was es beim Empfangsende
gestattet zu bestätigen, daß ein erfaßtes Bit im Zustand "1"
gut ein Datenpaketanfangsbit bildet, unter Berücksichtigung
der Periodizität der übertragenen Datenpakete.
-
Die vorliegende Erfindung bezweckt die Zurverfügungstellung
eines Synchronisationsverfahrens und einer Vorrichtung zur
Synchronisationswiedergewinnung, die für die
Halbduplexkommunikationen bestimmt sind, und zieht Vorteil aus einer
speziellen Wellenform der Halbduplex-Kommunikationssignale, um
in den Signalen sehr lange Synchronisationswörter
einzufügen, ausgehend von denen eine Wiedergewinnung der
Synchronisation sehr schnell und mit einer guten Zuverlässigkeit
erreicht wird.
-
Zu diesem Zweck ist das erfindungsgemäße Verfahren zur
Synchronisierung eines Kommunikationssignals in einer
bidirektionalen Halbduplexverbindung vorgesehen, wie im Anspruch 1
angegeben.
-
Eine Vorrichtung gemäß der Erfindung zur
Synchronisationswiedergewinnung ist wie im Anspruch 2 angegeben.
-
Gemäß einem Merkmal der Erfindung umfaßt die Vorrichtung zur
Synchronisationswiedergewinnung ebenso Mittel, die mit den
Aufbaumitteln verbunden sind, um eine Anomalie in der
Synchronisation nach einer vorbestimmten Zahl von
aufeinanderfolgenden Erfassungsfehlern des Synchronisationswortes
anzuzeigen.
-
Gemäß der Erfindung ist das Synchronisationswort aufgrund
seiner großen Länge praktisch nicht fälschbar und die
Synchronisation wird mit guter Zuverlässigkeit nach einer
einzigen Erfassung des Synchronisationswortes wiedergewonnen.
-
Weitere Vorteile und Merkmale der Erfindung gehen beim Lesen
der nachfolgenden Beschreibung des
Synchronisationsverfahrens und mehrerer bevorzugter Ausführungen eines Verfahrens
zur Synchronisationswiedergewinnung gemäß der Erfindung
unter Bezugnahme auf die beigefügten entsprechenden
Zeichnungen weiter hervor, in denen:
-
Fig.1 eine Wellenform eines Digitalsignals einer
Halbduplexkommunikation zeigt; und
-
Fig.2 das Prinzipschema einer erfindungsgemäßen Vorrichtung
zur Synchronisationswiedergewinnung zeigt.
-
In einer Übertragungs-Empfangs-Endeinrichtung in einer
Halbduplexverbindung befindet sich eine Vorrichtung zur
Synchronisationswiedergewinnung gemäß der Erfindung stromabwärts
einer Vorrichtung zum Duplexbetrieb, die einen
bidirektionalen Port, der mit einem Übertragungsträger der Verbindung
wie einer Lichtleiterfaser verbunden ist, um Digitalsignale,
zum Beispiel digitale Pakete oder Raster, wechselweise zu
übertragen und zu empfangen, einen Eingang, der ein
Digitalsignal empfängt, das durch den Port hinausgeht, um im
Übertragungsträger übertragen zu werden, und einen Ausgang
aufweist, der ein digitales Eingangssignal ausgibt, das durch
den Port und vom Übertragungsträger eintritt.
-
Es wird eine Halbduplexübertragung betrachtet, die zum
Beispiel eine Wiederholungsperiode TR = 500 us und eine
Bitübertragungsfrequenz Fb = 5,120 MHz aufweist, um digitale
Raster mit einer Länge von L = 1024 Bits zu übertragen.
-
Unter Bezugnahme auf die Fig. 1 weist das digitale
Eingangssignal PE erste und zweite abwechselnde Zeitintervalle IT&sub0;
und IT&sub1; jeweils mit Längen von L = 1024 Bits und L&sub1; 1536
Bits auf. Die Wiederholungsperiode TR entspricht demnach
einer Länge von L + L&sub1; = 2560 = 5,120 x 500 Bits. Die
Zeitintervalle IT&sub0; enthalten jeweils ein Eingangsraster aus dem
Übertragungsträger. Während der Zeitintervalle IT&sub1; befindet
sich die Übertragungs-Empfangs-Endeinrichtung, in der die
Vorrichtung zur Synchronisationswiedergewinnung enthalten
ist, in einer Übertragungsphase eines Ausgangsrasters. Das
digitale Eingangssignal PE hat während der gesammten Dauer
der Intervalle IT&sub1; aufeinanderfolgend einen konstanten Wert,
wie zum Beispiel einen Wert Null, dem ein Logikzustand "0"
entspricht. Die Zeitintervalle IT&sub1; werden in der Folge leere
Zeitintervalle genannt. Die leeren Intervalle IT&sub1; haben eine
Länge von L&sub1; = 1536 Bits, die größer als die Länge von
L = 1024 Bits der Zeitintervalle IT&sub0; aufgrund einer
Schutzdauer ist, die zwischen dem Ende der Übertragung eines
Ausgangsrasters und der Umschaltung der Kommunikationsrichtung
für den Empfang eines Eingangsrasters vorgesehen ist.
-
Gemäß dem Verfahren der Erfindung werden die leeren
Zeitintervalle IT&sub1; zur Synchronisation verwendet. Ein leeres
Intervall IT&sub1; ist mit einem bestimmten Motiv MF verbunden, das
am Anfang des Bitrasters der Daten angeordnet ist, die auf
das Intervall IT&sub1; folgen, um ein Synchronisationswort oder
ein Rasterverriegelungswort MVT zu bilden. Das Motiv MF
umfaßt ein erstes Bit im Zustand "1", sei es in einem Zustand
komplementär zum Zustand "0", entsprechend den leeren
Intervallen IT&sub1;. Das Motiv MF hat eine verhältnismäßig sehr kurze
Dauer, zum Beispiel gleich n = 4 Bits. Das Motiv MF besteht
zum Beispiel aus der Binärkombination "1110". Dem
Rasterverriegelungswort MVT entspricht demnach die Binärkombination
"00.... 01110", die eine Folge von L&sub1; = 1536 Bits im Zustand
"0", gefolgt vom Motiv MF = "1110", umfaßt.
-
Unter Bezugnahme auf Fig. 2 umfaßt die Vorrichtung zur
Synchronisationswiedergewinnung gemäß der Erfindung im
wesentlichen ein Schieberegister 1, einen Wörterkomparator 2,
einen Binärzähler 3 und einen Anzeigekreis für den
Rasterverriegelungsverlust 4.
-
Das Schieberegister 1 umfaßt n = 4 Stufen. Es empfängt das
Paketeingangssignal PE an einem Dateneingang D und ein
Bitübertragungstaktsignal Hb mit Freguenz Fb = 5,120 MHz an
einem Takteingang CL. Vier parallele Datenausgänge Q1 bis Q4
des Registers 1 sind jeweils mit vier ersten Eingängen des
Komparators 2 verbunden. Ein serieller Datenausgang QS des
Registers 1 liefert das um n = 4 Binärelemente verzögerte
Paketsignal PE.
-
Der Komparator 2 hat zur Funktion, das Motiv MF = "1110" im
Signal PE zu erfassen, wenn dieses in das Schieberegister 1
geladen ist. Vier zweite Eingänge des Komparators 2
empfangen jeweils die n = 4 Bits des Motivs MF, die zum Beispiel
in einem festverdrahteten Festspeicher gespeichert sind. Der
Komparator 2 liefert im Ausgang ein Signal EG im Zustand
wenn das Motiv MF im Signal PE erfaßt wird.
-
Der Binärzähler 3 ist ein Zähler modulo L&sub1; = 1536. Der
Zähler 3 hat zur Funktion, die leeren Zeitintervalle IT&sub1; im
Signal PE zu erfassen. Zu diesem Zweck empfängt der Zähler 3
das Taktsignal Hb an einem Takteingang CL und ein Nullsetz-
Signal RAZ an einem Initialisierungseingang R. Ein
Überlaufanzeigesignal DE im Zustand "1" wird durch den Zähler 3
geliefert, wenn eine Folge von wenigstens L&sub1; = 1536
aufeinderfolgenden Bits im Signal PE erfaßt wird.
-
Das Nullsetz-Signal RAZ wird durch ein Logikglied ET mit
zwei Eingängen 300 erzeugt, das das Ausgangssignai PE des
Registers 1 und ein komplementäres Taktsignal empfängt.
Das Signal wird durch einen Logikinvertierer 301 aus dem
Taktsignal erzeugt.
-
Eine weiteres Logikglied ET mit zwei Eingängen 302 ist in
der Vorrichtung vorgesehen, um ein Rasterverriegelungssignal
VT aus den Signalen EG und DE zu erzeugen.
-
Die Lade- und Schiebevorgänge der Bits des Signals PE im
Register 1 werden durch Zustände "1" des Taktsignales Hb
gesteuert, das während erster Halbperioden des Signals Hb mit
einer Dauer gleich 1/(2.Fb) auftritt. Das Nullssetzen des
Zählers 3 wird durch Bits im Zustand "1" des Signals PE
gesteuert; die in den Zeitintervallen IT&sub0; enthalten sind, und
zwar während zweiter Halbperioden des Taktsignals Hb
entsprechend Zuständen "0" des Signals Hb.
-
Nach der Übertragung des letzten Bits der in einem leeren
Intervall IT&sub1; enthaltenen L&sub1; = 1536 Bits im Zustand "0"
durch den Seriellen Ausgang QS des Registers 1, wird das
Signal RAZ während wenigstens einer Dauer gleich IT&sub1; im
inaktiven Zustand "0" gelassen Der Zähler 3 hat dann wenigsten
L&sub1; = 1536 Impulse des Taktsignals Hb gezählt und läuft über.
Das Signal DE befindet sich demnach im Zustand "1". Wenn das
erste Bit im Zustand "1" des Motivs MF = "1110" durch den
seriellen Ausgang QS des Registers 1 geliefert wird, werden
in Reaktion auf eine Anstiegsflanke des Signals Hb alle Bits
des Motivs MF in das Register 1 geladen und das durch den
Komparator 2 gelieferte Signal EG gelangt in den Zustand
"1". Das Rasterverriegelungssignal VT = DE.EG schaltet
ebenfalls in den Zustand 1. Am Ende einer Dauer gleich 1/(2.Fb)
nach der Übertragung des ersten Bits des Motivs MF durch den
seriellen Ausgang QS des Registers 1 und der Umschaltung des
Signals EG in den Zustand "1" gelangt das Signal Hb in den
Zustand "1" und öffnet das Glied 300. Das Nullsetz-Signal
RAZ schaltet nacheinander in den Zustand "1" und setzt den
Zähler 3 auf Null zurück. Das Signal DE gelangt in den
Zustand "0", das Glied 302 schließt und das
Rasterveriegelungssignal VT gelangt wieder in den Zustand "0". Eine
Erfassung des Rasterverriegelungswortes MVT im digitalen
Eingangssignal wird demnach durch einen Impuls im Zustand "1"
mit Dauer gleich 1/(2.Fb) angezeigt, der im Signal VT
erscheint.
-
Der Anzeigekreis für den Rasterverriegelungsverlust 4 hat
zur Funktion, einen Rasterverriegelungsverlust nach zum
Beispiel m = 3 aufeinanderfolgenden Erfassungsfehlern des
Rasterverriegelungswortes MVT anzuzeigen. Der Schaltkreis 4
umfaßt im wesentlichen m = 3 analoge Kippglieder 400 bis
402, die in Kaskade geschaltet sind.
-
Die m = 3 Kippglieder sind vorzugsweise vom Typ D. Auf einen
Dateneingang D des ersten Kippgliedes 400, wird ein Zustand
"1" gegeben. Die Dateneingänge D der Kippglieder 401 und 402
sind jeweils mit Datenausgängen Q der Kippglieder 400 und
401 verbunden. Nullrücksetz-Eingänge R der Kippglieder 400
bis 402 empfangen die Impulse im Zustand "1" des
Rasterverrieglungssignals VT. Ein Rastertaktsignal Ht mit Periode Ht
-
= TR = 500 us wird auf Takteingänge CL der Kippglieder 400
bis 402 gegeben.
-
Erst nach wenigstens m = 3 aufeinanderfolgenden Impulsen im
Zustand "1", die im Rasterverriegelungssignal VT fehlen,
d.h. nach wenigstens m = 3 Erfassungsfehlern des
Rasterverriegelungswortes MVT, geht der auf den Dateneingang D des
Kippgliedes 400 gegebene Zustand "1" durch die m = 3
Kippglieder 400 bis 402, um durch den Datenausgang Q des
Kippgliedes 402 gegeben zu werden und um ein Signal für den
Rasterverriegelungsverlust PVT im Zustand "1" zu erzeugen.
-
Im Schaltkreis 4 ist eine durch das Signal PVT über einen
Widerstand 404 gespeiste Lumineszensdiode 403 vorgesehen, um
im Falle des Rasterverriegelungsverlustes einen visuellen
Alarm zu erzeugen.