DE60314962T2

DE60314962T2 - Halbleiterschaltkreis

Info

Publication number: DE60314962T2
Application number: DE60314962T
Authority: DE
Inventors: Tetsuro Ora-gun Asano; Mikito Menuma-machi Osato-gun Sakakibara; Yoshibumi Ashikaga-city Nakajima; Hidetoshi Ora-gun Ishihara
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2002-10-17
Filing date: 2003-10-17
Publication date: 2008-06-05
Anticipated expiration: 2023-10-18
Also published as: US20040130380A1; JP4236442B2; TWI228316B; DE60314962D1; EP1416537A3; JP2004140184A; EP1416537B1; TW200406917A; EP1416537A2; CN1278422C; CN1497722A; US6914280B2

Description

Allgemeiner Stand der Technik
Gebiet der Erfindung
Die Erfindung betrifft einen Halbleiterschaltkreis und im Besonderen einen Halbleiterschaltkreis mit einer stark verbesserten elektrostatischen Durchbruchspannung.
Beschreibung des Stands der Technik
Mobile Kommunikationsvorrichtungen, wie etwa tragbare Telefone, verwenden häufig Mikrowellen im GHz-Band, und in ihren Antennenschaltkreisen, Sende- und Empfangsschaltkreisen usw. werden häufig Schaltelemente verwendet, um Hochfrequenzen dieser zu schalten. Als ein solches Element wird aufgrund der Verwendung von Hochfrequenzen häufig ein Feldeffekttransistor (hierin in Folge als FET bezeichnet) eingesetzt, der Galliumarsenid (GaAs) verwendet, und dementsprechend wurde die Entwicklung zur Ausbildung monolithisch integrierter Mikrowellenschaltkreise (MMIC) durch Integrieren der obgenannten Schaltkreise vorangetrieben.
In den 29A bis 32C ist ein Beispiel für einen gewöhnlichen Halbleiterschaltkreis, der GaAs-FETs verwendet, dargestellt. 29A zeigt ein Beispiel für ein theoretisches Schaltbild eines Verbindungshalbleiterschaltkreises, der GaAs-FETs verwendet und als SPDT (Single Pole Double Throw, ein einpoliger Umschalter) bezeichnet wird.
Sources (oder Drains) des ersten und des zweiten FET, FET1 und FET2, sind mit einem gemeinsamen Eingangsanschluss IN verbunden, und Gates des jeweiligen FET1 und FET2 sind über Widerstände R1 und R2 mit einem ersten und einem zweiten Steueranschluss Ctl-1 und Ctl-2 verbunden, und Drains (oder Sources) der jeweiligen FETs sind mit einem ersten und einem zweiten Ausgangsanschluss OUT-1 und OUT-2 verbunden. An den ersten und den zweiten Steueranschluss Ctl-1 und Ctl-2 anzulegende Signale sind Komplementärsignale, und der FET, an den ein Hochpegelsignal angelegt wurde, wird auf ON geschaltet und das an den Eingangsanschluss IN angelegte Signal wird an den entsprechenden Ausgangsanschluss übertragen. Die Widerstände R1 und R2 sind angeordnet, um einen Verlust von Hochfrequenzsignalen über die Gateelektroden zum Gleichstrompotential der Steueranschlüsse Ctl-1 und Ctl-2 zu verhindern, die wechselstromgeerdet sind.
29B ist eine Draufsicht auf eine Vorrichtung, in der der obige Verbindungshalbleiterschaltkreis eingebaut ist.
Wie in der Zeichnung dargestellt ist, sind der FET1 und der FET2 (beide mit einer Gatebreite von 600 μm) zum Schalten in den mittleren Bereichen des GaAs-Substrats angeordnet und die Widerstände R1 und R2 mit den Gateelektroden der jeweiligen FETs verbunden. Zudem sind Inseln I, O1, O2, C1 und C2, die dem gemeinsamen Eingangsanschluss IN, den Ausgangsanschlüssen OUT-1 und OUT-2 und den Steueranschlüssen Ctl-1 und Ctl-2 entsprechen, am Umfangsrand des Substrats bereitgestellt. Außerdem handelt es sich bei der Verdrahtung der zweiten Schicht, die mit punktierten Linien dargestellt ist, um eine Gate-Metallschicht (Ti/Pt/Au) 168, die gleichzeitig mit der Ausbildung der Gateelektrode der jeweiligen FETs ausgebildet wurde, und bei der Verdrahtung der dritten Schicht, die mit durchgehenden Linien dargestellt ist, um eine Insel-Metallschicht (Ti/Pt/Au) 177 zur Verbindung jeweiliger Elemente und zur Ausbildung einer Insel. Eine Ohm-Metallschicht (AuGe/Ni/Au), die mit dem Substrat der ersten Schicht leitend verbunden ist, bildet die Sourceelektroden und die Drainelektroden der jeweiligen FETs und bildet an beiden Enden der jeweiligen Widerstände Elektroden aus, wobei sie aufgrund der Überlappung mit der Insel-Metallschicht in den 29 nicht abgebildet ist.
In einem Bereich, zu dem jede Elektrodeninsel und Verdrahtung benachbart ist, sind Störstellengebiete 160 und 161 in Kontakt mit der gesamten unteren Oberfläche oder einem Umfangsrandbereich der Elektrodeninsel und der Verdrahtung bereitgestellt. Die Störstellengebiete 160 und 161 sind so ausgebildet, dass sie von einem Kontaktbereich der Elektrodeninsel oder der Verdrahtung zum Substrat hin vorstehen, und stellen eine vorbestimmte Isolierung sicher.
In den 30 ist eine Schnittansicht eines Teils eines FET des Schaltkreises aus 29B dargestellt. FET1 und FET2 für den Schaltbetrieb und FET3 und FET4 als Shunt-FETs weisen die gleiche Struktur auf, und eine Sourceelektrode 175 (165), eine Drainelektrode 176 (166) und eine Gateelektrode 169 sind in jedem FET in der Form von Kammzinken angeordnet, wobei ein Satz dieser veranschaulicht ist.
In den 30 sind auf dem Substrat 151 eine durch eine Ionenimplantationsschicht vom n-Typ gebildete Betriebsschicht 152 und an beiden Seiten dieser Störstellengebiete vom n⁺-Typ zur Bildung eines Sourcegebiets 156 und eines Draingebiets 157 bereitgestellt, auf der Betriebsschicht 152 ist eine Gateelektrode 169 bereitgestellt, und auf den Störstellengebieten sind eine Drainelektrode 166 und eine Sourceelektrode 165 bereitgestellt, die aus der Ohm-Metallschicht der ersten Schicht gebildet sind. Ferner sind darauf eine Drainelektrode 176 und eine Sourceelektrode 175 bereitgestellt, die wie oben beschrieben aus der Insel-Metallschicht 177 der dritten Schicht gebildet sind, wodurch die Verdrahtung der jeweiligen Elemente ausgeführt ist.
Wie in 30B gezeigt ist, weist ein MESFET so wie der oben exemplarisch beschriebene eine geringe Kapazität an einem Gate-Schottky-Übergang auf und ist gegen elektrostatischen Durchbruch, wenn eine Stoßspannung zwischen der Gateelektrode G und der Sourceelektrode S oder zwischen der Gateelektrode G und der Drainelektrode D angelegt wird, wobei die Seite der Gateelektrode G negativ bereitgestellt ist, am wenigsten beständig. In diesem Fall wird statische Elektrizität sperrvorgespannt an eine Schottky-diode 115 angelegt, die an einer Grenzfläche zwischen einem Kanalgebiet 144 und der an der Oberfläche des Kanalgebiets 144 bereitgestellten Gateelektrode 169 ausgebildet ist. Was die Ersatzschaltung betrifft, so ist die Schottky-diode 115 zwischen der Gateelektrode G und der Sourceelektrode S sowie zwischen der Gateelektrode G und der Drainelektrode D geschaltet.
Außerdem ist in den 31A bis 32C ein Beispiel für ein Verfahren zur Herstellung von FETs, Inseln und Verdrahtungen des Schaltkreises aus 29B gezeigt. Auch wenn hierin nur eine Elektrodeninsel beschrieben wird, so sind dennoch die an den oben beschriebenen gemeinsamen Eingangsanschluss, an den ersten und zweiten Steueranschluss sowie an den ersten und zweiten Ausgangsanschluss anzuschließenden Elektrodeninseln alle von gleicher Struktur.
Die gesamte Oberfläche eines aus GaAs oder dergleichen gebildeten Verbindungshalbleitersubstrats 151 wird durch Ionenimplantation mit einem Siliciumnitridfilm 153 überzogen, der eine Dicke von etwa 100 Å bis 200 Å aufweist. Dann wird GaAs am äußersten Umfangsrand des Chips oder an einem vorbestimmten Gebiet der Maske geätzt, um Ausrichtungsmarkierungen (nicht dargestellt) zu bilden, ein Photolithographieverfahren wird durchgeführt, um in einer Resistschicht selektiv Fenster zu öffnen, und eine Fremdionenimplantation (24 Mg⁺) vom p^--Typ und eine Fremdionenimplantation (29 Si⁺) vom n-Typ werden durchgeführt. Dadurch werden ein Gebiet vom p^--Typ 155 und eine Betriebsschicht vom n-Typ 152 am Gebiet 155 in einem nicht dotierten Substrat 151 ausgebildet.
Danach wird die im vorangegangenen Schritt verwendete Resistschicht 154 entfernt und eine Resistschicht 158 neu bereitgestellt, ein Photolithographieverfahren wird durchgeführt, um selektiv Fenster zu öffnen, und eine Fremdionenimplantation (29 Si⁺) vom n-Typ wird durchgeführt. Dadurch werden ein Sourcegebiet 156 und ein Draingebiet 157 vom n⁺-Typ ausgebildet, und gleichzeitig werden Gebiete vom n⁺-Typ 160 und 161 an der Substratoberfläche unter einer vorbestimmten Elektrodeninsel 170 und Verdrahtung 162 ausgebildet. Zudem werden ebenfalls gleichzeitig die Widerstände R1 und R2 von gewünschter Bauart ausgebildet (31A).
Dadurch sind die Verdrahtung 162 und Elektrodeninsel 170 und das Substrat 151 voneinander getrennt, und keine Sperrschicht erstreckt sich zur Elektrodeninsel 170 oder der Verdrahtung 162, wodurch die benachbarte Elektrodeninsel 170 und Verdrahtung 162 in einem stark angenäherten Trennungsabstand voneinander angeordnet werden können. Danach wird ein Siliciumnitridfilm 153 zum Ausheilen mit einer Dicke von etwa 500 Å aufgebracht und ein Vorgang des aktivierten Ausheilens des Ionenimplantationsgebiets vom p-Typ, der Betriebsschicht vom n-Typ und der Gebiete vom n⁺-Typ ausgeführt.
In der Folge wird ein Photolithographieverfahren durchgeführt, um in einer neuen Resistschicht 163 selektiv Fenster zu öffnen, die Oberfläche des Sourcegebiets 156 und des Draingebiets 157 wird durch Ätzen des Siliciumnitridfilms an den Fenstern freigelegt, und drei Schichten, AuGe/Ni/Au, die eine Ohm-Metallschicht 164 sein werden, werden in dieser Reihenfolge aufgedampft. Danach wird die Resistschicht 163 entfernt, um durch Abheben eine erste Sourceelektrode 165 und eine erste Drainelektrode 166 am Sourcegebiet 156 und dem Draingebiet 157 in Kontakt zurückzulassen. Danach werden durch eine Legier-Wärmebehandlung ohmsche Übergange zwischen der ersten Sourceelektrode 165 und dem Sourcegebiet 156 und der ersten Drainelektrode 166 und dem Draingebiet 157 gebildet (31B).
Nun wird ein Photolithographieverfahren durchgeführt, um in einer neuen Resistschicht 167 selektiv Fenster zu öffnen, und die Betriebsschicht 152 wird in einem vorbestimmten Bereich für die Gateelektrode 169 freigelegt, das Substrat 151 wird in vorbestimmten Bereichen für die Verdrahtung 162 und für die Elektrodeninsel 170 freigelegt, drei Schichten, Ti/Pt/Au, werden in dieser Reihenfolge aufgedampft (31C), und danach werden durch Abheben eine Gateelektrode 169, eine erste Elektrodeninsel 170 und die Verdrahtung 162 ausgebildet (31D).
Außerdem wird die Oberfläche des Substrats 151 mit einem aus einem Siliciumnitridfilm gebildeten Passivierungsfilm überzogen, ein Photolithographieverfahren wird auf dem Passivierungsfilm durchgeführt, um an Kontaktbereichen mit der ersten Sourceelektrode 165, der ersten Drainelektrode 166, der Gateelektrode 169 und der ersten Elektrodeninsel 170 selektiv Fenster zu öffnen, der Passivierungsfilm wird in diesen Bereichen trockengeätzt, und eine Resistschicht 171 wird entfernt (32A).
Danach wird für ein Photolithographieverfahren eine neue Resistschicht 173 auf der gesamten Oberfläche des Substrats 151 aufgebracht und ein Photolithographieverfahren durchgeführt, um auf einer vorbestimmten zweiten Sourceelektrode 175, einer zweiten Drainelektrode 176 und einer zweiten Elektrodeninsel 177 selektiv Fenster im Resist zu öffnen. In der Folge werden drei Schichten, Ti/Pt/Au, die eine Insel-Metallschicht 174 als Elektroden der dritten Schicht sein werden, in dieser Reihenfolge aufgedampft, wodurch eine zweite Sourceelektrode 175 und eine zweite Drainelektrode 176 sowie eine zweite Elektrodeninsel 177, die in Kontakt zur ersten Sourceelektrode 165, zur ersten Drainelektrode 166 und zur ersten Elektrodeninsel 170 ste hen, ausgebildet werden (32B). Da die anderen Bereiche der Insel-Metallschicht 174 auf der Resistschicht 173 abgeschieden wurden, hinterlässt die durch Abheben entfernte Reistschicht 173 nur die zweite Sourceelektrode 175, die zweite Drainelektrode 176 und die zweite Elektrodeninsel 177, während die anderen Bereiche entfernt werden. Da hier einige Verdrahtungsteile durch die Verwendung dieser Insel-Metallschicht 174 gebildet werden, verbleibt natürlich auch die Insel-Metallschicht 174 dieser Verdrahtungsteile (32C), wie in der veröffentlichten japanischen Patentanmeldung Nr. 2002-231898 beschrieben ist.
In den letzen Jahren hat sich drahtloses Breitband in einem 2,4-GHz-Band weit verbreitet. Seine Übertragungsgeschwindigkeit beträgt 11 Mbps, was deutlich höher ist als die Übertragungsgeschwindigkeit von Mobiltelefonen, und es erfreut sich in gewöhnlichen Haushalten großer Beliebtheit, wo beispielsweise ADSL über Telefonleitungen Drahtlosdienste in einem ganzen Haushalt bereitstellt oder Signale drahtlos an schnurlose Flüssigkristallfernseher übermittelt werden. In jüngster Zeit wurde einem 5-GHz-Band als drahtloses Breitband der nächsten Generation besondere Aufmerksamkeit geschenkt, und es ist zudem zu erwarten, dass seine Verwendung im Freien bald in Folge überarbeiteter Gesetzesvorschriften ermöglicht werden wird und seine Anwendungsmöglichkeiten stark erweitert werden. Da das 5-GHz-Band im Vergleich zum 2,4-GHz-Band die Übertragung einer größeren Informationsmenge bei einer Übertragungsgeschwindigkeit von 54 Mbps ermöglicht, wird erwartet, dass hochpräzise bewegliche Bilder ohne Komprimierung usw. gesendet werden können, und Geräte und Netzwerke, die diesem Zweck dienen, wurden mit großem Eifer entwickelt und aufgebaut.
In 5-GHz-Band-Breitbandgeräten werden ähnlich wie bei solchen mit einem 2,4-GHz-Band integrierte GaAs-Schaltkreise für die Ein-/Ausgabeschaltung und die Antennenschaltung verwendet. Da die Frequenz doppelt so hoch wie 2,4-GHz ist, hat eine parasitäre Kapazität großen Einfluss auf eine Verschlechterung in der Isolierung. Als Gegenmaßnahme ist ein Mittel zur Verbesserung der Isolierung unabdingbar geworden, wie beispielsweise in einem Schaltkreis, der Shunt-FETs verwendet, die in einem integrierten Schaltkreis mit 2,4-GHz-Band nicht verwendet wurden, zum Ableiten von Signalverlusten zum FET der OFF-Seite hin zur Hochfrequenzerdung.
Da diese Shunt-FETs aber eine schmale Gatebreite aufweisen, neigen sie zu einer niedrigen elektrostatischen Durchbruchspannung durch geringe parasitäre Kapazität.
Es ist somit eine Aufgabe der Erfindung, einen Schaltkreis bereitzustellen, der zum Betrieb im 5-GHz-Breitband geeignet ist und eine höhere elektrostatische Durchbruchspannung aufweist.
Zusammenfassung der Erfindung
Die Lösung der Aufgabe gemäß der Erfindung liegt in den Merkmalen des unabhängigen Anspruchs und vorzugsweise in jenen der abhängigen Ansprüche.
Die Erfindung stellt einen Halbleiterschaltkreis bereit, der ein Substrat mit einem Isoliergebiet und einen ersten Feldeffekttransistor, einen zweiten Feldeffekttransistor, einen dritten Feldeffekttransistor und einen vierten Feldeffekttransistor aufweist. Der erste, zweite, dritte und vierte Transistor weisen jeweils eine Sourceelektrode, eine Gateelektrode und eine Drainelektrode auf. Der Schaltkreis weist zudem einen gemeinsamen Eingangsanschluss verbunden mit den Sourceelektroden oder den Drainelektroden des ersten und zweiten Transistors, einen ersten Ausgangsanschluss verbunden mit der Sourceelektrode oder der Drainelektrode des ersten Transistors, die nicht mit dem gemeinsamen Eingangsanschluss verbunden ist, und verbunden mit der Sourceelektrode oder der Drainelektrode des dritten Transistors, und einen zweiten Ausgangsanschluss verbunden mit der Sourceelektrode oder der Drainelektrode des zweiten Transistors, die nicht mit dem gemeinsamen Eingangsanschluss verbunden ist, und verbunden mit der Sourceelektrode oder der Drainelektrode des vierten Transistors auf. Der Schaltkreis weist auch einen ersten Steueranschluss verbunden mit den Gateelektroden des ersten und vierten Transistors, einen zweiten Steueranschluss verbunden mit den Gateelektroden des zweiten und dritten Transistors und einen Hochfrequenz-Erdanschluss verbunden mit den Sourceelektroden oder den Drainelektroden des dritten und vierten Transistors, die nicht mit den entsprechenden Ausgangsanschlüssen verbunden sind, auf. Der Schaltkreis weist zudem ein Schutzelement mit einem ersten Störstellengebiet hoher Konzentration, einem zweiten Störstellengebiet hoher Konzentration und mindestens einem Teil des Isoliergebiets des Substrats auf. Dieser Teil des Isoliergebiets befindet sich zwischen dem ersten und zweiten Störstellengebiet hoher Konzentration. Das Schutzelement ist zwischen den ersten Ausgangsanschluss und die Gateelektrode des dritten Transistors oder zwischen den zweiten Ausgangsanschluss und die Gateelektrode des vierten Transistors geschaltet und zum mindestens teilweisen Entladen elektrostatischer Energie externen Ursprungs durch das Schutzelement ausgebildet, so dass die elektrostatische Energie genügend verringert wird, dass sie keine elektrostatische Durchbruchspannung zwischen der Gateelektrode und der entsprechenden Source- oder Drainelektrode des Transistors bereitstellt, der mit dem Schutzelement verbunden ist.
Die Erfindung verbessert den elektrostatischen Schutz durch das Bereitstellen des zwischen den Gate- und Sourceelektroden (oder Drainelektroden) des dritten und/oder vierten Transistors („Shunts") parallel geschalteten Schutzelements. Dadurch ist ein Weg bereitgestellt, der als Nebenweg für eine mindestens teilweise Entladung angelegter elektrostatischer Energie dient. Dadurch ist insbesondere der schwache Gateelektrodenübergang vor elektrischem Durchbruch aufgrund der elektrostatischen Ladungen, die in der Nähe des Übergangs von einer dem Schaltkreis externen Quelle induziert werden, geschützt. Das Verhindern, dass die elektrostatische Energie den Gateelektrodenübergang, der gegenüber elektrostatischem Durchbruch am schwächsten ist, erreicht, schützt den dritten und/oder den vierten Transistor vor elektrostatischem Durchbruch.
Kurzbeschreibung der Zeichnungen
Die 1A und 1B sind Schaltbilder eines Schaltkreises einer ersten Ausführungsform der Erfindung.
2 ist eine schematische Ansicht eines Schutzelements der ersten Ausführungsform.
Die 3A und 3B sind Schnittansichten der Vorrichtung aus 2.
4 ist eine Draufsicht auf den Schaltkreis der ersten Ausführungsform.
5 ist eine Schnittansicht der Vorrichtung aus 4.
6A ist eine Schnittansicht, 6B ist ein schematisches Schaltbild und 6C ist ein schematisches Schaltbild der Vorrichtung aus 5.
Die 7, 8, 9A, 9B, 10A-10D, 11A-11C und 12A-12C zeigen Bearbeitungsschritte eines Verfahrens zur Herstellung des Schaltkreises aus 4.
13 ist eine Draufsicht auf einen Schaltkreis einer zweiten Ausführungsform der Erfindung.
14A ist eine Schnittansicht, 14B ist eine Schnittansicht, 14C ist ein schematisches Schaltbild und
14D ist ein weiteres schematisches Schaltbild eines Schutzelements der Vorrichtung aus 13.
15 ist ein Modelldiagramm einer Vorrichtungssimulation für das Schutzelement im Querschnitt.
16 ist ein Diagramm der Verteilung der Elektronenstromdichte der Vorrichtungssimulation.
17 ist ein Diagramm der Verteilung der Löcherstromdichte der Vorrichtungssimulation.
18 ist ein Diagramm der Verteilung der Rekombinationsdichte der Vorrichtungssimulation.
19A ist eine schematische Darstellung des Stromwegs einer α-Struktur und 19B eine schematische Darstellung der Stromwege einer b-Struktur.
20 ist ein Strom-Spannung-Diagramm der Vorrichtungssimulation.
21 zeigt die simulierte Stromdichte als Funktion der X-Koordinate.
Die 22A und 22B zeigen Ergebnisse der Simulation, und 22C ist eine schematische Darstellung der Stromwege der b-Struktur.
23 zeigt Verhältnisse simulierter Ströme.
24A zeigt die simulierte Entladungsspannung als Funktion eines geometrischen Faktors, und 24B zeigt den geometrischen Faktor als Teil der Modellierung.
25A zeigt einen geometrischen Faktor als Teil der Modellierung, und 25B zeigt die simulierte Stromdichte.
26A zeigt einen geometrischen Faktor als Teil der Modellierung, und 26B zeigt die simulierte Entladungsspannung als Funktion des geometrischen Faktors.
27 ist eine schematische Darstellung der Stromwege einer c-Struktur.
28 ist eine schematische Draufsicht bei einer anderen Modellierung.
29A ist ein Schaltbild und 29B ist eine Draufsicht eines gewöhnlichen Schaltkreises.
30A ist eine Schnittansicht und 30B ist ein schematisches Schaltbild der Vorrichtung aus 29B.
Die 31A-31D und 32A-32C zeigen Bearbeitungsschritte eines Verfahrens zur Herstellung der Vorrichtung aus 29A.
Detaillierte Beschreibung der Ausführungsformen
1A ist ein Ersatzschaltbild und 1B ist ein schematisches Schaltbild entlang einer Chipstruktur eines Schaltkreises einer ersten Ausführungsform der Erfindung.
In 5-GHz-Band-Breitbandgeräten werden ähnlich wie bei solchen mit einem 2,4-GHz-Band integrierte GaAs-Schaltkreise für die Ein-/Ausgabeschaltung und die Antennenschaltung verwendet. Da die Frequenz doppelt so hoch wie 2,4 GHz ist, hat eine parasitäre Kapazität einen starken Einfluss auf die Verschlechterung in der Isolierung. Als Gegenmaßnahme werden zur Verbesserung der Isolierung Shunt-FETs, die in einem integrierten Schaltkreis mit 2,4-GHz-Band nicht verwendet wurden, zum Ableiten von Signalverlusten, die zum FET der OFF-Seite hin gehen, zur Hochfrequenzerdung verwendet.
In dieser Schaltung sind die Shunts FET3 und FET4 zwischen den Ausgangsanschlüssen OUT-1 und OUT-2 des FET1 und FET2 zum Schalten und der Erdung geschaltet, und an Gates der Shunts FET3 und FET4 werden Komplementärsignale der Steueranschlüsse Ctl-2 und Ctl-1 zum FET2 und FET1 angelegt. Infolgedessen ist der Shunt FET4 eingeschaltet, wenn der FET1 eingeschaltet ist, und der FET2 und der Shunt FET3 sind ausgeschaltet.
Wenn in dieser Schaltung der Signalweg vom gemeinsamen Eingangsanschluss IN zum Ausgangsanschluss OUT-1 eingeschaltet und der Signalweg vom gemeinsamen Eingangsanschluss IN zum Ausgangsanschluss OUT-2 ausgeschaltet ist, so wird, da der Shunt FET4 eingeschaltet ist, ein zum Ausgangsanschluss OUT-2 gehender Eingangssignalverlust über einen geerdeten Kondensator C zur Erdung geleitet, so dass die Isolierung im Vergleich zu gewöhnlichen Vorrichtungen ohne Shunt-FETs verbessert werden kann.
In diesem Schaltkreis ist der Steueranschluss Ctl-1 über einen Widerstand R1 mit der Gateelektrode des FET1 und über einen Widerstand R4 mit der Gateelektrode des FET4 verbunden. Außerdem ist der Steueranschluss Ctl-2 über einen Widerstand R2 mit der Gateelektrode des FET2 und über einen Widerstand R3 mit der Gateelektrode des FET3 verbunden. Die Sourceelektrode (oder Drainelektrode) des Shunt FET3 ist mit dem Ausgangsanschluss OUT-1 verbunden, und die Sourceelektrode (oder Drainelektrode) des Shunt FET4 ist mit dem Ausgangsanschluss OUT-2 verbunden.
In der Ausführungsform der vorliegenden Erfindung ist ein Schutzelement 200 zwischen der Gateelektrode und der Sourceelektrode (oder Drainelektrode) der Shunt-FETs parallel geschaltet, nämlich zwischen dem Ausgangsanschluss OUT-1 und dem Steueranschluss Ctl-2, die mit dem FET3 verbunden sind, und dem Ausgangsanschluss OUT-2 und dem Steueranschluss Ctl-1, die mit dem FET4 verbunden sind.
Zum Schutz vor elektrostatischem Durchbruch reicht es aus, die an einen Gateelektroden-Schottky-Übergang, bei dem es sich um einen schwachen Übergang handelt, angelegte elektrostatische Energie zu verringern. In dieser Ausführungsform ist dadurch, dass ein Schutzelement 200 zwischen den Source-(oder Drain-) und den Gateelektroden der Shunts FET3 und FET4 parallel geschaltet ist, ein Weg bereitgestellt, der als Nebenweg für die teilweise Entladung elektrostatischer Energie dient, die zwischen den zwei entsprechenden Elektroden angelegt wird. Somit ist der schwache Übergang vor elektrostatischem Durchbruch aufgrund der elektrostatischen Ladungen, die in der Nähe des Übergangs von einer dem Schaltkreis externen Quelle induziert werden, geschützt.
Es wird nämlich die elektrostatische Energie, die einen Gate-Schottky-Übergang an einem FET-Kanalgebiet 44 erreicht, der gegenüber elektrostatischem Durchbruch am schwächsten ist, verringert, wodurch der FET3 und der FET4 vor elektrostatischem Durchbruch geschützt werden können.
Hierin wird das Schutzelement 200 anhand 2 beschrieben.
Das Schutzelement 200 ist ein Element, in dem ein Isoliergebiet 203 zwischen einem ersten Störstellengebiet hoher Konzentration 201 und einem zweiten Störstellengebiet hoher Konzentration 202, die nah zueinander angeordnet sind, angeordnet ist. Das erste und das zweite Störstellengebiet hoher Konzentration 201 und 202 sind durch Ionenimplantation oder -diffusion in einem Substrat 51 ausgebildet. Diese Störstellengebiete hoher Konzentration werden hierin in Folge als erstes Gebiet vom n⁺-Typ 201 und als zweites Gebiet vom n⁺-Typ 202 bezeichnet. Das erste und das zweite Gebiet vom n⁺-Typ 201 und 202 sind durch einen Abstand, der den Durchgang von elektrostatischer Energie ermöglicht, beispielsweise einen Abstand von etwa 4 μm, voneinander getrennt, und bei beiden beträgt die Fremdionenkonzentration 1 × 10¹⁷ cm^-3 oder mehr. Das Isoliergebiet 203 ist in Kontakt zwischen dem ersten und dem zweiten Gebiet vom n⁺-Typ 201 und 202 angeordnet. Hier ist das Isoliergebiet 203 elektrisch kein vollständiger Isolator, sondern Teil eines halbisolierenden Substrats oder eines Isoliergebiets, das durch Implantation von Fremdionen in das Substrat 51 ausgebildet wurde. Das Isoliergebiet 203 weist vorzugsweise eine Fremdionenkonzentration von 1 × 10¹⁴ cm^-3 oder weniger und einen spezifischen Widerstand von 1 × 10³ Ω·cm oder mehr auf.
Durch Anordnen der Gebiete vom n⁺-Typ 201 und 202 in Kontakt mit den entsprechenden Enden des Isoliergebiets 203 und durch Beabstanden des ersten und des zweiten Gebiets vom n⁺-Typ 201 und 202 voneinander um in etwa 4 μm, kann elektrostatische Energie, die von außen zwischen die beiden Elektroden des FET angelegt wird, mit denen das erste und das zweite Gebiet vom n⁺-Typ 201 und 202 jeweils verbunden sind, über das Isoliergebiet 203 entladen werden.
Der Abstand von 4 μm zwischen diesen beiden Gebieten vom n⁺-Typ ist ein Abstand, der für den Durchgang von elektrostatischer Energie geeignet ist, und bei einem Abstand von 10 μm oder mehr kommt es nicht zuverlässig zu einer Entladung zwischen diesen beiden Gebieten vom n⁺-Typ. Des Weiteren besteht im Fall einer höheren Fremdionenkonzentration im Isoliergebiet als 1 × 10¹⁴ cm^-3 oder einem spezifischen Widerstand von unter 1 × 10³ Ω·cm die Möglichkeit eines Signalverlusts zwischen diesen beiden Gebieten vom n⁺-Typ, was die Eigenschaften des FET verschlechtert.
Da beim normalen FET-Betrieb keine so hohe Spannung wie jene statischer Elektrizität angelegt wird, tritt kein Signal durch das 4-μm-Isoliergebiet durch. Gleichermaßen tritt auch im Fall eines Hochfrequenzbetriebs, etwa Mikrowellen, kein Signal durch das 4-μm-Isoliergebiet. Somit verändert das Schutzelement im Normalbetrieb die Vorrichtungseigenschaften überhaupt nicht, da es die Eigenschaften des FET in keiner Weise beeinflusst. Statische Elektrizität ist jedoch ein Phänomen, bei dem plötzlich Hochspannung angelegt wird, und in diesem Fall tritt elektrostatische Energie durch das 4-μm-Isoliergebiet und wird zwischen zwei Gebieten vom n⁺-Typ entladen. Beträgt die Dicke des Isoliergebiets 10 μm oder mehr, so wird der Widerstand selbst für statische Elektrizität groß, und eine Entladung tritt mit geringerer Wahrscheinlichkeit ein.
Das erste Gebiet vom n⁺-Typ 201 und zweite Gebiet vom n⁺-Typ 202 sind zwischen zwei Elektroden des FET parallel geschaltet, der den Schaltkreis als ein geschütztes Element bildet. Das erste und zweite Gebiet vom n⁺-Typ 201 und 202 können als Anschlüsse für das Schutzelement 200 verwendet werden, oder es können zusätzlich an diesen Gebieten vom n⁺-Typ Metallelektroden bereitgestellt sein.
Die 3 zeigen einen Fall, in dem Metallelektroden 204 am Schutzelement 200 bereitgestellt sind. Diese Metallelektroden 204 sind mit Bondinseln, die mit den Elektroden der geschützten Elemente FET3 und FET4 verbunden sind, oder mit einer Verdrahtung, die mit den Bondinseln verbunden ist, verbunden. Hierin wird als Beispiel ein Fall beschrieben, in dem ein Schutzelement 200 und Metallelektroden 204 auf einem halbisolierenden Substrat 51 bereitgestellt sind. Obwohl das Isoliergebiet 203 des Schutzelements 200 Teil des halbisolierenden Substrats 51 ist, ist diese Ausführungsform nicht darauf eingeschränkt, und das Isoliergebiet 203 kann ein mit Fremdionen implantiertes Isoliergebiet sein. In diesem Fall sind Gebiete der Substratoberfläche, die mit den Metallelektroden 204 Schottky-Übergänge bilden, auch das mit den Fremdionen implantierte Isoliergebiet.
In 3A bilden Metallelektroden 204 mit den Oberflächen eines ersten Gebiets vom n⁺-Typ 201 und/oder zweiten Gebiets vom n⁺-Typ 202 Schottky-Übergänge. Die Elektroden sind an den Oberflächen des ersten und des zweiten Gebiets vom n⁺-Typ 201 und 202 ausgebildet und unter Berücksichtigung der Ausrichtungsgenauigkeit der Maske und der Widerstände der beiden Gebiete vom n⁺-Typ 201 und 202 um 0,1 μm bis 0,5 μm von den Enden des Isoliergebiets 203 beabstandet. Ein Trennungsabstand von 5 μm oder mehr sorgt für einen großen Widerstand und lässt den Durchgang von statischer Elektrizität nicht rasch zu. Metallelektroden 204 können nur am ersten und am zweiten Gebiet vom n⁺-Typ 201 und 202 ausgebildet sein, oder aber ein Teil von ihnen kann sich zum halbisolierenden Substrat 51 erstrecken und mit der Substratoberfläche einen Schottky-Übergang bilden.
Außerdem kann, wie in 3B gezeigt ist, eine Struktur eingesetzt werden, bei der die Metallelektrode 204 nicht in unmittelbarem Kontakt zum ersten und/oder zweiten Gebiet vom n⁺-Typ 201 und 202 steht und die Metallelektrode 204 mit der Oberfläche 51 einen Schottky-Übergang bildet, der etwa 0 μm bis 5 μm zur Außenseite des Endteils der Gebiete vom n⁺-Typ 201 und 202 positioniert ist. Wie in 3B gezeigt ist, stehen nämlich das erste und das zweite Gebiet vom n⁺-Typ 201 und 202 und die Metallelektroden 204 nicht notwendigerweise in Kontakt, und die Gebiete vom n⁺-Typ und die Metallelektroden 204 können über das halbisolierende Substrat eine ausreichende Verbindung sicherstellen, wenn der Abstand innerhalb von 5 μm liegt.
Eine solche Metallelektrode 204 kann Teil einer Bondinsel sein, die dem jeweiligen Anschluss des Schaltkreises entspricht, oder Teil einer Verdrahtung sein, die mit einer Bondinsel verbunden ist, die den jeweiligen Anschluss des Schaltkreises verbindet, und durch die Verwendung derartiger Bondinseln und Verdrahtungen kann, wie nachstehend detaillierter beschrieben wird, verhindert werden, dass die Chip-Fläche durch den Einbau des Schutzelements 200 vergrößert wird.
4 ist eine Draufsicht, die ein Beispiel für einen Verbindungshalbleiterschaltkreis zeigt, in dem der Halbleiterschaltkreis aus 1 integriert ist.
Das Substrat ist beispielsweise ein Verbindungshalbleitersubstrat 51 (zum Beispiel GaAs), auf diesem Substrat sind ein FET1 und ein FET2 zum Schalten (beide weisen eine Gatebreite von 500 μm auf) im linken und im rechten Mittelbereich angeordnet, ein Shunt FET3 und ein Shunt FET4 (beide weisen eine Gatebreite von 300 μm auf) sind an in Bezug darauf unteren Bereichen angeordnet, und die Widerstände R1, R2, R3 und R4 sind mit Gateelektroden der jeweiligen FETs verbunden. Zudem sind Elektrodeninseln I, O1, O2, C1, C2 und G, die dem gemeinsamen Eingangsanschluss IN, den Ausgangsanschlüssen OUT-1 und OUT-2, den Steueranschlüssen Ctl-1 und Ctl-2 sowie dem Erdanschluss GND entsprechen, am Umfangsrand des Substrats bereitgestellt. Der FET1 und der FET2 zum Schalten sind bereitgestellt, und des Weiteren sind die Sourceelektroden (oder Drainelektroden) des Shunt FET3 und des Shunt FET4 mit dem FETs und dem FET2 verbunden, und Drainelektroden (oder Sourceelektroden) des Shunt FET3 und des Shunt FET4 sind mit der Elektrodeninsel G verbunden, die einer Hochfrequenzerdung entspricht. Auch wenn dies hierin nicht abgebildet ist, so ist die Elektrodeninsel G über einen externen Kondensator C mit dem Erdungsanschluss GND verbunden. Außerdem handelt es sich bei der mit punktierten Linien dargestellten Verdrahtung der zweiten Schicht um eine Gate-Metallschicht 68 (Pt/Mo/Ti/Pt/Au), die gleichzeitig mit der Ausbildung der Gateelektroden der jeweiligen FETs ausgebildet wurde und mit der Oberfläche des halbisolierenden Substrats 51 einen Schottky-Übergang bildet, und die durch durchgehende Linien dargestellte Verdrahtung der dritten Schicht ist eine Insel-Metallschicht 77 (Ti/Pt/Au) zur Verbindung jeweiliger Elemente und der Ausbildung der Inseln. Eine Ohm-Metallschicht (AuGe/Ni/Au), die zum Substrat in leitendem Kontakt steht, bildet Sourceelektroden und Drainelektroden der jeweiligen FETs, bildet Elektroden an beiden Enden der jeweiligen Widerstände aus und ist aufgrund der Überlappung mit der Insel-Metallschicht in 4 nicht abgebildet.
In 4 ist beim FET1 (das gleiche trifft auch auf den FET2 zu) eine Insel-Metallschicht 77 der dritten Schicht von der Form eines sechszinkigen Kamms, die sich von der unteren Seite aus erstreckt, eine mit dem Ausgangsanschluss OUT-1 (OUT-2) zu verbindende Sourceelektrode 75 (oder eine Drainelektrode), und darunter befindet sich eine Sourceelektrode 65 (oder eine Drainelektrode), die aus einer Ohm-Metallschicht der ersten Schicht gebildet ist. Zudem ist die kammförmige Insel-Metallschicht 77 der dritten Schicht, die sich von der oberen Seite aus erstreckt, eine mit dem gemeinsamen Eingangsanschluss IN zu verbindende Drainelektrode 76 (oder eine Sourceelektrode), und darunter befindet sich eine Drainelektrode 66 (oder eine Sourceelektrode), die aus einer Ohm-Metallschicht der ersten Schicht gebildet ist. Diese Elektroden sind in der Form eingreifender Kammzinken angeordnet, und eine Gateelektrode 69, die aus einer Gate-Metallschicht 68 der zweiten Schicht ausgebildet ist, ist zwischen diesen in Kammzinkenform angeordnet, wodurch ein FET-Kanalgebiet entsteht.
Zudem ist beim FET3 als Shunt-FET (das gleiche trifft auch auf den FET4 zu) eine Insel-Metallschicht 77 der dritten Schicht in der Form eines vierzinkigen Kamms, die sich von der unteren Seite aus erstreckt, eine mit dem Erdungsanschluss zu verbindende Sourceelektrode 75 (oder eine Drainelektrode), und darunter befindet sich eine Sourceelektrode 65 (oder eine Drainelektrode), die aus einer Ohm-Metallschicht der ersten Schicht gebildet ist. Zudem ist die kammförmige Insel-Metallschicht 77 der dritten Schicht, die sich von der oberen Seite aus erstreckt, eine mit dem Ausgangsanschluss OUT-1 (OUT-2) zu verbindende Drainelektrode 76 (oder eine Sourceelektrode), und darunter befindet sich eine Drainelektrode 66 (oder eine Sourceelektrode), die aus einer Ohm-Metallschicht der ersten Schicht gebildet ist. Diese beiden Elektroden sind in der Form eingreifender Kammzinken angeordnet, und eine Gateelektrode 69, die aus einer Gate-Metallschicht 68 der zweiten Schicht ausgebildet ist, ist zwischen diesen in Kammzinkenform angeordnet, wodurch ein FET-Kanalgebiet entsteht.
Des Weiteren ist der Steueranschluss Ctl-1 über einen Widerstand R1 mit der Gateelektrode des FET1 verbunden und über den Widerstand R4 mit der Gateelektrode des FET4 verbunden. Zudem ist der Steueranschluss Ctl-2 über einen Widerstand R2 mit der Gateelektrode des FET2 verbunden und über einen Widerstand R3 mit der Gateelektrode des FET3 verbunden. Diese Widerstände R1-R4 sind beispielsweise Fremdionendiffusionsgebiete vom n⁺-Typ, und ihre Fremdionenkonzentration beträgt 1 × 10¹⁷ cm^-3 oder mehr.
Des Weiteren ist auf der Substratoberfläche in der Nähe der Gateelektroden 69 der jeweiligen FETs beispielsweise ein Störstellengebiet hoher Konzentration vom n⁺-Typ 100a bereitgestellt. Im Detail ist dies ein Bereich, an dem der vordere Endteil 69a der kammförmigen Gateelektrode 69 des FET1 und der vordere Endteil 69a der kammförmigen Gateelektrode 69 des FET2 mindestens benachbart zu den gegenüberliegenden FET3 und FET4 sind. Hierin bezeichnet der vordere Endteil 69a der Gateelektrode eine der Basisseite der Kammstruktur gegenüberliegende Seite und ist ein Gebiet, in dem sich die Gateelektrode 69 vom Kanalgebiet aus erstreckt und mit dem Substrat einen Schottky-Übergang bildet. Ein Störstellengebiet hoher Konzentration 100a ist in einem Trennungsabstand von 4 μm vom vorderen Endteil 69a der jeweiligen Gateelektrode entfernt angeordnet.
Zudem ist das Störstellengebiet hoher Konzentration 100a in einem Trennungsabstand von 4 μm vom vorderen Endteil 69a der Gateelektrode des FET3 und vom vorderen Endteil 69a der Gateelektrode des FET4 entfernt angeordnet, die dem FET1 und dem FET2 gegenüberliegen. Bei der Bauart dieser Ausführungsform ist nämlich das Störstellengebiet hoher Konzentration 100a zwischen dem FET1 und dem FET2 für den Schaltbetrieb und dem FET3 und dem FET4 als gegenüberliegende Shunt-FETs angeordnet.
Dadurch kann das Störstellengebiet hoher Konzentration 100a die Ausdehnung einer Sperrschicht, die sich von der Gateelektrode 69, die mit dem Substrat einen SchottkyÜbergang bildet, in das Substrat hinein verhindern. An der Metallschicht zur Bildung eines Schottky-Übergangs mit dem Substrat schwankt das elektrische Feld der Sperrschicht, die sich zum Substrat erstreckt, in Abhängigkeit der Hochfrequenzsignale, die von der Metallschicht übertragen werden, weshalb die Hochfrequenzsignale einen Signalverlust zu benachbarten Elektroden usw., zu denen die Sperrschicht hinreicht, aufweisen können.
Ist aber das Störstellengebiet hoher Konzentration vom n⁺-Typ 100a an der Oberfläche des Substrats 51 zwischen dem FET1 und dem FET3 sowie zwischen dem FET2 und dem FET4 bereitgestellt, die so angeordnet sind, dass die Gateelektroden 69 benachbart sind, so wird die Fremdionenkonzentration hoch (der Ionentyp ist 29 Si⁺ und die Konzentration beträgt 1 – 5 × 10¹⁸ cm^-3). Die reine Oberfläche des Substrats 51, die keine Störstellen aufweist, hat einen Widerstand von etwa 1 × 10 – 1 × 10⁸ Ω·cm. Dadurch sind die Gateelektroden 69 der jeweiligen FETs isoliert, und es erstreckt sich keine Sperrschicht zu benachbarten FETs (Störstellengebiete der Sourcegebiete, Draingebiete sowie Kanalgebiete und Gateelektroden), weshalb die benachbarten FETs in einem stark aneinander angenäherten Trennungsabstand bereitgestellt werden können.
Durch Bereitstellen des Störstellengebiets hoher Konzentration 100a als solches wird verhindert, dass sich eine Sperrschicht, die sich von der Gateelektrode des FET1 und des FET2 zum Substrat hin ausdehnt, die Gateelektrode, das Sourcegebiet und das Draingebiet sowie das Kanalgebiet des gegenüberliegenden FET3 und FET4, die benachbart angeordnet sind, erreicht, wodurch der Verlust von Hochfrequenzsignalen verhindert werden kann.
Im Detail ist das Festsetzen des Trennungsabstands zwischen dem vorderen Endteil 69a der Gateelektrode 69 und dem Störstellengebiet hoher Konzentration 100a auf 4 μm ausreichend, um eine vorbestimmte Isolierung zu sicherzustellen.
Ähnlich wie bei R1-R4 beträgt auch die Fremdionenkonzentration dieses Störstellengebiets hoher Konzentration 100a 1 × 10¹⁷ cm^-3 oder mehr. Wenn wie in 4 ein Teil dessen mit einer Bondinsel oder mit einer mit der Bondinsel verbundenen Metallschicht, etwa einer Verdrahtung, verbunden ist und ein Gleichspannungspotential, ein Erdungspotential und ein Hochfrequenzerdungspotential angelegt werden, so zeigt die Verbesserung der Isolierung größere Wirkung.
Zudem ist auch ein Störstellengebiet hoher Konzentration 100b in der Nähe einer aus der Gate-Metallschicht 68 gebildeten Elektrodeninsel 70 und Verdrahtung 62 angeordnet, die gemeinsam mit dem Substrat einen Schottky-Übergang bilden. Des Weiteren ist auch ein Störstellengebiet hoher Konzentration 100c in einem Gebiet ausgebildet, in dem eine FET-Gateelektrode zu der aus der Gate-Metallschicht 68 gebildeten Elektrodeninsel 70 und Verdrahtung 62 benachbart ist. Dadurch kann ein Verlust von Hochfrequenzsignalen aufgrund einer Sperrschicht, die sich von der Gateelektrode 68, der Elektrodeninsel 70 und der Verdrahtung 62, die mit dem Substrat einen Schottky-Übergang bilden, in das Substrat hinein ausdehnt, verhindert werden.
Hierin werden die Störstellengebiete hoher Konzentration 100a-100c nur deshalb durch Kennzeichen unterschieden, um klarzustellen, an welchen Stellen die gleichen Strukturen angeordnet sind, und in dieser Ausführungsform sind diese Komponenten hinsichtlich der Wirkung zur Verbesserung der Isolierung völlig identisch. So beträgt wie beim Störstellengebiet hoher Konzentration 100a die Fremdionenkonzentration der Störstellengebiete hoher Konzentration 100b und 100c 1 × 10¹⁷ cm^-3 oder mehr. Zudem ist das Verbinden von Metallelektroden mit diesen Störstellengebieten hoher Konzentration 100b und 100c und das Verbinden der Metallelektroden mit der Erdung GND, auch wenn dies nicht dargestellt ist, zur Verbesserung der Isolierung wirksam.
Das Schutzelement 200 ist zwischen der Sourceelektrode (oder Drainelektrode) und der Gateelektrode eines Shunt-FET parallel geschaltet, indem ein Widerstand als ein Fremdionendiffusionsgebiet vom n⁺-Typ und ein Teil eines Störstellengebiets hoher Konzentration 100 verwendet werden.
Wie oben beschrieben wurde, ist die elektrostatische Durchbruchspannung in einem FET am Schottky-Übergangsbereich zwischen der Gateelektrode und der Betriebsschicht 52 am niedrigsten. Erreicht nämlich zwischen der Gate- und der Drainelektrode oder zwischen der Gate- und der Sourceelektrode angelegte elektrostatische Energie den Gate-Schottky-Übergang, so wird der Gate-Schottky-Übergang beschädigt, wenn die elektrostatische Energie die elektrostatische Durchbruchspannung zwischen der Gateelektrode und der Sourceelektrode oder zwischen der Gateelektrode und der Drainelektrode des Kanalgebiets überschreitet.
Da die FET3-Seite und die FET4-Seite symmetrisch und völlig identisch sind, wird hierin eine Beschreibung unter Verwendung der FET3-Seite als Beispiel gegeben.
Als Verfahren zum Herabsetzen der elektrostatischen Energie kann ein Verfahren zur Erhöhung des Widerstandswerts von R3 in Betracht gezogen werden, aber wenn R3 übermäßig erhöht wird, so wird die Schaltzeit des Schaltkreises übermäßig lang. Deshalb wird in dieser Ausführungsform die elektrostatische Energie durch die Verwendung des Schutzelements 200 herabgesetzt.
Hierin sind, wie oben beschrieben, die Widerstände R1-R4 aus Störstellengebieten vom n⁺-Typ gebildet. Am Umfangsrand der jeweiligen Elektrodeninsel 70 ist als Isoliermaßnahme ein Störstellengebiet hoher Konzentration 100b angeordnet, um einen Verlust von Hochfrequenzsignalen aus den jeweiligen Elektrodeninseln 70 zu verhindern.
Durch Anordnen des Widerstands R3 und der Ausgangsanschlussinsel O1 in aneinander angenäherter Weise mit einem Trennungsabstand von etwa 4 μm ergeben das den Widerstand R3 ausbildende Gebiet vom n⁺-Typ und das angenäherte Störstellengebiet hoher Konzentration 100b ein Schutzelement 200 mit einem dazwischen angeordneten halbisolierenden Substrat 51. Ein Teil des Widerstands R3 als Verbindungsmittel zwischen der Steueranschlussinsel C2 und der Gateelektrode 69 des FET3 ist beispielsweise ein erstes Gebiet vom n⁺-Typ 201, und ein Teil des Störstellengebiets hoher Konzentration 100b am Umfangsrand der Ausgangsanschlussinsel O1 ist beispielsweise ein zweites Gebiet vom n⁺-Typ 202. Zudem ist das erste Gebiet vom n⁺-Typ 201 des Schutzelements 200 mit der Steueranschlussinsel C2 verbunden, und das zweite Gebiet vom n⁺-Typ 202 ist mit der Ausgangsanschlussinsel O1 verbunden. Dies bedeutet, dass das Schutzelement 200 zwischen dem Steueranschluss Ctl-2 und dem Ausgangsanschluss OUT-1, d.h. zwischen der Source- und der Gateelektrode (oder zwischen der Drain- und der Gateelektrode) des FET3, parallel geschaltet ist.
Durch dieses Schutzelement 200 kann die extern zwischen der Gateelektrode und der Sourceelektrode oder zwischen der Gateelektrode und der Drainelektrode angelegte elektrostatische Energie zwischen den beiden Gebieten vom n⁺-Typ 201 und 202 des Schutzelements 200 entladen werden. Elektrostatische Energie, die zwischen der Gateelektrode und der Sourceelektrode oder zwischen der Gateelektrode und Drainelektrode ankommen wird, kann nämlich um ein solches Ausmaß herabgesetzt werden, dass sie eine elektrostatische Durchbruchspannung zwischen den beiden Elektroden nicht überschreitet. Im Detail kann die elektrostatische Durchbruchspannung zwischen der Gateelektrode und der Sourceelektrode oder zwischen der Gateelektrode und der Drainelektrode der Shunt-FETs (FET3 und FET4) um 20 V oder mehr verbessert werden, verglichen mit jener vor der Verbindung mit dem Schutzelement 200, wodurch die elektrostatische Durchbruchspannung für einen Schaltkreis mit 200 V oder mehr bereitgestellt werden kann.
Obwohl dies nicht dargestellt ist, kann hierin das erste Gebiet vom n⁺-Typ 201 mit einer Steueranschlussinsel C2 oder mit einer mit der Steueranschlussinsel C2 verbundenen Verdrahtung verbunden sein. Zudem kann das zweite Gebiet vom n⁺-Typ mit einer mit der Steueranschlussinsel O1 verbundenen Verdrahtung verbunden sein.
Zudem ist das Schutzelement 200 in zur Ausgangsanschlussinsel O1 angenäherter Weise und entlang einer Seite der Ausgangsanschlussinsel O1 angeordnet. Außerdem kann das Schutzelement 200 auf halbem Weg eines Wegs von der Steueranschlussinsel C2 verbunden sein, wo Signale zum Kanalgebiet angelegt werden. Dadurch kann während des Übertragungsvorgangs die elektrostatische Energie, die zwischen dem Ausgangsanschluss OUT-1 und dem Steueranschluss Ctl-2 des Schaltkreises angelegt wird, herabgesetzt werden, bevor sie zwischen der Sourceelektrode (oder Drainelektrode) und der Gateelektrode des FET3 ankommt.
Hierin ist es wünschenswert, dass der Abstand, um den das Schutzelement 200 entlang der Insel angenähert angeordnet ist, 10 μm oder mehr beträgt, da die elektrostatische Energie umso mehr herabgesetzt werden kann, je größer der Abstand ist.
In 4 ist eine Ansicht gezeigt, in der das Schutzelement 200 entlang einer Seite der Ausgangsanschlussinsel O1 angeordnet ist, jedoch ist die Wirkung auf das Herabsetzen der elektrostatischen Energie größer, wenn der Widerstand R3 gebogen und L-förmig entlang zweier Seiten der Ausgangsanschlussinsel O1 angeordnet ist, da die Länge des in zur Insel angenäherter Weise anzuordnenden Schutzelements 200 verlängert werden kann. Andererseits kommt es zu keiner durch die Verbindung des Schutzelements 200 verursachten Verringerung der Wirkungsfläche innerhalb des Chips, wenn so wie in der Zeichnung das Schutzelement 200 zwischen der Ausgangsanschlussinsel O1 und der Schnittlinie des Chips angeordnet wird.
5 zeigt eine Schnittansicht entlang einer Linie A-A in der Nähe der Elektrodeninsel. Hierin sind die entsprechenden Elektrodeninseln des Schaltkreises alle identisch aufgebaut.
Wie in der Zeichnung dargestellt ist, bildet die zuunterst unter der Elektrodeninsel 70 angeordnete Gate-Metallschicht 68 einen Schottky-Übergang mit einem halbisolierenden GaAs-Substrat, und ein Störstellengebiet hoher Konzentration 100b sowie jeweilige Elektrodeninseln, die in der Nähe bereitgestellt sind, sind über das Substrat 51 verbunden. Ein Teil des Widerstands R3 und ein Teil des Störstellengebiets hoher Konzentration 100b, das ein drittes Störstellengebiet hoher Konzentration sein wird, bilden ein Schutzelement 200 mit einem dazwischen angeordneten halbisolierenden Substrat 51, wodurch eine Struktur erhalten wird, in der das zweite Gebiet vom n⁺-Typ 202 über das halbisolierende Substrat 51 (Isoliergebiet 203) mit der Metallelektrode 204 verbunden ist. Die Metallelektrode 204, die um 0 μm bis 5 μm zur Außenseite hin von einem Endteil des Störstellengebiets hoher Konzentration 100b getrennt ist, bildet mit einer Oberfläche des Substrats einen Schottky-Übergang. Obwohl in diesem Fall die Metallelektrode 204 ein Teil der Ausgangsanschlussinsel O1, die aus der Gate-Metallschicht 68 gebildet ist, ist, kann es sich auch um einen Teil einer Verdrahtung handeln, die mit der Ausgangsanschlussinsel O1 verbunden ist (siehe 3B). Hierin ist dieses Verbindungsbeispiel nur ein Beispiel, und Verbindungsarten wie in den 3 dargestellt, können auch in Betracht gezogen werden.
In den 6 sind eine Schnittansicht und ein schematisches Schaltbild eines Teils des Schaltkreises aus 4 dargestellt. 6A ist eine Schnittansicht entlang einer Linie B-B aus 4 und zeigt einen FET-Satz. Hierin sind die jeweiligen Elektrodeninseln, FET1 und FET2 für den Schaltbetrieb und FET3 und FET4 als Shunt-FETs, die einen Schaltkreis bilden, alle identisch aufgebaut.
Wie in 6A dargestellt ist, sind auf dem Substrat 51 eine durch eine Ionenimplantationsschicht vom n-Typ gebildete Betriebsschicht 52 sowie, an beiden Seiten dieser, Störstellengebiete vom n⁺-Typ zur Bildung eines Sourcegebiets 56 und eines Draingebiets 57 bereitgestellt, auf der Betriebsschicht 52 ist eine Gateelektrode 69 bereitgestellt, und auf den Störstellengebieten sind eine Drainelektrode 66 und eine Sourceelektrode 65 bereitgestellt, die aus der Ohm-Metallschicht 77 der ersten Schicht gebildet sind. Des Weiteren sind darauf eine Drainelektrode 76 und eine Sourceelektrode 75 bereitgestellt, die wie oben beschrieben aus der Insel-Metallschicht 77 der dritten Schicht gebildet sind, wodurch die Verdrahtung der jeweiligen Elemente ausgeführt ist.
In dieser Ausführungsform ist so wie in 4 ein Schutzelement 200 zwischen den beiden Elektroden, der Sourceelektrode S (Drainelektrode D) und der Gateelektrode G, des FET3 (FET4), nämlich zwischen dem Ausgangsanschluss OUT-1 und dem Steueranschluss Ctl-2, parallel geschaltet. Dadurch ist für elektrostatische Energie, die von zwischen den entsprechenden zwei Anschlüssen aus angelegt wird, ein Weg gebildet, der als Nebenweg dienen wird, um diese teilweise zu entladen, wodurch elektrostatische Energie, die an einen Schottky-Übergang der Gateelektrode 69 des FET3 als schwacher Übergang angelegt werden wird, verringert werden kann.
Zudem ist in dieser Ausführungsform im Unterschied zu einem gewöhnlichen FET, der durch Ti mit dem Kanalgebiet einen Schottky-Übergang bildet, eine Gateelektrode 69 dieser Ausführungsform als eingebettetes Pt-Gate 69 bereitgestellt, um den Sättigungsstromwert des FET zu erhöhen und den ON-Widerstandswert zu senken. Zudem ist auf einem Nitridfilm, der die Umgebung der Drainelektrode 66 und der Sourceelektrode 65 bedeckt, entlang der Drainelektrode 66 und der Sourceelektrode 65 ein Oxidfilm 120 bereitgestellt.
Diese Oxidfilme 120, die nachstehend noch beschrieben werden, werden in einem Schritt der Herstellung von FETs der Ausführungsform benötigt, und um die Maskenausrichtungsgenauigkeit der Gateelektrode 69 zu erhöhen, werden diese auf den Gebieten vom n⁺-Typ zur Bildung eines Sourcegebiets 56 und eines Draingebiets 57 eines FETs ausgebildet. Was die Oxidfilme 120 betrifft, die jeweils durch das Herstellungsverfahren entlang dem Sourcegebiet 65 und dem Draingebiet 66 doppelt ausgebildet sind, so ist eine Seitenfläche fast deckungsgleich mit dem Endteil des Sourcegebiets 56 oder des Draingebiets 57, und die andere Seitenfläche ist fast deckungsgleich mit dem Endteil der Sourceelektrode 65 und der Drainelektrode 66. Durch das Bereitstellen dieser Oxidfilme 120 ist die Maskenausrichtungsgenauigkeit verbessert und der Abstand zwischen dem Sourcegebiet und dem Draingebiet sowie der Abstand zwischen der Sourceelektrode und der Drainelektrode im Vergleich zu gewöhnlichen Werten verkürzt. Das bedeutet, dass der Sättigungsstromwert des FET erhöht und der ON-Widerstandswert verringert ist.
Die Länge Lg der im Kanalgebiet 44 (Betriebsschicht 52) zwischen dem Sourcegebiet 56 und dem Draingebiet 57 vorhandenen Gateelektrode 69 ist als 0,5 μm konzipiert, bei der normalerweise kein Kurzkanaleffekt auftritt. Die Gatebreite Wg bezeichnet die Breite (die Gesamtheit der Kammzinken) der Gateelektrode 69, die im Kanalgebiet 44 (Betriebsschicht 52) entlang dem Sourcegebiet 56 und dem Draingebiet 57 vorhanden ist, und die Gatebreite Wg der FETs für den Schaltbetrieb, die gewöhnlich 600 μm betrug, ist auf 500 μm verkürzt. Zudem beträgt die Gatebreite der Shunt-FETs 300 μm.
Somit hat die Verringerung der OFF-Kapazität der FETs durch die Verringerung der Gatebreite Wg der FETs selbst auch eine starke isolierungsverbessernde Wirkung. Im Allgemeinen verursacht jedoch eine Verringerung der Gatebreite Wg der FETs von 600 μm auf 500 μm eine Abnahme des Sättigungsstromwerts, was zu einer Erhöhung des ON-Widerstandswerts führt. Deshalb ist es zur Aufrechterhaltung der gewöhnlichen Werte des Sättigungsstroms und des ON-Widerstands auch nach einer Verringerung der Gatebreite Wg notwendig, die Leistung der FETs als Basiselemente zu verbessern. In der Ausführungsform umfasst ein FET eine Gateelektrode mit eingebettetem Pt. Gewöhnlicherweise wurde dafür jedoch Ti verwendet.
Die Gateelektrode 69 ist eine abgeschiedene mehrschichtige Metallschicht aus, von der untersten Schicht nach oben, Pt/Mo/Ti/Pt/Au und weist eine Elektrodenstruktur auf, bei der ein Teil der Pt-Schicht eingebettet wurde. Nach einer Wärmebehandlung zur Einbettung wird jener Bereich, wo ursprünglich an der untersten Schicht Pt vorlag, hauptsächlich zu PtGa, und der Bereich, wo Pt in GaAs hineindiffundiert wurde, wird hauptsächlich zu PtAs₂.
Da Pt als ein Metall zur Bildung eines Schottky-Übergangs mit einem Kanalgebiet eines GaAs-FET eine höhere Sperre zu GaAs als Ti aufweist, werden bei einem FET mit eingebetteten Pt-Gate im Vergleich zu einem gewöhnlichen FET, der durch Ti einen Schottky-Übergang bildet, ein hoher Sättigungsstromwert und ein niedriger ON-Widerstandswert erhalten. Außerdem liegt bei einem FET mit eingebettetem Pt-Gate durch das Einbetten eines Teils der Gateelektrode in das Kanalgebiet jener Bereich, in dem der Strom unmittelbar unter der Gateelektrode fließt, in Bezug auf die Oberfläche des Kanalgebiets weiter unten. Da nämlich aufgrund der Berücksichtigung eines einzubettenden Teils der Gateelektrode das Kanalgebiet von vornherein tief liegend ausgebildet wurde, damit gewünschte FET-Eigenschaften erhalten werden, ist das Kanalgebiet so konzipiert, dass, abgesehen von einem Sperrschichtgebiet natürlicher Oberfläche, Strom durch ein Gebiet geeigneter Kristalle fließt, das einen niedrigen Widerstand aufweist. Auch für das obige Gebiet gilt, dass der FET mit eingebettetem Pt-Gate hinsichtlich des Sättigungsstromwerts, des ON-Widerstandswerts und der Hochfrequenz-Verzerrungseigenschaften im Vergleich zu dem FET mit Ti-Gate stark verbessert ist.
Des Weiteren weisen FETs dieser Ausführungsform durch die Verbesserung der der Maskenausrichtungsgenauigkeit und die Gestaltung von Herstellungsverfahren einen im Vergleich zur gewöhnlichen Ausführungsform verkleinerten Abstand zwischen der Source und dem Drain auf und sind somit hinsichtlich der Eigenschaften als Basiselemente weiter verbessert. zu diesem Zweck werden jedoch gleichzeitig Oxidfilme 120 für die Maskenausrichtung auf den Gebieten vom n⁺-Typ, die zu einem Sourcegebiet 56 und einem Draingebiet 57 werden, ausgebildet, und eine Gateelektrode 69 wird durch Einbetten der Pt-Schicht ausgebildet. Folglich können die Umfangsrandgebiete vom n⁺-Typ 160 und 161, die in Kontakt zur Elektrodeninsel 70 und Verdrahtung 62 gebracht werden, wie in der gewöhnlichen Ausführungsform gezeigt ist, nicht ausgebildet werden, was nachstehend noch im Detail beschrieben wird.
Um die Ausdehnung einer Sperrschicht zu verhindern, die sich von der Gate-Metallschicht 68, die zu einer Elektrodeninsel 70 und Verdrahtung 62 auf einem Chip wird, zum Substrat hin erstreckt, sind an einem Bereich, wo diese Gate-Metallschicht 68 und ein beliebiger der FETs, eine andere Gate-Metallschicht 68 (eine andere Verdrahtung 62 und eine andere Elektrodeninsel 70) sowie die Widerstände R1-R4, die aus Fremdionendiffusionsbereichen gebildet sind, mindestens benachbart, oder an einem Bereich, wo die Gateelektrode eines FETs, die Gate-Metallschicht 68 und die Widerstände R1-R4 mindestens benachbart sind, die Störstellengebiete hoher Konzentration 100b und 100c bereitgestellt, die nicht mit der Gate-Metallschicht 68 verbunden sind. Des Weiteren ist durch das Bereitstellen des Gebiets hoher Konzentration 100a zwischen den angenäherten FETs die Isolierung verbessert, und der Trennungsabstand zwischen den jeweiligen FETs kann stark verringert werden.
Durch das Bereitstellen des Oxidfilms 120 zur Maskenausrichtung bei der Ausbildung von FETs ist es außerdem ausreichend, für die Maskenfehlausrichtung höchstens 0,1 μm zwischen der Gateelektrode 69 und dem Sourcegebiet 56 oder dem Draingebiet 57 sicherzustellen. Da gewöhnlich 0,2 μm sichergestellt werden mussten, wird der Abstand zwischen der Gateelektrode 69 und dem Sourcegebiet 56 oder dem Draingebiet 57 um die Differenz von 0,1 μm verringert. Im Detail können die Abstände zwischen dem Sourcegebiet 56 oder dem Draingebiet 57 und der Gateelektrode 69 von 0,6 μm auf 0,5 μm verringert werden, und zudem sind aus demselben Grund der Abstand vom Ende des Sourcegebiets 56 zum Ende der Sourceelektrode 65 und der Abstand vom Ende des Draingebiets 57 zum Ende der Drainelektrode 66 von 0,4 μm auf 0,3 μm verringert.
Die Maskenausrichtungsgenauigkeit des Sourcegebiets 56 oder des Draingebiets 57 und der Gateelektrode 69 ist verbessert, und die Abstände zwischen dem Sourcegebiet 56 oder dem Draingebiet 57 zum Gateelektrode 69 sind jeweils um 0,1 μm verringert. Auch ist die Maskenausrichtungsgenauigkeit zwischen dem Sourcegebiet 56 und der Sourceelektrode 65 und zwischen dem Draingebiet 57 und der Drainelektrode 66 verbessert, und der Abstand vom Ende des Sourcegebiets 56 zum Ende der Sourceelektrode 65 und der Abstand vom Ende des Draingebiets 57 zum Ende der Drainelektrode 66 ist jeweils um 0,1 μm verringert. Deshalb kann der Abstand zwischen der Sourceelektrode und der Drainelektrode insgesamt um 0,4 μm verringert werden, und eine Verbesserung des Sättigungsstromwerts und eine Verringerung des ON-Widerstandswerts können erzielt werden. Durch die Kombination dieses Effekts mit dem Effekt der obgenannten Änderung von einem FET mit Ti-Schottky-Gate auf den FET mit eingebettetem Pt-Gate kann selbst bei der auf 500 μm verkleinerten Gatebreite Wg des FETs für den Schaltbetrieb ein gewöhnlicher Wert des Sättigungsstroms und des ON-Widerstands sichergestellt werden. Somit ist dies ein großer Beitrag zur Verbesserung der Isolierung durch die Verringerung der Gatebreite Wg.
Zur Verbesserung der Leistung der FETs als Basiselemente können außerdem die Umfangsrandgebiete vom n⁺-Typ 160 und 161, die unter der Elektrodeninsel 70 und der Verdrahtung 62 durch deren Herstellungsverfahren bereitgestellt wurden, nicht ausgebildet werden, jedoch kann gewöhnlich durch das Bereitstellen der Störstellengebiete hoher Konzentration 100b in der Nähe der Elektrodeninsel 70 und Verdrahtung 62 eine vorbestimmte Isolierung sichergestellt werden.
In dieser Ausführungsform ist das Schutzelement 200 wie in den 6B und 6C dargestellt, durch die Verwendung dieser Störstellengebiete hoher Konzentration 100b und der Widerstände R3 und R4 bereitgestellt, wodurch der Übergang zwischen der Sourceelektrode (oder Drainelektrode) und der Gateelektrode der Shunts FET3 und FET4 mit schwachem Übergang geschützt werden kann. Durch die Verwendung der für einen Halbleiterschaltkreis notwendigen Komponenten und außerdem noch ohne besondere Inanspruchnahme von Raum für das Verbinden eines Schutzelements 200 ist die elektrostatische Durchbruchspannung des Schaltkreises stark verbessert.
Wie im Obigen beschrieben wurde ist in dieser Ausführungsform die Betriebsschicht des FET durch Ionen implantation gebildet, und die Gate-Metallschicht 68 bildet mit der Oberfläche des halbisolierenden Substrats 51 einen Schottky-Übergang. Ist die Betriebsschicht eines FET beispielsweise aus einer Epitaxieschicht gebildet, die im selben Verbindungshalbleiter ebenfalls vorhanden ist, ist die Isolierung durch ein durch Ionenimplantation isoliertes Gebiet notwendig, und in einem solchen Fall bildet die Gate-Metallschicht 68 einen Schottky-Übergang mit dem Isoliergebiet. Die Fremdionenkonzentration des isolierten Gebiets beträgt 1 × 10¹⁴ cm^-3 oder weniger und der spezifische Widerstand beträgt 1 × 10³ Q·cm oder mehr. Ist der FET in dieser Ausführungsform aus einer Epitaxieschicht gebildet, so ist ein Gebiet, das nicht das Kanalgebiet 44, die Widerstände R1-R4, das Kontaktgebiet zwischen dem Widerstand und der Gateelektrode oder dem Widerstand und der Elektrodeninsel, die Störstellengebiete hoher Konzentration 100, das erste Gebiet vom n⁺-Typ 201 und das zweite Gebiet vom n⁺-Typ 202 ist, ein Isoliergebiet. Des Weiteren ist die Isolierung durch ein durch Ionenimplantation erhaltenes Isoliergebiet nicht auf eine Isolierung durch einen Verbindungshalbleiter eingeschränkt, und das gleiche gilt auch für die Isolierung in einem Si-Halbleitersubstrat. Ein solcher Bereich eines halbisolierenden Substrats und ein Gebiet, das durch Fremdionenimplantation in ein Substrat isoliert wurde, werden im Allgemeinen als Isoliergebiete bezeichnet.
Obwohl die oben beschriebenen FETs jeweils unter Verwendung von MESFETs als Beispiel beschrieben wurden, kann es sich bei diesen auch um Übergangs-FETs oder um Transistoren mit hoher Ladungsträgerbeweglichkeit (HEMTs) handeln.
Nun wird ein Verfahren zur Herstellung einer Halbleitervorrichtung der vorliegenden Erfindung unter Bezugnahme auf die 7 bis 12 beschrieben, indem der oben beschriebene Schaltkreis als Beispiel herangezogen wird.
Hier wird nun eine Elektrodeninsel beschrieben. Wird beispielsweise ein Halbleiterschaltkreis, wie er in 4 gezeigt ist, durch das folgende Herstellungsverfahren hergestellt, so wird eine Elektrodeninsel für einen gemeinsamen Eingangsanschluss, Elektrodeninseln für einen ersten und zweiten Steueranschluss, Elektrodeninseln für einen ersten und zweiten Ausgangsanschluss auf ähnliche Weise ausgebildet. Zudem werden die Störstellengebiete hoher Konzentration 100a-100c aus identischen Komponenten hergestellt und variieren in ihrer Anordnung, wodurch diese hierin in Folge als Störstellengebiete hoher Konzentration 100 bezeichnet werden.
Erster Schritt: Zunächst wird, wie in 7 dargestellt ist, eine Betriebsschicht 52 an der Oberfläche eines Substrats 51 ausgebildet.
Die gesamte Oberfläche eines aus GaAs oder dergleichen gebildeten Verbindungshalbleitersubstrats 51 wird mit einem durch Ionenimplantation erhaltenen Siliciumnitridfilm 53 mit einer Dicke von etwa 100 Å bis 200 Å bedeckt. Nun wird GaAs an den äußersten Stellen des Chips oder an einem vorbestimmten Gebiet des Chips geätzt, um Ausrichtungsmarkierungen (nicht dargestellt) auszubilden, und ein Photolithographieverfahren wird durchgeführt, um in einer Resistschicht 54 an einer vorbestimmten Betriebsschicht 52 selektiv ein Fenster zu öffnen. Danach wird durch die Verwendung dieser Resistschicht 54 als Maske eine Implantation von Fremdionen (24 Mg⁺) zum Erhalt eines p^--Typs und eine Implantation von Fremdionen (29 Si⁺) zum Erhalt eines n-Typs durchgeführt, um eine Betriebsschicht für die vorbestimmte Betriebsschicht 52 auszubilden. In der Folge sind ein Gebiet vom p^--Typ 55 und darauf eine Betriebsschicht vom n-Typ 52 im undotierten Substrat 51 ausgebildet. Nun wird ein Siliciumnitridfilm zum Ausheilen mit einer Dicke von etwa 500 Å abgeschieden.
Zweiter Schritt: Nun werden, wie in 8 dargestellt ist, durch Implantation oder -diffusion von Fremdionen eines einzigen Leitungstyps in die Substratoberfläche Source- und Draingebiete in Kontakt zur Betriebsschicht ausgebildet, und gleichzeitig werden Störstellengebiete hoher Konzentration in der Nahe eines Gebiets ausgebildet, wo eine Gate-Metallschicht zur Bildung eines Schottky-Übergangs mit dem Substrat bereitgestellt ist.
Die Resistschicht 54, die im vorangegangenen Schritt verwendet wurde, wird entfernt und erneut ein Photolithographieverfahren durchgeführt, um in einer Resistschicht 58 in der Nähe eines vorbestimmten Sourcegebiets 56 und Draingebiets 57 und einer vorbestimmten Schottky-Metallschicht selektiv Fenster zu öffnen. Da die Schottky-Metallschicht (hierin in Folge als Gate-Metallschicht bezeichnet) die Gateelektrode und die untersten Schichten der Verdrahtung und der Elektrodeninsel für die Bildung eines Schottky-Übergangs mit einem halbisolierenden Substrat ist, wird die Umgebung des Teils der vorbestimmten Verdrahtung 62 und der vorbestimmten Elektrodeninsel 70 freigelegt.
Danach wird unter Verwendung dieser Resistschicht 58 als Maske eine Implantation von Fremdionen (29 Si⁺) zum Erhalt eines n-Typs an der Substratoberfläche des vorbestimmten Sourcegebiets 56 und Draingebiets 57 und des vorbestimmten Störstellengebiets hoher Konzentration 100 durchgeführt. Dadurch werden das Sourcegebiet 56 und das Draingebiet 57 vom n⁺-Typ ausgebildet und gleichzeitig Störstellengebiete hoher Konzentration 100 ausgebildet. Um eine vorbestimmte Isolierung zu gewährleisten, werden die Störstellengebiete hoher Konzentration 100 an zumindest einem Gebiet bereitgestellt, wo die Gate-Metallschicht zu anderen Gate-Metallschichten oder Störstellengebieten benachbart ist. Außerdem werden die Störstellengebiete hoher Konzentration 100 an der Substratoberfläche mit einem Trennungsabstand von etwa 4 μm zum Endteil der Gate-Metallschicht bereitgestellt.
Am äußersten Umfangsrand des Chips oder an einem vorbestimmten Gebiet wurde der Resist 58 für Ausrichtungsmarkierungen für die Maskenausrichtung in einem späteren Schritt entfernt. Zudem werden die Widerstände R1-R4, was in der Zeichnung nicht veranschaulicht ist, durch ein Verfahren der Ionenimplantation oder -diffusion der gleichen Fremdionen vom n⁺-Typ in einem vorbestimmten Gebiet ausgebildet.
In der Schnittansicht der 8 ist eine Ansicht dargestellt, in der Störstellengebiete hoher Konzentration 100 in der Nähe des FET-Kanalgebiets 44, der vorbestimmten Verdrahtung 62 und vorbestimmten Elektrodeninselschicht 70 bereitgestellt sind, um diese jeweils zu isolieren. Wie in 4 dargestellt ist, sind diese jedoch in Gebieten ausgebildet, wo eine Gateelektrode 69 eines FETs zu einem anderen FET benachbart ist (einem Störstellengebiet hoher Konzentration 100a), oder in der Nähe einer Gate-Metallschicht in Gebieten ausgebildet, wo die Gate-Metallschicht, die zur Elektrodeninsel 70 und der Verdrahtung 62 wird, zu einem beliebigen der FETs, anderen Elektrodeninseln 70 und Verdrahtungen 62 sowie den aus Störstellengebieten (einem Störstellengebiet hoher Konzentration 100b) gebildeten Widerständen R1-R4 mindestens benachbart ist.
Dadurch bilden die angenäherten Widerstände R3 oder R4 und das Störstellengebiet hoher Konzentration 100b ein Schutzelement 200 mit dem dazwischen angeordneten halbisolierenden Substrat 51.
Dritter Schritt: Nun werden, wie in 9 dargestellt ist, Isolierfilme am Sourcegebiet und am Draingebiet und den Störstellengebieten hoher Konzentration ausgebildet. Während der Resist 58, mit dem das Sourcegebiet 56, das Draingebiet 57 und die Störstellengebiete hoher Konzentration 100 ausgebildet wurden, verbleibt, werden Oxidfilme 120 auf der gesamten Oberfläche (9A) abgeschieden. Danach bleiben durch das Entfernen des Resists 58 durch Abheben die Oxidfilme 120 am Sourcegebiet 56 und am Draingebiet 57 und den Störstellengebieten hoher Konzentration 100 (9B) zurück. Oxidfilme 120 bleiben ebenfalls am Bereich für die Ausrichtungsmarkierungen zurück, und diese Oxidfilme 120 werden in den folgenden Schritten als Ausrichtungsmarkierungen 130 verwendet. Nun wird ein Vorgang des aktivierten Ausheilens des Ionenimplantationsgebiets vom p^--Typ, der Betriebsschicht vom n-Typ und der Gebiete vom Typ des des Sourcegebiets, des Draingebiets und der Störstellengebiete hoher Konzentration durchgeführt.
Vierter Schritt: Nun werden, wie in den 10 dargestellt ist, eine erste Source- und eine erste Drainelektrode durch Abscheiden einer Ohm-Metallschicht am Source- und Draingebiet durch ein Photolithographieverfahren mit Maskenausrichtung mithilfe des Isolierfilms ausgebildet.
Zunächst wird ein neuer Resist 63 bereitgestellt und ein Photolithographieverfahren durchgeführt, um in Bereichen, an denen eine vorbestimmte erste Sourceelektrode 65 und erste Drainelektrode 66 ausgebildet werden, selektiv Fenster zu öffnen (10A). Die freigelegten Oxidfilme 120 und der darunter liegende Siliciumnitridfilm 53 werden mithilfe von CF₄-Plasma entfernt, um ein Sourcegebiet 56 und ein Draingebiet 57 freizulegen (10B), wonach drei Schichten AuGe/Ni/Au die zu einer Ohm-Metallschicht 64 werden, in dieser Reihenfolge aufgedampft werden (10C). Danach wird der Resist 63 entfernt und hinterlässt durch Abheben die erste Sourceelektrode 65 und die erste Drainelektrode 66 am Sourcegebiet 56 und am Draingebiet 57 in Kontakt. In der Folge werden durch eine legierende Wärmebehandlung ohmsche Übergange zwischen der ersten Sourceelektrode 65 und dem Sourcegebiet 56 und der ersten Drainelektrode 66 und dem Draingebiet 57 gebildet (10D).
Gewöhnlich wurden die Schritte zur Ausbildung der Betriebsschicht 52, der Source- und Draingebiete 56 und 57, der Source- und Drainelektrode 65 und 66 unter Verwendung einer Ausrichtungsmarkierung aus geätztem GaAs durchgeführt, und die Ausrichtungsgenauigkeit der Maskenausrichtungsvorrichtung betrug 0,1 μm, sodass eine Maskenfehlausrichtung zwischen dem Sourcegebiet 56 und der Sourceelektrode 65 und zwischen dem Draingebiet 57 und der Drainelektrode 66 einen maximalen Fehler von 0,2 μm zur Folge haben konnte. Da der Abstand zwischen dem Ende des Sourcegebiets 56 und dem Ende der Sourceelektrode 65 sowie der Abstand zwischen dem Ende des Draingebiets 57 und dem Ende der Drainelektrode 66 von 0,2 μm der Grenzwert zur Verhinderung des Durchbruchs ist, musste ein Trennungsabstand von 0,4 μm als Konzeptionsmittelpunkt sichergestellt werden, um die Fehlausrichtung zu berücksichtigen. Da aber in dieser Ausführungsform die Maskenausrichtung für das Sourcegebiet und das Draingebiet und die Sourceelektrode und die Drainelektrode direkt erfolgen kann, indem das Sourcegebiet 56 und das Draingebiet 57 gleichzeitig während der Ausbildung der Ausrichtungsmarkierungen 130 ausgebildet werden, kann der Abstand zwischen dem Ende des Sourcegebiets 56 und dem Ende der Sourceelektrode 65 sowie der Abstand zwischen dem Ende des Draingebiets 57 und dem Ende der Drainelektrode 66 verringert werden. Das bedeutet, dass das Sicherstellen eines Abstands von 0,3 μm als Konzeptionsmittelpunkt ausreichend ist, da eine Maskenfehlausrichtung zwischen dem Sourcegebiet 56 und der Sourceelektrode 65 sowie zwischen dem Draingebiet 57 und der Drainelektrode 66 auf einen Maximalwert von 0,1 μm gesenkt werden kann.
Fünfter Schritt: Des Weiteren werden, wie in den 11 dargestellt ist, eine Gateelektrode, eine erste Elektrodeninsel und Verdrahtung durch Aufbringen einer Gate-Metallschicht zur Bildung eines Schottky-Übergangs mit der Betriebsschicht und der Substratoberfläche durch ein Photolithographieverfahren mit Maskenausrichtung mithilfe des Isolierfilms ausgebildet.
Zuerst wird in 11A ein Photolithographieverfahren durchgeführt, um an vorbestimmten Bereichen für die Gateelektrode 69, die Elektrodeninsel 70 und die Verdrahtung 62 selektiv Fenster zu öffnen. Der durch die vorbestimmten Bereiche für die Gateelektrode 69, die Elektrodeninsel 70 und die Verdrahtung 62 freigelegte Siliciumnitridfilm 53 wird trockengeätzt, um im vorbestimmten Bereich für die Gateelektrode 69 die Betriebsschicht 52 freizulegen und in den vorbestimmten Bereichen für die Verdrahtung 62 und Elektrodeninsel 70 das Substrat 51 zu freizulegen. Ein Öffnungsbereich des vorbestimmten Bereichs für die Gateelektrode 69 ist mit 0,5 μm vorgesehen, sodass eine feine Gateelektrode 69 ausgebildet werden kann.
Nun werden in 11B eine Gateelektrode 69, Verdrahtung 62 und eine erste Elektrodeninsel 70 durch Abscheiden einer Gate-Metallschicht 68 als Elektrode der zweiten Schicht mit der Betriebsschicht 52 und dem freigelegten Substrat 51 ausgebildet. Es werden fünf Schichten, Pt/Mo/Ti/Pt/Au, die zu einer Gate-Metallschicht 68 als Elektrode der zweiten Schicht werden, in dieser Reihenfolge auf das Substrat 51 aufgedampft.
Danach wird, wie in 11C dargestellt ist, die Resistschicht 67 entfernt, um durch Abheben die Gateelektrode 69 mit einer Gatelänge von 0,5 μm, die in Kontakt zur Betriebsschicht 52 steht, die erste Elektrodeninsel 70 und die Verdrahtung 62 zu bilden, und eine Wärmebehandlung zum Einbetten von Pt wird durchgeführt. Dadurch wird, während die Gateelektrode 69 einen Schottky-Übergang mit dem Substrat aufrechterhält, ein Teil dieser in die Betriebsschicht 52 eingebettet. Hier ist in diesem Fall die Tiefe der Betriebsschicht 52 aufgrund der Berücksichtigung eines einzubettenden Teils dieser Gateelektrode 69 tief ausgebildet, sodass gewünschte FET-Eigenschaften erhalten werden können.
Die Oberfläche der Betriebsschicht 52 (beispielsweise etwa 500 Å von der Oberfläche) lässt kein Fließen eines Stroms zu, da eine natürliche Sperrschicht auftritt oder Kristalle in diesem Gebiet unebenmäßig sind, wodurch sie als Kanalgebiet unwirksam ist. Durch das Einbetten eines Teils der Gateelektrode 69 in das Kanalgebiet 52 sinkt ein Bereich, in dem ein Strom unmittelbar unterhalb der Gateelektrode 69 fließt, von der Oberfläche des Kanalgebiets 52 nach unten. Da das Kanalgebiet 52 aufgrund der Berücksichtigung eines einzubettenden Teils der Gateelektrode 69 von vornherein tief ausgebildet wurde, damit gewünschte FET-Eigenschaften erhalten werden, kann dieses Gebiet wirksam als Kanal verwendet werden. Im Detail besteht der Vorteil, dass die Stromdichte, der Kanalwiderstand und die Hochfrequenz-Verzerrungseigenschaften stark verbessert werden.
Hierin werden die Ausrichtungsmarkierungen 130 auch für die Maske zur Ausbildung einer Gateelektrode 69 verwendet. Die Maskenausrichtung des Source- und des Draingebiets erfolgt direkt. Kurz ausgedrückt entspricht dadurch die Fehlausrichtung zwischen der Gateelektrode 69 und dem Sourcegebiet 56 oder dem Draingebiet 57 der Ausrichtungsgenauigkeit der Maskenausrichtungsvorrichtung und kann auf einen Höchstwert von 1 μm gesenkt werden. Die Maskenausrichtung für die Gateelektrode 69 und das Sourcegebiet 56 oder das Draingebiet 57 erfolgte gewöhnlicherweise indirekt über Ausrichtungs-markierungen, die jeweils durch Ätzen von GaAs bereitgestellt wurden. Da in diesem Fall die Ausrichtungsgenauigkeit der Maskenausrichtungsvorrichtung 0,1 μm beträgt, erreicht die Fehlausrichtung zwischen der Gateelektrode 69 und dem Sourcegebiet 56 oder dem Draingebiet 57 maximal 0,2 μm. Andererseits kann keine vorbestimmte Durchbruchspannung sichergestellt werden, wenn das Sourcegebiet 56 oder das Draingebiet 57 nicht um mindestens 0,4 μm von der Gateelektrode getrennt sind. Deshalb war es gewöhnlich erforderlich, einen Trennungsabstand von 0,6 μm zu konzipieren, um die Herstellungsungenauigkeit aufgrund von Maskenausrichtungsfehlern zu berücksichtigen, während es gemäß dieser Ausführungsform ausreicht, 0,5 μm am Konzeptionsmittelpunkt sicherzustellen.
Hierin werden die Oxidfilme 120 auch an den Störstellengebieten hoher Konzentration 100 ausgebildet, die gleichzeitig mit dem Sourcegebiet 56 und dem Draingebiet 57 ausgebildet werden. Werden nämlich Störstellengebiete hoher Konzentration 100 zur Verbesserung der Isolierung an der gesamten Oberfläche (oder dem Umfangsrandbereich) unter der Elektrodeninsel 70 oder der Verdrahtung 62 ausgebildet, so werden die Gate-Metallschichten 68 auf den Oxidfilmen 120 abgeschieden. Im Besonderen wird in dieser Ausführungsform zur Verbesserung der Grundleistung des FET die Gateelektrode 69 durch Einbetten von Pt ausgebildet. Obwohl Pt auf den Oxidfilmen 120 anzuordnen ist, weisen die Oxidfilme 120 und Pt eine geringe Haftfestigkeit auf, sodass ein Problem des Abschälens der Gate-Metallschicht 68 vom Oxidfilm 120 auftritt.
Deshalb wird, wie in 5 und 11C dargestellt ist, das Störstellengebiet hoher Konzentration 100 zwischen der Gate-Metallschicht und benachbarten anderen Gate-Metallschichten, FETs oder Störstellengebieten angeordnet, ohne in Kontakt zur Elektrodeninsel 70 oder der Verdrahtung 62 gebracht zu werden. Dadurch wird verhindert, dass eine Sperrschicht, die sich von der Gate-Metallschicht zum Substrat erstreckt, die benachbarte andere Gate-Metallschicht, den FET oder das Störstellengebiet erreicht.
Es handelt sich hierbei um ein Herstellungsverfahren, das die Grundleistung von FETs verbessern kann, und zudem kann die Ausdehnung der Sperrschicht von der Gate-Metallschicht für den Aufbau der Elektrodeninsel 70 und der Verdrahtung 62 aus durch das in der Nähe bereitgestellte Störstellengebiet hoher Konzentration 100 verhindert werden, wodurch ein Verlust von Hochfrequenzsignalen verhindert werden kann.
Siebter Schritt: Des Weiteren werden die zweite Source-, die zweite Drainelektrode und eine zweite Elektrodeninsel durch Abscheiden einer Insel-Metallschicht als Elektrode der dritten Schicht an der ersten Source-, der ersten Drainelektrode und der ersten Elektrodeninsel ausgebildet.
Nach der Ausbildung der Gateelektrode 69, der Verdrahtung 62 und der ersten Elektrodeninsel 70 wird die Oberfläche des Substrats 51 mit einem Passivierungsfilm 72 aus einem Siliciumnitridfilm überzogen, um die Betriebsschicht 52 rund um der Gateelektrode 69 zu schützen. Ein Photolithographieverfahren wird auf diesem Passivierungsfilm 72 durchgeführt, um im Resist an den Bereichen des Kontakts mit der ersten Sourceelektrode 65, der ersten Drainelektrode 66, der Gateelektrode 69 und der ersten Elektrodeninsel 70 selektiv Fenster zu öffnen, wonach der Passivierungsfilm 72 an diesen Bereichen trockengeätzt wird. Danach wird die Resistschicht 71 entfernt (12A).
Ferner wird eine neue Resistschicht 73 auf der gesamten Oberfläche des Substrats 51 aufgebracht und ein Photolithographieverfahren durchgeführt, um an der vorbestimmten zweiten Sourceelektrode 75, der zweiten Drainelektrode 76 und der zweiten Elektrodeninsel 77 selektiv Fenster im Resist zu öffnen. Danach werden drei Schichten Ti/Pt/Au die zur Insel-Metallschicht 74 als Elektrode der dritten Schicht werden, in dieser Reihenfolge aufgedampft, wodurch eine zweite Sourceelektrode 75, eine zweite Drainelektrode 76 und eine zweite Elektrodeninsel 77, die in Kontakt zur ersten Sourceelektrode 65, ersten Drainelektrode 66 und ersten Elektrodeninsel 70 stehen, ausgebildet werden (12B). Da die anderen Bereiche der Insel-Metallschicht 74 auf der Resistschicht 73 abgeschieden wurden, wird die Resistschicht 73 entfernt, um durch Abheben ausschließlich die zweite Sourceelektrode 75, die zweite Drainelektrode 76 und die zweite Elektrodeninsel 77 zurückzulassen, während die anderen Bereiche entfernt werden. Da hierin einige Bereiche der Verdrahtung durch diese Insel-Metallschicht 74 gebildet werden, bleibt natürlich auch die Insel-Metallschicht 74 dieser Verdrahtungsbereiche zurück (12C).
Hierin ist das Anordnungsbeispiel der Störstellengebiete hoher Konzentration 100 schlichtweg ein Beispiel, und eine beliebige andere Anordnung kann verwendet werden, so lange verhindert wird, dass die an die Gate-Metallschicht 68 zur Bildung eines Schottky-Übergangs mit dem Substrat angelegten Hochfrequenzsignale über das Substrat 51 an eine andere Gate-Metallschicht 68 übertragen werden.
Zudem wird anhand 13 und der 14 eine zweite Ausführungsform veranschaulicht. Die Ausführungsform ist ein Beispiel für einen Halbleiterschaltkreis, in den FETs, die durch ein gewöhnliches Herstellungsverfahren hergestellt wurden (siehe 31 und 32), integriert wurden.
Eine Maskenausrichtung durch Oxidfilme 120 wird nicht durchgeführt, aber es werden durch Ätzen des GaAs-Substrats 51 am äußersten Rand des Chips oder an einem vorbestimmten Gebiet der Maske Ausrichtungsmarkierungen ausgebildet, und alle Photolithographiemasken werden mithilfe dieser Markierungen ausgerichtet.
Da in diesem Fall kein Oxidfilm 120 ausgebildet wird, kann am Umfangsrand einer Elektrodeninsel 70 ein Umfangsrandgebiet vom n⁺-Typ 160 eines dritten Störstellengebiets hoher Konzentration zur Bildung eines Schottky-Übergangs mit der Insel ausgebildet werden. Ein Schutzelement 200 ist nämlich aus einem Teil eines Umfangsrandgebiets vom n⁺-Typ 160, einem Widerstand R3 (R4) und einem halbisolierenden Substrat dazwischen aufgebaut.
Außerdem ist dieses Umfangsrandgebiet vom n⁺-Typ 160 in 13 am Umfangsrand der Elektrodeninsel 70 in einer teilweise mit der Elektrodeninsel 70 überlappenden Weise bereitgestellt, jedoch kann das Gebiet 160 auch derart unterhalb der Elektrodeninsel 70 bereitgestellt sein, dass es mit der Elektrodeninsel 70 überlappt und von der Elektrodeninsel 70 vorsteht.
Alternativ dazu kann das Gebiet 160 auf teilweise überlappende Weise am Umfangsrand einer Verdrahtung bereitgestellt sein, die mit der Elektrodeninsel 70 verbunden ist, oder aber derart unterhalb der Verdrahtung bereitgestellt sein, dass es mit der Verdrahtung überlappt und von der Verdrahtung vorsteht.
In den 14 sind eine Schnittansicht in der Nähe einer Insel entlang einer Linie C-C (14A), eine Schnittansicht eines FET entlang einer Linie D-D (14B) und ein schematisches Schaltbild eines FET (14C) gezeigt.
In 14A bildet eine Gate-Metallschicht 68, die zuunterst unter der Ausgangsanschlussinsel O1 (O2) angeordnet ist, mit einem halbisolierenden GaAs-Substrat einen Schottky-Übergang, und ein zweites Gebiet vom n⁺-Typ 202 als Teil des Umfangsrandgebiets vom n⁺-Typ 160 ist in Kontakt zur Gate-Metallschicht 68 angeordnet, um einen Schottky-Übergang zu bilden. Ein Teil des Widerstands R3 (R4) und ein Teil des Umfangsrandgebiets vom n⁺-Typ 160 bilden nämlich ein Schutzelement 200 mit dem dazwischen angeordneten halbisolierenden Substrat 51, und das zweite Gebiet vom n⁺-Typ 202 ist mit einer Metallelektrode verbunden (siehe 3A).
14B zeigt eine Schnittansicht entlang einer Linie D-D aus 13. Hierin sind die jeweiligen Elektrodeninseln, der FET1 und der FET2 für den Schaltbetrieb und der FET3 und der FET4 als Shunt-FETs, die einen Schaltkreis bilden, alle identisch aufgebaut.
Wie veranschaulicht ist, sind auf dem Substrat 51 eine Betriebsschicht 52 aus einer Ionenimplantationsschicht vom n-Typ und, an beiden Seiten dieser, Störstellengebiete vom n⁺-Typ zur Bildung eines Sourcegebiets 56 und eines Draingebiets 57 bereitgestellt, auf der Betriebsschicht 52 ist eine Gateelektrode 69 bereitgestellt, und auf den Störstellengebieten sind eine Drainelektrode 66 und eine Sourceelektrode 65, die aus einer Ohm-Metallschicht der ersten Schicht gebildet sind, bereitgestellt. Des Weiteren sind darauf wie oben beschrieben eine Drainelektrode 76 und eine Sourceelektrode 75 bereitgestellt, die aus einer Insel-Metallschicht 77 der dritten Schicht gebildet sind, wodurch die Verdrahtung für die jeweiligen Elemente ausgeführt ist. Die Betriebsschicht 52 und die Gateelektrode 69 bilden einen Schottky-Übergang mit Ti.
In der Ausführungsform ist, wie in den 14C und 14D dargestellt ist, ein Schutzelement 200 zwischen der Sourceelektrode S (oder der Drainelektrode D) des FET3 (FET4) und der Gateelektrode G, nämlich zwischen dem Ausgangsanschluss OUT-1 und dem Steueranschluss Ctl-2, parallel geschaltet. Dadurch ist ein Weg bereitgestellt, der als Nebenweg für eine teilweise Entladung elektrostatischer Energie dient, die zwischen den entsprechenden zwei Elektroden angelegt wird, wodurch die an einen Schottky-Übergang der Gateelektrode 69 des FET3 als schwachen Übergang anzulegende Energie verringert werden kann.
Nun werden die Form und die Verbindungsposition des Schutzelements 200 näher beschrieben. Da angenommen wird, dass beim Anlegen statischer Elektrizität an das Schutzelement 200 ein elektrostatischer Strom erzeugt wird, kann die Schutzwirkung verbessert werden, indem eine größere Menge an elektrostatischem Strom zum Fließen durch das Schutzelement 200 veranlasst wird. Das heißt, dass die Form und die Verbindungsposition des Schutzelements 200 darauf abzielend gewählt werden soll, eine größere Menge an elektrostatischem Strom zum Fließen durch das Schutzelement 200 zu veranlassen.
Wie oben beschrieben wurde, weist das Schutzelement der Ausführungsform eine Struktur auf, bei der ein erstes Gebiet vom n⁺-Typ 201 und ein zweites Gebiet vom n⁺-Typ 202 in einander gegenüberliegender Weise angeordnet sind und ein Isoliergebiet 203 am Umfangsrand der beiden Bereiche angeordnet ist.
Wie in 15 dargestellt ist, weist das Gebiet vom n⁺-Typ 201 eine Seitenoberfläche, die dem zweiten Gebiet vom n⁺-Typ 202 gegenüberliegt, und eine Seitenoberfläche an der gegenüberliegenden Seite auf. Gleichermaßen weist das zweite Gebiet vom n⁺-Typ 202 ebenfalls eine Seitenoberfläche, die dem ersten Gebiet vom n⁺-Typ 201 gegenüberliegt, und eine Seitenoberfläche an der gegenüberliegenden Seite auf. Die Seitenoberfläche an jener Seite, an der die beiden Gebiete einander gegenüberliegen, wird als gegenüberliegende Oberfläche OS bezeichnet.
Zudem ist das zweite Gebiet vom n⁺-Typ 202 dieser Ausführungsform nicht auf ein einziges Diffusionsgebiet eingeschränkt. Das heißt, dass in dieser Bezeichnung all jene Störstellengebiete hoher Konzentration eingeschlossen sind, die derart angeordnet sind, dass sie dem ersten Gebiet vom n⁺-Typ 201 gegenüberliegen, und die zur Entladung elektrostatischer Energie verwendet werden. Das bedeutet, dass das zweite Gebiet vom n⁺-Typ 202, so lange es derart angeordnet ist, dass es einem einzigen ersten Gebiet vom Typ 201 gegenüberliegt, als ein einziges Fremdionendiffusionsgebiet oder als ein Satz aus mehreren unterteilten Störstellengebieten bereitgestellt sein kann.
Außerdem müssen in einem Fall, in dem das zweite Gebiet vom n⁺-Typ 202 in mehrere Typen unterteilt ist, die unterteilten Bereiche nicht direkt kontinuierlich sein, sondern können auch diskontinuierlich sein. Das bedeutet, dass bei zweiten Gebieten vom n⁺-Typ 202, die mit demselben Anschluss desselben geschützten Elements verbunden sind und einem gemeinsamen ersten Gebiet vom n⁺-Typ 201 gegenüberliegen, in einem Fall, in dem Metallelektroden an zweiten Gebieten vom n⁺-Typ 202 angeordnet sind, Unterschiede in den Fremdionenkonzentrationen vorliegen können, so lange angemessen hohe Fremdionenkonzentrationen beibehalten werden können, mithilfe derer das Schutzelement selbst nicht aufgrund einer eine Metallelektrode erreichenden Sperrschicht als Resultat einer Spannung aufgrund statischer Elektrizität durchbricht. Auch wenn solche Gebiete eine unterschiedliche Fremdionenkonzentration, unterschiedliche Größe, unterschiedliche Form und verschiedene andere Unterschiede aufweisen, so sind sie dennoch in der Bezeichnung zweites Gebiet vom n⁺-Typ 202 eingeschlossen.
Gleichermaßen sind erste Gebiete vom n⁺-Typ 201, die mit demselben Anschluss desselben geschützten Elements verbunden sind und einem gemeinsamen zweiten Gebiet vom n⁺-Typ 202 gegenüberliegen, in der Bezeichnung erstes Gebiet vom n⁺-Typ 201 eingeschlossen, selbst wenn unterschiedliche Fremdionenkonzentrationen, unterschiedliche Größen, unterschiedliche Formen und verschiedene andere Unterschiede vorliegen.
Obwohl nachstehend ein Teil eines GaAs-Substrats 51 als ein Beispiel für ein Isoliergebiet 203 beschrieben wird, so kann gleichermaßen auch ein isoliertes Gebiet, das durch Fremdionenimplantation in ein Substrat isoliert wurde, verwendet werden.
15 zeigt ein Querschnittsmodell einer Vorrichtungssimulation der Strom-Spannungskennlinie eines Schutzelements 200 mittels eines ISE-TCAD (TCAD hergestellt von ISE Corp.). Das Schutzelement 200 wird ausgebildet, indem ein erstes Gebiet vom n⁺-Typ 201 und ein zweites Gebiet vom n⁺-Typ 202 durch das Durchführen einer Ionenimplantation in ein 50-μm-dickes halbisolierendes GaAs-Substrat mit einer Dosis von 5 × 13 cm^-3 und einer Nachbeschleunigungsspannung von 90 keV und anschließendem Ausheilen ausgebildet werden. Bei dieser Struktur werden alle Bereiche zwischen dem ersten Gebiet vom n⁺-Typ 201 und dem zweiten Gebiet vom n⁺-Typ 202 und dem Umfangsrand dieser beiden Gebiete zum Isoliergebiet 203.
Wie in 15 dargestellt ist, beträgt beim ersten Gebiet vom n⁺-Typ 201 die Breite α1 in der von den gegenüberliegenden Oberflächen OS der beiden Gebiete weg führenden Richtung in etwa 5 μm oder weniger, noch spezifischer 3 μm. Obwohl es umso besser ist, je schmaler α1 ist, so ist eine Breite von 0,1 μm oder mehr als Grenze, an der die Anordnung als Schutzelement funktionieren kann, notwendig. Obwohl in dieser Ausführungsform das erste Gebiet vom n⁺-Typ 201 parallel zum zweiten Gebiet vom n⁺-Typ 202 und von diesem um etwa 4 μm getrennt in einer flachen Bauweise angeordnet ist, kann die Spitze des ersten Gebiets vom n⁺-Typ 201 auch in spitzer Form ausgebildet sein, um die Entladung zu vereinfachen, mit anderen Worten, die Bauweise kann eine solche sein, bei der der Abstand in Bezug auf das zweite Gebiet vom n⁺-Typ 202 variiert. Die Gründe für das Festsetzen von α1 auf 5 μm oder weniger werden später noch beschrieben.
Wie in 15 dargestellt ist, sind die Metallelektroden 204 mit dem ersten Gebiet vom n⁺-Typ 201 und dem zweiten Gebiet vom n⁺-Typ 202 verbunden. Die in 3A und 3B veranschaulichten Verfahren können als Verfahren zum Verbinden von Metallelektroden 204 mit dem ersten und dem zweiten Gebiet vom n⁺-Typ in Betracht gezogen werden.
Das zweite Gebiet vom n⁺-Typ 202 ist beispielsweise ein Diffusionsgebiet, das unterhalb einer Elektrodeninsel angeordnet ist und dessen Breite α2 51 μm beträgt. Beim ersten und beim zweiten Gebiet vom n⁺-Typ ist jeweils eine Metallelektrode 204 vom Rand der Gebiete vom n⁺-Typ aus um 1 μm zur Innenseite hin versetzt angeordnet. Die perspektivische Tiefe, d.h. die Vorrichtungsgröße (im Falle eines FET beispielsweise die Gatebreite), ist auf 1 μm festgesetzt.
Hier wurde eine Simulation durchgeführt, bei der das erste Gebiet vom n⁺-Typ 201 die positive Seite und das zweite Gebiet vom n⁺-Typ 202 die negative Seite ist und ein Strom mit 1 A zum Fließen veranlasst wird, unter der Annahme, dass eine elektrostatische Spannung von 700 V bei 220 pF und 0 Ω angelegt wird.
16, 17 und 18 zeigen die Verteilung der Elektronenstromdichte, der Löcherstromdichte bzw. der Rekombinationsdichte, die sich aus der Simulation ergaben. In allen Fällen sind die Werte in cm^-3-Einheiten angegeben. In 16 ist das Querschnittsmodell aus 15 am oberen Teil darüber gelegt.
Bei der Elektronenstromdichteverteilung aus 16 ist das p1-Gebiet das Gebiet mit der höchsten Dichte aller Gebiete, die sowohl das erste Gebiet vom n⁺-Typ 201 als auch das zweite Gebiet vom n⁺-Typ 202 überspannen. Auch wenn der Gesamtstrom der Strom ist, der sich aus der Summe des Elektronenstroms und des Löcherstroms ergibt, wird der Elektronenstrom als repräsentativ für den Strom herangezogen, da der Elektronenstrom weit größer als der Löcherstrom ist, und bei dieser Ausführungsform ist jener Teil des ersten und des zweiten Gebiets vom n⁺-Typ und des Substrats, das vom q1-Gebiet, einschließlich des q1-Gebiets, an dem die Elektronenstromdichte in etwa 10% jener von p1 beträgt, umgeben ist, als ein Stromweg des Schutzelements 200 definiert. Der Grund für die obige Definition besteht darin, dass ein Gebiet, an dem die Stromdichte kleiner als jene von q1 ist, als den Betrieb nicht beeinflussend erachtet wurde.
Wie aus 16 ersichtlich ist, fließt aufgrund der schmalen Breite von α1 eine große Strommenge um die Seitenoberfläche an jener Seite des ersten Gebiets vom n⁺-Typ 201 herum, die der gegenüberliegenden Oberfläche OS gegenüberliegt. Es wird angenommen, dass dieser Umwicklungsstrom gleichermaßen auftritt, wenn statische Elektrizität angelegt wird.
Das q1-Gebiet an der Außenseite des ersten Gebiets vom n⁺-Typ 201 ist etwa auf 20 μm an der X-Achse an einer am weitesten entfernt vom ersten Gebiet vom n⁺-Typ 201 liegenden Stelle angeordnet. Die X-Koordinate des äußeren Seitenendes des ersten Gebiets vom n⁺-Typ 201 liegt bei 5 μm, wie in 15 dargestellt ist, und an Bereichen bis zu 15 μm an der Außenseite des ersten Gebiets vom n⁺-Typ 201 fließen etwa 10% oder mehr des Elektronenstroms des Gebiets mit der höchsten Elektronenstromdichte, das sowohl das erste Gebiet vom n⁺-Typ 201 als auch das zweite Gebiet vom n⁺-Typ 202 überspannt.
Der in 17 dargestellte Löcherstrom weist ebenfalls eine Umwicklung der Außenseite des ersten Gebiets vom n⁺-Typ 201. auf. Bei dieser Löcherstromdichteverteilung beträgt die Löcherstromdichte eines q2-Gebiets im Bereich von 20 μm an der X-Achsenkoordinate in etwa 2% der Löcherstromdichte des p2-Gebiets mit der höchsten Löcherstromdichte, das sowohl das erste Gebiet vom n⁺-Typ 201 als auch das zweite Gebiet vom n⁺-Typ 202 überspannt.
Die in 18 dargestellte Rekombination weist ebenfalls eine Umwicklung an der Außenseite des ersten Gebiets vom n⁺-Typ 201 auf. Bei der Rekombinationsdichteverteilung aus 18 beträgt die Rekombinationsdichte eines q3-Gebiets im Bereich von 20 μm an der X-Achsenkoordinate in etwa 10% der Rekombinationsdichte des p3-Gebiets mit der höchsten Rekombinationsdichte, das sowohl das erste Gebiet vom n⁺-Typ 201 als auch das zweite Gebiet vom n⁺-Typ 202 überspannt.
19 zeigt schematische Darstellungen von Stromwegen, die im Isoliergebiet 203 am Umfangsrand des ersten Gebiets vom n⁺-Typ 201 und des zweiten Gebiets vom n⁺-Typ 202 ausgebildet sind, auf der Grundlage der oben beschriebenen Verteilungsdiagramme. Zum Zweck des Vergleichs zeigt 19A eine schematische Darstellung für einen Fall, bei dem α1 und α2 breit sind und dieselbe Breite von etwa 51 μm aufweisen (dies wird hierin in Folge als „a-Struktur" bezeichnet). 19B veranschaulicht den Fall, bei dem das erste Gebiet vom n⁺-Typ 201 mit einer im Vergleich zum zweiten Gebiet vom n⁺-Typ 202 angemessen schmalen Breite bereitgestellt ist, wie in 15 dargestellt ist (α1 << α2; dies wird hierin in Folge als „b-Struktur" bezeichnet).
Bei den Verteilungsdiagrammen, auf denen 19A basiert, sind die Dichten symmetrisch verteilt, da α1 und α2 gleich sind. Für die a-Struktur ist keine Veranschaulichung der Verteilungsdiagramme gegeben, sondern nur die schematische Darstellung gezeigt.
Sind die Breiten α1 und α2 breit (51 μm), wie im Fall von 19A, so ist ein Stromweg (vom p1-Gebiet zur Umgebung des q1-Gebiets) zwischen den gegenüberliegenden Oberflächen und in der Nähe des unteren Oberflächenteils, wie durch die Pfeile angegeben ist, gebildet. In der vorliegenden Beschreibung wird der Weg für den Elektronenstrom und den Löcherstrom, der in dem Gebiet ausgebildet ist, bei dem es sich um einen in Bezug auf eine vorbestimmte Tiefe von der Substratoberfläche oberen Teil handelt, und der zwischen den gegenüberliegenden Oberflächen OS des ersten Gebiets vom n⁺-Typ 201 und des zweiten Gebiets vom n⁺-Typ 202 und an einem Isoliergebiet 203 zwischen den Umgebungen der unteren Oberflächen der beiden Gebiete so wie dargestellt gebildet ist, als erster Stromweg I1 bezeichnet. Das heißt, der erste Stromweg I1 ist der einzige Stromweg eines Schutzelements der a-Struktur.
Ist hingegen α1, so wie in 19B dargestellt, auf etwa 5 μm verschmälert, so ist zusätzlich zum ersten Stromweg I1, der zwischen den gegenüberliegenden Oberflächen OS und in den Umgebungen der unteren Oberflächenteile gebildet ist, ein Weg für den Elektronenstrom und den Löcherstrom in Gebieten gebildet, die tiefer als jene des ersten Stromwegs I1 liegen. Dieser Weg wickelt sich um das erste Gebiet vom n⁺-Typ 201, und bei diesem Weg wird die Seitenwand an der Außenseite des ersten Gebiets vom n⁺-Typ an jener Seite, die der gegenüberliegenden Oberfläche OS gegenüberliegt, für den Fluss des Elektronenstroms und des Löcherstroms genutzt, und das q1-Gebiet ist im Vergleich zu einer a-Struktur an einer niedriger liegenden Stelle gebildet.
Der Weg des Elektronenstroms und des Löcherstroms, der in Gebieten gebildet ist, die tiefer liegen als jene des ersten Stromwegs I1, und der in einem Isoliergebiet vom zweiten Gebiet vom n⁺-Typ 202 hin zur Seitenoberfläche des ersten Gebiets vom n⁺-Typ 201 an jener Seite, die der gegenüberliegenden Oberfläche OS gegenüberliegt, so wie dargestellt gebildet ist, wird als zweiter Stromweg I2 bezeichnet.
Da die Breite des zweiten Gebiets vom n⁺-Typ 202 51 μm beträgt und somit angemessen breit ist, ist beim zweiten Stromweg I2 in 19B der Stromweg in horizontaler Richtung an einem breiteren Teil der unteren Oberfläche in der Umgebung des zweiten Gebiets vom n⁺-Typ 202 gebildet als im Fall des Stromwegs in der Umgebung der Unterseite des zweiten Gebiets vom n⁺-Typ der a-Struktur.
Da die Breite α1 beim ersten Gebiet vom n⁺-Typ 201 schmal ist und wie oben erwähnt in etwa 5 μm beträgt, fließt der Strom derart, dass er sich um das erste Gebiet vom n⁺-Typ 201 wickelt, und nicht nur der Teil der unteren Oberfläche des ersten Gebiets vom n⁺-Typ 201, sondern auch die Seitenoberfläche an jener Seite, die der gegenüberliegenden Oberfläche OS gegenüberliegt, wird ein Teil des Stromwegs.
Wie aus den oben beschriebenen Zeichnungen hervorgeht, ist im Falle der a-Struktur nur der erste Stromweg I1 der Stromweg des Schutzelements, während beim Schutzelement 200 der b-Struktur aufgrund des schmalen ersten Gebiets vom n⁺- Typ 201 ein zweiter Stromweg I2 gebildet ist, sodass zwei Stromwege, der erste Stromweg I1 und der zweite Stromweg I2, gebildet werden.
Beim zweiten Stromweg I2 fließt Strom von der Seitenoberfläche an der Außenseite des ersten Gebiets vom n⁺-Typ 201 ein und aus. Der zweite Stromweg I2 tritt weiterhin durch Gebiete hindurch, die tiefer liegen als die Gebiete, durch die der erste Stromweg I1 verläuft, und stellt durch das Erreichen des ersten Gebiets vom n⁺-Typ 201 in der Art eines Umwegs (kreisartigen Umlaufs) innerhalb des Isoliergebiets 203 einen langen Weg bereit. Fangstellen (EL2 im Falle von GaAs) im Inneren des Isoliergebiets 203 können daher genutzt werden, um die Möglichkeiten einer Leitfähigkeitsmodulationswirkung zu erhöhen.
Bei der b-Struktur wird somit durch das Bereitstellen des zweiten Stromwegs I2 der Leitfähigkeitsmodulationswirkungsgrad im Vergleich zu einem Fall, in dem nur ein erster Stromweg I1 bereitgestellt ist, verbessert und das Fließen einer größeren Strommenge ermöglicht. Der Stromwert, der zwischen dem ersten und dem zweiten Gebiet vom n⁺-Typ fließt, wird erhöht, wodurch eine größere Menge an elektrostatischem Strom zum Fließen gebracht werden kann, wenn statische Elektrizität angelegt wird, und die Wirkung als Schutzelement ist gesteigert.
Das Verfahren zum Verbessern des Leitfähigkeitsmodulationswirkungsgrads durch das absichtliche Führen des Stromwegs in einem Umweg über eine lange Strecke zur Steigerung der Möglichkeiten, dass die Hauptladungsträger auf die Träger entgegengesetzter Polarität treffen, findet häufig in Bipolartransistoren mit isolierter Gateelektrode (IGBTs) und anderen Leitfähigkeitsmodulationsvorrichtungen Anwendung und wird nun nachstehend detailliert beschrieben.
Was ein Isoliergebiet zu einem Isoliergebiet macht ist im Allgemeinen das Vorliegen von Fangstellen. Eine einer Donatorfangstelle innewohnende Eigenschaft ist, dass sie eine positive Ladung aufweist, durch das Einfangen eines Elektrons neutral wird und zu einem Medium für die Leitfähigkeitsmodulation werden kann. Im Fall von GaAs ist EL2 die Donatorfangstelle. Fangstellen gibt es auch in einem durch Fremdionenimplantation gebildeten Isoliergebiet.
20 zeigt die Ergebnisse der Simulation der Strom-Spannungskennlinie bei einer perspektivischen Tiefe von 1 μm, wenn bei einer Vorrichtung der in 15 dargestellten Struktur das erste Gebiet vom n⁺-Typ 201 die positive Seite ist und die entlang dem ersten Gebiet vom n⁺-Typ 201 und dem zweiten Gebiet vom n⁺-Typ 202 angelegte Spannung erhöht wird. Wie in dieser Figur dargestellt ist, beträgt die Durchbruchspannung 20 bis 30 V.
Das Schutzelement 200 bricht somit bei 20 bis 30 V durch, und wenn eine höhere Spannung angelegt wird, so kommt es zum Bipolarbetrieb und Leitfähigkeitsmodulation tritt auf. Da ein Schutzelement verwendet wird, indem sein Durchbruch verursacht wird, wenn eine elektrostatische Spannung mit mehreren hundert V angelegt wird, tritt eine Leitfähigkeitsmodulation von der Anfangsphase des Betriebszustands des Schutzelements 200 an auf.
Wenn das Auftreten dieser Leitfähigkeitsmodulation häufiger wird, weil die auf den Durchbruch folgende Lawinenmultiplikation intensiv wird und Elektron-Loch-Paarbildung und -Rekombination aktiver auftreten, fließt mehr Strom.
Folglich kann durch Ausbilden des zweiten Stromwegs I2 im Schutzelement 200 der Leitfähigkeitsmodulations-wirkungsgrad in tiefen Gebieten und in der vom ersten Gebiet vom n⁺-Typ 201 an jener Seite, die der gegenüberliegenden Oberfläche OS gegenüberliegt, nach außen führenden Richtung verbessert werden.
Da die Breite des ersten Gebiets vom n⁺-Typ 201 auf 5 μm oder weniger verschmälert ist, um den zweiten Stromweg I2 bereitzustellen, werden im ersten Stromweg I1 die Elektronen in der Umgebung des ersten Gebiets vom n⁺-Typ ferner zusammengedrängt und stoßen einander ab, wodurch Elektronen, die die Hauptladungsträger sind, dazu veranlasst werden, durch Wege zu treten, die im Vergleich zur a-Struktur tiefer und breiter sind, und somit ist der Stromweg I1 selbst entsprechend anfälliger für Leitfähigkeitsmodulation.
Der Graph aus 21 wird verwendet, um den Anteil des Stromwerts des zweiten Stromwegs I2 in Bezug auf den Gesamtstromwert der b-Struktur zu bestimmen. Es ist dies ein Graph der X-Koordinatenabhängigkeit der Elektronenstromdichte in einer Tiefe von 2 μm von der Oberfläche, die sich aus einer Simulation ergibt, bei der das erste Gebiet vom n⁺-Typ 201 die positive Seite ist und ein Strom mit 1 A zum Fließen veranlasst wird, bei einer perspektivischen Tiefe von 1 μm, unter der Annahme, dass eine elektrostatische Spannung von etwa 700 V bei 220 pF und 0 Ω angelegt wird.
Für die Elektronenstromdichte in einer Tiefe von 2 μm von der Oberfläche wird die Elektronenstromdichte unmittelbar unterhalb des ersten Gebiets vom n⁺-Typ 201 entlang der Breite in der X-Richtung des ersten Gebiets vom n⁺-Typ 201 integriert, um den Wert zu bestimmen, der dem ersten Stromweg I1 entspricht, die Elektronenstromdichte am Außenbereich, bezogen auf das erste Gebiet vom n⁺-Typ 201, wird entlang der Breite in der X-Richtung des Außenbereichs integriert, um den Wert zu bestimmen, der dem zweiten Stromweg I2 entspricht, und der Anteil des Stromwerts des zweiten Stromwegs I2 wird berechnet.
Das Ergebnis zeigt, dass der Stromwert des zweiten Stromwegs I2 einen Anteil von 0,48 (2,89/(3,08 + 2,89)) am Gesamtstromwert und somit einen Stromwert aufweist, der auf demselben Niveau wie jener des ersten Stromwegs I1 ist.
Weiterhin weist, wie später noch beschrieben wird, im Fall der b-Struktur der erste Stromweg I1 selbst einen größeren Stromwert als der erste Stromweg I1 im Fall der a-Struktur auf. Mit der b-Struktur fließt also, da der zweite Stromweg I2 dasselbe Niveau wie der erste Stromweg I1 aufweist, insgesamt eine sehr viel größere Menge Strom als in der a-Struktur.
Da als Nebeneffekt der erste Stromweg I1 und der zweite Stromweg I2 so wie oben beschrieben kombiniert werden, um den Stromweg im Vergleich zur a-Struktur deutlich zu vergrößern, sinkt die Temperatur im Inneren des Kristalls unter jene der a-Struktur, die Mobilität von Elektronen und Löchern steigt dementsprechend und eine entsprechend größere Menge Strom kann daher zum Fließen veranlasst werden.
Da so der Stromwert des Schutzelements 200 als Ganzes zunimmt, nimmt auch die Schutzwirkung zu.
22 zeigt eine Tabelle, in der die Ausbreitung des Elektronenstroms, des Löcherstroms und der Rekombinationsdichte verglichen sind. Hier wurden Simulationen für eine a-Struktur und eine b-Struktur durchgeführt, und die erhaltenen Werte für die gleiche Art der Dichteverteilungen, wie sie in den 16 bis 18 gezeigt sind, sind unter festgelegten Bedingungen verglichen.
In 22A ist „y_2" der nummerische Wert in μm-Einheiten der Breite in der X-Richtung eines Schnitts, der im entsprechenden Dichteverteilungsdiagramm durch einen Schnitt in horizontaler Richtung in einer Tiefe von 2 μm von der Oberfläche erhalten wurde, wo die entsprechende Dichte 10⁵ cm^-3 erreicht.
„x_0” ist der nummerische Wert in μm-Einheiten der Tiefe von der Oberfläche, wo die entsprechende Dichte im Schnitt in Y-Richtung bei X = 0 μm in dem in 15 gezeigten Koordinatensystem 10⁵ cm^-3 erreicht.
„Produkt" ist der Wert, der durch Multiplizieren des Werts y_2 mit dem Wert x_0 erhalten wurde, und ist ein Wert, um in Simulation die Fläche der Figur zu vergleichen, die gebildet wird, wenn die Punkte, an denen die entsprechende Dichte 10⁵ cm^-3 erreicht, ermittelt und miteinander verbunden werden. „Produkt" ist somit eine Kennzahl, die die jeweilige Ausbreitung von Elektronen, Löchern und Rekombination ausdrückt.
Des Weiteren bezeichnet „a-Struktur" in der Tabelle eine a-Struktur, bei der sowohl das erste Gebiet vom n⁺-Typ 201 als auch das zweite Gebiet vom n⁺-Typ 202 eine breite von 51 μm (= α1 = α2) aufweisen, das zweite Gebiet vom n⁺-Typ 202 die positive Seite, das erste Gebiet vom n⁺-Typ 201 die negative Seite ist und die perspektivische Tiefe 1 μm beträgt, und die Werte für diese Struktur sind die Berechnungsergebnisse für einen Fall, in dem 0,174 A zum Fließen veranlasst wird.
„b-Struktur-1" bezeichnet eine b-Struktur, bei der die Breite α1 des ersten Gebiets vom n⁺-Typ 201 auf 3 μm festgesetzt ist, die Breite α2 des zweiten Gebiets vom n⁺-Typ 202 auf 51 μm festgesetzt ist, das zweite Gebiet vom n⁺-Typ 202 die positive Seite, das erste Gebiet vom n⁺-Typ 201 die negative Seite ist, und die Werte für diese Struktur sind die Berechnungsergebnisse für einen Fall, in dem 0,174 A zum Fließen veranlasst wird, bei einer perspektivischen Tiefe von 1 μm.
„b-Struktur-2" bezeichnet eine b-Struktur, bei der die angelegte Polarität in Bezug auf jene der b-Struktur-1 umgekehrt ist, wobei die Breite α1 des ersten Gebiets vom n⁺-Typ 201 auf 3 μm festgesetzt ist, die Breite α2 des zweiten Gebiets vom n⁺-Typ 202 auf 51 μm festgesetzt ist, das erste Gebiet vom n⁺-Typ 201 die positive Seite, das zweite Gebiet vom n⁺-Typ 202 die negative Seite ist, und die Werte für diese Struktur sind die Berechnungsergebnisse für einen Fall, in dem 0,174 A zum Fließen veranlasst wird, bei einer perspektivischen Tiefe von 1 μm.
Bei allen drei der oben genannten Dichten sind die Produktwerte der b-Struktur-1 und der b-Struktur-2 größer als jene der a-Struktur.
Dies weist darauf hin, dass unabhängig von der Polarität, d.h. unabhängig davon, ob das erste Gebiet vom n⁺-Typ 201 positiv oder das zweite Gebiet vom n⁺-Typ 202 positiv ist, der Elektronenstrom, der Löcherstrom und die Rekombination bei der b-Struktur alle über einen größeren Bereich verteilt sind als bei der a-Struktur, und dass somit der Leitfähigkeitsmodulationswirkungsgrad bei der b-Struktur höher als bei der a-Struktur ist. Ferner gibt die Tatsache, dass der Strom über einen größeren Bereich fließt, an, dass die Temperatur abfällt, und somit die Mobilität entsprechend steigt und der Strom weiter erhöht wird.
Die Berechnungsergebnisse für den Fall, bei dem 1 A zum Fließen durch eine b-Struktur-3 veranlasst wird, wobei es sich dabei um eine b-Struktur handelt, bei der das erste Gebiet vom n⁺-Typ 201 die positive Seite ist, sind in 22B gezeigt. Obwohl vom Standpunkt der Berechenbarkeit bei den drei Berechnungen aus 22A aus ein Vergleich für einen einheitlichen Strom von 0,174 A gemacht wurde, beträgt der Strom bei einer perspektivischen Tiefe von 1 μm bei tatsächlicher statischer Elektrizität in etwa 1 A, unter den Bedingungen einer elektrostatischen Spannung von 700 V, 220 pF und 0 Ω. Die Ergebnisse sind hier aufgeführt, da die Berechnung durch Simulation für 1 A nur in dem Fall, in dem das erste Gebiet vom n⁺-Typ 201 die positive Seite ist, möglich war.
Im Vergleich zur b-Struktur-2 aus 22A sind die Werte der jeweiligen Produkte für die b-Struktur-3 um eine Größenordnung oder mehr höher, wenn der Strom von 0,174 A auf 1 A angehoben wird, obwohl die Polarität die gleiche ist.
Wie in 22C gezeigt ist breitet sich daher dann, wenn eine höhere elektrostatische Spannung an das Schutzelement 200 angelegt wird und mehr elektrostatischer Strom als der in 16 und 19B, die eine schematische Darstellung der 16 ist, dargestellte Strom fließt und das Isoliergebiet 203 angemessen groß ist, das vom q1-Gebiet umgebene Gebiet (Gebiet mit einer Stromdichte von etwa 10% oder mehr des Gebiets mit der höchsten Dichte), das in 16 dargestellt ist, sich weiter nach unten hin und in die zur Seite, die der gegenüberliegenden Oberfläche OS gegenüberliegt, nach außen führende Richtung ausbreitet, d.h. der Stromweg I2 breitet sich aus. Je mehr sich der zweite Stromweg I2 ausbreitet, desto mehr kann der Leitfähigkeitsmodulationswirkungsgrad gesteigert werden, desto mehr Strom fließt und desto weiter breitet sich das vom q1-Gebiet umgebene Gebiet nach unten aus, weshalb sich der zweite Stromweg I2 noch weiter ausbreitet. Da die Kristalltemperatur des Substrats dadurch gesenkt wird, kann die Mobilität der Ladungsträger weiter gesteigert werden, mehr Strom zum Fließen veranlasst werden und die Schutzwirkung weiter verbessert werden.
Bei der b-Struktur gilt also, je höher die angelegte elektrostatische Spannung, desto höher wird der Leitfähigkeitsmodulationswirkungsgrad und desto weiter breitet sich der Stromweg aus, was bedeutet, dass die Leitfähigkeitsmodulationswirkung automatisch ein-gestellt werden kann.
Was den ersten Stromweg I1 betrifft, so fließt der Strom umso tiefer, je höher die elektrostatische Spannung, und somit kann die Leitfähigkeitsmodulationswirkung wie beim zweiten Stromweg I2 automatisch eingestellt werden.
Wie nachstehend detailliert erläutert wird, wird durch das Sicherstellen einer angemessenen Fläche des Isoliergebiets 203, das zum zweiten Stromweg I2 werden kann, eine Struktur bereitgestellt, bei der ein geschütztes Element vor Beschädigung selbst durch statische Elektrizität von 2500 V bei 220 pF und 0 Ω geschützt werden kann. Außerdem werden die Hochfrequenzeigenschaften des geschützten Elements nicht verschlechtert, da kaum eine parasitäre Kapazität vorliegt. Das bedeutet, dass durch Verbinden des vorliegenden Schutzelements mit einer parasitären Kapazität von 20 fF mit einem Element, das selbst eine elektrostatische Durchbruchspannung von nur etwa 100 V aufweist, die elektrostatische Durchbruchspannung um das Zwanzigfache oder mehr verbessert werden kann.
Der Grund für die Bevorzugung eines Werts von 5 μm oder weniger für α1 der b-Struktur wird nun anhand von 23 beschrieben. In 23 werden die Elektronenstromdichten in der b-Struktur-2 aus 22 berechnet, während die Breite von α1 des ersten Gebiets vom n⁺-Typ 201 geändert wird.
Beträgt die Breite α1 des ersten Gebiets vom n⁺-Typ 201 5 μm oder weniger, so steigt der Anteil des zweiten Stromwegs I2 plötzlich an. Da sich der Strom in horizontaler Richtung und in Richtung der Tiefe ausbreitet, steigt der Leitfähigkeitsmodulationswirkungsgrad entsprechend an und die Temperatur fällt ab, wodurch die Ladungsträgermobilität gesteigert wird, und somit nimmt der Stromwert deutlich zu und die Schutzwirkung des Schutzelements steigt stark an.
Während hier der Anteil des zweiten Stromwegs I2 im Fall von α1 = 3 μm, der in 21 gezeigt ist, 0,48 beträgt, beträgt der I2-Anteil für den Punkt, der einer Breite des ersten Gebiets vom n⁺-Typ von 3 μm entspricht, für das gleiche positive erste Gebiet vom n⁺-Typ nur 0,3 in der oben genannten 23, weil 23 die Werte für 0,174 zeigt, während in 21 die Werte für 1 A aufgeführt sind, und es versteht sich, dass bis zu einem bestimmten festen Stromwert gilt, dass je größer der Strom ist, desto größer der Anteil des zweiten Stromwegs I2. Obwohl aufgrund der beschränkten Berechnungsmöglichkeiten zur Simulation einer großen Vorrichtung ein Vergleich mit 0,174 A angestellt wurde, kann mit diesem Stromwert ein angemessener Vergleich gemacht werden, so lange es sich um einen relativen Vergleich handelt.
Nun wird die Breite β des Isoliergebiets 203 beschrieben, die an der Außenseite des ersten Gebiets vom n⁺-Typ 201 sichergestellt werden soll. Wie zuvor bereits erwähnt wurde, wird hinsichtlich des zweiten Stromwegs I2, da sich der zweite Stromweg I2 an jener Seite des Gebiets vom n⁺-Typ 201, die der gegenüberliegenden Oberfläche OS gegenüberliegt, zum Isoliergebiet 203 hin ausbreitet, das Isoliergebiet 203 mit einer angemessenen Breite β vorzugsweise an dieser Seite sichergestellt.
Nun wird das Verhältnis zwischen β einer b-Struktur und der elektrostatischen Durchbruchspannung unter Bezugnahme auf die 24 beschrieben. Wie oben erwähnt wurde, ist das Sicherstellen einer angemessenen Fläche des Isoliergebiets 203 gleichbedeutend mit dem Sicherstellen eines angemessenen Gebiets, das zum zweiten Stromweg I2 werden kann, und stellt somit eine hohe Schutzwirkung bereit. Das bedeutet, dass eine vorbestimmte Isoliergebietbreite β an jener Seite, die der gegenüberliegenden Oberfläche OS gegenüberliegt, sichergestellt wird, wie in der Draufsicht aus 24B veranschaulicht ist. 24A zeigt die Ergebnisse des Versuchs zur Messung der elektrostatischen Durchbruchspannung bei Veränderung des Werts von β.
Das geschützte Element, das zur Messung herangezogen wurde, ist ein Element, in dem ein Widerstand von 10 kΩ mit dem Gate eines GaAs-MESFET mit einer Gatelänge von 0,5 μm und einer Gatebreite von 600 μm in Serie geschaltet ist. Vor dem Verbinden des Schutzelements 200 beträgt die elektrostatische Durchbruchspannung entlang der Source- oder der Drainelektrode und dem Widerstandsende in etwa 100 V. Die elektrostatischen Durchbruchspannungen werden dann gemessen, wobei die jeweiligen Enden des ersten Gebiets vom n⁺-Typ 201 und des zweiten Gebiets vom n⁺-Typ n 202 des Schutzelements 200 mit b-Struktur zwischen der Source- oder Drainelektrode und dem Widerstandsende parallel geschaltet wurden und der Wert von β variiert. Der Abstand der gegenüberliegenden Oberfläche OS beträgt 60 μm. Die Kapazität entlang des ersten Gebiets vom n⁺-Typ 201 und des zweiten Gebiets vom n⁺-Typ 202 beträgt 20 fF.
Wie in 24A gezeigt ist, verbessert sich die elektrostatische Durchbruchspannung auf 2500 V, wenn β auf 25 μm verlängert wird. Die elektrostatische Durchbruchspannung liegt bei 700 V, wenn der in 24B gezeigte Wert â 15 μm beträgt. Das bedeutet, dass sich der zweite Stromweg I2 beim Anheben der elektrostatischen Durchbruchspannung von 700 V auf 2500 V an jener Seite des ersten Gebiets vom n⁺-Typ 201, die der gegenüberliegenden Oberfläche OS gegenüberliegt, um 15 μm oder mehr in die Außenrichtung (β) ausbreitet.
Das Ansteigen der elektrostatischen Spannung bedeutet ein entsprechendes Ausbreiten des zweiten Stromwegs I2. Mit anderen Worten wird die Ausbreitung des Stromwegs I2 eingeschränkt, wenn keine angemessene Fläche des Isoliergebiets 203 sichergestellt ist, aber durch das Sicherstellen einer angemessenen Fläche des Isoliergebiets 203 kann sich der zweite Stromweg I2 angemessen ausbreiten.
Daher kann sich bei der b-Struktur durch Sicherstellen einer Breite β des Isoliergebiets 203 von 10 μm oder mehr und vorzugsweise von 15 μm oder mehr an der Außenseite des ersten Gebiets vom n⁺-Typ 201 der zweite Stromweg I2 weiter ausbreiten, um den Leitfähigkeitsmodulationswirkungsgrad weiter zu erhöhen.
Während die elektrostatische Durchbruchspannung bei der a-Struktur nur um das Zwei- oder Dreifache erhöht werden konnte, wenn ein Schutzelement verbunden wurde, wurde für die b-Struktur bestätigt, dass eine elektrostatische Spannung von 700 V erhalten wird, wenn β gleich 15 μm ist, und dass durch Verlängern von β auf 25 μm die elektrostatische Spannung um 2500 V, mit anderen Worten um das 25-fache, erhöht werden kann. Mit der b-Struktur kann also durch das Sicherstellen eines vorbestimmten Werts für β ein Strom zum Fließen veranlasst werden, der mindestens etwa dem Zehnfachen dessen entspricht, der zum Fließen durch ein Schutzelement der a-Struktur veranlasst werden kann.
Wie oben erwähnt wurde, sind der Strom, der durch den ersten Stromweg I1 fließt, und der Strom, der durch den zweiten Stromweg I2 fließt, in etwa gleichwertig, und somit bedeutet die Aussage, dass ein Strom zum Fließen veranlasst werden kann, der mindestens etwa dem Zehnfachen dessen entspricht, der zum Fließen durch ein Schutzelement nach dem Stand der Technik veranlasst werden kann, dass sowohl für den ersten Stromweg I1 als auch für den zweiten Stromweg I2 gilt, dass der Strom, der durch jeden Stromweg fließt, jeweils mindestens dem Fünffachen von dem entspricht, der zum Fließen durch einen Schutzkreis nach dem Stand der Technik veranlasst werden kann.
Es ist also bevorzugt, dass β 10 μm oder mehr beträgt, und dies bedeutet, dass beim Integrieren eines Schutzelements 200 in einen Chip andere Komponenten, Verdrahtungen usw. nach dem Sicherstellen eines Isoliergebiets 203 mit einer Breite β an der Außenseite des ersten Gebiets vom n⁺-Typ 201 angeordnet werden sollten.
Gleichermaßen ist es, wie in den 25 gezeigt ist, zur Sicherstellung des zweiten Stromwegs I2 bevorzugt, eine angemessene Fläche des Isoliergebiets auch in der Richtung der Tiefe sicherzustellen. 25A ist eine Schnittansicht, und hier ist ein Isoliergebiet 203 mit einer vorbestimmten Tiefe δ unterhalb des ersten Gebiets vom n⁺-Typ 201 und des zweiten Gebiets vom n⁺-Typ 202 sichergestellt.
25B zeigt einen Graph der Elektronenstromdichte entlang des Schnitts in Y-Richtung an der Koordinate X = 0 μm, wenn eine Simulation durchgeführt wird, bei der ein erstes Gebiet vom n⁺-Typ 201 die positive Seite ist und bei einer perspektivischen Tiefe von 1 μm 1 A zum Fließen veranlasst wird, unter der Annahme, dass eine elektrostatische Spannung von 700 V bei 220 pF und 0 Ω wird angelegt wird. Wenn die Elektronenstromdichte entlang der Richtung der Tiefe von der Oberfläche dieses Graphen integriert wird, so beträgt das Integral (der schraffierte Teil) bis zu einer Tiefe (Y) von 19 μm 90% des Integrals bis zur Gesamttiefe von 50 μm. Die Tiefe δ des Isoliergebiets 203 beträgt somit vorzugsweise 20 μm oder mehr.
Obwohl die Maße (β und δ) des Isoliergebiets 203, die am Umfangsrand des Schutzelements 200 sichergestellt werden sollten, und die Breite (α1) des ersten Gebiets vom n⁺-Typ 201 oben beschrieben wurden, kann es unmöglich sein, einen angemessenen Wert für β oder δ oder einen angemessenen Abstand der gegenüberliegenden Oberflächen OS zu sicherstellen.
In einem solchen Fall, wie er in der Draufsicht von 26A dargestellt ist, ist ein Erweiterungsteil 300 als erstes Gebiet vom n⁺-Typ 201 bereitgestellt. Der dritte Stromweg I3, der zu einem Elektronenstrom- und Löcherstromweg mit hohem Leitfähigkeitsmodulations-Wirkungsgrad wird, kann zwischen dem zweiten Gebiet vom n⁺-Typ und dem Erweiterungsteil 300 ausgebildet werden, das ein vorbestimmtes Isoliergebiet γ im Isoliergebiet 203 sicherstellt.
Was den dritten Stromweg I3 betrifft, so kann ein größerer Stromweg im Isoliergebiet 203 zwischen dem Erweiterungsteil 300 und dem zweiten Gebiet vom n⁺-Typ 202 sichergestellt werden. In der Figur ist nur eine planare Darstellung bereitgestellt, doch da der dritte Stromweg I3 auch in der senkrecht zur Papieroberfläche (der Richtung der Tiefe der Vorrichtung) ausgebildet ist, nimmt der Strom auch in der Richtung der Tiefe zu. In der Richtung der Tiefe (der senkrecht zur Papieroberfläche stehenden Richtung) der gegenüberliegenden Oberflächen OS sind der erste Stromweg I1 und der zweite Stromweg I2 gebildet, und der erste, der zweite und der dritte Stromweg I1 bis I3 werden zu den Stromwegen der Schutzelemente.
In 26B sind tatsächlich gemessene Werte zum Vergleich von γ und der elektrostatischen Durchbruchspannung angeführt. Das geschützte Element und das Schutzelement 200 sind durch das gleiche Verfahren verbunden, das auch in den 24 verwendet wurde, wobei die elektrostatische Spannung gemessen wurde, während der Wert von γ verändert wurde.
Wie in 26B gezeigt ist, ist die elektrostatische Durchbruchspannung auf 1200 V verbessert, wenn γ auf 30 μm angehoben ist. Beträgt γ 25 μm, so beträgt die elektrostatische Durchbruchspannung 700 V. Das bedeutet, dass bei einer Anhebung der elektrostatischen Durchbruchspannung von 700 V auf 1200 V der dritte Stromweg I3 sich um 25 μm oder mehr im Isoliergebiet 203 zwischen dem Erweiterungsteil 300 und dem zweiten Gebiet vom n⁺-Typ erstreckt.
Selbst in einem Fall, in dem ein Erweiterungsteil 300 bereitgestellt ist, kann sich der Stromweg I3 weiter ausbreiten und der Leitfähigkeitsmodulationswirkungsgrad weiter gesteigert werden, je höher die elektrostatische Spannung ist. Mit anderen Worten kann die Leitfähigkeitsmodulationswirkung der Spannung der angelegten statischen Elektrizität entsprechend automatisch eingestellt werden. Da die Temperatur des Isoliergebiets dadurch gesenkt wird und die Mobilität der Ladungsträger weiter erhöht werden kann, wird mehr Strom zum Fließen veranlasst, und die Schutzwirkung ist verbessert.
Mit anderen Worten ist eine angemessene Fläche des Isoliergebiets 203 vorzugsweise auch am Umfangsrand des Erweiterungsteils 300 sichergestellt, und durch Sicherstellen eines angemessenen Werts für γ kann ein Raum sichergestellt werden, in dem sich der dritte Stromweg I3 angemessen ausbreiten kann, um mehr elektrostatischen Strom in Übereinstimmung mit der elektrostatischen Spannung zum Fließen zu veranlassen. Die Breite von γ beträgt also vorzugsweise 10 μm oder mehr und noch bevorzugter 20 μm oder mehr. Die Wirkung kann gesteigert werden, indem γ an den Seiten beider Seitenoberflächen des Erweiterungsteils 300 sichergestellt wird.
Es ist optimal, γ nach dem Sicherstellen von β sicherzustellen, da selbst wenn â nicht angemessen ist, die Wirkung des Schutzelements durch Sicherstellen von γ verbessert wird.
27 zeigt eine schematische Darstellung von Stromwegen in einem Fall, in dem sowohl das erste Gebiet vom n⁺-Typ 201 als auch das zweite Gebiet vom n⁺-Typ 202 eine Breite von 5 μm oder weniger aufweisen (diese Struktur wird als "c-Struktur" bezeichnet).
Die c-Struktur ist eine Struktur, bei der die Breite α2 des zweiten Gebiets vom n⁺-Typ 202 der b-Struktur derart verschmälert ist, dass sie α1 des ersten Gebiets vom n⁺-Typ entspricht, und diese Gebiete sind auf einander gegenüberliegende Weise mit einem Abstand von etwa 4 μm zueinander angeordnet, wobei an ihrem Umfangsrand das Isoliergebiet 203 angeordnet ist. Der erste Stromweg I1 und der zweite Stromweg I2 sind bei der c-Struktur ebenfalls ausgebildet.
Der erste Stromweg I1 ist von der Substratoberfläche zu den Bereichen zwischen den gegenüberliegenden Oberflächen OS des ersten und des zweiten Gebiets vom n⁺-Typ hin und im Isoliergebiet 203 zwischen den Umgebungen der unteren Oberflächen der beiden Gebiete vom n⁺-Typ gebildet und ist ein Weg für den Elektronenstrom und den Löcherstrom.
Der zweite Stromweg I2 ist derart ausgebildet, dass er in einem Umweg geführt durch Gebiete verläuft, die angemessen tiefer als der erste Stromweg I1 liegen, und die Seitenoberflächen der beiden Gebiete an jenen Seiten, die den gegenüberliegenden Oberflächen OS gegenüberliegen, erreicht. Das heißt, dass sowohl beim ersten Gebiet vom n⁺-Typ 201 als auch beim zweiten Gebiet vom n⁺-Typ 202 die Seitenoberflächen an jenen Seiten, die den gegenüberliegenden Oberflächen OS gegenüberliegen, für den Stromweg genutzt werden können, und dass der zweite Stromweg I2 in tieferen Gebieten als der erste Stromweg I1 gebildet ist.
Des Weiteren kann, wie in 28 dargestellt ist, ein erstes Gebiet vom n⁺-Typ 201 mit einem Erweiterungsteil 300a zur Ausbildung eines dritten Stromwegs I3 ausgestattet sein, der zu einem Weg für den Elektronenstrom und den Löcherstrom wird, der die Leitfähigkeitsmodulation im Isoliergebiet des Erweiterungsteils 300a und des zweiten Gebiets vom n⁺-Typ 202 verursacht.
Gleichermaßen kann das zweite Gebiet vom n⁺-Typ 202 mit einem Erweiterungsteil 300b zur Ausbildung eines dritten Stromwegs I3 ausgestattet sein, der zu einem Weg für den Elektronenstrom und den Löcherstrom wird, der die Leitfähigkeitsmodulation im Isoliergebiet des Erweiterungsteils 300b und des ersten Gebiets vom n⁺-Typ 201 verursacht.
Es kann jeweils nur ein beliebiges der Erweiterungsteile 300a und 300b bereitgestellt sein, oder es können beide Gebiete vom n⁺-Typ mit Erweiterungsteilen ausgestattet sein. Wie in der Zeichnung dargestellt ist, können diese in die von der gegenüberliegenden Oberfläche OS weg weisenden Richtung gebogen sein. Da dadurch der Stromweg I3 gebildet wird, wie in 28 gezeigt ist, steigen der Stromwert und die Schutzwirkung an.
Als Werte für β, γ und δ sind die oben genannten Werte vorteilhaft, aber auch wenn kleinere oder gleich große Werte wie die oben beschriebenen immer noch sicherstellen, dass die Stromwege größer sind als jene einer a-Struktur, so ist es dennoch bevorzugt, eine Bauart bereitzustellen, die die jeweiligen oben beschriebenen Werte weitest möglich sicherstellt.
Das bedeutet, dass vorzugsweise ein angemessener Raum (β, γ) im Isoliergebiet 203 am Umfangsrand des ersten Gebiets vom n⁺-Typ 201 (im Falle der c-Struktur auch des zweiten Gebiets vom n⁺-Typ 202), der das Schutzelement 200 bildet, sichergestellt wird, so dass der zweite Stromweg I2 oder der dritte Stromweg I3 nicht behindert werden, und das geschützte Element, mit dem das Schutzelement 200 verbunden ist, sowie andere Komponenten und Verdrahtungen usw. sind vorzugsweise an der Außenseite des ersten Gebiets vom n⁺-Typ 201 in einem Abstand von etwa 10 μm oder mehr angeordnet. Da auch Chipendteile einen Stromweg behindern können, ist im Fall einer Bauart, bei der das erste Gebiet vom n⁺-Typ 201 an einem Chipendteil angeordnet ist, zudem ein Abstand von etwa 10 μm oder mehr zum Chipendteil sichergestellt.
Hierin werden im Folgenden die Bauarten des Schutzelements 200 unter Bezugnahme auf 4 und 13 beschrieben. Beim Schaltkreis aus 4 ist das Schutzelement 200 beispielsweise mit der Ausgangsanschlussinsel O1 und der Ausgangsanschlussinsel O2 verbunden. Wie oben beschrieben wurde, sind in der Nähe der jeweiligen Inseln 70 Störstellengebiete hoher Konzentration 100b angeordnet, die zuunterst unter den jeweiligern Elektrodeninseln 70 angeordnete Gate-Metallschicht 68 bildet mit dem halbisolierenden GaAs-Substrat einen Schottky-Übergang, und die Störstellengebiete hoher Konzentration 100b und die jeweiligen Elektrodeninseln 70 bilden Schottky-Übergänge.
Durch das Anordnen der Widerstände R3 und R4 in einer zu den Ausgangsanschlussinseln O1 und O2 angenäherten Weise ergibt sich nämlich in 4 ein Trennungsabstand von 4 μm zwischen den Gebieten vom n⁺-Typ der Widerstände R3 und R4 und den Störstellengebieten hoher Konzentration 100b am Umfangsrand der Elektrodeninsel, und ein Isoliergebiet 203 ist in der Umgebung angeordnet, wodurch ein Schutzelement 200 vervollständigt ist. Ein Teil der Widerstände R3 und R4 ist ein erstes Gebiet vom n⁺-Typ 201, und ein Teil der Störstellengebiete hoher Konzentration 100b am Umfangsrand der Ausgangsanschlussinseln O1 und O2 ist ein zweites Gebiet vom n⁺-Typ 202. Für ein Schutzelement 200 ist hierin das Störstellengebiet hoher Konzentration 100b mit einer Ausgangsanschlussinsel O1 verbunden, und weist eine b-Struktur mit einer breiten Breite α2 auf. Das bedeutet, dass ein Schutzelement 200 zwischen dem Steueranschluss und dem Ausgangsanschluss eines Halbleiterschaltkreises parallel geschaltet ist. Bei dieser Bauart ist die Breite der Widerstände R3 und R4 α1, und dieser Wert ist als 5 μm oder weniger bereitgestellt.
Außerdem ist eine Breite β des Isoliergebiets 203 an der Außenseite der Widerstände R3 und R4, die zu einem ersten Gebiet vom n⁺-Typ 201 werden, von 10 μm oder mehr sichergestellt, und andere Komponenten sind angeordnet. Bei dieser Bauart ist das Ende von β das Chipende, und der Abstand β von den Widerstanden R3 und R4 zum Chipende von 10 μm oder mehr ist sichergestellt.
In 4 kann jedoch in einigen Fällen ein Wert von β von 10 μm oder mehr nicht sichergestellt werden, und dementsprechend ist ein Strom, der durch den Stromweg I2 fließt, verringert. Als Gegenmaßnahme ist ein Erweiterungsteil 300, das durch Erweiterung vom ersten Gebiet vom n⁺-Typ 201 des Schutzelements 200 ausgebildet ist, bereitgestellt und ein Gebiet für die Ausbildung eines dritten Stromwegs I3 ist im Isoliergebiet 203 zwischen dem Erweiterungsteil 300 und dem zweiten Gebiet vom n⁺-Typ 202 sichergestellt.
In der Bauart von 4 ergibt ein Isoliergebiet 203 zwischen den Widerständen R3 und R4 und dem Störstellengebiet hoher Konzentration 100b einen Stromweg I3, weil im Isoliergebiet 203 zwischen dem Widerstand R3 und dem Störstellengebiet hoher Konzentration 100b eine Breite von 10 μm oder mehr als Wert für γ in den zu den jeweiligen Gebieten orthogonal stehenden Richtungen sichergestellt ist. Selbst wenn der zweite Stromweg I2 nicht ausreichend sichergestellt ist, ist ein Schottky-Übergang zwischen dem Steueranschluss und dem Ausgangsanschluss eines Halbleiterschaltkreises dennoch ausreichend vor statischer Elektrizität geschützt, da der dritte Stromweg I3 ausgebildet ist.
Andererseits ist, ähnlich wie in 4, auch im Halbleiterschaltkreis aus 13 ein Schutzelement 200 mit der Ausgangsanschlussinsel O1 und der Ausgangsanschlussinsel O2 verbunden. Beim Halbleiterschaltkreis aus 13 ist am Umfangsrand der jeweiligen Elektrodeninseln 70 ein Umfangsrandgebiet vom n⁺-Typ 160 zur Bildung eines Schottky-Übergangs mit der Insel angeordnet.
Durch Anordnen der Widerstände R3 und R4 in angenäherter Weise zu den Ausgangsanschlussinseln O1 bzw. O2 ergibt sich in 13 ein Trennungsabstand zwischen den Gebieten vom n⁺-Typ des Widerstands R3 und R4 und dem Umfangsrandgebiet vom n⁺-Typ 160 von 4 μm, und ein Isoliergebiet 203 ist in der Umgebung angeordnet, wodurch ein Schutzelement 200 vervollständigt ist. Ein Teil der Widerstände R3 und R4 ist ein erstes Gebiet vom n⁺-Typ 201, und ein Teil der Gebiete vom n⁺-Typ 160 am Umfangsrand der Ausgangsanschlussinsel O1 und O2 ist ein zweites Gebiet vom n⁺-Typ 202. Dies bedeutet, dass ein Schutzelement 200 zwischen dem Steueranschluss und dem Ausgangsanschluss eines Halbleiterschaltkreises parallel geschaltet ist.
Bei dieser Bauart ist die Breite der Widerstände R3 und R4 α1, und diese ist mit einem Wert von 5 μm oder weniger bereitgestellt. Zudem ist das zweite Gebiet vom n⁺-Typ 202 in der Bauart aus 13 nicht die gesamte Oberfläche unterhalb der Elektrodeninsel, sondern liegt nur im Umfangsrandteil vor. Im Fall dieser Bauart ist, wie oben beschrieben wurde, eine b-Struktur bereitgestellt, da eine Seitenoberfläche, die der gegenüberliegenden Oberfläche OS gegenüberliegt, nicht als zweiter Stromweg I2 verwendet wird.
Auch bei dieser Bauart ist eine Breite β des Isoliergebiets 203 an der Außenseite der Widerstände R3 und R4, die zu einem ersten Gebiet vom n⁺-Typ 201 werden, von 10 μm oder mehr sichergestellt, und andere Komponenten sind angeordnet. Bei dieser Bauart ist das Ende von β ein Chipende, und der Abstand β von den Widerständen R3 und R4 zum Chipende von 10 μm oder mehr ist sichergestellt.
Kann jedoch ein Wert von β von 10 μm oder mehr nicht sichergestellt werden, so ist es zufrieden stellend, ein Erweiterungsteil 300 im ersten Gebiet vom n⁴-Typ 201 bereitzustellen und einen dritten Stromweg I3 im Isoliergebiet 203 zwischen dem Erweiterungsteil 300 und dem zweiten Gebiet vom n⁺-Typ 202 zu bilden.
Das Schutzelement 200 dieser Ausführungsform soll also zwischen zwei Anschlüssen des geschützten Elements geschaltet werden, nachdem die Breite von mindestens einem der Störstellengebiete hoher Konzentration des ersten Gebiets vom n⁺-Typ 201 und des zweiten Gebiets vom n⁺-Typ 202 mit 5 μm oder weniger gebildet wurde und eine angemessene Fläche des Isoliergebiets (β, γ) am Umfangsrand sichergestellt wurde.
Obwohl in den obigen Ausführungsformen ein aus GaAs hergestelltes Isoliergebiet 203 verwendet wird, kann das Isoliergebiet 203 auch ein Gebiet sein, das durch Fremdionenimplantation oder -diffusion in ein Substrat isolierend gemacht wurde, und ein solches Isoliergebiet kann auch dazu verwendet werden, eine Basis für die Schaltkreisherstellung bereitzustellen.

Claims

Halbleiterschaltkreis mit folgendem: – einem Substrat (51) mit einem Isoliergebiet; – einem ersten Feldeffekttransistor (FET1), einem zweiten Feldeffekttransistor (FET2), einem dritten Feldeffekttransistor (FET3) und einem vierten Feldeffekttransistor (FET4), wobei der erste, zweite, dritte und vierte Transistor jeweils eine Sourceelektrode, eine Gateelektrode und eine Drainelektrode umfassen; – einem gemeinsamen Eingangsanschluß (IN) verbunden mit den Sourceelektroden oder den Drainelektroden des ersten und zweiten Transistors (FET1, FET2); – einem ersten Ausgangsanschluß (OUT-1) verbunden mit der Sourceelektrode oder der Drainelektrode des ersten Transistors (FET1), die nicht mit dem gemeinsamen Eingangsanschluß (IN) verbunden ist, und verbunden mit der Sourceelektrode oder der Drainelektrode des dritten Transistors (FET3); – einem zweiten Ausgangsanschluß (OUT-2) verbunden mit der Sourceelektrode oder der Drainelektrode des zweiten Transistors (FET2), die nicht mit dem gemeinsamen Eingangsanschluß (IN) verbunden ist, und verbunden mit der Sourceelektrode oder der Drainelektrode des vierten Transistors (FET4); – einem ersten Steueranschluß (Ctl-1) verbunden mit den Gateelektroden des ersten und vierten Transistors (FET1, FET4); – einem zweiten Steueranschluß (Ctl-2) verbunden mit den Gateelektroden des zweiten und dritten Transistors (FET2, FET3); – einem Hochfrequenz-Erdanschluß (GND) verbunden mit den Sourceelektroden oder den Drainelektroden des dritten und vierten Transistors (FET3, FET4), die nicht mit den entsprechenden Ausgangsanschlüssen (OUT-1, OUT-2) verbunden sind; und – einem Schutzelement (200) mit einem ersten Störstellengebiet hoher Konzentration (201), einem zweiten Störstellengebiet hoher Konzentration (202) und mindestens einem Teil des Isoliergebiets (203) des Substrats (51), wobei der Teil des Isoliergebiets (203) sich zwischen dem ersten und zweiten Störstellengebiet hoher Konzentration (201, 202) befindet, wobei das Schutzelement (200) zwischen den ersten Ausgangsanschluß (OUT-1) und die Gateelektrode des dritten Transistors (FET3) oder zwischen den zweiten Ausgangsanschluß (OUT-2) und die Gateelektrode des vierten Transistors (FET4) geschaltet ist und zum mindestens teilweisen Entladen elektrostatischer Energie externen Ursprungs durch das Schutzelement (200) ausgebildet ist, so daß die elektrostatische Energie genügend verringert wird, daß sie keine elektrostatische Durchbruchspannung zwischen der Gateelektrode und der entsprechenden Source- oder Drainelektrode des Transistors (FET3, FET4) bereitstellt, der mit dem Schutzelement (200) verbunden ist.
Halbleiterschaltkreis nach Anspruch 1, wobei das Schutzelement (200) zum Erhöhen einer elektrostatischen Durchbruchspannung zwischen der Gateelektrode und der Sourceelektrode oder der Drainelektrode des Transistors (FET3, 4), der mit dem Schutzelement (200) verbunden ist, um annähernd 20 Volt von der elektrostatischen Durchbruchspannung des entsprechenden Transistors (FET3, FET4) ohne Schutzelement (200) ausgebildet ist.
Halbleiterschaltkreis nach Anspruch 1 oder 2, wobei eine elektrostatische Durchbruchspannung des Halbleiterschaltkreises 200 Volt oder höher beträgt.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 3, wobei das Schutzelement (200) entlang mindestens einer Seite einer Bondinsel (O1, O2) des entsprechenden Ausgangsanschlusses (OUT-1, OUT-2) angeordnet ist.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 4, wobei das erste Störstellengebiet hoher Konzentration (201) mit einer Bondinsel (C1, C2) des entsprechenden Steueranschlusses (Ctl-1, Ctl-2) oder mit einer mit der Bondinsel (C1, C2) verbundenen Verbindungsleitung (300) verbunden ist.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 5, wobei das erste Störstellengebiet hoher Konzentration (201) Teil eines eine Bondinsel (C1, C2) des entsprechenden Steueranschlusses (Ctl-1, Ctl-2) und die Gateelektrode des entsprechenden Transistors (FET3, FET4) verbindenden Widerstands (R3, R4) ist.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 6, wobei das zweite Störstellengebiet hoher Konzentration (202) mit einer Bondinsel (O1, O2) des entsprechenden Ausgangsanschlusses oder mit einer mit der Bondinsel verbundenen Verbindungsleitung verbunden ist.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 7, wobei das zweite Störstellengebiet hoher Konzentration (202) Teil eines dritten Störstellengebiets hoher Konzentration (100b) ist, das neben einer Bondinsel (O1, O2) des entsprechenden Ausgangsanschlusses oder einer mit der Bondinsel (O1, O2) verbundenen Verbindungsleitung angeordnet ist oder unter der Bondinsel (O1, O2) oder der Verbindungsleitung angeordnet ist.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 8, wobei das Isoliergebiet (203) ein im Substrat (51) gebildetes Fremdionenimplantationsgebiet ist.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 9, wobei das Substrat (51) ein halbisolierendes Substrat ist.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 10, wobei eine Störstellenkonzentration des Isoliergebiets (203) 1 × 10¹⁴ cm^-3 oder niedriger ist.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 11, wobei ein Abstand zwischen dem ersten und zweiten Störstellengebiet hoher Konzentration (201, 202) des Schutzelements (200) klein genug ist, so daß die entladene elektrostatische Energie durchlaufen kann.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 12, wobei Störstellenkonzentrationen des ersten und zweiten Störstellengebiets hoher Konzentration (201, 202) 1 × 10¹⁷ cm^-3 oder höher sind.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 13, wobei ein spezifischer Widerstand des Isoliergebiets (203) 1 × 10³ Ω·cm oder höher beträgt.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 14, weiterhin mit einer mit einer Bondinsel entsprechend einem der Anschlüsse oder einer mit der Bondinsel verbundenen Verbindungsleitung verbundenen Metallelektrode (204), wobei das erste Störstellengebiet biet hoher Konzentration (201) oder das zweite Störstellengebiet hoher Konzentration (202) mit der Metallelektrode (204) verbunden ist.
Halbleiterschaltkreis nach Anspruch 15, wobei die Metallelektrode (204) einen Schottky-Übergang mit dem ersten oder zweiten Störstellengebiet hoher Konzentration (201, 202) bildet, das mit der Metallelektrode (204) verbunden ist.
Halbleiterschaltkreis nach Anspruch 15, wobei die Metallelektrode (204) einen Schottky-Übergang mit einer Oberfläche des Isoliergebiets (51) bildet, an einer Position, die von einem Rand des ersten oder zweiten Störstellengebiets hoher Konzentration (201, 202), das mit der Metallelektrode verbunden ist, um bis zu 5 μm entfernt ist.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 17, wobei die Transistoren Metall-Halbleiter-Feldeffekttransistoren, Sperrschicht-Feldeffekttransistoren oder Transistoren mit hoher Ladungsträgerbeweglichkeit sind.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 18, wobei das erste und zweite Störstellengebiet hoher Konzentration (201, 202) in dem Isoliergebiet (203) des Substrats (51) eingebettet sind und eine Breite des ersten Störstellengebiets (201) geringer als eine Breite des zweiten Störstellengebiets (202) ist, so daß bei Beginn eines Entladungsvorgangs der elektrostatischen Energie durch das Schutzelement (200) ein erster Stromweg (I1) für Elektronen oder Löcher in dem Isoliergebiet zwischen entgegengesetzten Flächen des ersten und zweiten Störstellengebiets hoher Konzentration (201, 202) und zwischen Unterflächen des ersten und zweiten Störstellengebiets hoher Konzentration (201, 202) gebildet wird und daß ein zweiter Stromweg (I2) für Elektronen oder Löcher in dem Isoliergebiet zwischen der Unterfläche des zweiten Störstellengebiets hoher Konzentration (202) und einer weiteren Seitenfläche des ersten Störstellengebiets biet hoher Konzentration (201) gebildet wird, wobei der zweite Stromweg (I2) tiefer als der erste Stromweg (I1) ist.
Halbleiterschaltkreis nach Anspruch 19, wobei das erste Störstellengebiet biet hoher Konzentration (201) mit einem Erweiterungsteil (300) verbunden ist, so daß bei Beginn des Entladungsvorgangs der elektrostatischen Energie durch das Schutzelement ein dritter Stromweg (I3) für Elektronen oder Löcher in dem Isoliergebiet zwischen dem Erweiterungsteil (300) und dem zweiten Störstellengebiet hoher Konzentration (202) gebildet wird.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 18, wobei das erste und zweite Störstellengebiet hoher Konzentration (201, 202) in dem Isoliergebiet (203) des Substrats eingebettet sind und eine Breite des ersten Störstellengebiets (201) im wesentlichen gleich einer Breite des zweiten Störstellengebiets (202) ist, so daß bei Beginn des Entladungsvorgangs der elektrostatischen Energie durch das Schutzelement (200) ein erster Stromweg (I1) für Elektronen oder Löcher in dem Isoliergebiet (203) zwischen entgegengesetzten Flächen des ersten und zweiten Störstellengebiets hoher Konzentration (201, 202) und zwischen Unterflächen des ersten und zweiten Störstellengebiets hoher Konzentration (201, 202) gebildet wird und daß ein zweiter Stromweg für Elektronen oder Löcher in dem Isoliergebiet (203) zwischen der anderen Seitenfläche des zweiten Störstellengebiets hoher Konzentration (202) und einer anderen Seitenfläche des ersten Störstellengebiets biet hoher Konzentration (201) gebildet wird, wobei der zweite Stromweg (I2) tiefer als der erste Stromweg (I1) ist.
Halbleiterschaltkreis nach Anspruch 21, wobei das erste Störstellengebiet biet hoher Konzentration (201) mit einem Erweiterungsteil (300a) verbunden ist, so daß bei Beginn des Entladungsvorgangs der elektrostatischen Energie durch das Schutzelement (200) ein dritter Stromweg (I3) für Elektronen oder Löcher in dem Isoliergebiet zwischen dem Erweiterungsteil (300d) und dem zweiten Störstellengebiet hoher Konzentration (202) gebildet wird.
Halbleiterschaltkreis nach Anspruch 22, wobei das zweite Störstellengebiet hoher Konzentration (202) mit einem weiteren Erweiterungsteil (300b) verbunden ist, so daß bei Beginn des Entladungsvorgangs der elektrostatischen Energie durch das Schutzelement (200) ein vierter Stromweg für Elektronen oder Löcher in dem Isoliergebiet zwischen dem weiteren Erweiterungsteil (300b) und dem ersten Störstellengebiet biet hoher Konzentration (201) gebildet wird.
Halbleiterschaltkreis nach Anspruch 19 oder 21, wobei die Breite des ersten Störstellengebiets biet hoher Konzentration (201) 5 μm oder geringer ist.
Halbleiterschaltkreis nach Anspruch 19 oder 21, wobei ein Leitfähigkeitsmodulationswirkungsgrad des zweiten Stromweges (I2) mindestens 5 mal höher als ein Leitfähigkeitsmodulationswirkungsgrad des ersten Stromweges (I1) ist.
Halbleiterschaltkreis nach Anspruch 19 oder 21, wobei eine den zweiten Stromweg (I2) durchlaufende Strommenge größer gleich einer den ersten Stromweg (I1) durchlaufenden Strommenge ist.
Halbleiterschaltkreis nach Anspruch 19 oder 21, wobei der zweite Stromweg (I2) so gebildet wird, daß er sich von einem Rand des ersten Störstellengebiets (201) um mindestens 10 μm erstreckt.
Halbleiterschaltkreis nach Anspruch 19 oder 21, wobei der zweite Stromweg (I2) um mindestens 20 μm von den Unterflächen des ersten und zweiten Störstellengebiets hoher Konzentration (201, 202) entfernt gebildet wird.
Halbleiterschaltkreis nach Anspruch 19 oder 21, wobei der zweite Stromweg (I2) so ausgebildet ist, daß er sich als Antwort auf einen Anstieg der entladenen elektrostatischen Energie erweitert, um einen Leitfähigkeitsmodulationswirkungsgrad des zweiten Stromweges (I2) zu steigern.
Halbleiterschaltkreis nach Anspruch 19 oder 21, wobei das erste und zweite Störstellengebiet (201, 202) so verbunden sind, daß sie eine elektrostatische Durchbruchspannung des entsprechenden Transistors um das Zehnfache oder mehr von der elektrostatischen Durchbruchspannung des entsprechenden Transistors ohne die Verbindung erhöhen, wobei eine parasitäre Kapazität zwischen dem ersten und zweiten Störstellengebiet 40fF oder weniger beträgt.
Halbleiterschaltkreis nach Anspruch 20, 22 oder 23, wobei ein Leitfähigkeitsmodulationswirkungsgrad des dritten Stromweges (I3) mindestens 5 mal höher als ein Leitfähigkeitsmodulationswirkungsgrad des ersten Stromweges (I1) ist.
Halbleiterschaltkreis nach Anspruch 20, 22 oder 23, wobei der dritte Stromweg (I3) so gebildet ist, daß er sich um mindestens 10 μm vom Erweiterungsteil erstreckt.
Halbleiterschaltkreis nach Anspruch 20, 22 oder 23, wobei der dritte Stromweg (I3) so ausgebildet ist, daß er sich als Antwort auf eine Erhöhung der entladenen elektrostatischen Energie erweitert, um einen Leitfähigkeitsmodulationswirkungsgrad des dritten Stromweges (I3) erhöhen.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 33, wobei das erste und zweite Störstellengebiet hoher Konzentration (201, 202) in dem Isoliergebiet (203) des Substrats eingebettet sind und eine Breite des Isoliergebiets neben einer hinteren Seitenfläche eines des ersten und zweiten Störstellengebiets hoher Konzentration (201, 202) 10 μm oder mehr beträgt, wobei die hintere Seitenfläche einer vorderen Seitenfläche des einen des ersten und zweiten Störstellengebiets (201, 202) entgegengesetzt ist, das dem zwischen dem ersten und zweiten Störstellengebiet hoher Konzentration (201, 202) angeordneten Teil des Isoliergebiets (203) gegenüberliegt.
Halbleiterschaltkreis nach einem der Ansprüche 1 bis 33, wobei das erste und zweite Störstellengebiet hoher Konzentration (201, 202) in dem Isoliergebiet des Substrats eingebettet sind und das Isoliergebiet (203) sich um mindestens 10 μm von einer Seite des ersten oder zweiten Störstellengebiets hoher Konzentration (201, 202) erstreckt, wobei die Seite im wesentlichen senkrecht zu Seiten des ersten und zweiten Störstellengebiets hoher Konzentration (201, 202) ist, die einander durch den Teil des Isoliergebiets (203) gegenüberliegen.