DE60300141T2

DE60300141T2 - Aufspüren eines Signalübergangs

Info

Publication number: DE60300141T2
Application number: DE60300141T
Authority: DE
Inventors: Jochen Rivoir
Original assignee: Agilent Technologies Inc
Current assignee: Verigy Singapore Pte Ltd
Priority date: 2003-02-25
Filing date: 2003-02-25
Publication date: 2005-11-03
Anticipated expiration: 2023-02-26
Also published as: US7248660B2; EP1351067A1; EP1351067B1; JP2004340925A; DE60300141D1; JP4493363B2; US20050025274A1

Description

HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung betrifft das Verfolgen von Übergängen in einem Bitstrom und insbesondere das Verfolgen von Übergängen in einem Bitstrom eines Ausgangssignals einer elektronischen Einheit, die geprüft werden soll.
Integrierte Schaltungen (IC) müssen im Allgemeinen geprüft werden, um ihre korrekte Funktion sicherzustellen. Das ist insbesondere bei der Entwicklung und Herstellung von ICs erforderlich. Im letzteren Fall werden die ICs gewöhnlich vor der endgültigen Anwendung geprüft. Während der Prüfung wird die IC als zu prüfende Einheit (DUT, device unter test) verschiedenen Typen von Anregungssignalen ausgesetzt, und ihre Antworten werden gemessen, verarbeitet und gewöhnlich mit einer erwarteten Antwort einer fehlerfreien Einheit verglichen. Automatisierte Prüfeinheiten (ATE) führen diese Aufgaben gewöhnlich gemäß einem Einheitsspezifischen Prüfprogramm aus. Beispiele von ATEs sind die Agilent-Familien 83000 und 93000 von Halbleiter-Prüfsystemen von Agilent Technologies, die z. B. unter der folgenden Internet-Adresse offenbart sind: http://www.ate.agilent.com/ste/products/intelligent test/SOC test/SOC Tech Ovi ew.shtml. Einzelheiten dieser Familien sind außerdem z. B. in den folgenden Dokumenten offenbart: EP-A-859 318, EP-A-846 977, EP-A-886 214, EP-A-882 991, EP-A-1 092 983, US-A-5 499 248, US-A-5 453 995.
Die Ausgangssignale moderner integrierter Elektronikschaltungen weisen häufig nichtdeterministische Taktverzögerungen zwischen Aktivitäten auf, selbst wenn sie mit der gleichen Anregung stimuliert werden. Während der Herstellung dieser Einheiten führt die Prüfeinrichtung des Standes der Technik eine Prüfung des Zeitablaufs aus, indem der Bitstrom mit einer feststehenden Taktung abgetastet wird. Beim Vorliegen einer Taktverschiebung geht die Prüfung negativ aus, obwohl die DUT korrekt arbeitet.
Die Gründe für eine nichtdeterministische Ausgangstaktung liegen u. a. in Prozessschwankungen, die unbekannte, aber statische zeitliche Veränderungen, Temperaturänderungen der Takteinführungsverzögerungen bewirken, was eine unbekannte und zeitlich veränderliche Taktverschiebung bewirkt.
Die US-Patentschrift 5 400 370 offenbart ein Verfahren zum Wiederherstellen digitaler Daten unter Verwendung selbstkalibrierender Verzögerungselemente, um eine Phasenausrichtung einer lokal erzeugten Zeitmaßreferenz auf mittlere Übergangsposition von Daten zu bewirken, um den Abtastzeitpunkt zuverlässig festzulegen.
Die US-Patentschrift 5 295 155 offenbart ein System zur adaptiven Regeneration, das in einem empfangenen digitalen Signal die ursprünglichen Bit-Informationen wiederherstellt. Die Erkenntnisse aus diesem Dokument bilden den Oberbegriff von Anspruch 1.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist eine Aufgabe der Erfindung, vorhandene Verfahren und Einheiten zum Verfolgen von Übergängen zu verbessern. Diese Aufgabe wird gelöst, wie durch die unabhängigen Ansprüche definiert ist. Bevorzugte Ausführungsformen sind durch die abhängigen Ansprüche definiert.
Das Auftreten von Übergängen wird durch den Vergleich der Bitwerte an einem ersten, einem zweiten und einem dritten Probenpunkt erfasst, und zwar an der ersten, der zweiten und der dritten Probe, die aus dem Bitstrom während der Proben-Periode gewonnen werden, die gewöhnlich einem Takt des Bitstroms entspricht.
Der zweite Probenpunkt wird gemeinsam mit dem ersten Probenpunkt angepasst und der dritte Probenpunkt durch den gleichen Wert angepasst und dort, wo er verwendet werden kann, außerdem gemeinsam mit dem vierten Probenpunkt angepasst, an denen jeweils ein Bitwert entnommen werden kann. Eine erste und eine zweite Zeitperiode können gemäß der Spezifikation des Bitstroms ausgewählt werden, z. B. gemäß der zu prüfenden elektronischen Einheit, die den Bitstrom erzeugt. In vielen Fällen sind die erste und die zweite Zeitperiode gleich und/oder feststehend. Gemäß der Spezifikation des Bitstroms darf zwischen dem dritten Probenpunkt einer vorgegebenen Proben-Sequenz und dem ersten Probenpunkt einer folgenden Probensequenz kein Übergang vorhanden sein.
Gemäß der vorliegenden Erfindung wird der zweite Probenpunkt so angepasst, dass er möglichst nahe an dem Zeitpunkt liegt, in dem vorher Übergänge erfolgten, und somit möglichst nahe an dem Zeitpunkt liegt, in dem der nächste Übergang erwartet werden muss. Dadurch können Probenpunkte angepasst werden, um eine vollständige Prüfung des Zeitablaufs an allen Flanken bei programmierbaren Zeiten zu ermöglichen, ohne dass der erwartete Bitstrom bekannt sein muss. Alle Probenpunkte werden vorzugsweise aus einem Haupttaktsignal abgeleitet, das vorzugsweise die gleiche Frequenz wie der Bitstrom hat.
Der zweite Probenpunkt kann zu einer beliebigen Zeit nach einer vorgegebenen Anzahl von Takten oder Übergängen des Bitstroms eingestellt sein. Die Übergänge in der ersten und der zweiten Zeitperiode können jeweils gezählt werden und der zweite Probenpunkt wird so angepasst, dass die Zählwerte gleich oder nahezu gleich sind. Wenn die ermittelten Zählwerte bereits gleich oder kleiner als ein vorgegebener Grenzwert sind, ist keine Anpassung erforderlich.
Die vorgegebene Anzahl von Takten, die vor der Anpassung des zweiten Probenpunkts zu beobachten sind, können groß sein, z. B. zwischen 10 und 1000 liegen, oder mit einem Wert bis zu 1 klein sein; wobei im letzteren Fall jeder auftretende Übergang eine Anpassung des zweiten Probenpunkts zur Folge hätte.
In vielen Fällen kann es vorteilhaft sein, die auftretenden Übergänge kontinuierlich zu bewerten. In anderen Fällen kann es vorteilhaft sein, Übergänge lediglich in regelmäßigen oder willkürlichen Intervallen zu bewerten. Wenn Übergänge in Intervallen bewertet werden, kann der zweite Probenpunkt bei jedem aufgetretenen Übergang oder lediglich nach einer vorgegebenen Anzahl von Takten oder Übergängen angepasst werden, wie oben beschrieben wurde.
Eine Probensequenz umfasst wenigstens drei Probenpunkte, um einen Zeittest oder dann eine Bit-Entnahme zu ermöglichen, wenn eine Zeitdrift toleriert wird, aber kein Zeitfehler angenommen wird. Eine Probensequenz hat vorzugsweise die Dauer einer Bitlänge des Bitstroms.
Durch die Festlegung der Anzahl von Übergängen zwischen einem Probenpunkt einer gegebenen Probensequenz und einem Probenpunkt einer Probensequenz, die der gegebenen Probensequenz folgt, können Zeitfehler erfasst werden, wobei im Einzelnen ein Zeitfehler vorhanden ist, wenn die Anzahl von Übergängen zwischen den Probenpunkten von null verschieden ist. Im Einzelnen sollte zwischen dem dritten Probenpunkt einer gegebenen Proben-Sequenz und dem ersten Probenpunkt einer folgenden Proben-Sequenz kein Übergang vorhanden sein.
Die Bitentnahme kann den ersten oder den dritten Probenpunkt verwenden, die nahe der Grenze des Zeitbereichs innerhalb einer Probensequenz oder an dieser Grenze liegen, wo gemäß der Spezifikation des Bitstroms, d. h. gemäß dem festgelegten Jitter Übergänge erwartet werden. Die entnommenen Bits werden in einem Strom entnommener Bits angeordnet, der gespeichert werden kann und/oder mit einem erwarteten Bitstrom für Testzwecke einer zu testenden elektronischen Einheit (DUT) verglichen werden kann, vorausgesetzt der Bitstrom ist eine Antwort auf ein vorgegebenes Eingabesignal, das an die elektronische Einheit gesendet wird.
Ein vierter Probenpunkt kann verwendet werden, um eine Erfassung des Zeitfehlers sowie eine robuste Bit-Entnahme selbst bei einer tolerierten Zeitdrift zu gewährleisten. Im letzteren Fall kann ein Bitfehler von einem Zeitfehler unterschieden werden. Der vierte Zeitpunkt folgt vorzugsweise dem zweiten Zeitpunkt in etwa der Hälfte einer Bitlänge des Bitstroms.
Wenn die Verfolgung von Übergängen aufgezeichnet wird, indem z. B. die Übergänge zwischen dem ersten, zweiten und dritten Probenpunkt gezählt werden und die Anpassung der Verzögerung aufgezeichnet wird, können Informationen über das Driftspektrum abgeleitet werden.
Die vorliegende Erfindung ermöglicht eine robuste Bitpegelprüfung selbst beim Vorhandensein von Drift, Jitter und/oder nichtdeterministischer Startverzögerung sowie bei Leerpaket-Unterdrückung und/oder willkürlicher Startup-Unterdrückung, wenn eine Übergangsanpassung bereitgestellt wird.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Weitere Aufgaben und viele der vorhandenen Vorteile der vorliegenden Erfindung werden leicht erkannt und sind besser verständlich durch die Bezugnahme auf die folgende genaue Beschreibung, wenn diese in Verbindung mit den beigefügten Zeichnungen betrachtet wird. Merkmale, die im Wesentlichen oder funktionell gleich oder ähnlich sind, werden durch gleiche Bezugszeichen angegeben.
1 zeigt eine schematische Ansicht des Konzepts der vorliegenden Erfindung;
2 zeigt eine grafische Darstellung des Bitstroms als eine Funktion der Zeit; und
3 zeigt einen Blockschaltplan eines Systems zum Verfolgen von Übergängen gemäß der vorliegenden Erfindung.
GENAUERE BESCHREIBUNG VON BEVORZUGTEN
AUSFÜHRUNGSFORMEN GEMÄSS DER VORLIEGENDEN ERFINDUNG
2 zeigt eine schematische Ansicht des Konzepts der vorliegenden Erfindung. Die Darstellung 11 stellt die Übergangshäufigkeit des Bitstroms 10 des Ausgabesignals einer zu testenden elektronischen Einheit (DUT) dar. Unter der Darstellung 11 sind Bereiche 12 durch Kreuzschraffur markiert, in denen Übergänge in dem Bitstrom 10 erwartet werden sollten. Das automatische Testgerät (ATE) entnimmt eine erste Probe An, eine zweite Probe Bn, eine dritte Probe Cn und eine vierte Probe Dn an einem ersten Probenpunkt tAn, zweiten Probenpunkt tBn, dritten Probenpunkt tCn bzw. vierten Probenpunkt tDn einer erste Proben-Sequenz Sn.
Die Verzögerungszeit TAB zwischen dem ersten Probenpunkt An und dem zweiten Probenpunkt Bn wird durch eine erste Verzögerungseinheit 13 bereitgestellt. Dementsprechend werden die Verzögerungszeit TBC zwischen dem zweiten Probenpunkt Bn und dem dritten Probenpunkt Cn durch eine zweite Verzögerungseinheit 14 und die Verzögerungszeit TBD zwischen dem zweiten Probenpunkt Bn und dem vierten Probenpunkt Dn durch eine dritte Verzögerungseinheit 15 bereitgestellt.
Übergänge zwischen dem ersten Probenpunkt An und dem zweiten Probenpunkt Bn werden als eine Anzahl NAB von Übergängen gezählt. Dementsprechend werden Übergänge zwischen dem zweiten Probenpunkt Bn und dem dritten Probenpunkt Cn als eine Anzahl NBC von Übergängen gezählt.
Eine vierte Verzögerungseinheit 16 erzeugt eine einstellbare Verzögerungszeit τ für den ersten Probenpunkt An. Im Hinblick auf die vorzugsweise feststehende Verzögerungszeit TAB zwischen dem ersten Probenpunkt An und der zweiten Probe Bn passt die vierte Verzögerungseinheit 16 außerdem den zweiten Probenpunkt Bn an. Alle Probenpunkte An, Bn, Cn und Dn der ersten Proben-Sequenz Sn werden somit aus dem Haupttaktsignal MCKL abgeleitet, das die gleiche Frequenz hat wie der Bitstrom 10, der von der elektronischen Einheit DUT gesendet wird.
Gemäß der vorliegenden Erfindung wird die Verzögerungszeit τ so eingestellt, dass die Anzahl der Übergänge NAB zwischen dem ersten Probenpunkt An und dem zweiten Probenpunkt Bn gleich der Anzahl von Übergängen NBC zwischen dem zweiten Probenpunkt Bn und dem dritten Probenpunkt Cn ist. Eine derartige Einstellung erfolgt automatisch und ist in 1 durch den Pfeil 17 dargestellt. Die variable Verzögerungszeit τ kann außerdem eingefroren sein. Eine Driftverfolgung ist z. B. bis zu einer Drift von 10 ps/100 Bits möglich.
Für Zeittests muss überprüft werden, dass der Bitwert an dem dritten Probenpunkt Cn einer ersten Probensequenz gleich dem Bitwert an dem ersten Probenpunkt An + 1 einer Probensequenz Sn + 1 ist, die der ersten Probensequenz Sn folgt. Wenn Cn nicht gleich An + 1 ist, ist ein Zeitfehler vorhanden.
Mit anderen Worten, die Anzahl von Übergängen zwischen dem dritten Probenpunkt Cn einer ersten Probensequenz Sn und dem ersten Probenpunkt An + 1 einer folgenden Probensequenz Sn + 1 sollte null sein.
Wenn eine Zeitdrift toleriert wird, aber kein Zeitfehler angenommen wird, können Bits des Bitstroms 10 einheitlich als erste Proben An, An + 1, ... der aufeinander folgenden Probensequenzen Sn, Sn + 1, ... oder einheitlich als dritte Proben Cn, Cn + 1, ... der aufeinander folgenden Probensequenzen Sn, Sn + 1, ... entnommen werden.
Wenn eine Zeitdrift toleriert wird, aber Zeitfehler erfasst werden müssen, werden Bits einheitlich als vierte Proben Dn, Dn + 1, ... der aufeinander folgenden Proben-Sequenzen Sn, Sn + 1, ... entnommen. Der vierte Probenpunkt Dn befindet sich jeweils zwischen der dritten Probe Cn einer ersten Probensequenz Sn und der ersten Probe An + 1 einer Proben-Sequenz Sn + 1 die der ersten Proben-Sequenz Sn folgt. Im Einzelnen ist die Verzögerungszeit TBD, die von der dritten Verzögerungseinheit 15 bereitgestellt wird, etwa die Hälfte der Bitlänge des Bitstroms 10.
2 zeigt eine Darstellung des Bitstroms 10 als eine Funktion der Zeit t. Der Bitstrom 10 stellt eine Bitsequenz 1-0-1 dar und besitzt einen ersten Probenpunkt tAn, einen zweiten Probenpunkt tBn und einen dritten Probenpunkt tCn. Die Bit-Werte werden an vier Probenpunkten tDn, tDn + 1 usw. entnommen. Wird eine Übergangsdrift angenommen, die durch die unterbrochene Linie 10' dargestellt wird, ist eine Verschiebung des zweiten Probenpunkts tBn + 1 die Folge, wie durch den Pfeil 18 angegeben ist. Die Zeit zwischen dem ersten Probenpunkt tAn und dem dritten Probenpunkt tCn ist durch den festgelegten Jitter des Bitstroms 10 gemäß der Spezifikation der zu testenden elektronischen Einheit (DUT) definiert.
3 zeigt einen Blockschaltplan eines Systems zum Verfolgen von Übergängen gemäß der vorliegenden Erfindung. Der Bitstrom 10 der zu testenden elektronischen Einheit DUT wird in vier Flip-Flops 21, 22, 23, 24 eingegeben, die Teil einer Abtasteinheit 20 sind. Die Flip-Flops 21, 22, 23, 24 empfangen als ein weiteres Eingabesignal entsprechende Takte CA, CB, CC und CD, die von dem Haupttaktsignal MCLK abgeleitet sind, wie später beschrieben wird. Die vier Flip-Flops 21, 22, 23, 24 sind vorgesehen, um Proben aus dem Bitstrom 10 an unterschiedlichen Probenpunkten tA, tB, tC, tD zu entnehmen.
Der Ausgang D des ersten Flip-Flops 21 wird in einen FIFO-Speicher 25 (Speicher nach dem Siloprinzip) eingegeben. Auf einem zweiten Eingabekanal empfängt der FIFO-Speicher 25 Informationen über den zeitlichen Verlauf des Bitstroms 10, d. h. das Ergebnis eines Tests, ob der Bitwert der dritten Probe Cn einer gegebenen Proben-Sequenz gleich dem Bitwert der ersten Probe An + 1 einer folgenden Proben-Sequenz Sn + 1 ist und ob der Bit-Wert der ersten Probe An + 1 einer folgenden Proben-Sequenz Sn + 1 gleich dem Bit-Wert der vierten Probe Dn der gegebenen Proben-Sequenz ist. Beide Eingabesignale an den FIFO-Speicher 25 werden mit dem Takt CD bereitgestellt, der von dem Haupttaktsignal MCLK abgeleitet ist, wie später beschrieben wird. Die Ausgabe des FIFO-Speichers 25 wird synchron mit dem Haupttaktsignal MCLK bereitgestellt. Die Ausgabe ist der entnommene Bitstrom 26 und ein Signal 27, das die Informationen enthält, ob ein Zeitfehler erfasst wurde oder nicht.
Das Haupttaktsignal MCLK wird durch die variable und einstellbare vierte Verzögerungseinheit 16 um eine Verzögerungszeit τ verzögert, wodurch sich ein Taktsignal CA für das vierte Flip-Flop 24 ergibt. Das Taktsignal CA wird durch die erste Verzögerungseinheit 13 um einen Wert TAB weiter verzögert, wodurch sich ein Taktsignal CB für das dritte Flip-Flop 23 ergibt. Das Taktsignal CB wird durch die zweite Verzögerungseinheit 14 um einen Wert TBC weiter verzögert, wodurch sich ein Taktsignal CC für das zweite Flip-Flop 22 ergibt. Das Taktsignal CB wird ferner durch die dritte Verzögerungseinheit 15 um einen Wert TBD verzögert, wodurch sich ein Taktsignal CD für das erste Flip-Flop 21 ergibt.
Die Ausgaben C, B des zweiten und des dritten Flip-Flops 22, 23 werden in ein erstes EXOR-Element 28 eingegeben. Die Ausgabe des ersten EXOR-Elements 28 signalisiert einen Übergang zwischen dem zweiten und dem dritten Probenpunkt tB, tC. Die Ausgaben B, A des dritten und des vierten Flip-Flops 23, 24 werden in ein zweites EXOR-Element 29 eingegeben. Die Ausgabe des zweiten EXOR-Elements 29 signalisiert einen Übergang zwischen dem ersten und dem zweiten Probenpunkt tA, tB.
Die Proben-Einheit 20 ist in einem Taktbereich angeordnet, der bei der Bitrate läuft. Die ersten bis vierten Verzögerungseinheiten 13, 14, 15, 16 sind in einem Taktbereich angeordnet, der Takte des automatischen Testgeräts ATE bei der Bitrate verfolgt.
Es ist möglich, den Ausgang von ersten und zweiten EXOR-Elementen 28, 29 mit dem Inkrementierungs- bzw. Dekrementierungseingang eines Verfolgungszählers 31 direkt zu verbinden. Der Verfolgungszähler 31 ist in einer Anpassungseinheit 30 angeordnet, und die Ausgabe des Verfolgungszählers 31 steuert die vierte Verzögerungseinheit 30 und stellt diese ein und verändert insbesondere die Verzögerungszeit τ, um die Probenpunkte tA, tB, tC, tD anzupassen. Die Ausgabe 32 des Verfolgungszählers 31 kann verwendet werden, um Informationen über das Driftspektrum zu entnehmen. Ferner kann die Eingabe-Inkrementierung/Dekrementierung des Verfolgungszählers 31 durch ein entsprechendes Eingabesignal 33 freigegeben bzw. gesperrt werden, um z. B. den Verfolgungszähler 31 zu verriegeln und die Verzögerungszeit τ einzufrieren. Wenn die Verzögerungszeit τ eingefroren ist, kann der Bitstrom 10 evaluiert werden, ob er eine Übergangsdrift enthält, indem ein Zeitfehler erfasst wird.
Wie in der Ausführungsform von 3 gezeigt ist, kann die Anpassungseinheit 30 eine Art der Tiefpassfilter-Charakteristik bereitstellen. Wenn, wie oben beschrieben wurde, die Ausgänge des ersten und des zweiten EXOR-Elements 28, 29 mit dem Inkrementierungs-/Dekrementierungseingang des Verfolgungszählers 31 direkt verbunden sind, ändert sich der Verfolgungszähler 31 bei jedem Übergang des Bitstroms 10 die Verzögerungszeit τ infolge eines entsprechenden Inkrementierungs- oder Dekrementierungssignals. Obwohl das nicht unbedingt ein Problem darstellt, ist es in einigen Anwendungen bevorzugt, einen ersten und einen zweiten Zähler 34, 35 vorzusehen, um eine im Voraus definierte Anzahl von Bits, die z. B. zwischen 10 und 1000 liegt, zu beobachten, bevor die Verzögerungszeit τ neu eingestellt wird. Zu diesem Zweck vergleicht ein Komparator 36 die Anzahl von Übergängen NAB zwischen dem ersten Probenpunkt tA und dem zweiten Probenpunkt tB mit der Anzahl von Übergängen NBC zwischen dem zweiten Probenpunkt tB und dem dritten Probenpunkt tC. Wenn NAB größer ist als NBC, gibt der Komparator 36 ein Signal zum Verringern der Verzögerungszeit τ aus. Wenn dagegen NBC größer ist als NAB, gibt der Komparator 36 ein Signal zum Vergrößern der Verzögerungszeit τ aus. Das Vorsehen einer derartigen Tiefpassfilter-Charakteristik bei der Anpassungseinheit 30 hat den Vorteil, dass die Entscheidung zum Vergrößern oder Verringern der Verzögerungszeit τ bei einer geringeren Taktgeschwindigkeit, z. B. bei einem 500-MHz-Takt, getroffen werden kann.

Claims

Verfahren zum Verfolgen von Übergängen in einem Bit-Strom (10) eines Signals, wobei das Verfahren folgende Schritte aufweist: – Entnehmen einer ersten Probe (An) des Bit-Stroms (10) an einem ersten Proben-Punkt (tAn) einer ersten Proben-Sequenz (Sn), – Entnehmen einer zweiten Probe (Bn) des Bit-Stroms (10) an einem zweiten Proben-Punkt (tBn) dieser ersten Proben-Sequenz (Sn), und – Entnehmen einer dritten Probe (Cn) des Bitstroms (10) an einem dritten Proben-Punkt (tCn) dieser ersten Proben-Sequenz (Sn), – Evaluieren des Vorkommens von mindestens einem Übergang innerhalb einer ersten Zeitperiode (TAB), welche definiert wird durch den ersten und zweiten Proben-Punkt (TAB = tBn – tAn), und/oder innerhalb einer zweiten Zeitperiode (TBC), welche durch den zweiten und dritten Proben-Punkt (TBC = tCn – tBn) definiert wird, gekennzeichnet durch – Anpassen des ersten bis dritten Probenpunkts (tAn, tBn, tCn) durch eine variable Verzögerungszeit (τ), abhängig von dem Evaluierungsergebnis (32), so dass der zweite Proben-Punkt (tBn) nahe dem Zeitpunkt ist, in dem der Übergang stattfindet.
Das Verfahren nach Anspruch 1, gekennzeichnet dadurch, dass – eine vierte Probe (Dn) des Bit-Stroms (10) an einem vierten Proben-Punkt (tDn) der ersten Probensequenz (Sn) entnommen wird, wobei der vierte Probenpunkt zwischen dem dritten Proben-Punkt (tCn) und dem ersten Proben-Punkt (tAn + 1) der folgenden Bit-Periode der ersten Proben-Sequenz (Sn) liegt, – der vierte Proben-Punkt (tDn) zusätzlich gemeinsam angepasst wird an den ersten, zweiten und dritten Proben-Punkt (tAn, tBn, tCn) durch Variieren der Verzögerungszeit (τ) und – dass ein Verifizieren ausgeführt wird, ob der Bit-Wert an dem dritten Proben-Punkt (tCn) identisch ist dem Bit-Wert an dem vierten Proben-Punkt (tDn).
Das Verfahren nach Anspruch 1, gekennzeichnet dadurch, dass der zweite Probenpunkt (tBn) angepasst wird an einen früheren Zeitpunkt, wenn ein Übergang oder eine Mehrheit von Übergängen in der ersten Zeitperiode (TAB) stattfindet.
Das Verfahren nach Anspruch 1 oder einem der oben genannten Ansprüche, gekennzeichnet dadurch, dass der zweite Probenpunkt angepasst wird an einen späteren Zeitpunkt, wenn ein Übergang oder eine Mehrheit von Übergängen in der zweiten Zeitperiode (TBC) stattfindet.
Das Verfahren nach Anspruch 1 oder einem der oben genannten Ansprüche, gekennzeichnet dadurch, dass der zweite Proben-Punkt (tBn) regelmäßig angepasst wird nach einer vorgegebenen Anzahl von Takten oder Übergängen in dem Bit-Strom (10).
Das Verfahren nach Anspruch 1 oder einem der oben genannten Ansprüche, gekennzeichnet dadurch, dass die Übergänge, die stattgefunden haben, kontinuierlich evaluiert werden.
Das Verfahren nach Anspruch 1 oder einem der oben genannten Ansprüche, gekennzeichnet dadurch, dass die Übergänge, die stattgefunden haben, durch mindestens einen Zähler (34, 35) gezählt werden, welcher eine Zähltiefe von mindestens eins hat, insbesondere eine Zähltiefe von mehr als 5, vorzugsweise zwischen 10 und 100.
Das Verfahren nach Anspruch 1 oder einem der oben genannten Ansprüche, gekennzeichnet dadurch, dass der zweite Proben-Punkt (tBn) angepasst ist, so dass innerhalb der ersten Zeitperiode (TAB) eine gezählte Anzahl (NAB) von Übergängen in dem Bit-Strom (10) gleich einer gezählten Anzahl (NBC) von Übergängen innerhalb der zweiten Zeitperiode (TBC) ist.
Das Verfahren nach Anspruch 1, gekennzeichnet dadurch, dass die variable Verzögerungszeit (τ) mit einem Haupttaktsignal (master clock signal – MCLK) synchronisiert wird, und das Haupttaktsignal (MCLK) vorzugsweise diesselbe Frequenz hat wie der Bit-Strom (10).
Das Verfahren nach Anspruch 1 oder einem der oben genannten Ansprüche, gekennzeichnet dadurch, dass der erste Proben-Punkt (tAn) an oder nahe einem frühesten Punkt ist, und der dritten Proben-Punkt (tCn) an oder nahe einem spätesten Punkt ist, an denen Übergänge des Bit-Stroms (10) innerhalb der ersten Proben-Sequenz (Sn) gemäß einer Spezifikation erwartet werden.
Das Verfahren nach Anspruch 1 oder einem der oben genannten Ansprüche, gekennzeichnet dadurch, dass die Anzahl von Übergängen zwischen dem dritten Proben-Punkt (tCn) der ersten Proben-Sequenz (Sn) und einem ersten Proben-Punkt (tAn + 1) der zweiten Proben-Sequenz, welche auf die erste Proben-Sequenz (Sn) folgt, bestimmt ist.
Das Verfahren nach Anspruch 1 oder einem der oben genannten Ansprüche, gekennzeichnet dadurch, dass Bits des Bit-Stroms (10) einheitlich an den ersten Proben-Punkten (tAn, tAn + 1, ...) von folgenden Proben-Sequenzen (Sn, Sn + 1, ...) entnommen werden oder einheitlich an den dritten Proben-Punkten (tCn, tCn + 1, ...) von folgenden Proben-Sequenzen (Sn, Sn + 1, ...).
Verfahren nach Anspruch 1 oder einem der oben genannten Ansprüche, gekennzeichnet dadurch, dass Bits des Bit-Stroms (10) einheitlich an den vierten Probenpunkten (tDn, tDn + 1, ...) von folgenden Proben-Sequenzen (Sn, Sn + 1, ...) entnommen werden, wobei der vierte Proben-Punkt (tDn) entsprechend zwischen dem dritten Probenpunkt (tCn) der ersten Proben-Sequenz (Sn) und dem ersten Probenpunkt (tAn + 1) der auf die erste Probensequenz (Sn) folgenden Probensequenz (Sn +1) liegt.
Das Verfahren nach Anspruch 1 oder einem der oben genannten Ansprüche, gekennzeichnet dadurch, dass Information über ein Driftspektrum aus der Aufzeichnung der Verfolgung von Übergängen entnommen wird.
Das Verfahren nach Anspruch 1 oder einem der oben genannten Ansprüche, gekennzeichnet dadurch, dass das Signal zu evaluieren ist durch Vergleich von Bits, welche dem Bit-Strom (10) entnommen sind, mit einem vorgegebenen erwarteten Bit-Strom.
Ein Verfahren zum Testen einer elektronischen Vorrichtung (DUT), wobei das Verfahren zum Testen das Verfahren zum Verfolgen von Übergängen nach Anspruch 1 oder einem der oben genannten Ansprüche aufweist, gekennzeichnet dadurch, dass der Bit-Strom (10) des Signals ein Ausgabesignal der elektronischen Vorrichtung (DUT) ist, wobei das Ausgabesignal eine Antwort ist auf ein vorgegebenes Eingabesignal, welches an die elektronische Vorrichtung (DUT) gesendet wird.
Ein Softwareprogramm oder -produkt, vorzugsweise gespeichert auf einem Datenträger zum Durchführen aller Schritte des Verfahrens nach Anspruch 1 oder einem der oben genannten Ansprüche, wenn es auf einem Datenverarbeitungssystem wie einem Computer ausgeführt wird.
Ein System zum Verfolgen von Übergängen in einem Bit-Strom (10) eines Signals, wobei das System eine Proben-Einheit (20) aufweist, mit – einer ersten Eingabe (21), die angepasst ist zum Entnehmen einer ersten Probe (An) des Bit-Stroms (10) an einem ersten Proben-Punkt (tAn) einer ersten Proben-Sequenz (Sn), – einer zweiten Eingabe (22), die angepasst ist zum Entnehmen einer zweiten Probe (Bn) des Bit-Stroms (10) an einem zweiten Proben-Punkt (tBn) der ersten Proben-Sequenz (Sn), und – einer dritten Eingabe (23), die angepasst ist zum Entnehmen einer dritten Probe (Cn) des Bit-Stroms (10) an einem dritten Proben-Punkt (tCn) der ersten Proben-Sequenz (Sn), gekennzeichnet dadurch dass – eine Anpassungseinheit (30) vorhanden ist, welche angepasst ist zum Generieren einer Ausgabe (32) basierend auf einer Evaluierung des Vorkommens von mindestens einem Übergang innerhalb einer ersten Zeitperiode (TAB), welche definiert wird durch den ersten und zweiten Proben-Punkt (TAB = tBn – tAn), und/oder innerhalb einer zweiten Zeitperiode (TBC), welche definiert wird durch den zweiten und dritten Proben-Punkt (TBC = tCn – tBn), und – ein verstellbares Verzögerungselement (16) vorhanden ist, welches angepasst ist zum Empfangen der Ausgabe (32) und Anpassen der Proben-Punkte eins bis drei (tAn, tBn, tCn) durch variable Zeitverzögerung (τ) gemäß der Ausgabe (32), so dass der zweite Proben-Punkt (tBn) nahe dem Zeitpunkt ist, an dem Übergänge stattfinden.
Ein System nach Anspruch 18, mit zusätzlich: – einer vierten Eingabe (21), welche angepasst ist zum Entnehmen einer vierten Probe (Dn) des Bit-Stroms (10) an einem vierten Proben-Punkt (tDn) der ersten Proben-Sequenz (Sn), und – einem Test-Schaltkreis (25), der angepasst ist zum Verifizieren, dass der Bit-Wert an dem dritten Proben-Punkt (tCn) gleich ist dem Bit-Wert an dem vierten Proben-Punkt (tDn), wobei – das verstellbare Verzögerungselement (16) angepasst ist, zusätzlich den vierten Proben-Punkt (tDn) anzupassen, zusammen mit dem ersten, zweiten und dritten Probenpunkt (tAn, tBn, tCn).