DE602005002667T2

DE602005002667T2 - Verfahren und Anordnung zur Bestimmung eines Kalibrations-Faktors für einen langsamen Takt

Info

Publication number: DE602005002667T2
Application number: DE602005002667T
Authority: DE
Inventors: Jànos 2120 Erdelyi; Peter 11 Onody
Original assignee: Integration Associates Inc
Current assignee: Silicon Laboratories Inc
Priority date: 2004-04-06
Filing date: 2005-04-01
Publication date: 2008-07-17
Anticipated expiration: 2025-04-02
Also published as: US20050221870A1; EP1585223A1; DE602005002667D1; EP1585223B1

Description

Gebiet der Erfindung
Die Erfindung betrifft ein Verfahren und einen Schaltkreis zum Ermitteln eines Kalibrierparameters, wobei der Kalibrierparameter verwendet wird, um die Variationen eines Taktsignals geringer Genauigkeit verglichen mit einem Taktsignal hoher Genauigkeit zu kompensieren.
Hintergrund der Erfindung
Viele elektronische Geräte benötigen ein mehr oder weniger genaues und verlässliches Taktsignal. Solche Taktsignale werden typischerweise durch verschiedene Typen von Oszillatoren erzeugt, die ein Wechselstrom-(AC)-Signal mit einer festen oder einstellbaren Frequenz liefern. Es gibt bestimmte Anwendungen, die eine genaue Referenzfrequenz benötigen. Besonders drahtlose Vorrichtungen benötigen genaue Referenztaktsignale, um eine präzise Hochfrequenz (RF) und Frequenz eines lokalen Oszillators zu erzeugen und um eine exakte Zeitbasis aufrechtzuerhalten, so dass sie in der Lage sind, zwischen dem Sender und dem Empfänger in genauen Zeitabständen zu übertragen.
Darüber hinaus ist eine wachsende Zahl drahtloser Vorrichtungen ausgelegt worden, um per Batterie betrieben zu werden. Von diesen Vorrichtungen kann verlangt sein, eine relativ lange Zeit zu arbeiten, in einigen Fällen für wenigstens ein Jahr. Beispiele solcher Vorrichtungen sind Funksender und -empfänger, die in einen externen Sensor und eine Innenraumüberwachungsstation eingebaut sind, wie zum Beispiel eine Thermometer-Wetterstation. Um die Lebensdauer der Batterie zu verlängern, sind solche Vorrichtungen für reduzierten Leistungsverbrauch ausgelegt. Der Leistungsverbrauch soll reduziert werden, indem Daten von dem Sender nur in bestimmten Perioden gesendet werden. Eine genaue Zeitbasis ist für die synchrone Zeiterfassung zwischen dem Sender und dem Empfänger notwendig, so dass beide Einheiten zeitgleich an- und ausschalten und in zuvor festgelegten Zeitschlitzen miteinander kommunizieren können. Wenn zum Beispiel die Dauer der aktiven Sendezeit verglichen mit der Dauer der Wartezeiten zwischen den Zeitschlitzen vernachlässigbar ist, kann die genaue Zeitsteuerung dieser Zeitschlitze wesentliche Einsparungen bei der Dauer des Sendens erreichen, was sich unmittelbar in einer längeren Batterielebensdauer ausdrückt.
In der Technik ist bekannt, dass hochfrequente Kristalloszillatoren generell wesentlich genauer als Widerstands-Kapzitäts-(RC)-Oszillatoren sind, und es bei den meisten drahtlosen Geräten ohnehin einen hochfrequenten Kristalloszillator gibt, hauptsächlich zur RF-Übertragung. Jedoch haben Hochfrequenz-Kristalloszillatoren höheren Energieverbrauch, selbst in den Zeitperioden, in denen das Gerät tatsächlich nicht sendet oder empfängt. Deswegen wurde vorgeschlagen, eine langsamere Taktsignalquelle mit geringerem Verbrauch einzurichten und die hochfrequenten Oszillatoren während Warteperioden abzuschalten, wobei das langsame Taktsignal für Referenzzwecke verwendet wird. Es wäre möglich, einen anderen Kristalloszillator als langsamen Taktgeber zu verwenden, aber es ist erwünscht, einen weiteren Kristall in dem Schaltkreis zu vermeiden. Stattdessen ist es praktikabler, die Funktionalitäten des langsamen Taktgebers mit einem RC-Schaltkreis umzusetzen, der kostengünstiger ist und in einen Chip-Schaltkreis integriert werden kann. RC-Oszillatoren, sind jedoch weniger genau. Es wurde auch vorgeschlagen, den langsamen Taktgeber periodisch an den hochfrequenten Taktgeber anzugleichen, entweder automatisch, nachdem eine zuvor festgelegte Ruhezeit verstrichen ist, oder immer wenn ein Aufwecken der Vorrichtung von einem äußeren Ereignis ausgelöst wird.
Die US-Patente Nr. 6,029,061 (Kohlschmidt) und Nr. 6,453,181 (Challa et al.) offenbaren verschiedene Energiespar-Schemata für mobile Telefone, bei denen ein langsamer aber ungenauer Ruhebetriebstaktgeber in bestimmten Intervallen bezüglich eines höher frequenten, genauen Referenztaktgeber kalibriert wird. Speziell das US-Patent Nr. 6,029,061 offenbart ein Verfahren, bei dem das schnelle Taktsignal und das langsame Taktsignal zum Inkrementieren oder Dekrementieren zweier Register während einer spezifizierten Zeitperiode verwendet werden, und danach ein zeitliches Verhältnis zwischen dem langsamen und dem schnellen Taktsignal gebildet wird.
Das Verfahren und die implementierende Vorrichtung, die in dem US-Patent Nr. 6,029,061 offenbart sind, werden jedoch im Zusammenhang mit einem mobilen Telefon realisiert und erfordern die Verwendung relativ komplizierter Steuerschaltkreise, wie zum Beispiel digitale Prozessoren, um den Kalibrierfaktor zu erhalten. Solch eine komplizierte Schaltkreisanordnung ist relativ teuer und selber energieverbrauchend. Darüber hinaus dauert der Kalibrierprozess relativ lange und erfordert viele Zykluszeiten des langsamen Takts. Dies wird bei einem Mobiltelefon keine wesentliche Rolle spielen, bei dem man davon ausgeht, dass es relativ häufig angeschaltet wird, und bei dem man zudem davon ausgeht, dass es regelmäßig wieder aufgeladen wird. Jedoch ist das Verfahren relativ teuer und ineffizient, wenn es in einer billigen Vorrichtung geringer Leistung realisiert werden muss, bei der man davon ausgeht, dass es für eine lange Zeit ohne externe Weckrufe läuft, und bei dem die Mehrzahl der automatisch eingeleiteten Weckrufpunkte nur zur Durchführung der Kalibrierung der langsamen Taktquelle verwendet werden.
Ein ähnlich kompliziertes Energiesparsschemata ist in dem US-Patent Nr. 6,453,181 offenbart. Dieses bekannte Verfahren liefert eine sehr genaue Kalibrierung des langsamen Takts, aber erfordert umfangreiche Berechnungs- und Steuerfunktionen, deren Implementierung bei einfachen und billigen drahtlosen Vorrichtungen nicht angemessen ist.
Zusammenfassung der Erfindung
Bei einer Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Ermitteln eines Kalibrierparameters bereitgestellt, wobei der Kalibrierparameter verwendet wird, um die Variationen eines Taktsignals geringer Genauigkeit verglichen mit einem Taktsignal hoher Genauigkeit zu kompensieren. Das Verfahren erfordert:

– Zählen der Anzahl Zyklen des Taktsignals hoher Genauigkeit während eines einzelnen Zyklus des Taktsignals geringer Genauigkeit und Erhalten einer ersten Anzahl, die gleich der gezählten Anzahl Zyklen ist,
– sukzessives Durchführen mehrerer Summieroperationen mit der ersten Zahl, bis die Summe der ersten Zahlen einen ersten vorbestimmten Wert erreicht, und
– Zählen der Anzahl von Summieroperationen, wobei der Kalibrierparameter proportional zu der Anzahl der Summieroperationen ist.

Bei einer weiteren Ausführungsform der vorliegenden Erfindung ist eine Schaltkreisanordnung zum Bereitstellen eines kalibrierten Taktsignals in einer Ruhebetriebsart bereitgestellt, wobei ein Takt hoher Genauigkeit und ein Takt geringer Genauigkeit verwendet werden, der periodisch bezüglich des Takts hoher Genauigkeit kalibriert wird, wenn sich der Takt hoher Genauigkeit in einer Aufweck-Betriebsart befindet. Die Schaltkreisanordnung umfasst eine Taktquelle hoher Genauigkeit, einen Taktquelle geringer Genauigkeit und einen Kalibrierschaltkreis zum Bereitstellen eines Kalibrierparameters, wobei der Kalibrierparameter zum Kompensieren der Variationen der Frequenz des Taktsignals geringer Genauigkeit verglichen mit einem Taktsignal hoher Genauigkeit verwendet wird. Die Schaltkreisanordnung umfasst des weiteren einen Frequenzkalibrierschaltkreis zur Bereitstellung eines kalibrierten Taktsignals aus dem Taktsignal geringer Genauigkeit und dem Kalibrierparameter. Der Kalibrierschaltkreis umfasst ein erstes Register zum Zählen der Anzahl von Taktzyklen des Takts hoher Genauigkeit während eines Taktzyklus des Takts geringer Genauigkeit und zum Erhalt einer ersten Zahl. Der Kalibrierschaltkreis umfasst des weiteren einen Akkumulator zur Durchführung aufeinander folgender Summieroperationen der ersten aus dem ersten Register erhaltenen Zahl, und ein zweites Register zum Zählen der Anzahl von Summieroperationen, die von dem zweiten Register durchgeführt wurden, und zum Erhalten einer zweiten Zahl. Die Schaltkreisanordnung beinhaltet auch einen Steuerschaltkreis. Der Steuerschaltkreis steuert die Zähloperationen der ersten und zweiten Register und die Summieroperationen des Akkumulators. Der Steuerschaltkreis überwacht auch die Inhalte des Akkumulators und gibt an, wenn der Inhalt des Akkumulators einen vorbestimmten Wert erreicht, und gibt die zweite Zahl aus dem zweiten Register als den Kalibrierparameter aus, wenn der Inhalt des Akkumulators den vorbestimmten Wert erreicht.
Das offenbarte Verfahren und Schaltkreis sind in der Lage, den Kalibrierfaktor innerhalb einer relativ kurzen Zeit zu erhalten und benötigen keine hoch entwickelten Schaltkreise, wie ein Schaltkreis zum Teilen von Zahlen. Der Kalibrier faktor wird als eine ganzzahlige Zahl erhalten und kann direkt in einen Frequenzteiler-Schaltkreis eingespeist werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Erfindung wird nun unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben, wo:
1 ein funktionales Blockdiagramm ist, das eine Ausführungsform eines Aufweck-Schaltkreises gemäß der vorliegenden Erfindung veranschaulicht, der eine kalibrierte Frequenzausgabe bereitstellt, die auf einem periodisch kalibrierten Takt geringer Genauigkeit basiert,
2 ein funktionales Blockdiagramm ist, das eine Ausführungsform des Kalibrierfaktor-Berechnungsschaltkreises der in 1 gezeigten Schaltkreisanordnung veranschaulicht.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf ein Verfahren und einen Schaltkreis zur Bestimmung eines Kalibrierfaktors zwischen einem schnellen Taktsignal hoher Genauigkeit und einem langsamen Taktsignal geringer Genauigkeit, was mit einer minimalen Anzahl elektronischer Bauteile realisiert werden kann und was den Kalibrierfaktor in sehr kurzer Zeit ergibt, wobei somit der Energieverbrauch des Schaltkreises minimiert wird. Ein solcher Kalibrierschaltkreis ermöglicht es auch, Prozesstoleranzen der verschiedenen Schaltkreiselemente zu berücksichtigen, so dass der gesamte Kalibrierschaltkreis wenn notwendig in einen einzigen Chip integriert werden kann.
Bezugnehmend auf 1 und 2 ist dort eine Ausführungsform der Schaltkreisanordnung gemäß der vorliegenden Erfindung in der Form eines Aufweck-Schaltkreises 1 gezeigt, der einen Teil einer externen Vorrichtung (nicht dargestellt), wie zum Beispiel eine Funk-Sende-Empfangseinheit, bilden kann. Der Aufweck-Schaltkreis 1 ist in der Lage, eine kalibrierte Frequenz während bestimmter Betriebsarten bereitzustellen, typischerweise wenn sich die externe Vorrichtung oder zumindest der Aufweck-Schaltkreis 1 selbst in einer Ruhebetriebsart geringer Leistung befinden. In dieser Ruhebetriebsart ist es dennoch notwendig, eine relativ genaue Zeitbasis aufrecht zu erhalten, zum Beispiel für eine Empfangseinheit oder einen Autokalibrierschaltkreis 12. Hierfür stellt der Aufweck-Schaltkreis eine kalibrierte Frequenz f_cal, die auf einer Ausgabeleitung 2 oder zu der internen Leitung 4 ausgegeben wird, wodurch die Eingabe des Autokalibrierschaltkreises 12 bereitgestellt wird. Dieser Letztgenannte bildet eine separate Schaltung innerhalb des Aufweck-Schaltkreises 1, der periodisch die kalibrierte Frequenz f_cal auf eine Sollausgabefrequenz f_nom abstimmt, wie unten detaillierter beschrieben wird. Die Sollausgabefrequenz f_nom kann als Sollwert der Ruhebetriebsart-Frequenz des Aufweck-Schaltkreises 1 betrachtet werden, da der Aufweck-Schaltkreis 1 die kalibrierte Frequenz f_cal an seinem Ausgangsanschluss erzeugt, wenn er sich entweder in der Ruhebetriebsart oder einer passiven Betriebsart befindet. Die Erfindung betrifft ein Verfahren und einen Schaltkreis zum Kalibrieren der kalibrierten Frequenz f_cal mit relativ wenig Komponenten und in relativ kurzer Zeit.
Der Aufweck-Schaltkreis 1 umfasst eine Referenztaktquelle 3, die bei einer Ausführungsform ein Kristalloszillator ist. Die Referenztaktquelle 3 liefert einen Takt hoher Genauigkeit, der eine stabile Frequenz hat und selber keine Kalibrierung benötigt. Die Taktfrequenz hoher Genauigkeit f_ref der Referenztaktquelle 3 wird zur Kalibrierung der langsamen Taktquelle 5, die einen Takt geringer Genauigkeit hat, verwendet. Das bedeutet, dass die Ausgabefrequenz f_slow des langsamen Taktgebers wegen verschiedenen Faktoren variieren kann, wie zum Beispiel Temperatur oder Prozesstoleranzen, und solche Abweichungen kompensiert werden müssen, damit die ordnungsgemäße Funktion der externen Vorrichtung sichergestellt ist, das auf das langsame Taktsignal angewiesen ist. Die langsame Taktquelle 5 ist bei einer Ausführungsform als RC-Oszillator realisiert.
Der Aufweck-Schaltkreis 1 hat eine erste Betriebsart (Aufweckbetriebsart oder aktive Betriebsart), bei der seine Referenztaktquelle 3 und im Wesentlichen alle seine Komponentenschaltkreise aktiv sind. Der Aufweck-Schaltkreis 1 hat auch eine zweite Betriebsart (Ruhebetriebsart oder passive Betriebsart), bei der er teilweise abgeschaltet ist, insbesondere seine energieverbrauchende Referenztaktquelle 3. In der Ruhebetriebsart ist im Wesentlichen nur die langsame Taktquelle 5 aktiv, die ein langsames Taktsignal mit der Frequenz f_slow, die zum Beispiel ungefähr 50 kHz beträgt, liefert. Die Ausgabefrequenz der langsamen Taktquelle 5 wird in einen Frequenzteiler-Schaltkreis 6 eingespeist, der die Eingangsfrequenz f_slow durch einen Teilungsfaktor k_div teilt und dadurch eine Ausgabefrequenz f_cal erzeugt. Der Frequenzteiler 6 ist von einem Typ, der kein festes Frequenzteilungsverhältnis hat, sondern der die Frequenzteilung entsprechend einem Teilungsfaktor k_div durchführt, der einen ganzzahligen Wert hat und von einer Eingangsleitung 7 erhalten wird, die ein paralleler 8-Bit-Bus sein kann. Beispielsweise sind solche Frequenzteiler-Schaltkreise den Fachleuten auf dem Gebiet bekannt und müssen nicht detaillierter erklärt werden.
Wie oben erwähnt, kann die langsame Taktfrequenz f_slow variieren. Daher wird bei der vorliegenden Erfindung der Teilungsfaktor k_div variiert, um eine mehr oder weniger stabile und kalibrierte Ausgangsfrequenz f_cal auf dem Ausgang 2 oder auf der internen Leitung 4 zu erhalten. Zu diesem Zweck baut der Aufweck-Schaltkreis 1 auf seiner Referenztaktquelle hoher Genauigkeit 3 auf, um periodisch die Frequenz seiner langsamen Taktquelle 5 geringer Genauigkeit zu überprüfen, wenn sich die Referenztaktquelle 3 in einer aktiven Betriebsart befindet, d. h. wenn die Referenztaktquelle 3 eingeschaltet ist.
Der Aufweck-Schaltkreis 1 hat einen Kalibrierschaltkreis 10, der einen Kalibrierparameter erzeugt. Bei der vorliegenden Erfindung ist der Kalibrierparameter der Teilungsfaktor k_div, der direkt in den Frequenzteiler-Schaltkreis 6 eingespeist werden kann. Da der Wert des Teilungsfaktors k_div durch indirekte Messung des tatsächlichen Verhältnisses zwischen f_slow des langsamen Takts und der Frequenz f_ref des Referenztakts erhalten wird, gibt der Wert des Teilungsfaktors k_div dieses Verhältnis wieder, und daher ist der Teilungsfaktor k_div zum Kalibrieren der Ausgangsfrequenz f_cal des Aufweck-Schaltkreises 1 geeignet.
Der in 1 dargestellte Aufweck-Schaltkreis 1 umfasst des weiteren einen Autokalibrierschaltkreis 12. Der Autokalibrierschaltkreis 12 selbst benötigt ebenfalls eine Sollfrequenz f_nom, die als verläßliche Zeitbasis des Autokalibrierschaltkreises 12 verwendet werden kann, der als "Wecker" des Aufweck-Schaltkreises dient. Bei der dargestellten Ausführungsform wird die kalibrierte Ausgangsfrequenz f_cal des Aufweck-Schaltkreises 1 auch auf diese Sollfrequenz f_nom abgestimmt. Präziser, der Kalibrierschaltkreis 10 versucht den Wert des Teilungsfaktors k_div einzustellen, so dass die Beziehung f_nom = f_cal erfüllt ist.
Die verschiedenen Einheiten des Aufweck-Schaltkreises 1 werden von einem Steuerschaltkreis 8 gesteuert. Dieser kann ein digitaler Prozessor sein, ist aber bevorzugter ein Schaltkreis vom Typ einer einfachen State-Maschine, wo die wenigen einfachen Steuerfunktionen des Steuerschaltkreises 8, wie Überwachung der Zustände der anderen Schaltkreise, und das Aktivieren, Anhalten oder Zurücksetzen derselben hardwareimplementiert ist. Wie für einen Fachmann ersichtlich, können die Steuerfunktionen des Aufweck-Schaltkreises 1 durch einige wenige logische Gatter realisiert werden.
Wie oben erwähnt, wird die kalibrierte Ausgangsfrequenz f_cal durch Teilen einer langsamen Taktfrequenz f_slow durch den Teilungsfaktor k_div erhalten. Entsprechend kann die Sollfrequenz f_nom wie folgt ausgedrückt werden:
wobei k_div = k_div(f_slow, f_ref), d. h. der Teilungsfaktor k_div ist eine Funktion des Verhältnisses zwischen der (konstanten) Referenzfrequenz f_ref und der (variablen) langsamen Taktfrequenz f_slow, weil die Kalibrierung der Sollfrequenz f_nom relativ zu der langsamen Taktfrequenz f_slow auf der Referenzfrequenz f_ref, wie oben erwähnt, basiert.
Nehmen wir an, dass die Referenzfrequenz f_ref verwendet wird, um die Sollfrequenz f_nom direkt zu erhalten. Entsprechend,
wobei k_nom eine Konstante ist, berücksichtigend, dass sowohl die Sollfrequenz f_nom und die Referenzfrequenz f_ref als Konstanten betrachtet werden. Kombiniert man die Gleichungen 1 und 2 und beseitigt man f_nom, erhalten wir
wobei T ein Zeitwert mit der folgenden physikalischen Bedeutung ist: Eine Anzahl k_nom Zyklen einer Frequenz f_ref hat die Dauer T. Entsprechend gilt auch, dass eine Anzahl von k_div Zyklen einer Frequenz f_slow die Dauer T hat, wie aus Gleichung III ersichtlich ist. Dies kann wiederum zu folgender Aussage umformuliert werden: Eine Frequenz f_slow hat eine Anzahl k_div Zyklen während eines Zeitintervalls T.
Unter Verwendung eines ähnlichen Ansatzes können wir ausgehend von Gleichung (III) schreiben:
Führt man ferner den variablen Faktor m als den Faktor zwischen der langsamen Frequenz f_slow und der Referenzfrequenz f_ref ein, ausgedrückt als f_slow = m f_ref, erhalten wir
Unter Substituierung von Gleichung IV in Gleichung V, erhalten wir
Gl. V kann auch formuliert werden als
die, wie oben erklärt, die folgende konkrete physikalische Bedeutung hat: T_slow ist die Zyklusdauer der langsamen Taktfrequenz f_slow, d. h. während eines Zeitintervalls T_slow durchläuft die langsame Taktfrequenz f_slow einen einzelnen Zyklus. Ähnlich hat die Referenzfrequenz f_ref während der Zeitdauer T_slow eine Anzahl m Zyklen. Durch Umordnung von Gleichung IV erhalten wir kdiv·m = knom (VI)
Gleichung VI ist die Grundlage, um den Frequenzteilungsfaktor k_div auf sehr einfache Weise mit Hilfe des gemessenen Wertes von m und des berechneten Wertes von k_nom zu erhalten. Man kann nämlich Gleichung VI so auffassen, dass sie besagt: Der Wert m muss k_div-mal wiederholt werden, um den Wert k_nom zu erhalten. Eine Ausführungsform des Verfahrens und Vorrichtung der Erfindung basiert auf der tatsächlichen Implementierung dieser Beobachtung.
Eine mögliche Ausführungsform des Kalibrierschaltkreises 10 ist in 2 gezeigt, die die funktionalen Einheiten des Kalibrierschaltkreises 10 zeigt. Dort findet sich ein Referenztaktzähler 22, der im Wesentlichen ein inkrementelles Register ist, ein Akkumulatorschaltkreis 23 in Kombination mit einem Komparator 40 und einem Teilungsfaktorzähler 27, wobei der letztere wiederum als ein einfaches inkrementelles Register realisiert ist. In der in 2 gezeigten Ausführungsform weist der Kalibrierschaltkreis 10 auch einen Teilungsfaktorpuffer 28, der auch ein einfaches Register ist.
Die Hauptfunktion des Referenztaktzählers 22 besteht darin, die Anzahl Taktzyklen der Referenztaktquelle 3 während eines einzelnen Taktzyklus der langsamen Taktquelle 5 zu zählen. Auf diese Weise erhält der Referenztaktzähler 22 die Zahl m = f_ref/f_slow, wie oben erläutert. Da der Referenztaktzähler 22 nur ganze Zahlen zählt, wird von dem Referenztaktzähler 22 tatsächlich der Wert m_int = int(m) ermittelt.
Unter Steuerung des Steuerschaltkreises 8 erhält der Akkumulator 23 an seinen Eingang den Wert des Referenztaktzählers 22 über Leitung 31, wobei Leitung 31 ein Multibit-Bus sein kann. Der Akkumulator 23 führt aufeinanderfolgende Summieroperationen mit dem an seinem Eingang empfangenen Wert so aus, dass der Akkumulator 23, wenn er aktiv ist, sukzessive den Eingangswert zu dem tatsächlich in dem Akkumulator 23 gespeicherten Wert bei jedem Taktimpuls addiert. Ein solcher Akkumulator kann auf einfache Weise als Kombination eines Registers und eines Addierers realisiert werden, wobei der Ausgang des Registers zu einem Eingang des Addierers rückgekoppelt ist, während der andere Eingang des Addierers als Eingang des Akkumulators betrachtet wird.
Der Teilungsfaktorzähler 27 in dem Kalibrierschaltkreis 10 ist ein weiteres inkrementelles Register. Es kann mit dem Akkumulator 23 über eine Leitung 32 verbunden sein, aber diese letztgenannte kann auch weggelassen werden. Der Teilungsfaktorzähler 27 zählt die Anzahl Summieroperationen, die von dem Akkumulator 23 durchgeführt wurden, d. h. wenn der Teilungsfaktorzähler 27 aktiviert ist, wird bei jedem Taktimpuls, wenn der Akkumulator 23 eine Summieroperation durchführt, der Teilungsfaktorzähler 27 um den Wert eins inkrementiert. Wie oben erwähnt, ist es genau genommen nicht notwendig, den Akkumulator 23 und den Teilungsfaktorzähler 27 zu verbinden, stattdessen kann der Steuerschaltkreis 8 einfach ein gemeinsames Aktivierungssignal und einen gemeinsamen Takt an den Akkumulator 23 und den Teilungsfaktorzähler 27 ausgeben.
Der Steuerschaltkreis 8 ist ausgelegt, um den Inhalt des Akkumulators 23 zu überwachen und anzuzeigen, wenn der Inhalt des Akkumulators 23 einen vorbestimmten Wert erreicht. Hierfür umfasst der Kalibrierschaltkreis 10 den Komparator 40, der eine seiner Eingaben von dem Akkumulator 23 über Leitung 35 erhält. Bei der dargestellten Ausführungsform ist der Komparatorschaltkreis 40 ausgelegt, um einen ganzzahligen von dem Akkumulator 23 empfangenen Wert mit dem ganzzahligen Wert int (k_nom) zu vergleichen, wobei k_nom = f_ref/f_nom, wie oben von Gleichung II definiert. In der nachfolgenden Erörterung nehmen wir die Vereinfachung k_nom = int(k_nom) an, wobei berücksichtigt wird, dass die Taktfrequenz f_ref hoher Genauigkeit normalerweise mehrere Größenordnungen höher als die gewünschte Sollausgangsfrequenz f_nom ist, so dass die Vernachlässigung des Bruchwerts von k_nom nur einen kleinen Fehler mit sich bringt. Der Komparatorschaltkreis 40 kann ausgelegt sein, um einen hardwareimplementierten festen Wert k_nom mit den Inhalten des Akkumulators 23, wie z. B. in 2 dargestellt, zu vergleichen, wobei der k_nom Generator 42 und der Komparator 44 zusammen den Komparatorschaltkreis 40 bilden. In diesem Fall ist der k_nom Generator 42 verdrahtet, um einen ganzzahligen, festen Wert k_nom an den Komparator 44 über die Leitung 36 auszugeben. Statt eines universellen Komparators (d. h. der in der Lage ist, zwei beliebige Eingaben zu vergleichen) ist es auch möglich, den Komparator 44 so auszulegen, dass er nur einen verdrahteten festen Wert k_nom mit einem einzelnen beliebigen Eingabewert vergleicht. In diesem Fall wird der feste Wert k_nom dem Komparator 44 nicht von einer externen Quelle zugeführt, und der Komparator 44 selbst ist dafür ausgelegt, den Vergleich zwischen einem beliebigen Eingabewert und dem zuvor bestimmten festen Wert durchzuführen. Diese Lösung kann mit nur einigen wenigen Gattern aufgebaut werden und ist vorzuziehen, wenn die Referenzfrequenz f_ref des Takts hoher Genauigkeit exakt bekannt ist und die Sollausgangsfrequenz f_nom nicht variiert werden muss. Zum Beispiel kann der Taktgeber hoher Genauigkeit bei einer Frequenz von 2,5 MHz arbeiten und die gewünschte Sollausgangsfrequenz f_nom kann 2 kHz betragen, was zu einem Wert k_nom von 1250 führt.
Alternativ kann die gewünschte Sollausgangsfrequenz f_nom variieren, wenn ein variabler Wert von k_nom in den Komparator 40 entweder direkt von dem Steuerschaltkreis 8 oder von dem k_nom Generator 42 unter Steuerung eines Algorithmus zur Erzeugung eines Werts k_nom innerhalb des k_nom Generators 42 eingespeist wird.
Wie oben erwähnt, umfasst der Kalibrierschaltkreis 10 auch einen Teilungsfaktorpuffer 28. Unter Steuerung des Steuerschaltkreises 8 kann der Teilungsfaktorzähler 27 seinen Inhalt über Leitung 33 in den Teilungsfaktorpuffer 28 eingeben. Dieses letztgenannte behält den angelegten Wert bis zum Zurücksetzen bei oder, bis ein anderer Wert von dem Teilungsfaktorzähler 27 erhalten wird. Der Inhalt des Teilungsfaktorpuffers 28 wird auf Leitung 7 ausgegeben.
Am Ende des weiter unten erklärten Kalibrierverfahrens ist es der Inhalt des Teilungsfaktorpuffers 28, der den gesuchten Wert k_div darstellt, der als der Kalibrierparameter vom Kalibrierschaltkreis 10 ausgegeben werden kann.
Der Schaltkreis arbeitet wie folgt: Bei Inbetriebnahme des Schaltkreises oder nach einem Zurücksetzen werden sowohl die Referenztaktquelle 3 als auch die langsame Taktquelle 5 eingeschaltet. Der Kalibrierprozess kann den Takten einige Zeit zum Erreichen ihrer stabilen Frequenz einräumen. Während periodischer Kalibriervorgänge, wenn der Aufweck-Schaltkreis aus einer Ruhebetriebsart in die aktive Betriebsart zurückkehrt, wird die langsame Taktquelle 5 kontinuierlich eingeschaltet, da sie die Quelle der Ausgangsfrequenz f_cal ist und deshalb keine Einstellzeit benötigt. Zum Beispiel kann die Referenzfrequenz f_ref 2,5 MHz sein, während die langsame Taktfrequenz f_slow auf einen Wert zwischen 20–100 kHz eingestellt werden kann, was von Verfahrenstoleranzen und Umgebungstemperatur abhängt. In der Zwischenzeit werden der Referenztaktzähler 22, der Akkumulator 23 und der Teilungsfaktorzähler 27 auf Null zurückgesetzt.
Unter Steuerung des Steuerschaltkreises 8, der die Taktimpulse von sowohl der Referenztaktquelle 3 als auch der langsamen Taktquelle 5 überwacht, beginnt der Referenztaktzähler 22, die Taktimpulse der Referenztaktquelle 3 simultan mit einem Taktimpuls der langsamen Taktquelle 5 zu zählen und setzt das Zählen bis zum nächsten Taktimpuls der langsamen Taktquelle 5 fort. In der Praxis wird das einfach durch Zurücksetzen des Referenztaktzählers 22 auf Null auf einen langsamen Taktimpuls hin und durch Taktung des Referenztaktzählers 22 mit dem Taktimpuls der Referenztaktquelle 3 erreicht. Da der Referenztaktzähler 22 ein inkrementelles Register ist, wird er die Anzahl der Zyklen des Taktsignals hoher Genauigkeit während eines einzelnen Zyklus des Taktsignals geringer Genauigkeit zählen. Die Zählung der Referenztaktimpulse endet mit dem nächsten Taktimpuls des langsamen Takts. Auf diese Weise erhält der Referenztaktzähler 22 zwischen zwei Taktimpulsen der langsamen Taktquelle 5 den variablen Faktor m, wie durch die Gleichungen II und V definiert. Genauer, er wird den ganzzahligen Wert m_int = int(f_ref/f_slow) erhalten. Für die nachfolgende Erörterung werden wir die Annäherung m = m_int verwenden.
In dem nächsten Schritt wird gleichzeitig, wenn der Referenztaktzähler 22 das Zählen stoppt, sein Inhalt, d. h. der variable Faktor m über Leitung 31 dem Akkumulator 23 zugeführt. Wenn zum Beispiel der aktuelle Wert von f_slow 50 kHz ist, wird der Referenztaktzähler 22 inkrementiert, bis m = 50 ist. Dieser Wert m wird dann in dem Referenztaktzähler 22 gehalten, bis er in dem nächsten Kalibrierprozess vom Steuerschaltkreis 8 auf Null zurückgesetzt wird.
Wenn das Zählen des Referenztaktzählers 22 gestoppt wurde, gibt der Steuerschaltkreis 8 dann den Betrieb des Akkumulators 23 frei, der auch mit der Referenzfrequenz frei getaktet ist. Bei jedem Taktimpuls der Referenztaktquelle 3 wird der Inhalt des Akkumulators 23 um den Wert von m erhöht. Zur selben Zeit wird der Inhalt des Akkumulators 23 in den Komparatorschaltkreis 40 eingespeist, der entweder dem Steuerschaltkreis 8 oder dem Teilungsfaktorzähler 27 angibt, wenn der Inhalt des Akkumulators 23 den Eingangswert k_nom des Komparators erreicht oder überschreitet. Nimmt man zum Beispiel k_nom = 1250 und m = 50 nach 1250:50 = 25 Zyklen der Referenztaktquelle 3 an, wird der Akkumulator 23 den Wert 1250 erreichen.
Simultan mit dem Akkumulator 23 wird der Steuerschaltkreis 8 auch den Betrieb des Teilungsfaktorzählers 27 freigeben, der auch durch die Referenztaktquelle 3 getaktet ist. Der Teilungsfaktorzähler 27 wird bei jedem Taktimpuls um den Wert eins inkrementiert. Bei Erreichen des vorbestimmten Werts von k_nom beendet Steuerschaltkreis 8 auf das Signal von dem Komparator 40 hin das Zählen des Teilungsfaktorzählers 27, der auf diese Weise die Anzahl der Summieroperationen, die von dem Akkumulator 23 durchgeführt wurden, berechnet hat, seitdem die beiden Einheiten aktiviert und darauffolgend zeitgleich gestoppt wurden. Entsprechend hat der Teilungsfaktorzähler 27 de facto das Ergebnis der Division k_nom/m = k_div gemäß Gleichung IV berechnet. Präziser, der Teilungsfaktorzähler 27 enthält nun den ganzzahligen Wert k_div = int(k_nom/m).
Wie aus der obigen Beschreibung klar ist, hat der Teilungsfaktorzähler 27 auf diese Weise direkt den gewünschten Kalibrierparameter zur Kalibrierung der langsamen Taktfrequenz f_slow erhalten, z. B. den Teilungsfaktor k_div. Dieser wird nun in den Teilungsfaktorpuffer 28 unter der Steuerung des Steuerschaltkreises 8 eingespeist, wo er zur Ausgabe an den Frequenzteiler 6 gehalten wird, bis ein neues Kalibrierverfahren durchgeführt und ein neuer Teilungsfaktor k_div erhalten wird.
Der Kalibrierparameter kann, wie für einen Fachmann ersichtlich, während weniger als zwei vollständigen Taktzyklen der langsamen Taktquelle 5 erhalten werden. Danach kann der Steuerschaltkreis die energieverbrauchende Referenztaktquelle 3 und auch viele Teile des Kalibrierschaltkreises 10 abschalten, mit Ausnahme des Teilungsfaktorpuffers 28. Die langsame Taktquelle 5 und möglicherweise die Autokalibrierschaltung 12 bleiben aktiv.
Der unter Bezugnahme auf 1 und 2 erklärte Aufweck-Schaltkreis 1 hat eine sehr einfache Struktur, die mit wenigen Standardlogikbaugruppen realisiert werden kann, die einfach in einen einzelnen Chip integriert sind.
Es ist zu beachten, dass der maximale Fehler des vorgeschlagenen Frequenzkalibrierverfahrens kleiner als 5% ist, wenn in den zuvor beschriebenen Größenordnungen gearbeitet wird. Dieser Fehler resultiert hauptsächlich von Approximationsfehlern, die durch die Verwendung von ganzen Zahlen für die Werte von k_nom, m und k_div herrühren. Der durchschnittliche Approximationsfehler kann teilweise kompensiert werden, indem der Wert von k_nom geringfügig modifiziert wird. Zum Beispiel können im Fall der oben diskutierten spezifischen Werte bessere Resultate erzielt werden, indem statt k_nom = 1250 der Wert auf k_nom = 1254 oder k_nom = 1255 erhöht wird. Diese Erhöhung berücksichtigt einige der Verluste, die beim Abstreichen entstehen, und hilft auch Asymmetrien des Frequenzfehlers des langsamen Takts auszugleichen.
Ein neues Kalibrierverfahren kann in verschiedenen Situationen eingeleitet werden. Zum Beispiel kann ein externes Signal, wie das Drücken eines Knopfes, das Kalibrierverfahren über die Eingangsleitung 9 des Steuerschaltkreises 8 starten. Typischerweise wird neben solchen externen Faktoren der Aufweck-Schaltkreis eine Kalibrierung der langsamen Taktfrequenz automatisch initiieren, um durch Temperaturänderungen oder ähnliches verursachte Frequenzabweichungen zu berücksichtigen. Hierfür wird der Autokalibrierschaltkreis 12 des Aufweck-Schaltkreises 1 regelmäßig eine Kalibrierung initiieren, zum Beispiel alle 30 Sekunden. Der Autokalibrierschaltkreis 12 kann als unabhängiger Steuerschaltkreis betrachtet werden, der die Zeit mit einem internen durch die Kalibrierfrequenz f_cal getaktetes Register misst und automatisch erkennt, wenn die vorbestimmte Ruhezeit abgelaufen ist. Solche Autokalibrierschaltkreise sind an sich bekannt und müssen nicht detaillierter beschrieben werden.
Die Erfindung ist nicht auf die gezeigten und offenbarten Ausführungsformen beschränkt, sondern andere Elemente, Verbesserungen und Variationen liegen auch im Umfang der Erfindung. Zum Beispiel ist es für Fachleute klar, dass Funktionen des Komparators 40 und des Akkumulators 23 auch dadurch realisiert werden können, indem der Wert von k_nom in ein Register geladen wird und der Wert von m von dem Register subtrahiert wird, während überwacht wird, wann das Register Null erreicht, statt die m Werte zu akkumulieren. Auch können die offenbarten Steuerfunktionen der verschiedenen Schaltkreise in einer Anzahl verschiedener Arten realisiert werden, entweder durch Hardware oder Software, auch wenn die bevorzugte Realisierung mit Hardware erfolgt.
Figurenlegende zu 1:

Englisch:	Deutsch:
slow clock	langsamer Taktgeber
calibration factor calculator	Kalibrierfaktorberechnungseinrichtung
frequency divider	Frequenzteiler
control	Steuerung
ref. clock	Referenztaktgeber
auto-calibrator	Autokalibriereinrichtung
ctrl	Steuerung

Figurenlegende zu 2:

Englisch:	Deutsch:
calibration factor calculator	Kalibrierfaktorberechnungseinrichtung
k_nom generator	k_nom Generator
ref clk	Referenztakt
ref clock counter	Referenztaktzähler
ref clock accumulator	Referenztaktakkumulator
comparator	Komparator
k_div counter	k_div Zähler
k_div buffer	k_div Puffer
ctrl	Steuerung

Claims

Verfahren zum Ermitteln eines Kalibrierparameters (K_div), wobei der Kalibrierparameter verwendet wird, um die Variationen eines Taktsignals geringer Genauigkeit verglichen mit einem Taktsignal (ref) hoher Genauigkeit zu kompensieren, wobei das Verfahren die Schritte umfasst: Zählen der Anzahl an Taktzyklen des Taktsignals mit hoher Genauigkeit während eines einzelnen Taktzyklus des Taktsignals mit geringer Genauigkeit, um eine erste Zahl (m) zu erhalten, die die Anzahl an gezählten Taktzyklen angibt; Durchführen von aufeinander folgenden Summieroperationen (in 23, 24, 27) mit der ersten Zahl (m), bis eine Summe der ersten Zahlen einen ersten vorbestimmten Wert (K_nom) erreicht; und Zählen der Anzahl an Summieroperationen, die benötigt werden, um den ersten vorbestimmten Wert zu erreichen, um den Kalibrierparameter zu ermitteln, wobei der Kalibrierfaktor proportional zu der Anzahl an Summieroperationen ist.
Verfahren nach Anspruch 1, bei dem der erste vorbestimmte Wert ein Verhältnis zwischen der Frequenz des Takts hoher Genauigkeit und eines Sollwerts einer Frequenz für eine Ruhebetriebsart ist.
Verfahren nach Anspruch 1 oder 2, bei dem der Kalibrierparameter der Anzahl an Summieroperationen entspricht.
Verfahren nach einem vorherigen Anspruch, bei dem die Summieroperation eine Addition ist, wobei die erste Zahl anfänglich zu Null hinzu addiert wird.
Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Summieroperation eine Subtraktion ist, wobei die erste Zahl sukzessive von dem ersten vorbestimmten Wert subtrahiert wird, bis die resultierende Zahl einen zweiten vorbestimmten Wert erreicht.
Verfahren nach Anspruch 5, bei dem der erste vorbestimmte Wert ein Verhältnis zwischen der Frequenz des Takts hoher Genauigkeit und eines Sollwerts einer Frequenz für eine Ruhebetriebsart ist und der zweite vorbestimmte Wert Null ist.
Schaltkreisanordnung zum Bereitstellen eines kalibrierten Taktsignals in einer Ruhebetriebsart unter Verwendung eines Takts hoher Genauigkeit und eines Takts geringer Genauigkeit, der periodisch auf den Takt hoher Genauigkeit kalibriert wird, wenn sich der Takt hoher Genauigkeit in einer aktiven Betriebsart befindet, wobei der Schaltkreis umfasst: eine Taktquelle hoher Genauigkeit; eine Taktquelle geringer Genauigkeit; einen Kalibrierschaltkreis zum Bereitstellen eines Kalibrierparameters, wobei der Kalibrierparameter verwendet wird, um die Variationen der Frequenz des Taktsignals geringer Genauigkeit verglichen mit einem Taktsignal hoher Genauigkeit zu kompensieren; einen Frequenzkalibrierschaltkreis zum Bereitstellen eines kalibrierten Taktsignals aus dem Taktsignal geringer Genauigkeit und dem Kalibrierparameter; und wobei der Kalibrierschaltkreis umfasst: ein erstes Register zum Zählen der Anzahl an Taktzyklen des Takts hoher Genauigkeit während eines Taktzyklus des Takts geringer Genauigkeit und zum Erhalten einer ersten Zahl; einen Akkumulator zum Durchführen von aufeinander folgenden Summieroperationen der ersten von dem ersten Register erhaltenen Zahl, ein zweites Register zum Zählen der Anzahl an Summieroperationen, die von dem zweiten Register durchgeführt werden, und Erhalten einer zweiten Zahl, und einen Steuerschaltkreis, der konfiguriert ist, die Zähloperationen der ersten und zweiten Register und die Summieroperationen des Akkumulators zu steuern, die Inhalte des Akkumulators zu überwachen und anzugeben, wenn der Inhalt des Akkumulators einen vorbestimmten Wert erreicht, und die zweite Zahl von dem zweiten Register als den Kalibrierparameter auszugeben, wenn der Inhalt des Akkumulators den vorbestimmten Wert erreicht.
Schaltkreisanordnung nach Anspruch 7, bei dem der Frequenzkalibrierschaltkreis ferner einen Frequenzteiler zum Teilen der Frequenz des Takts geringer Genauigkeit durch den Kalibrierparameter umfasst.
Schaltkreisanordnung nach Anspruch 7 oder Anspruch 8, ferner mit einem dritten Register zum temporären Speichern eines aktuellen Werts des Kalibrierparameters.
Schaltkreisanordnung nach Anspruch 9, bei dem das dritte Register den Wert des Kalibrierparameters zwischen von einem zweiten Steuerschaltkreis initiierten Kalibrierprozeduren speichert.
Schaltkreisanordnung nach Anspruch 10, bei der der zweite Steuerschaltkreis periodisch eine Kalibrierprozedur des Taktsignals geringer Genauigkeit initiiert.
Schaltkreisanordnung nach einem der Ansprüche 7 bis 11, wobei die Schaltkreisanordnung ferner einen Komparator zum Vergleichen des Inhalts des Akkumulators mit dem vorbestimmten Wert aufweist.
Schaltkreisanordnung nach Anspruch 12, bei dem der vorbestimmte Wert in dem Komparator festverdrahtet ist.
Schaltkreisanordnung nach Anspruch 12, bei dem der vorbestimmte Wert ausgehend von einem Schaltkreis außerhalb des Komparators einem Eingang des Komparators zugeführt wird.
Schaltkreisanordnung nach einem der Ansprüche 7 bis 14, bei dem Funktionen des Steuerschaltkreises hardware-implementiert sind.
Schaltkreisanordnung nach Anspruch 15, bei dem die Funktionen des Steuerschaltkreises das Rücksetzen, Freigeben und Anhalten der gesteuerten Schaltkreise und Detektieren von vorbestimmten Zuständen der gesteuerten Schaltkreise umfassen.
Schaltkreis zum Ermitteln eines Kalibrierparameters, wobei der Kalibrierparameter verwendet wird, um die Variationen eines Taktsignals geringer Genauigkeit verglichen mit einem Taktsignal hoher Genauigkeit zu kompensieren, wobei der Schaltkreis umfasst: eine Einrichtung zum Zählen der Anzahl an Zyklen des Taktsignals hoher Genauigkeit während eines einzelnen Zyklus des Taktsignals geringer Genauigkeit, um eine erste Zahl zu erhalten, die die Anzahl an gezählten Zyklen angibt; eine Einrichtung zum Durchführen von aufeinander folgenden Summieroperationen mit der ersten Zahl, bis eine Summe der ersten Zahlen einen ersten vorbestimmten Wert erreicht; und eine Einrichtung zum Zählen der Anzahl an Summieroperationen, die benötigt werden, um den ersten vorbestimmten Wert zu erreichen, um den Kalibrierparameter zu ermitteln, wobei der Kalibrierfaktor proportional zu der Anzahl an Summieroperationen ist.
Schaltkreis nach Anspruch 17, bei dem die Einrichtung zum Durchführen von aufeinander folgenden Summieroperationen eine Addiereinrichtung aufweist, um anfänglich die erste Zahl zu einem Wert von Null hinzu zu addieren.
Schaltkreis nach Anspruch 17, bei dem die Einrichtung zum Durchführen von aufeinander folgenden Summieroperationen ferner eine Subtraktionseinrichtung umfasst, um sukzessive die erste Zahl von dem ersten vorbestimmten Wert abzuziehen, um eine resultierende Zahl zu erzeugen, bis die resultierende Zahl einen zweiten vorbestimmten Wert erreicht.