[go: up one dir, main page]

DE602005005105T2 - Verfahren zur Herstellung einer doppelseitigen Leiterplatte - Google Patents

Verfahren zur Herstellung einer doppelseitigen Leiterplatte Download PDF

Info

Publication number
DE602005005105T2
DE602005005105T2 DE602005005105T DE602005005105T DE602005005105T2 DE 602005005105 T2 DE602005005105 T2 DE 602005005105T2 DE 602005005105 T DE602005005105 T DE 602005005105T DE 602005005105 T DE602005005105 T DE 602005005105T DE 602005005105 T2 DE602005005105 T2 DE 602005005105T2
Authority
DE
Germany
Prior art keywords
layer
double
insulating substrate
circuit board
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE602005005105T
Other languages
English (en)
Other versions
DE602005005105D1 (de
Inventor
Yuichi Takayoshi
Mineyoshi Hasegawa
Yasushi Tsuda
Akinori Itokawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of DE602005005105D1 publication Critical patent/DE602005005105D1/de
Application granted granted Critical
Publication of DE602005005105T2 publication Critical patent/DE602005005105T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0353Making conductive layer thin, e.g. by etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Fachgebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von doppelseitigen Leiterplatten, die ein Isoliersubstrat mit auf beiden Seiten ausgebildeten Leiterstrukturen umfassen.
  • Beschreibung des Stands der Technik
  • Leiterplatten werden in zahlreichen elektrischen und elektronischen Vorrichtungen eingesetzt. Zu den Leiterplatten gehören einseitige Leiterplatten, die ein Isoliersubstrat z. B. aus einem isolierenden Kunststoff mit einer Leiterstruktur aus einer Metallfolie, wie z. B. Kupfer, auf einer Seite desselben umfassen, und doppelseitige Leiterplatten, die ein Isoliersubstrat mit Leiterstrukturen auf beiden Seiten umfassen.
  • In einer doppelseitigen Leiterplatte wird ein Durchkontaktierungsloch, das metallplattiert oder dergleichen ist, eingesetzt, um eine elektrische Verbindung zwischen den Leiterstrukturen auf den beiden Seiten eines Isoliersubstrats herzustellen. Zu den Durchkontaktierungslöchern zählen Durchgangslöcher, die ausgebildet sind, um durch die Leiterstrukturen auf beiden Seiten und ein Isoliersubstrat hindurchzugehen, und blinde Durchkontaktierungslöcher, die ausgebildet sind, um nur durch die Leiterstruktur auf einer Seite und das Isoliersubstrat hindurchzugehen.
  • Die JP 2003-8204 A offenbart ein Verfahren zur Herstellung von Leiterplatten, welche die Bildung von feinen Mustern sowie verbesserte Biegeeigenschaften und eine verbesserte Dimensionspräzision bereitstellen, während gleichzeitig eine elektrische Verbindung zwischen den Anschlüssen verhindert wird. Nachstehend wird nun das in der JP 2003-8240 offenbarte Verfahren beschrieben.
  • Zunächst wird ein Isoliersubstrat mit Metallfolien auf beiden Seiten hergestellt. Dann wird ein Durchgangsloch so ausgebildet, dass es durch das Isoliersubstrat und die Metallfolien auf beiden Seiten hindurchgeht, wonach die Ausbildung einer chemisch abgeschiedenen Kupferplattierschicht auf den Oberflächen der Metallfolien folgt.
  • Dann werden die Metallfolien durch Ätzen zur Bildung von Leiterstrukturen, die einen peripheren Bereich des Durchgangslochs beinhalten, strukturiert. Ein Plattierungs-Resist wird nachfolgend über die stromlose (chemisch abgeschiedene) Kupferplattierungsschicht mit Ausnahme der Abschnitte auf der Innenoberfläche und des peripheren Bereichs des Durchgangslochs ausgebildet und dann mit dem Plattierungs-Resist als Maske eine Elektrolytkupfer-Plattierungsschicht auf der chemisch abgeschiedenen Kupferplattierungsschicht auf der Innenoberfläche und im peripheren Bereich des Durchgangslochs gebildet. Danach wird die chemisch abgeschiedene Kupferplattierungsschicht mit Ausnahme der Abschnitte unter der Elektrolytkupfer-Plattierungsschicht entfernt. Letztlich wird Obiges mit einer Deckschicht beschichtet.
  • Die doppelseitige Leiterplatte, die so gemäß des in der JP 2003-8204 A beschriebenen Verfahrens gebildet wird, zeigt hohe Biegeeigenschaften, da die Elektrolytkupfer-Plattierungsschicht nur auf der Innenoberfläche und im peripheren Bereich des Durchgangslochs und nicht auf den anderen Bereichen gebildet wird.
  • Die doppelseitige Leiterplatte gemäß JP 2003-8204 A zeigt jedoch eine Tendenz zur ungleichen Dicke der Elektrolytmetall-Plattierungsschicht im peripheren Bereich des Durchgangslochs.
  • Dies kann zur Verschlechterung der Verlässlichkeit der elektrischen Verbindung bei der Verbindung der doppelseitigen Leiterplatte mit elektronischen Teilen, wie z. B. Halbleitervorrichtungen oder anderen Leiterplatten führen.
  • JP 11 087886 offenbart ein Verfahren zur Bildung einer Leiterplatte, in welcher eine Aluminiumschicht entfernt wird, um eine Kupferschicht freizulegen, und eine chemisch abgeschiedene Plattierungsschicht wird danach darauf ausgebildet.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Ein Ziel der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung von doppelseitigen Leiterplatten mit verbesserten Biegeeigenschaften und einer besseren Verlässlichkeit der elektrischen Verbindung bereitzustellen.
  • Die Erfinder haben verschiedene Versuche und Überlegungen angestellt, um herauszufinden, dass die oben genannte problematische Tendenz der Dicke der Elektrolytmetall-Plattierungsschicht im peripheren Bereich des Durchkontaktierungslochs, ungleich zu werden, auf den Anstieg der Stromdichte im peripheren Bereich des Durchkontaktierungslochs während der Bildung der Elektrolyt-Metallplattierungsschicht zurückzuführen ist. Daher haben die Erfinder, um vorzugsweise die Stromdichte einheitlich zu machen, während der Bildung der Elektrolytmetall-Plattierungsschicht, die Erfindung wie nachstehend beschrieben geschaffen.
  • Gemäß einem Aspekt der Erfindung ist ein Verfahren zur Herstellung einer doppelseitigen Leiterplatte nach Anspruch 1 bereitgestellt.
  • Im Verfahren zur Herstellung der doppelseitigen Leiterplatte wird das Isoliersubstrat mit den Leiterschichten an seinen beiden Seiten und das Durchkontaktierungsloch, das durch zumindest eine der Leiterschichten hindurchfährt, und das Isoliersubstrat gebildet. Die Leiterschicht wird dann auf der Innenoberfläche des Durchkontaktierungsloch und den Oberflächen der Leiterschichten gebildet, gefolgt von der Bildung der Elektrolytmetall-Plattierungsschicht auf der Gesamtoberfläche der Leiterschicht. Dann wird die Elektrolytmetall-Plattierungsschicht entfernt, mit Ausnahme der Abschnitte auf der Innenoberfläche und peripheren Bereichen des Durchkontaktierungslochs, wonach die Leiterschichten verarbeitet werden, um die Leiterstrukturen zu bilden.
  • Auf diese Weise wird die Elektrolytmetall-Plattierungsschicht auf der Gesamtoberfläche der Leiterschicht gebildet, die dann die Stromdichte, einschließlich jene des peripheren Bereiches des Durchkontaktierungsloch, einheitlich macht. Dies ermöglicht eine einheitliche Dicke der Elektrolytmetall-Plattierungsschicht im peripheren Bereich des Durchkontaktierungslochs. Weiters wird die Elektrolytmetall-Plattierungsschicht nach ihrer Bildung entfernt, mit Ausnahme der Abschnitte auf der Innenoberfläche und im peripheren Bereich des Durchkontaktierungslochs, was so zu verbesserten Biegeeigenschaften führt. Dies führt zu einer doppelseitigen Leiterplatte mit verbesserten Biegeeigenschaften und Verlässlichkeit der elektrischen Verbindung.
  • Das Herstellungsverfahren umfasst weiters nach Entfernung der Elektrolytmetall-Plattierungsschicht den Schritt der Reduktion der Dicke jeder der Leiterschichten mit Ausnahme jener des peripheren Bereiches des Durchkontaktierungslochs.
  • Auf diese Weise wird die Dicke jeder der Leiterschichten mit Ausnahme der Dicke des peripheren Bereiches des Durchkontaktierungslochs reduziert, was weiter verbesserte Biegeeigenschaften der doppelseitigen Leiterplatte ermöglicht.
  • Der Schritt der Bildung des Durchkontaktierungslochs kann den Schritt der Bildung eines Durchgangslochs umfassen, das durch beide Leiterschichten und das Isoliersubstrat als das Durchkontaktierungsloch hindurchfährt.
  • Der Schritt der Bildung des Durchkontaktierungslochs kann den Schritt der Bildung eines Lochs umfassen, das durch eine der Leiterschichten und das Isoliersubstrat hindurchfährt.
  • Der Schritt der Herstellung des Isoliersubstrats kann den Schritt der Herstellung eines flexiblen Substrats mit Leiterschichten an beiden Seiten davon als Isoliersubstrat umfassen. Die Biegeeigenschaften des flexiblen Substrats ermöglichen weiter verbesserte Biegeeigenschaften der doppelseitigen Leiterplatte.
  • Der Schritt der Herstellung des Isoliersubstrats kann den Schritt der Herstellung eines Isoliersubstrats mit Metallfilmen als die Leiterschichten auf beiden Seiten desselben umfassen.
  • Der Schritt der Ausbildung der Leiterschicht kann den Schritt der Ausbildung einer chemisch abgeschiedenen Metallplattierungsschicht als Leiterschicht umfassen.
  • Der Schritt der Ausbildung der Leiterschicht kann den Schritt der Ausbildung einer Kohlenstoffschicht als Leiterschicht umfassen.
  • Der Schritt der Herstellung des Isoliersubstrats mit der Leiterschicht an beiden Seiten desselben kann die Schritte der Ausbildung einer ersten Harzschicht auf einer ersten Metallschicht, die Ausbildung einer zweiten Harzschicht auf einer zweiten Metallschicht, die Überlagerung der zweiten Harzschicht auf der ersten Harzschicht zur Bildung eines Laminats, das die erste Metallschicht, die erste Harzschicht, die zweite Harzschicht und die zweite Metallschicht beinhaltet, und das Anlegen von Druck und Wärme an das Laminat umfassen.
  • Dies ermöglicht die Herstellung des Isoliersubstrats mit den Leiterschichten auf seinen beiden Seiten, ohne Verwendung eines Klebstoffs.
  • Das Herstellungsverfahren kann weiters den Schritt der Bildung einer Harzschicht auf dem Isoliersubstrat umfassen, um die Leiterstrukturen zu bedecken. Die Leiterstrukturen werden dann mit der Harzschicht geschützt.
  • Gemäß der vorliegenden Erfindung ist die Herstellung von doppelseitigen Leiterplatten mit verbesserten Biegeeigenschaften und Verlässlichkeit der elektrischen Verbindung möglich.
  • Die vorangegangenen und weiteren Ziele, Eigenschaften, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der vorliegenden Erfindung klar, wenn sie in Zusammenhang mit den Zeichnungen im Anhang herangezogen werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1(a), 1(b), 1(c), 1(d), 1(e), 1(f), 1(g) und 1(h) sind Querschnittsdarstellungen, welche die Herstellungsschritte einer doppelseitigen Leiterplatte nach einer ersten Ausführungsform der vorliegenden Erfindung zeigen; und
  • 2(a), 2(b), 2(c), 2(d), 2(e), 2(f), 2(g) und 2(h) sind Querschnittsdarstellungen, welche die Herstellungsschritte einer doppelseitigen Leiterplatte nach einer zweiten Ausführungsform der vorliegenden Erfindung zeigen.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Verfahren zur Herstellung von doppelseitigen Leiterplatten nach den Ausführungsformen der vorliegenden Erfindung sind nachstehend beschrieben. Zuerst wird ein Verfahren zur Herstellung einer doppelseitigen Leiterplatte nach einer ersten Ausführungsform beschrieben, wo ein Durchgangsloch, das durch beide Leiterplatten und das Isoliersubstrat hindurchfährt, als Durchkontaktierungsloch gebildet wird und dann wird ein Verfahren zur Herstellung einer doppelseitigen Platte nach einer zweiten Ausführungsform beschrieben, wo ein Blind-Durchkontaktierungsloch gebildet wird, das durch eine der leitenden Schichten hindurchfährt und das Isoliersubstrat wird als. Durchkontaktierungsloch gebildet.
  • (1) Erste Ausführungsform
  • 1(a), 1(b), 1(c), 1(d), 1(e), 1(f), 1(g) und 1(h) sind Querschnittsansichten, welche die Schritte zur Herstellung einer doppelseitigen Leiterplatte gemäß der ersten Ausführungsform zeigen. Die doppelseitige Leiterplatte in der ersten Ausführungsform ist eine flexible Leiterplatte.
  • Wie in 1(a) dargestellt wird zuerst ein Isoliersubstrat 1 mit einer Metallfolie 2a bzw. einer Metallfolie 2b an ihren beiden Seiten hergestellt. Die Metallfolien 2a und 2b werden aus Kupfer hergestellt und das Isoliersubstrat 1 wurde aus einer Schicht von Polyimidharz hergestellt. Das Isoliersubstrat 1 hat vorzugsweise eine Dicke t0 von nicht weniger als 12,5 μm und nicht mehr als 125 μm. Jede der Metallfolien 2a, 2b hat vorzugsweise eine Dicke t1 von nicht weniger als 5 μm und nicht mehr als 35 μm. Ein Verfahren zur Herstellung des Isoliersubstrats 1 mit den Metallfolien 2a, 2b ist nachstehend beschrieben.
  • Als nächstes wird wie in 1(b) beschrieben ein Durchgangsloch 6 an einer vorgegebenen Position gebildet, sodass es durch die Metallfolien 2a, 2b und das Isoliersubstrat 1 hindurchfährt. Das Durchgangsloch 6 wird durch Bohren, Lochen, Laserbearbeitung oder andere Verfahren gebildet. Der Innendurchmesser des Durchgangslochs 6 ist vorzugsweise nicht geringer als 25 μm und nicht größer als 500 μm.
  • Eine Leiter-Schicht wird nachfolgend über dem Isoliersubstrat 1 und den Metallfolien 2a, 2b gebildet. In der ersten Ausführungsform wurde eine chemisch abgeschiedene Kupferplattierungsschicht 3 als Leiter-Schicht verwendet. Dazu wurden die Oberflächen des Isoliersubstrats 1 und der Metallfolien 2a, 2b mit einem Palladiumkatalysator beschichtet und dann in eine Kupferplattierungslösung eingetaucht. Die chemisch abgeschiedene (stromlose) Kupferplattierungsschicht 3 wird dann auf einer Innenoberfläche 6a des Durchgangslochs 6 und den Oberflächen der Metallfolien 2a, 2b wie in 1(c) dargestellt gebildet. Die Metallfolie 2a und Metallfolie 2b sind elektrisch durch die chemisch abgeschiedene Kupferplattierungsschicht 3 verbunden. Die chemisch abgeschiedene Kupferplattierungsschicht 3 hat z. B. eine Dicke von 0,3 μm.
  • Danach wird die Elektrolytkupfer-Plattierung auf die Gesamtoberfläche der chemisch abgeschiedenen Kupferplattierungsschicht 3 aufgetragen, um eine Elektrolytkupfer-Plattierungsschicht 4 zu bilden, wie in 1(d) dargestellt. Die Elektrolytkupfer-Plattierungsschicht 4 weist vorzugsweise eine Dicke von weniger als 5 μm und nicht mehr als z. B. 20 μm auf.
  • Ätzen wurde dann mit einem Ätz-Resist (nicht dargestellt) durchgeführt, der auf den Abschnitten des Durchgangslochs 6 und einem peripheren Bereich 6b des Durchgangslochs ausgebildet wird, um die Elektrolytkupfer-Plattierungsschicht 4 mit Aus nahme der Abschnitte des Durchgangslochs 6 und des peripheren Bereiches 6b, wie in 1(e) dargestellt, zu entfernen.
  • Es ist bevorzugt, dass der periphere Bereich 6b innerhalb des Bereichs eines Radius von nicht weniger als 100 μm und nicht mehr als 500 μm, z. B. des Zentrums des Durchgangslochs 6 definiert ist.
  • Nach Entfernen der elektrischen Kupferplattierungsschicht 4 mit Ausnahme der Abschnitte des Durchgangslochs 6 und des peripheren Bereiches 6b werden die chemisch abgeschiedene Kupferplattierungsschicht 3 und die Metallfolien 2a, 2b geätzt, mit Ausnahme des Abschnitts auf dem peripheren Bereich 6b des Durchgangslochs 6, um die Dicke jeder der Metallfolien 2a, 2b zu reduzieren. Das oben beschriebene Ätzverfahren ist Weichätzen unter Verwendung von z. B. Natriumpersulfat. Die Dicke, die durch das Ätzverfahren entfernt wird, kann durch die Temperatur und Dauer des Ätzens oder die Konzentration einer Ätzlösung (Natriumpersulfat) gesteuert werden.
  • Die Dicke, die durch das Ätzen entfernt wird, ist vorzugsweise nicht geringer als 1 μm und nicht größer als 10 μm. Eine Dicke t2 von weniger als 5 μm jeder der geätzten Metallfolien 2a, 2b kann zu einer verstärkten Möglichkeit von Unterbrechungen in Leiterstrukturen führen. Während eine Dicke t2 von mehr als 20 μm jeder der geätzten Metallfolien 2a, 2b zu verschlechterten Biegeeigenschaften führen kann. Aus diesem Grund ist es bevorzugt, dass jede der Metallfolien 2a, 2b eine einheitliche Dicke t2 von nicht weniger als 5 μm und nicht mehr als 20 μm aufweist.
  • Danach wird jede der Metallfolien 2a, 2b mit ihrer Dicke, die durch Ätzen reduziert wurde, mit einer Säure gereinigt und nachfolgend wird ein Photo-Resist (nicht dargestellt) auf der Oberfläche jeder der Metallfolien 2a, 2b gebildet. Die resultierenden Metallfolien 2a, 2b werden durch Belichtungs- und Entwicklungsverfahren in eine gewünschte Form strukturiert.
  • In der Folge werden Leiterstrukturen 21a, 21b gebildet, wie in 1(g) dargestellt. Jede der Leiterstrukturen 21a, 21b hat z. B. eine Breite von 75 μm und der Abstand zwischen ihnen beträgt z. B. 75 μm.
  • Weiters werden wie in 1(h) dargestellt die Leiterstruktur 21a, 21b, die chemisch abgeschiedene Kupferplattierungsschicht 3 und die Elektrolytkupfer-Plattierungsschicht 4 mit einer Deckschicht 5 beschichtet, die aus Polyimidharz mit einem Klebstoff hergestellt wird. Die Deckschicht 5 weist eine Dicke von z. B. 20 μm auf. In diesem Fall bleibt ein Anschluss (Kontakt) 11 der Leiterstruktur 21a freigelegt.
  • Danach wird durch chemisch abgeschiedene Nickel/Goldplattierung eine chemisch abgeschiedene Goldplattierungsschicht 7 auf dem Anschluss 11 der freigelegten Leiterstrukturen 21a gebildet. Die Dicke der chemisch abgeschiedenen Nickel/Goldplattierung ist vorzugsweise eine solche, dass das Nickel nicht kleiner als 1 μm und nicht größer als 5 μm ist und das Gold nicht kleiner als 0,05 μm und nicht größer als 0,2 μm ist.
  • In der vorangegangenen Weise wird die Elektrolytkupfer-Plattierungsschicht 4 auf der Gesamtoberfläche der chemisch abgeschiedenen Kupferplattierungsschicht 3 während der Bildung der Elektrolytkupfer-Plattierungsschicht 4, die in 1(d) dargestellt ist, gebildet, was die Stromdichte, einschließlich jener des peripheren Bereiches des Durchgangslochs 6, einheitlich macht. Dies ermöglicht eine einheitliche Dicke der Elektrolytkupfer-Plattierungsschicht 4 auf dem peripheren Bereich 6b des Durchgangslochs 6 (1(e)). Weiters wird während des Schritts aus 1(e), der der Bildung der Elektrolytkupfer-Plattierungsschicht 4 folgt, die Elektrolytkupfer-Plattierungsschicht 4 entfernt, mit Ausnahme der Abschnitte auf der Innenoberfläche 6a und in dem peripheren Bereich 6b des Durchgangslochs 6 und dann wird die Dicke jeder der Metallfolien 2a, 2b während des Schritts aus 1(f) reduziert. Dies ermöglicht weiter verbesserte Biegeeigenschaften der doppelseitigen Leiterplatte. Zusätzlich verbessert die Flexibilität des Isoliersubstrats 1 sogar die Biegeeigenschaften der doppelseitigen Leiterplatte. Dies führt zu einer doppelseitigen Leiterplat te mit verbesserten Biegeeigenschaften und Verlässlichkeit der elektrischen Verbindung.
  • Als nächstes ist ein Verfahren zur Herstellung des Isoliersubstrats 1 mit den Metallfolien 2a, 2b auf seinen beiden Seiten beschrieben. Die Metallfolien 2a, 2b werden auf beiden Seiten des Isoliersubstrats 1 ohne Verwendung eines Klebstoffs gebildet.
  • Dazu wird die Lösung eines Polyamidsäureharzes auf die Oberfläche der Metallfolie 2a aufgetragen und dann durch Trocknung und Erwärmung gehärtet, um eine Polyimidharzschicht auf der Oberfläche der Metallfolie 2a zu bilden. Die Lösung eines thermoplastischen Polyimidharzes wird auch auf die Oberfläche der Metallfolie 2b aufgetragen und dann getrocknet, um eine thermoplastische Polyimidharzschicht auf der Oberfläche der Metallfolie 2b zu bilden. Danach wird die Polyimidharzschicht auf dem thermoplastischen Polyimidharz überlagert und die zwei Schichten durch Anlegen von Druck und Wärme unter Verwendung einer Wärmepresse gebunden. Auf diese Weise werden die Metallfolien 2a, 2b ohne Verwendung eines Klebstoffs auf beiden Seiten des Isoliersubstrats 1 gebildet.
  • (2) Zweite Ausführungsform
  • Weiters sind die 2(a), 2(b), 2(c), 2(d), 2(e), 2(f), 2(g), 2(h), Querschnittsansichten, welche die Schritte der Herstellung einer doppelseitigen Leiterplatte nach der zweiten Ausführungsform zeigen. Die Herstellungsschritte der doppelseitigen Leiterplatte in der zweiten Ausführungsform unterscheiden sich wie folgt von den Herstellungsschritten der doppelseitigen Leiterplatte in der ersten Ausführungsform.
  • Erstens wird wie in 2(a) dargestellt ein Isoliersubstrat 2 mit einer Metallfolie 2a und einer Metallfolie 2b auf seinen beiden Seiten hergestellt. Jede der Metallfolien 2a, 2b wird aus Kupfer hergestellt und das Isoliersubstrat 1 wird aus einer Schicht von Polyimidharz hergestellt. Das Isoliersubstrat 1 hat vorzugsweise eine Dicke t0 von nicht weniger als 12,5 μm und nicht mehr als 125 μm und jede der Metallfolien 2a, 2b hat vorzugsweise eine Dicke t1 von nicht weniger als 5 μm und nicht mehr als 35 μm.
  • Dann wird wie in 2(b) dargestellt ein Blind-Durchgangsloch 6c in einer vorgegebenen Position gebildet, sodass es durch die Metallfolie 2a und das Isoliersubstrat 1 hindurchtritt. Das Blind-Durchgangsloch 6c wird durch Bohren, Lochen, Laserverarbeitung oder andere Verfahren gebildet. Der Innendurchmesser des blinden Durchgangslochs 6c ist vorzugsweise nicht geringer als 25 μm und nicht größer als 500 μm.
  • Dann wird eine Leiterschicht auf dem Isoliersubstrat 1, der Metallfolie 2a und der Metallfolie 2b gebildet. In der zweiten Ausführungsform wird eine chemisch abgeschiedene Kupferplattierungsschicht als Leiterschicht wie in der ersten Ausführungsform verwendet. Das heißt, wie in 2(c) dargestellt, wird die chemisch abgeschiedene Kupferplattierungsschicht 3 auf einer Innenoberfläche 6d des Blind-Durchgangslochs 6c und den Oberflächen der Metallfolien 2a, 2b gebildet. Die Metallfolie 2a und Metallfolie 2b sind elektrisch durch die chemisch abgeschiedene Kupferplattierungsschicht 3 verbunden. Die chemisch abgeschiedene Kupferplattierungsschicht 3 hat z. B. eine Dicke von 0,3 μm.
  • Danach wird die Elektrolytkupfer-Plattierung auf die Gesamtoberfläche der chemisch abgeschiedenen Kupferplattierungsschicht 3 aufgetragen, um eine Elektrolytkupfer-Plattierungsschicht 4 zu bilden, wie in 2(d) dargestellt. Die Elektrolytkupfer-Plattierungsschicht 4 hat vorzugsweise eine Dicke von nicht weniger als 5 μm und nicht mehr als z. B. 20 μm.
  • Ätzen wird dann mit einem Ätz-Resist (nicht dargestellt) durchgeführt, der auf den Abschnitten des Blind-Durchgangslochs 6c gebildet wird und ein peripherer Bereich 6e des Blind-Durchgangslochs, um die Elektrolytkupfer-Plattierungsschicht 4 zu entfernen, mit Ausnahme der Abschnitte des Blind-Durchgangslochs 6c und des peripheren Bereiches 6e, wie in 2(e) dargestellt.
  • Es ist bevorzugt, dass der periphere Bereich 6e innerhalb des Bereichs eines Radius von nicht weniger als 100 μm und nicht mehr als 500 μm, z. B. vom Zentrum des Blind-Durchgangslochs 6c definiert ist.
  • Nach Entfernen der Elektrolytkupfer-Plattierungsschicht 4 mit Ausnahme der Abschnitte des Blind-Durchgangslochs 6c und des peripheren Bereiches 6e, werden die chemisch abgeschiedene Kupferplattierungsschicht 3 und die Metallfolien 2a, 2b geätzt, mit Ausnahme des Abschnitts auf dem peripheren Bereich 6e des Blind-Durchgangslochs 6c, um die Dicke jeder der Metallfolien 2a, 2b wie in 2(f) dargestellt, zu reduzieren.
  • Die Dicke, die durch das oben beschriebene Ätzverfahren entfernt wird, ist vorzugsweise nicht geringer als 1 μm und nicht größer als 10 μm. Jede der geätzten Metallfolien 2a, 2b hat vorzugsweise eine einheitliche Dicke t2 von nicht weniger als 5 μm und nicht mehr als 20 μm.
  • Danach wird jede der Metallfolien 2a, 2b, deren Dicke durch Ätzen reduziert wurde, mit einer Säure gereinigt und in der Folge wird ein Photo-Resist (nicht dargestellt) auf der Oberfläche jeder der Metallfolien 2a, 2b gebildet. Die resultierenden Metallfolien 2a, 2b werden durch Belichtungs- und Entwicklungsverfahren in eine gewünschte Form strukturiert.
  • Auf diese Weise werden Leiterstrukturen 21a, 21b wie in 2(g) dargestellt gebildet. Jede der Leiterstrukturen 21a, 21b hat z. B. eine Breite von 50 μm und der Abstand zwischen ihnen beträgt z. B. 50 μm.
  • Weiters werden die Leiterstrukturen 21a, 21b, die chemisch abgeschiedene Kupferplattierungsschicht 3 und die Elektrolytkupfer-Plattierungsschicht 4 mit einer Deckschicht beschichtet, die aus Polyimidharz mit einem Klebstoff gebildet wird, wie in 2(h) dargestellt. Die Deckschicht 5 hat z. B. eine Dicke von 20 μm. In diesem Fall bleibt ein Anschluss 11 der Leiterstruktur 21a freigelegt.
  • Danach wird durch chemisch abgeschiedene Nickel/Goldplattierung eine chemisch abgeschiedene Goldplattierungsschicht 7 auf dem freigelegten Anschluss 11 der Leiterstruktur 21a gebildet. Die Dicke der chemisch abgeschiedenen Nickel/Goldplattierung ist vorzugsweise eine solche, dass das Nickel nicht kleiner als 1 μm und nicht größer als 5 μm ist und das Gold nicht geringer als 0,05 μm und nicht größer als 0,2 μm.
  • Auf die vorangegangene Weise wird die Elektrolytkupfer-Plattierungsschicht 4 auf der Gesamtoberfläche der chemisch abgeschiedenen Kupferplattierungsschicht 3 während der Bildung der chemisch abgeschiedenen Kupferplattierungsschicht 4, die in 2(d) dargestellt ist, gebildet, was die Stromdichte, einschließlich jener des peripheren Bereiches des Durchgangslochs 6, einheitlich macht. Dies ermöglicht eine einheitliche Dicke der Elektrolytkupfer-Plattierungsschicht 4 im peripheren Bereich 6e des Durchgangslochs 6 (2(e)). Weiters wird während des Schritts aus 2(e), der der Bildung der Elektrolytkupfer-Plattierungsschicht 4 folgt, die Elektrolytkupfer-Plattierungsschicht 4 entfernt, mit Ausnahme der Abschnitte auf der Innenoberfläche 6d und des peripheren Bereiches 6e des Blind-Durchgangsloches und dann wird die Dicke jeder der Metallfolien 2a, 2b reduziert, mit Ausnahme des Abschnitts auf dem peripheren Bereich 6e des Blind-Durchgangslochs 6c während des Schritts aus 2(f). Dies ermöglicht weitere verbesserte Biegeeigenschaften der doppelseitigen Leiterplatte. Zusätzlich verbessert die Flexibilität des Isoliersubstrats 1 sogar die Biegeeigenschaften der doppelseitigen Leiterplatte. Dies führt zu einer doppelseitigen Leiterplatte mit verbesserten Biegeeigenschaften und Verlässlichkeit der elektrischen Verbindung.
  • (3) Korrespondenz zwischen jedem Anspruchselement und jeder Komponente in der bevorzugten Ausführungsform.
  • In der ersten und zweiten Ausführungsform ist jede der Metallfolien 2a, 2b ein Beispiel für eine Leiterschicht oder einen Metallfilm, die chemisch abgeschiedene Kupferplattierungsschicht 3 ist ein Beispiel für eine Leiterschicht oder eine chemisch abgeschiedene Metallplattierungsschicht, die Elektrolytkupfer-Plattierungsschicht 4 ist ein Beispiel für eine Elektrolytmetall-Plattierungsschicht, die Metallfolien 2a, 2b sind jeweils Beispiele für erste und zweite Metallschichten, die Polyamidharzschicht ist ein Beispiel für eine erste Harzschicht, die thermoplastische Polyamidharzschicht ist ein Beispiel für eine zweite Harzschicht, und die Deckschicht 5 ist ein Beispiel für eine Harzschicht. Die Metallfolie 2a, Polyamidharzsschicht, thermoplastische Polyamidharzschicht und Metallfolie 2b sind Beispiele für ein Laminat.
  • In der ersten Ausführungsform ist das Durchgangsloch 6 ein Beispiel für ein Durchkontaktierungsloch oder ein Durchgangsloch.
  • In der zweiten Ausführungsform ist das Blind-Durchkontaktierungsloch 6 ein Beispiel für ein Durchkontaktierungsloch oder ein Loch.
  • (4) Andere Ausführungsformen
  • Obwohl die Verwendung einer Polyimidharzschicht als Material des Isoliersubstrats 1 in jeder der oben beschriebenen ersten und zweiten Ausführungsformen diskutiert wird, kann ein beliebiger anderer Isolierfilm von Kunststoffen mit hoher Flexibilität als Isoliersubstrat verwendet werden. Zum Beispiel kann ein Polyimidfilm, ein Polyethylenterephthalatfilm, ein Polyethylennapthalatfilm, ein Polyethernitrilfilm, ein Polyethersulfonfilm, ein Polyvinylchloridfilm oder dergleichen ebenfalls verwendet werden.
  • Es ist bevorzugt, insbesondere einen Polyimidfilm, einen Polyethylenterepthalatfilm oder einen Polyethylennapthalatfilm als Material des Isoliersubstrats 1 zu verwenden, da sie in solchen Eigenschaften wie Wärmebeständigkeit, Dimensionsstabilität, elektrischen Eigenschaften, mechanischen Eigenschaften und chemischen Resistenzeigenschaften hochwertiger sind.
  • Obwohl die Metallfolien 2a, 2b in jeder der oben beschriebenen ersten Ausführungsformen und zweiten Ausführungsformen als Leiterschichten aus Kupfer hergestellt werden, können andere Filme eines Metalls, das Kupferlegierung, Gold oder Aluminium sein kann, als Leiterschichten verwendet werden.
  • Obwohl die Elektrolytkupfer-Plattierungsschicht 4 als Elektrolytmetall-Plattierungsschicht in jeder der oben beschriebenen ersten und zweiten Ausführungsformen verwendet werden, können ebenfalls andere Elektrolytmetall-Plattierungsschichten wie z. B. eine Elektrolytgold-Plattierungsschicht verwendet werden.
  • Obwohl der Schritt der Bildung der Metallfolien 2a, 2b auf beiden Seiten des Isoliersubstrats 1 ohne Verwendung eines Klebstoffs oben diskutiert ist, können ebenfalls weiters andere Schritte verwendet werden, z. B. ein Schritt zur Bildung der Metallfolien 2a, 2b auf beiden Seiten des Isoliersubstrats 1 unter Verwendung eines Klebstoffs.
  • In diesem Fall umfassen Beispiele für den Klebstoff Wärmehärtungsklebstoffe und klebrige Mittel. Eine Kombination des Obigen kann ebenfalls verwendet werden.
  • Weiters können, obwohl die chemisch abgeschiedene Kupferplattierungsschicht 3 über den Metallfolien 2a, 2b in jeder der oben beschriebenen ersten und zweiten Ausführungsformen gebildet wird, weitere chemisch abgeschiedene Metallplattierungsschichten, die nicht aus Kupferplattierung besteht, wie z. B. eine chemisch abgeschiedene Goldplattierungsschicht als Leiterschicht anstelle der chemisch abgeschiedenen Kupferplattierungsschicht 3 verwendet werden. Zum Beispiel kann eine schwarze Kohlenstoffschicht aufgetragen werden. Mit einer schwarzen Kohlenstoffschicht anstelle der chemisch abgeschiedenen Kupferplattierungsschicht 3 ist es bevorzugt während des Schritts in 1(c) die schwarze Kohlenstoffschicht im peripheren Bereich 6b des Durchgangslochs 6 zu entfernen und die schwarze Kohlenstoffschicht nur auf der Innenoberfläche 6a des Durchgangslochs 6 zu belassen. Eine Elektrolytmetall-Plattierung mit einer Dicke von nicht mehr als 5 μm kann ebenfalls gebildet werden, wenn notwendig als Vorbehandlung für die chemisch abgeschiedene Metallplattierungsschicht.
  • Weiters kann, obwohl die Leiterstruktur 21a mit der Deckschicht 5 eines Polyimidharzes mit einem Klebstoff in jeder der ersten und zweiten Ausführungsformen beschichtet wird, alternativ ein Harzfilm auf die Leiterstruktur 21a als Harzschicht be schichtet werden. Ein solcher Harzfilm kann aus einem photoempfindlichen Harz oder nicht-photoempfindlichen Harz hergestellt werden. Mit einem photoempfindlichen Harz kann z. B. durch chemisches Ätzen eine Öffnung gebildet werden. Alternativ dazu kann ein Harzfilm mit einer Öffnung, die darin gebildet wird, beschichtet werden.
  • Beispiele
  • In den Beispielen wurden doppelseitige Leiterplatten gemäß der oben beschriebenen ersten Ausführungsform und zweiten Ausführungsform zur Evaluierung hergestellt.
  • Beispiel 1
  • In Beispiel 1 wird ein Isoliersubstrat aus einer 25 μm Polyimidharzschicht und mit 18 μm Metallfolien 2a, 2b aus Kupfer an seinen beiden Seiten hergestellt.
  • Als nächstes wurde ein Durchgangsloch 6 mit einem Durchmesser von 100 μm durch Laserbearbeitung gebildet. Dann wurde eine chemisch abgeschiedene Kupferplattierungsschicht 3 mit einer Dicke von 0,3 μm auf dem Isoliersubstrat 1 und den Metallfolien 2a, 2b als leitende Schicht gebildet. Eine Elektrolytkupfer-Plattierungsschicht 4 mit einer Dicke von 15 μm wurde in der Folge auf der Gesamtoberfläche der chemisch abgeschiedenen Kupferplattierungsschicht 3 gebildet.
  • Nach der Bildung der Elektrolytkupfer-Plattierungsschicht 4 mit einem Ätz-Resist, der auf einem peripheren Bereich 6b des Durchgangslochs 6 gebildet wurde, wurde die Elektrolytkupfer-Plattierungsschicht 4 weggeätzt, mit Ausnahme der Abschnitte auf einer Innenoberfläche 6a und des peripheren Bereiches 6b des Durchgangslochs 6. In Beispiel 1 wurde der periphere Bereich 6b des Durchgangslochs 6 definiert. In Beispiel 1 wurde der periphere Bereich 6b im Bereich eines 250 μm Durchmessers des Zentrums des Durchgangslochs 6 definiert.
  • Weiters wurde die Dicke jeder der Metallfolien 2a, 2b mit Ausnahme des Abschnitts des peripheren Bereiches 6b des Durchgangslochs 6 durch Ätzen um 6 μm reduziert, sodass jede der Metallfolien 2a, 2b eine Dicke von 12 μm aufweist.
  • Dann wurden die Metallfolien 2a, 2b unter Verwendung eines Photo-Resists geätzt, um Leiterstrukturen 21a, 21b zu bilden, wobei jede eine Breite von 75 μm aufwies und der Abstand zwischen ihnen 75 μm betrug.
  • Letztlich wurde eine Deckschicht 5 mit einer Dicke von 20 μm gebildet, wobei ein Anschluss 11 freigestellt wurde. So wurde die doppelseitige Leiterplatte erhalten.
  • Beispiel 2
  • In Beispiel 2 wurde ein Isoliersubstrat 1, das aus einer 25 μm Polyimidharzschicht hergestellt wurde, mit 18 μm Metallfilmen 2a, 2b aus Kupfer an seinen beiden Seiten hergestellt.
  • Als nächstes wurde ein Blind-Durchgangsloch 6c mit einem Durchmesser von 75 μm durch Laserbearbeitung hergestellt. Dann wurde eine chemisch abgeschiedene Kupferplattierungsschicht 3 mit einer Dicke von 0,3 μm über dem Isoliersubstrat 1 und den Metallfolien 2a, 2b als Leiterschicht hergestellt. Eine Elektrolytkupfer-Plattierungsschicht 4 mit einer Dicke von 15 μm wurde in der Folge auf einer Gesamtoberfläche der chemisch abgeschiedenen Kupferplattierungsschicht 4 gebildet.
  • Nach der Bildung der Elektrolytkupfer-Plattierungsschicht 4, wobei ein Ätz-Resist auf einem peripheren Bereich 6e des Blind-Durchgangslochs 6c gebildet wurde, wurde die Elektrolytkupfer-Plattierungsschicht 4 weggeätzt, mit Ausnahme der Abschnitte auf einer Innenoberfläche des peripheren Bereiches 6e des Blind-Durchgangslochs 6c. In Beispiel 2 wurde der periphere Bereich 6e im Bereich eines 175 μm Durchmessers des Zentrums des Blind-Durchgangslochs 6c gebildet.
  • Weiters wurde die Dicke jeder der Metallfolien 2a, 2b mit Ausnahme der Abschnitte auf dem peripheren Bereich 6e des Blind-Durchgangslochs 6c durch Ätzen um 6 μm reduziert, sodass jede der Metallfolien 2a, 2b eine Dicke von 12 μm aufwies.
  • Danach wurden die Metallfolien 2a, 2b unter Verwendung eines Photo-Resists geätzt, um Leiterstrukturen 21a, 21b zu bilden, wobei jede eine Breite von 50 μm und einen Teilungsabstand von 50 μm aufwies.
  • Letztlich wurde eine Deckschicht 5 mit einer Dicke von 20 μm gebildet, wobei ein Anschluss 11 freigestellt war. So wurde die doppelseitige Leiterplatte erhalten.
  • Vergleichsbeispiel 1
  • In Vergleichsbeispiel 1 wurde wie in Beispiel 1 ein Isoliersubstrat 1, das aus einer 25 μm Polyimidharzschicht bestand, und mit 18 μm Metallfolien 2a, 2b aus Kupfer auf seinen beiden Seiten hergestellt.
  • Als nächstes wurde ein Durchgangsloch mit einem Durchmesser von 100 μm durch Laserbearbeitung hergestellt. Dann wurde eine chemisch abgeschiedene Kupferplattierungsschicht 3 mit einer Dicke von 0,3 μm auf dem Isoliersubstrat 1 und den Metallfolien 2a, 2b als eine Leiterschicht gebildet. Ein Ätz-Resist wurde in der Folge ausgebildet, mit einer Innenoberfläche 6a und dem peripheren Bereich 6b des Durchgangslochs 6 freigestellt, gefolgt von der Bildung einer chemisch abgeschiedenen Kupferplattierungsschicht 4 mit einer Dicke von 15 μm auf der chemisch abgeschiedenen Kupferplattierungsschicht 3 auf der Innenoberfläche 6a und dem peripheren Bereich 6b des Durchgangslochs 6. In Vergleichsbeispiel 1 wird der periphere Bereich im Bereich eines 250 μm Durchmessers des Zentrums des Durchgangslochs 5 wie in Beispiel 1 definiert.
  • Nach Entfernung des Plattierungs-Resists wurden die Metallfolien 2a, 2b mit einer Säure als Vorbehandlung vom Photo-Resist gereinigt. Das Reinigungsverfahren entfernt die chemisch abgeschiedene Kupferplattierungsschicht 3.
  • Danach wurden die Metallfolien 2a, 2b unter Verwendung eines Photo-Resist geätzt, um Leiterstrukturen 21a, 21b zu bilden, wobei jedes eine Breite von 75 μm aufwies und der Teilungsabstand zwischen ihnen 75 μm betrug.
  • Letztlich wurde eine Deckschicht 5 mit einer Dicke von 20 μm gebildet, wobei ein Anschluss 11 freigestellt wurde. So wurde die doppelseitige Leiterplatte erhalten.
  • Vergleichsbeispiel 2
  • In Vergleichsbeispiel 2 wurde wie in Beispiel 2 ein Isoliersubstrat 1, das aus einer 25 μm Polyimidharzschicht hergestellt wurde, und über 18 μm Metallfolien 2a, 2b verfügte, die aus Kupfer auf seinen beiden Seiten bestand, hergestellt.
  • Als nächstes wurde ein Blind-Durchgangsloch 6c mit einem Durchmesser von 75 μm durch Laserbearbeitung hergestellt. Dann wurde eine chemisch abgeschiedene Kupferplattierungsschicht 3 mit einer Dicke von 0,3 μm auf dem Isoliersubstrat 1 und den Metallfolien 2a, 2b als leitende Schicht gebildet. Ein Ätz-Resist wurde in der Folge mit einer Innenoberfläche 6d und dem peripheren Bereich 6e des Blind- Durchgangslochs 6b freigestellt, gefolgt von der Bildung einer chemisch abgeschiedenen Kupferplattierungsschicht 4 mit einer Dicke von 15 μm auf der chemisch abgeschiedenen Kupferplattierungsschicht 3 auf der Innenoberfläche 6d und dem peripheren Bereich 6e des Blind-Durchgangslochs 6c. In Vergleichsbeispiel 2 wurde der periphere Bereich 6e im Bereich eines 175 μm – Durchmessers des Zentrums des Blind- Durchgangslochs 6c wie in Beispiel 1 definiert.
  • Nach Entfernung des Plattierungs-Resist wurden die Metallfolien 2a, 2b mit einer Säure als Vorbehandlung für Photo-Resist-Beschichtung gereinigt. Das Reinigungsverfahren entfernt die chemisch abgeschiedene Kupferplattierungsschicht 3.
  • Dann wurden die Metallfolien 2a, 2b unter Verwendung eines Photo-Resists geätzt, um Leiterstrukturen zu bilden, wobei jede eine Breite von 50 μm aufwies und der Teilungsabstand zwischen ihnen 50 μm betrug.
  • Letztlich wurde eine Deckschicht 5 mit einer Dicke von 20 μm gebildet, wobei ein Anschluss 11 freigestellt wurde. So wurde die doppelseitige Leiterplatte erhalten.
  • Beurteilung
  • Für jede der doppelseitigen Leiterplatten, die im oben beschriebenen Beispiel 1, Beispiel 2, Vergleichsbeispiel 1 und Vergleichsbeispiel 2 hergestellt wurden, wurden der Mittelwert und die Standardabweichung durch 32 Punktmessungen der Dicke des peripheren Bereiches 6b oder 6e des Durchgangslochs oder des Blind-Durchgangslochs bestimmt.
  • Weiters wurden Temperatur-Zeit-Tests auf den doppelseitigen Leiterplatten in Beispiel 1, Beispiel 2, Vergleichsbeispiel 1 und Vergleichsbeispiel 2 durchgeführt, auf welche Halbleitervorrichtungen gelötet wurden. Jede dieser doppelseitigen Leiterplatten wurde 1000 Zyklen einer thermischer Wechselbeanspruchung von –40°C bis 125°C unterworfen, gefolgt von Kontinuitätstests.
  • Weiters wurden (gemäß JIS C 5016) auf den doppelseitigen Leiterplatten in Beispiel 1, Beispiel 2, Vergleichsbeispiel 1 und Vergleichsbeispiel 2 Biegetests durchgeführt. Ein Biegetest zeigt die Zahl an Biegezyklen bevor eine Unterbrechung in den Leiterstrukturen auftritt, die in der doppelseitigen Leiterplatte gebildet werden. Messungen und Testergebnisse sind in der nachstehenden Tabelle angeführt: Tabelle 1
    Wert der mittleren Dicke Standardabweichung der Dicke (μm) Differenz zwischen maximalem Wert der Dicke und minimalem Wert der Dicke (μm) Verlässlichkeit der Verbindung Biegeeigenschaften (Zyklen)
    Beispiel 1 29,6 0,5 2,0 ohne Versagen 4000
    Beispiel 2 29,8 0,5 1,9 ohne Versagen 3900
    Vergleichsbeispiel 1 30,9 1,9 7,5 Unterbrechung 1200
    Vergleichsbeispiel 2 30,8 1,8 8,0 Unterbrechung 1000
  • Wie in Tabelle 1 dargestellt war der Wert der mittleren Dicke des peripheren Bereiches für Beispiel 1 29,6 μm, für Vergleichsbeispiel 1 30,9 μm, für Beispiel 2 29,8 μm und für Vergleichsbeispiel 2 30,8 μm.
  • Es ist auch ersichtlich, dass die Standardabweichung der Dicke des peripheren Bereiches für Beispiel 1 0,5 μm, für Vergleichsbeispiel 1 1,9 μm, für Beispiel 2 0,5 μm und für Vergleichsbeispiel 2 1,8 μm war. Weiters war die Differenz zwischen dem Wert der maximalen Dicke und dem Wert der minimalen Dicke für Beispiel 1 2,0 μm, für Beispiel 2 1,9 μm, für Vergleichsbeispiel 1 7,5 μm und für Vergleichsbeispiel 2 8,5 μm.
  • Weiters zeigten die Kontinuitätstests, die in Beispiel 1 und Beispiel 2 nach den Temperatur-Zeit-Tests durchgeführt wurden, kein Versagen, während die Temperatur-Zeit-Tests in Vergleichsbeispiel 1 und Vergleichsbeispiel 2 das Auftreten von Unterbrechungen zeigten.
  • Weiters war das Ergebnis des Biegetests für Beispiel 1 4000 Zyklen, für Beispiel 2 3900 Zyklen, für Vergleichsbeispiel 1 1200 Zyklen und für Vergleichsbeispiel 2 1000 Zyklen.
  • Das Vorangegangene zeigte, dass die doppelseitigen Leiterplatten, die gemäß dem Verfahren in Beispiel 1 hergestellt wurden, weniger ungleiche Dicke der Elektrolytkupfer-Plattierungsschicht 4 und verbesserte Verlässlichkeit der elektrischen Verbindung und Biegeeigenschaften im Vergleich zur doppelseitigen Leiterplatte, die nach dem Verfahren in Vergleichsbeispiel 1 hergestellt wurde, zeigten. Auf ähnliche Weise zeigt die doppelseitige Leiterplatte, die nach dem Verfahren in Beispiel 2 hergestellt wurde, weniger ungleiche Dicke der Elektrolytkupfer-Plattierungsschicht 4 und verbesserte Verlässlichkeit der elektrischen Verbindung und Biegeeigenschaften im Vergleich zur doppelseitigen Leiterplatte, die gemäß dem Verfahren in Vergleichsbeispiel 2 hergestellt wurde.
  • Obwohl die vorliegende Erfindung im Detail beschrieben und veranschaulicht worden ist, ist klar verständlich, dass dies nur der Veranschaulichung und Beispielgebung dient und keine Einschränkung sein soll, sodass der Schutzumfang der vorliegenden Erfindung nur durch die Merkmale der Ansprüche eingeschränkt wird.

Claims (9)

  1. Verfahren zur Herstellung einer doppelseitigen Leiterplatte, umfassend die folgenden Schritte: Vorbereiten eines Isoliersubstrats (1) mit Leiterschichten (2a, 2b) auf beiden Seiten desselben, Ausbilden eines Durchkontaktierungslochs (6), welches durch zumindest eine der Leiterschichten und das Isoliersubstrat hindurchgeht, Ausbilden einer leitenden Schicht (3) auf einer Innenoberfläche des Durchkontaktierungslochs und Oberflächen der Leiterschichten (2a, 2b), Ausbilden einer Elektrolytmetall-Plattierungsschicht (4) auf der gesamten Oberfläche der leitenden Schicht (3), Entfernen der Elektrolytmetall-Plattierungsschicht (4) mit Ausnahme von Abschnitten auf der Innenoberfläche des Durchkontaktierungslochs und eines peripheren Bereichs des Durchkontaktierungslochs und gekennzeichnet durch die Schritte: Ätzen der leitenden Schicht (3) und der Leiterschichten (2a, 2b) nach dem Entfernen der Elektrolytmetall-Plattierungsschicht, um die Dicke jeder der Leiterschichten (2a, 2b) zu verringern, mit Ausnahme von Abschnitten auf der Innenoberfläche des Durchkontaktierungslochs und eines peripheren Bereichs des Durchkontaktierungslochs und Verarbeitung der Leiterschichten nach dem Verringern der Dicke der Leiterschichten, um Leiterstrukturen (21a, 21b) in den Abschnitten mit verringerter Dicke derselben auszubilden.
  2. Verfahren zur Herstellung einer doppelseitigen Leiterplatte nach Anspruch 1, worin der Schritt des Ausbildens des Durchkontaktierungslochs den Schritt des Ausbildens eines Durchgangslochs umfasst, welches sowohl durch die Leiterschichten als auch durch das Isoliersubstrat als das Durchkontaktierungslochs hindurch verläuft.
  3. Verfahren zur Herstellung einer doppelseitigen Leiterplatte nach Anspruch 1, worin der Schritt des Ausbildens des Durchkontaktierungslochs den Schritt des Ausbildens eines Lochs umfasst, welches durch eine der Leiterschichten und das Isoliersubstrat verläuft.
  4. Verfahren zur Herstellung einer doppelseitigen Leiterplatte nach einem der vorangegangenen Ansprüche, worin der Schritt des Vorbereitens des Isoliersubstrats den Schritt des Vorbereitens eines flexiblen Substrats mit Leiterschichten auf beiden Seiten desselben als das Isoliersubstrat umfasst.
  5. Verfahren zur Herstellung einer doppelseitigen Leiterplatte nach einem der vorangegangenen Ansprüche, worin der Schritt des Vorbereitens des Isoliersubstrats den Schritt des Vorbereitens eines Isoliersubstrats mit Metallfilmen als Leiterschichten auf beiden Seiten desselben umfasst.
  6. Verfahren zur Herstellung einer doppelseitigen Leiterplatte nach einem der vorangegangenen Ansprüche, worin der Schritt des Ausbildens der leitenden Schicht den Schritt des Ausbildens einer stromlosen Metallplattierungsschicht als die leitende Schicht umfasst.
  7. Verfahren zur Herstellung einer doppelseitigen Leiterplatte nach einem der Ansprüche 1 bis 6, worin der Schritt des Ausbildens der leitenden Schicht den Schritt des Ausbildens einer Kohlenstoffschicht als die leitende Schicht umfasst.
  8. Verfahren zur Herstellung einer doppelseitigen Leiterplatte nach einem der vorangegangenen Ansprüche, worin der Schritt des Vorbereitens des Isoliersubstrats mit den Leiterschichten auf beiden Seiten desselben die folgenden Schritte umfasst: Ausbilden einer ersten Harzschicht auf einer ersten Metallschicht, Ausbilden einer zweiten Harzschicht auf einer zweiten Metallschicht, Überlagern der zweiten Harzschicht auf der ersten Harzschicht, um ein die erste Metallschicht, die erste Harzschicht, die zweite Harzschicht und die zweite Metallschicht umfassendes Laminat auszubilden und Anlegen von Druck und Wärme an das Laminat.
  9. Verfahren zur Herstellung einer doppelseitigen Leiterplatte nach einem der vorangegangenen Ansprüche, ferner umfassend den Schritt des Ausbildens einer Harzschicht (5) auf dem Isoliersubstrat, um die Leiterstrukturen abzudecken.
DE602005005105T 2004-05-07 2005-05-06 Verfahren zur Herstellung einer doppelseitigen Leiterplatte Expired - Lifetime DE602005005105T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004138098 2004-05-07
JP2004138098A JP4330486B2 (ja) 2004-05-07 2004-05-07 両面プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
DE602005005105D1 DE602005005105D1 (de) 2008-04-17
DE602005005105T2 true DE602005005105T2 (de) 2009-03-12

Family

ID=34941182

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602005005105T Expired - Lifetime DE602005005105T2 (de) 2004-05-07 2005-05-06 Verfahren zur Herstellung einer doppelseitigen Leiterplatte

Country Status (6)

Country Link
US (1) US7281327B2 (de)
EP (1) EP1594352B1 (de)
JP (1) JP4330486B2 (de)
CN (1) CN100505990C (de)
AT (1) ATE388614T1 (de)
DE (1) DE602005005105T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330486B2 (ja) * 2004-05-07 2009-09-16 日東電工株式会社 両面プリント配線板の製造方法
CN101466207B (zh) * 2007-12-19 2011-11-16 富葵精密组件(深圳)有限公司 电路板及其制作方法
KR101102337B1 (ko) * 2008-05-28 2012-01-03 엘지전자 주식회사 연성필름
CN101600307B (zh) * 2008-06-05 2012-05-23 欣兴电子股份有限公司 线路板
US20100047535A1 (en) * 2008-08-22 2010-02-25 Lex Kosowsky Core layer structure having voltage switchable dielectric material
CN101677493B (zh) * 2008-09-19 2011-12-28 欣兴电子股份有限公司 线路板与线路结构的制作方法
US9930789B2 (en) 2010-04-12 2018-03-27 Seagate Technology Llc Flexible printed circuit cable with multi-layer interconnection and method of forming the same
WO2014033859A1 (ja) * 2012-08-29 2014-03-06 日立化成株式会社 コネクタ及びフレキシブル配線板
KR102119581B1 (ko) * 2013-07-15 2020-06-08 엘지이노텍 주식회사 기판 제조 방법 및 그 기판
US20170013715A1 (en) * 2015-07-10 2017-01-12 Rohde & Schwarz Gmbh & Co. Kg Printed circuit board and corresponding method for producing a printed circuit board
WO2019039237A1 (ja) * 2017-08-21 2019-02-28 住友電工プリントサーキット株式会社 プリント配線板
CN120314663A (zh) * 2025-04-17 2025-07-15 北京中科飞龙传感技术有限责任公司 空中电场测量装置、空中电场测量方法及探空设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5819154B2 (ja) 1978-03-10 1983-04-16 安立電気株式会社 スル−ホ−ルプリント板の製造方法
US4211603A (en) * 1978-05-01 1980-07-08 Tektronix, Inc. Multilayer circuit board construction and method
US4720324A (en) * 1985-10-03 1988-01-19 Hayward John S Process for manufacturing printed circuit boards
JPH07120852B2 (ja) 1987-06-24 1995-12-20 株式会社フジクラ フレキシブル回路基板の製造方法
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5421083A (en) * 1994-04-01 1995-06-06 Motorola, Inc. Method of manufacturing a circuit carrying substrate having coaxial via holes
JPH1187886A (ja) 1997-09-11 1999-03-30 Ngk Spark Plug Co Ltd プリント配線板の製造方法
JP2000151068A (ja) 1998-11-06 2000-05-30 Mitsui Mining & Smelting Co Ltd 新規なプリント配線板および多層プリント配線板の製造方法
JP3048360B1 (ja) 1999-04-06 2000-06-05 日東電工株式会社 両面プリント配線板およびその製造方法
JP2003008204A (ja) 2001-06-21 2003-01-10 Nitto Denko Corp 両面プリント配線板の製造方法
JP2003234572A (ja) 2002-02-06 2003-08-22 Nitto Denko Corp 両面配線基板の製造方法
JP4330486B2 (ja) * 2004-05-07 2009-09-16 日東電工株式会社 両面プリント配線板の製造方法

Also Published As

Publication number Publication date
EP1594352A1 (de) 2005-11-09
US7281327B2 (en) 2007-10-16
JP4330486B2 (ja) 2009-09-16
ATE388614T1 (de) 2008-03-15
CN100505990C (zh) 2009-06-24
US20060016072A1 (en) 2006-01-26
JP2005322706A (ja) 2005-11-17
EP1594352B1 (de) 2008-03-05
CN1694605A (zh) 2005-11-09
DE602005005105D1 (de) 2008-04-17

Similar Documents

Publication Publication Date Title
DE69218344T2 (de) Herstellungsverfahren für eine gedruckte Schaltung
DE102006050890B4 (de) Verfahren zur Herstellung einer Leiterplatte mit feinen Leiterstrukturen und lötaugenfreien Durchkontaktierungen
DE69106225T2 (de) Integrierte Schaltungseinheit mit flexiblem Substrat.
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE602005005105T2 (de) Verfahren zur Herstellung einer doppelseitigen Leiterplatte
DE112012003002T5 (de) Herstellungsverfahren einer starrflexiblen gedruckten Leiterplatte und starrflexible gedruckte Leiterplatte
DE4125879A1 (de) Gedruckte leiterplatten und verfahren zu ihrer herstellung
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
EP0508946A1 (de) Metallfolie mit einer strukturierten Oberfläche
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE2926336A1 (de) Schaltungstraegerplatte und verfahren zu ihrer herstellung
EP0584386A1 (de) Leiterplatte und Herstellungsverfahren für Leiterplatten
DE69800219T2 (de) Verfahren zur Herstellung einer Mehrlagenleiterplatte
DE3485833T2 (de) Fluessiges chemisches verfahren zur herstellung von leitfaehigen durchgehenden loechern durch eine dielektrische schicht.
DE69015879T2 (de) Verfahren zur Herstellung einer oberflächenmontierbaren Leiterplatte.
DE69911902T2 (de) Verfahren zur Herstellung einer gedruckten Schaltung
DE602004012650T2 (de) Methode zur TAB-Träger-Herstellung
DE102005007405A1 (de) Verfahren zur Herstellung hochdichter gedruckter Leiterplatten
AT514564B1 (de) Verfahren zum Ankontaktieren und Umverdrahten
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
DE60034937T2 (de) Flexible gedruckte leiterplatte und ihre herstellungsmethode
DE10205592B4 (de) Verfahren zum Herstellen eines Halbzeugs für Leiterplatten
EP0016952B1 (de) Verfahren zum Herstellen von mit Abdeckungen versehenen Leiterplatten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition