DE602004008030T2

DE602004008030T2 - Mram-architektur mit einer mit masse verbundenen schreibbitleitung und einer elektrisch isolierten lesebitleitung

Info

Publication number: DE602004008030T2
Application number: DE602004008030T
Authority: DE
Inventors: Joseph J. Austin NAHAS
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2003-01-17
Filing date: 2004-01-16
Publication date: 2007-12-13
Anticipated expiration: 2024-01-17
Also published as: EP1588372A2; DE602004008030D1; WO2004066306A3; EP1588372A4; KR20050096935A; WO2004066306A2; EP1588372B1; TWI313862B; JP2006516789A; TW200428387A; KR100839266B1; US6714442B1; ATE369606T1; CN1735942B; CN1735942A

Description

Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf magnetoresistive Schreib-/Lesespeicher (MRAMs) und im Besonderen auf Architekturen für MRAMs.
Hintergrund der Erfindung
Es gibt einen ständigen Wunsch, in jeder beliebigen Speicherart, MRAMs umfassend, die Speichergröße zu verringern und die Leistung zu erhöhen. Ein wichtiger Aspekt von Leistung ist die Geschwindigkeit, mit der der Speicher gelesen und programmiert (beschrieben) wird. Geschwindigkeitsbeschränkungen umfassen solche Dinge, wie die Leistung der Bitzelle und die Kapazität der Leitungen, die durch das Array laufen. Eine Vielfalt von Techniken ist entwickelt worden, um diese Charakteristiken zu verbessern. Zum Beispiel sind Speicherarrays üblicherweise in Subarrays unter teilt worden, sodass eine einzelne Leitung nicht übermäßig kapazitiv ist. Dies kann außerdem den Stromverbrauch verringern. In MRAMs sind solche Techniken entwickelt worden, um die Kapazität von Bitleitungen durch ein Zusammenbringen von Zellen in eine Gruppe von Zellen zu verringern. Eine globale Bitleitung ist selektiv nur an die Gruppe gekoppelt, die ausgewählt wird. Dieses Koppeln hat den vorteilhaften Effekt, die Zahl von Speicherzellen zu verringern, die an die globale Bitleitung gekoppelt waren.
MRAM-Speicher benötigen Ströme in Metallleitungen über und unter der magnetischen Tunnelverbindung, um magnetische Felder zu erzeugen, die Daten in die Bitzelle schreiben. Die magnetischen Felder ändern die Polarisation der magnetischen Materialien in der magnetischen Tunnelverbindung, wodurch der Zustand der Bitzelle verändert und somit der widerstand der Tunnelverbindung verändert wird. Die Anordnung der Metallleitungen, die Ströme leiten, die verwendet werden, um magnetische Felder für eine MRAM-Zelle relativ zu der magnetischen Tunnelverbindung zu erzeugen, beeinflusst die Charakteristiken des erwünschten magnetischen Feldes. Allerdings umfasst eine Technik zur Gruppierung von Zellen, um die Lesereffizienz zu verbessern, die Hinzufügung einer Metallleitung zwischen der Tunnelverbindung und einer weiteren Metallleitung, die zum Beschreiben der Zelle verwendet wird. Die zusätzliche Metallleitung versetzt die Metallleitung, die zum Beschreiben der Zelle verwendet wird, von der Tunnelverbindung weg, wodurch die Effizienz des Beschreibens verringert wird. Mit dieser Technik wird somit eine Verbesserung der Lesegeschwindigkeit durch eine Verringerung der Schreibeffizienz aufgewogen. Die Verheißung von MRAMs ist jedoch die eines universellen Speichers, der sowohl ein Hochgeschwindigkeitsspeicher als auch ein nichtflüchtiger Speicher sein kann. Die WO 00/08650, auf die der Oberbegriff der Ansprüche 1 und 10 basiert, beschreibt eine MRAM-Vorrichtung, die eine gemeinsame Schreibbitleitung und Lesebitleitung, eine Referenzleitung und Ziffernleitungen umfasst. Auf Schnittpunkten von Bitleitungen und Ziffernleitungen sind eine Mehrzahl magnetischer Speicherzellen gruppiert. Die Erfindung wird durch die Ansprüche 1 und 10 definiert.
Kurze Beschreibung der Zeichnungen
Die vorangehenden und weitere und spezifischere Ziele und Vorteile der vorliegenden Erfindung offenbaren sich dem Fachmann auf dem Gebiet leicht aus der folgenden ausführlichen Beschreibung der Erfindung in Verbindung mit den folgenden Zeichnungen:
1 ist eine vereinfachte Schnittansicht einer magnetoresistiven Schreib-/Lesespeichervorrichtung;
2 ist eine vereinfachte Draufsicht einer magnetoresistiven Schreib-/Lesespeichervorrichtung mit Wort- und Bitleitungen;
3 ist eine graphische Darstellung einer Simulation der Magnetfeldamplitudenkombinationen, die die Direkt- oder Flip-Flop-Schreibbetriebsart in der magnetoresistiven Schreib-/Lesespeichervorrichtung erzeugt;
4 ist eine graphische Darstellung des Timingdiagramms des Wortstroms und des Bitstroms, wenn beide eingeschaltet werden;
5 ist ein Diagramm, das die Drehung der Magnetmomentvektoren für eine magnetoresistive Schreib-/Lesespei chervorrichtung für die Flip-Flop-Schreibbetriebsart, wenn eine '1' zu einer '0' geschrieben wird, darstellt;
6 ist ein Diagramm, das die Drehung der Magnetmomentvektoren für eine magnetoresistive Schreib-/Lesespeichervorrichtung für die Flip-Flop-Schreibbetriebsart, wenn eine '0' zu einer '1' geschrieben wird, darstellt;
7 ist eine graphische Darstellung der Drehung der Magnetmomentvektoren für eine magnetoresistive Schreib/Lesespeichervorrichtung für die Direktschreibbetriebsart, wenn eine '1' zu einer '0' geschrieben wird;
8 ist eine graphische Darstellung der Drehung der Magnetmomentvektoren für eine magnetoresistive Schreib/Lesespeichervorrichtung für die Direktschreibbetriebsart, wenn eine '0' zu einem Zustand geschrieben wird, der schon eine '0' ist;
9 ist eine graphische Darstellung des Timingdiagramms des Wortstroms und des Bitstroms, wenn nur der Bitstrom eingeschaltet wird;
10 ist eine graphische Darstellung der Drehung der Magnetmomentvektoren für eine magnetoresistive Schreib/Lesespeichervorrichtung, wenn nur der Bitstrom eingeschaltet wird;
11 ist ein Blockdiagramm eines Flip-Flop-Speichers gemäß einer Ausführungsform der Erfindung;
12 ist ein ausführlicheres Diagramm eines Teils des Speichers von 11;
13 ist ein Timingdiagramm, das für ein Verständnis des Betriebs des Speichers von 11 nützlich ist;
14 ist ein Schaltplan eines Teils des Speichers von 11, der eine Ausführungsform der erfinderischen Architektur zeigt;
15 ist ein erster Querschnitt einer Speicherzelle, die in einer Implementierung der Architektur von 14 verwendet wird; und
16 ist ein zweiter Querschnitt der Speicherzelle von 15.
Ausführliche Beschreibung der Erfindung
Eine Speicherarchitektur verwendet für den Lese- und Schreibbetrieb getrennte Wortleitungen, sowie getrennte Bitleitungen. Diese Charakteristiken stellen die Vorteile eines kleineren Schreibtreiberbereiches und somit einer kleineren durchschnittlichen Bitgröße für den Speicherkern zur Verfügung.
Es wird nun auf 1 Bezug genommen, darin wird eine vereinfachte Schnittansicht eines MRAM-Arrays 3 gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung dargestellt. In dieser Darstellung wird nur eine einzelne magnetoresistive Speichervorrichtung 10 gezeigt, aber es ist klar, dass das MRAM-Array 3 aus einer Zahl von MRAM-Vorrichtungen 10 besteht und wir aus Gründen der Einfachheit einer Beschreibung des Schreibverfahrens nur eine solche Vorrichtung zeigen.
Die MRAM-Vorrichtung 10 umfasst eine Schreibwortleitung 20 und eine Schreibbitleitung 30. Die Schreibwortleitung 20 und die Schreibbitleitung 30 umfassen ein leitendes Material, sodass ein Strom geleitet werden kann. In dieser Darstellung ist die Schreibwortleitung 20 oben auf der MRAM-Vorrichtung 10 und die Schreibbitleitung 30 auf dem Boden der MRAM-Vorrichtung 10 in einem Winkel von 90° zu der Wortleitung 20 angeordnet (siehe 2). Alternativ kann die Schreibwortleitung 20 auf dem Boden der MRAM-Vorrichtung 10 und die Schreibbitleitung 30 oben auf der MRAM-Vorrichtung 10 angeordnet sein.
Die MRAM-Vorrichtung 10 umfasst eine Tunnelverbindung, die einen ersten magnetischen Bereich 15, eine Tunnelungssperre 16 und einen zweiten magnetischen Bereich 17 umfasst, wobei die Tunnelungssperre 16 zwischen dem ersten magnetischen Bereich 15 und dem zweiten magnetischen Bereich 17 eingelegt ist. In der bevorzugten Ausführungsform umfasst der magnetische Bereich 15 eine Dreischichtstruktur 18, die über eine antiferromagnetische Kopplungsabstandsschicht 65 zwischen den zwei ferromagnetischen Schichten 45 und 55 verfügt. Die antiferromagnetische Kopplungsabstandsschicht 65 hat eine Dicke 86 und die ferromagnetischen Schichten 45 und 55 haben die Dicken 41 beziehungsweise 51. Weiterhin verfügt der magnetische Bereich 17 über eine Dreischichtstruktur 19, die über eine antiferromagnetische Kopplungsabstandsschicht 66 zwischen den zwei ferromagnetischen Schichten 46 und 56 verfügt. Die antiferromagnetische Kopplungsabstandsschicht 66 hat eine Dicke 87 und die ferromagnetischen Schichten 46 und 56 haben die Dicken 42 beziehungsweise 52.
Im Allgemeinen umfassen die antiferromagnetischen Kopplungsabstandsschichten 65 und 66 mindestens eines der Elemente Ru, Os, Re, Cr, Rh, Cu oder Kombinationen dieser Elemente. Weiterhin umfassen die ferromagnetischen Schichten 45, 55, 46 und 56 mindestens eines der Elemente Ni, Fe, Mn, Co oder Kombinationen dieser Elemente. Es ist außerdem klar, dass die magnetischen Bereiche 15 und 17 andere synthetische antiferromagnetische (SAF) Schichtmaterialstrukturen umfassen können als Dreischichtstrukturen und die Verwendung von Dreischichtstrukturen in dieser Ausführungsform nur darstellerischen Zwecken dient. Zum Beispiel könnte eine solche synthetische antiferromagnetische Schichtmaterialstruktur einen Fünfschichtstapel einer ferromagnetische Schicht/antiferromagnetische Kopplungsabstandsschicht/ferromagnetische Schicht/antiferromagnetische Kopplungsabstandsschicht/ferromagnetische Schicht-Struktur umfassen.
Die ferromagnetischen Schichten 45 und 55 verfügen über einen Magnetmomentvektor 57 beziehungsweise 53, die üblicherweise durch ein Koppeln der antiferromagnetischen Kopplungsabstandsschicht 65 antiparallel gehalten werden. Außerdem verfügen der magnetische Bereich 15 und der magnetische Bereich 17 über einen resultierenden Magnetmomentvektor 40 beziehungsweise 50. Die resultierenden Magnetmomentvektoren 40 und 50 sind entlang einer Anisotropie-Easy-Achse, in einem Winkel von vorzugsweise 45° zu der Schreibwortleitung 20 und der Schreibbitleitung 30, in einer Richtung ausgerichtet (siehe 2). Weiterhin ist der magnetische Bereich 15 ein freier ferromagnetischer Bereich, was bedeutet, dass sich der resultierende Magnetmomentvektor 40 in der Gegenwart eines zugeführten magnetischen Feldes drehen darf. Der magnetische Bereich 17 ist ein ferromagnetischer Bereich mit fester Magnetisierung, was bedeutet, dass sich der resultierende Magnetmomentvektor 50 in der Gegenwart eines zugeführten moderaten magnetischen Feldes nicht drehen darf und als die Referenzschicht verwendet wird.
Obwohl antiferromagnetische Kopplungsschichten zwischen den zwei ferromagnetischen Schichten in jeder Dreischichtstruktur 18 dargestellt werden, ist klar, dass die ferromagnetischen Schichten durch andere Mittel, wie zum Beispiel magnetostatische Felder oder andere Merkmale, antiferromagnetisch gekoppelt werden können. Zum Beispiel werden die ferromagnetischen Schichten durch ein Einschalten eines magnetostatischen Flusses antiparallel gekoppelt, wenn das Aspektverhältnis einer Zelle auf fünf oder weniger verringert wird.
In der bevorzugten Ausführungsform verfügt die MRAM-Vorrichtung 10 über die Dreischichtstrukturen 18, die ein Länge/Breite-Verhältnis in einem Bereich von 1 bis 5 für einen nicht kreisförmigen Grundriss haben. Wir stellen jedoch einen Grundriss dar, der kreisförmig ist (siehe 2). Die MRAM-Vorrichtung 10 ist in der vorliegenden Ausführungsform kreisförmig, um den Beitrag zu dem Schaltfeld von einer Formanisotropie zu minimieren und außerdem, weil es einfacher ist, eine photolithographische Verarbeitung zu verwenden, um die Vorrichtung lateral auf kleinere Dimensionen zu skalieren. Es ist jedoch klar, dass die MRAM-Vorrichtung 10 andere Formen haben kann, wie zum Beispiel quadratische, elliptische, rechteckige oder rautenförmige, jedoch der Einfachheit halber kreisförmig dargestellt wird.
Weiterhin wird während der Herstellung des MRAM-Arrays 3 jede nachfolgende Schicht (das heißt, 30, 55, 65 und so weiter) nacheinander aufgebracht oder anderweitig nacheinander gebildet und jede MRAM-Vorrichtung 10 kann durch ein selektives Aufbringen, photolithographisches Verarbeiten, Ätzen und so weiter mit Hilfe einer beliebigen der in der Halbleiterindustrie bekannten Techniken definiert werden. Während einer Aufbringung mindestens der ferromagnetischen Schichten 45 und 55 wird ein magnetisches Feld zur Verfügung gestellt, um eine bevorzugte magnetische Easy-Achse für dieses Paar einzurichten (induzierte Anisotropie). Das bereitgestellte magnetische Feld erzeugt eine bevorzugte Anisotropieachse für die Magnetmomentvektoren 53 und 57. Die bevorzugte Achse wird so gewählt, dass sie bei einem Winkel von 45° zwischen der Schreibwortleitung 20 und der Schreibbitleitung 30 liegt, wie sogleich diskutiert werden wird.
Es wird nun auf 2 Bezug genommen, darin wird eine vereinfachte Draufsicht eines MRAM-Arrays 3 gemäß der vorliegenden Erfindung dargestellt. Um die Beschreibung der MRAM-Vorrichtung 10 zu vereinfachen, werden alle Ausrichtungen auf ein x- und y-Koordinatensystem 100, wie gezeigt, und auf eine Drehrichtung im Uhrzeigersinn 94 und eine Drehrichtung entgegen dem Uhrzeigersinn 96 bezogen. Um die Beschreibung weiter zu vereinfachen, wird wieder angenommen, dass N gleich zwei ist, sodass die MRAM-Vorrichtung 10 eine Dreischichtstruktur in dem Bereich 15 mit den Magnetmomentvektoren 53 und 57, sowie dem resultierenden Magnetmomentvektor 40, umfasst. Außerdem werden nur die Magnetmomentvektoren des Bereiches 15 dargestellt, da sie umgeschaltet werden.
Um darzustellen, wie die Schreibverfahren arbeiten, wird angenommen, dass eine bevorzugte Anisotropieachse für die Magnetmomentvektoren 53 und 57 bei einem Winkel von 45° relativ zu der negativen x- und der negativen y-Ausrichtung und bei einem Winkel von 45° relativ zu der positiven x- und der positiven y-Ausrichtung ausgerichtet ist. Als ein Beispiel zeigt 2, dass der Magnetmomentvektor 53 bei einem Winkel von 45° relativ zu der negativen x- und der negativen y-Ausrichtung ausgerichtet ist. Da der Magnetmomentvektor 57 im Allgemeinen antiparallel zu dem Magnetmomentvektor 53 ausgerichtet ist, ist er bei einem Winkel von 45° relativ zu der positiven x- und der positiven y-Ausrichtung ausgerichtet. Diese anfängliche Orientierung wird verwendet, um Beispiele der Schreibverfahren zu zeigen, wie sogleich diskutiert werden wird.
In der vorliegenden Ausführungsform wird ein Schreibwortstrom 60 so definiert, dass er positiv ist, wenn er in einer positiven x-Ausrichtung fließt, und ein Schreibbitstrom 70 so definiert, dass er positiv ist, wenn er in einer positiven y-Ausrichtung fließt. Der Zweck der Schreibwortleitung 20 und der Schreibbitleitung 30 besteht darin, ein magnetisches Feld in der MRAM-Vorrichtung 10 zu erzeugen. Ein positiver Schreibwortstrom 60 induziert ein umlaufendes Schreibwortmagnetfeld, H_w80, und ein positiver Schreibbitstrom 70 erzeugt ein umlaufendes Schreibbitmagnetfeld, H_B90. Da in diesem Beispiel die Schreibwortleitung 20 in dem Grundriss des Elementes über der MRAM-Vorrichtung 10 liegt, wird das H_w80 der MRAM-Vorrichtung 10 in einer positiven y-Ausrichtung für einen positiven Schreibwortstrom 60 zugeführt. Genauso wird, da die Schreibbitleitung 30 in dem Grundriss des Elementes unter der MRAM-Vorrichtung 10 liegt, das H_B90 der MRAM-Vorrichtung 10 in der positiven x-Ausrichtung für einen positiven Schreibbitstrom 70 zugeführt. Es ist klar, dass die Definitionen für einen positiven und einen negativen Stromfluss willkürlich sind und hier zu darstellerischen Zwecken definiert werden. Die Auswirkung eines Umkehrens der Stromflüsse besteht darin, die Ausrichtung des magnetischen Feldes, das in der MRAM-Vorrichtung 10 induziert wird, zu ändern. Das Verhalten eines strominduzierten magnetischen Feldes ist einem Fachmann auf dem Gebiet gut bekannt und wird hier nicht weiter behandelt.
Es wird nun auf 3 Bezug genommen, darin wird das simulierte Umschaltverhalten einer SAF-Dreischichtstruktur dargestellt. Die Simulation besteht aus zwei Einzeldomänenmagnetschichten, die über nahezu das selbe Moment (eine nahezu ausgeglichene SAF) mit einer intrinsischen Anisotropie verfügen, antiferromagnetisch gekoppelt sind und deren Magnetisierungsdynamiken durch die Landau-Lifshitz-Gleichung beschrieben werden. Die x-Achse ist die Schreibwortleitungsmagnetfeldamplitude in Oersted und die y-Achse ist die Schreibbitleitungsmagnetfeldamplitude in Oersted. Die magnetischen Felder werden in einer Impulssequenz 100, wie in 4 gezeigt, zugeführt, wobei die Impulssequenz 100 den Schreibwortstrom 60 und den Schreibbitstrom 70 als Funktionen der Zeit enthält.
In 3 werden drei Arbeitsbereiche dargestellt. In dem Bereich 92 gibt es kein Umschalten. Für einen MRAM-Betrieb in einem Bereich 95 ist das Direktschreibverfahren in Kraft. Wenn das Direktschreibverfahren verwendet wird, gibt es keinen Bedarf, den ursprünglichen Zustand der MRAM-Vorrichtung zu bestimmen, weil der Zustand nur umgeschaltet wird, wenn der geschriebene Zustand von dem gespeicherten Zustand verschieden ist. Die Auswahl des geschriebenen Zustandes wird durch die Richtung des Stroms, sowohl in der Schreibwortleitung 20, als auch der Schreibbitleitung 30, bestimmt. Wenn zum Beispiel gewünscht wird, dass eine '1' geschrieben wird, ist die Richtung des Stroms in beiden Leitungen positiv. Wenn eine '1' schon in dem Element gespeichert ist und eine '1' geschrieben wird, dann wird der Endzustand der MRAM-Vorrichtung weiterhin eine '1' sein. Weiterhin wird, wenn eine '0' gespeichert ist und eine '1' mit positiven Strömen geschrieben wird, der Endzustand der MRAM-Vorrichtung eine '1' sein. Ähnliche Ergebnisse werden erhalten, wenn unter Verwendung von negativen Strömen, sowohl in der Schreibwortleitung, als auch in der Schreibbitleitung, eine '0' geschrieben wird. Somit können beide Zustände, mit der geeigneten Polarität von Stromimpulsen, unabhängig von ihren ursprünglichen Zuständen zu der gewünschten '1' oder '0' programmiert werden. In dieser Offenbarung wird ein Betrieb in dem Bereich 95 durchgängig als "Direktschreibbetriebsart" definiert.
Für einen MRAM-Betrieb in einem Bereich 97 ist das Flip-Flop-Schreibverfahren in Kraft. Wenn das Flip-Flop-Schreibverfahren verwendet wird, gibt es einen Bedarf, den ursprünglichen Zustand der MRAM-Vorrichtung vor einem Schreiben zu bestimmen, weil der Zustand jedes Mal umgeschaltet wird, wenn in die MRAM-Vorrichtung geschrieben wird, unabhängig von der Richtung der Ströme, solange wie die selben Polaritätsstromimpulse, sowohl für die Schreibwortleitung 20, als auch die Schreibbitleitung 30, gewählt werden. Zum Beispiel wird, wenn ursprünglich eine '1' gespeichert ist, der Zustand der Vorrichtung auf eine '0' umgeschaltet, nachdem eine positive Stromimpulssequenz durch die Schreibwort- und Schreibbitleitungen geflossen ist. Ein Wiederholen der positiven Stromimpulssequenz auf den gespeicherten '0'-Zustand führt ihn zu einer '1' zurück. Somit muss, um in der Lage zu sein, das Speicherelement in den gewünschten Zustand zu schreiben, zuerst der anfängliche Zustand der MRAM-Vorrichtung 10 gelesen und mit dem zu schreibenden Zustand verglichen werden. Das Lesen und Vergleichen kann zusätzliche logische Schaltkreise erfordern, die einen Puffer zur Speicherung von Informationen und einen Komparator zum Vergleichen von Speicherzuständen umfas sen. In die MRAM-Vorrichtung 10 wird dann nur geschrieben, wenn der gespeicherte Zustand und der zu schreibende Zustand verschieden sind. Einer der Vorteile dieses Verfahrens liegt darin, dass der Stromverbrauch gesenkt wird, weil nur die unterschiedlichen Bits umgeschaltet werden. Ein zusätzlicher Vorteil der Verwendung des Flip-Flop-Schreibverfahrens besteht darin, dass nur unipolare Spannungen erforderlich sind und folglich kleinere N-Kanaltransistoren verwenden werden können, um die MRAM-Vorrichtung zu treiben. In dieser Offenbarung wird der Betrieb in dem Bereich 97 durchgängig als "Flip-Flop-Schreibbetriebsart" definiert.
Beide Schreibverfahren umfassen Versorgungsströme in der Schreibwortleitung 20 und der Schreibbitleitung 30, sodass die Magnetmomentvektoren 53 und 57 in eine von zwei bevorzugten Ausrichtungen ausgerichtet werden, wie zuvor diskutiert. Um die zwei Umschaltbetriebsarten vollkommen zu erklären, werden nun spezifische Beispiele gegeben, die die Zeitevolution der Magnetmomentvektoren 53, 57 und 40 beschreiben.
Es wird nun auf 5 Bezug genommen, darin wird die Flip-Flop-Schreibbetriebsart zum Schreiben einer '1' zu einer '0' unter Verwendung der Impulssequenz 100 beschrieben. In dieser Darstellung werden bei der Zeit t₀ die Magnetmomentvektoren 53 und 57 in die bevorzugten Richtungen ausgerichtet, wie in 2 gezeigt. Diese Ausrichtung wird als eine '1' definiert.
Bei einer Zeit t₁ wird ein positiver Schreibwortstrom 60 eingeschaltet, der induziert, dass das H_w80 in die positive y-Ausrichtung ausgerichtet wird. Die Auswirkung eines positiven H_w80 besteht darin, zu verursachen, dass die na hezu ausgeglichene gegenausgerichtete MRAM-Dreischicht "umschaltet" (to "FLOP") und ungefähr 90° zu der Ausrichtung des zugeführten Feldes ausgerichtet wird. Die endliche antiferromagnetische Austauschwechselwirkung zwischen den ferromagnetischen Schichten 45 und 55 erlaubt es den Magnetmomentvektoren 53 und 57, nun um einen kleinen Winkel in Richtung der Magnetfeldausrichtung auszulenken, und der resultierende Magnetmomentvektor 40 schneidet den Winkel zwischen den Magnetmomentvektoren 53 und 57 und richtet sich nach dem H_w80 aus. Somit wird der Magnetmomentvektor 53 im Uhrzeigersinn 94 gedreht. Da der resultierende Magnetmomentvektor 40 die Vektoraddition der Magnetmomentvektoren 53 und 57 ist, wird der Magnetmomentvektor 57 ebenfalls im Uhrzeigersinn 94 gedreht.
Bei einer Zeit t₂ wird der positive Schreibbitstrom 70 eingeschaltet, der das positive H_B90 induziert. Folglich wird der resultierende Magnetmomentvektor 40 gleichzeitig in die positive y-Ausrichtung, durch das H_w80, und die positive x-Ausrichtung, durch das H_B90, ausgerichtet, was die Auswirkung hat, zu verursachen, dass sich der wirksame Magnetmomentvektor 40 weiter im Uhrzeigersinn 94 dreht, bis er im Allgemeinen bei einem Winkel von 45° zwischen der positiven x- und der positiven y-Ausrichtung ausgerichtet ist. Folglich drehen sich die Magnetmomentvektoren 53 und 57 ebenfalls weiter in Uhrzeigersinn 94.
Bei einer Zeit t₃ wird der Schreibwortstrom 60 ausgeschaltet, sodass nun nur das H_B90 den resultierenden Magnetmomentvektor 40 ausrichtet, der nun in der positiven x-Ausrichtung ausgerichtet wird. Sowohl der Magnetmomentvektor 53, als auch 57, werden nun im Allgemeinen bei Winkeln ausgerichtet sein, die ihre Anisotropie-Hartachsen-Instabilitätspunkte passiert haben.
Bei einer Zeit t₄ wird der Schreibbitstrom 70 ausgeschaltet, sodass keine magnetische Feldkraft auf den resultierenden Magnetmomentvektor 40 einwirkt. Folglich werden die Magnetmomentvektoren 53 und 57 in ihre nächsten bevorzugten Ausrichtungen ausgerichtet, um die Anisotropieenergie zu minimieren. In diesem Falle liegt die bevorzugte Ausrichtung für den Magnetmomentvektor 53 bei einem Winkel von 45° relativ zu der positiven y- und der positiven x-Ausrichtung. Diese bevorzugte Ausrichtung liegt außerdem 180° von der ursprünglichen Ausrichtung des Magnetmomentvektors 53 bei der Zeit t₀ und wird als '0' definiert. Somit ist die MRAM-Vorrichtung 10 zu einer '0' umgeschaltet worden. Es ist klar, dass die MRAM-Vorrichtung 10 außerdem durch Drehen der Magnetmomentvektoren 53, 57 und 40 unter Verwendung von negativen Strömen, sowohl in der Schreibwortleitung 20, als auch der Schreibbitleitung 30, entgegen dem Uhrzeigersinn 96 umgeschaltet werden könnte, aber zu darstellerischen Zwecken anders gezeigt wird.
Es wird nun auf 6 Bezug genommen, darin wird die Flip-Flop-Schreibbetriebsart zum Schreiben einer '0' zu einer '1' unter Verwendung der Impulssequenz 100 dargestellt. Es werden die Magnetmomentvektoren 53 und 57, sowie der resultierende Magnetmomentvektor 40, bei jeder der Zeiten t₀, t₁, t₂, t₃ und t₄ dargestellt, wie zuvor beschrieben, wobei die Fähigkeit gezeigt wird, den Zustand der MRAM-Vorrichtung 10 von '0' zu '1' mit den selben Strom- und Magnetfeldausrichtungen umzuschalten. Somit wird in den Zustand der MRAM-Vorrichtung 10 mit einer Flip-Flop-Schreibbe triebsart geschrieben, die dem Bereich 97 in 3 entspricht.
Für die Direktschreibbetriebsart wird angenommen, dass der Magnetmomentvektor 53 über eine größere Größenordnung verfügt als der Magnetmomentvektor 57, sodass der Magnetmomentvektor 40 in die selbe Richtung zeigt wie der Magnetmomentvektor 53, aber über eine kleinere Größenordnung in dem Nullfeld verfügt. Dieses unausgeglichene Moment erlaubt es der Dipolenergie, die dazu neigt, das Gesamtmoment an dem zugeführten Feld auszurichten, die Symmetrie des nahezu ausgeglichenen SAF aufzubrechen. Somit kann ein Umschalten für eine gegebene Polarität eines Stroms nur in eine Richtung auftreten.
Es wird nun auf 7 Bezug genommen, darin wird ein Beispiel eines Schreibens einer '1' zu einer '0' Verwendung der Direktschreibbetriebsart unter Verwendung der Impulssequenz 100 dargestellt. Wieder ist hier der Speicherzustand anfänglich eine '1', wobei der Magnetmomentvektor 53 in einem Winkel von 45° bezüglich der negativen x- und der negativen y-Ausrichtung ausgerichtet ist und der Magnetmomentvektor 57 in einem Winkel von 45° bezüglich der positiven x- und der positiven y-Ausrichtung ausgerichtet ist. Nach der Impulssequenz, wie oben beschrieben, mit dem positiven Schreibwortstrom 60 und dem positiven Schreibbitstrom 70, geschieht das Schreiben in einer ähnlichen Art und Weise wie in der Flip-Flop-Schreibbetriebsart, wie zuvor beschrieben. Es ist zu beachten, dass die Momente wieder bei einer Zeit t₁ umschalten, der resultierende Winkel jedoch, aufgrund des unausgeglichenen Momentes und der unausgeglichenen Anisotropie, aus 90° gekippt wird. Nach der Zeit t₄ ist die MRAM-Vorrichtung 10 in den '0'-Zustand umgeschaltet worden, wobei das resultierende magnetische Moment 40 in einem Winkel von 45° in der positiven x- und der positiven y-Ausrichtung ausgerichtet ist, wie gewünscht. Ähnliche Ergebnisse werden erhalten, wenn eine '0' zu einer '1' geschrieben wird, nur jetzt mit dem negativen Schreibwortstrom 60 und dem negativen Schreibbitstrom 70.
Es wird nun auf 8 Bezug genommen, darin wird ein Beispiel eines Schreibens unter Verwendung der Direktschreibbetriebsart dargestellt, wenn der neue Zustand derselbe Zustand ist, wie der schon gespeicherte. In diesem Beispiel ist eine '0' schon in der MRAM-Vorrichtung 10 gespeichert und die Stromimpulssequenz 100 wird nun wiederholt, um eine '0' zu speichern. Die Magnetmomentvektoren 53 und 57 versuchen bei einer Zeit t₁ "umzuschalten", aber weil das unausgeglichene magnetische Moment gegen das zugeführte magnetische Feld arbeiten muss, wird die Drehung abgeschwächt. Somit gibt es eine zusätzliche Energiegrenze, um aus dem Rückwärtszustand herauszudrehen. Bei der Zeit t₂ ist das dominante Moment 53 nahezu an der positiven x-Achse und weniger als 45° von seiner anfänglichen Anisotropieausrichtung ausgerichtet. Bei einer Zeit t₃ ist das magnetische Feld entlang der positiven x-Achse ausgerichtet. Anstatt weiter im Uhrzeigersinn zu drehen, verringert das System nun seine Energie durch Ändern der SAF-Momentsymmetrie bezüglich des zugeführten Feldes. Das passive Moment 57 überquert die x-Achse und das System stabilisiert sich, wobei das dominante Moment 53 nahezu in seine ursprüngliche Ausrichtung zurückkehrt. Daher bleibt bei einer Zeit t₄, wenn das magnetische Feld entfernt worden ist, der in der MRAM-Vorrichtung 10 gespeicherte Zustand eine '0'. Diese Sequenz stellt den Mechanismus der als Bereich 95 in
3 gezeigten Direktschreibbetriebsart dar. Somit ist in dieser Konvention ein positiver Strom, sowohl in der Schreibwortleitung 60, als auch der Schreibbitleitung 70, erforderlich, um eine '0' zu schreiben, und umgekehrt ein negativer Strom, sowohl in der Schreibwortleitung 60, als auch der Schreibbitleitung 70, erforderlich, um eine '1' zu schreiben.
Wenn größere Felder zugeführt werden, übersteigt schließlich die mit einem "flop and scissor" verknüpfte Energieabnahme die zusätzliche Energiegrenze, die durch die Dipolenergie des unausgeglichenen Momentes erzeugt wird, was ein Flip-Flop-Ereignis verhindert. An diesem Punkt tritt ein Flip-Flop-Ereignis ein und das Umschalten wird durch den Bereich 97 beschrieben.
Der Bereich 95, für den die Direktschreibbetriebsart gilt, kann erweitert werden, das heißt, der Flip-Flop-Betriebsartbereich 97 kann in höhere magnetische Felder bewegt werden, wenn die Zeiten t₃ und t₄ gleich sind, oder so nahe wie möglich angeglichen werden. In diesem Falle beginnt die Magnetfeldausrichtung bei einem Winkel von 45° bezüglich der Bitanisotropieachse, wenn der Schreibwortstrom 60 eingeschaltet wird, und bewegt sich dann in eine parallele Ausrichtung mit der Bitanisotropieachse, wenn der Schreibbitstrom 70 eingeschaltet wird. Dieses Beispiel ähnelt der typischen Magnetfeldanwendungssequenz. Nun werden jedoch der Schreibwortstrom 60 und der Schreibbitstrom 70 im Wesentlichen gleichzeitig ausgeschaltet, sodass sich die Magnetfeldausrichtung nicht weiter dreht. Daher muss das zugeführte Feld groß genug sein, sodass sich der resultierende Magnetmomentvektor 40 schon über seinen Hart-Achsen-Instabilitätspunkt bewegt hat, wobei sowohl der Schreib wortstrom 60, als auch der Schreibbitstrom 70, eingeschaltet sind. Ein Flip-Flop-Schreibbetriebsartereignis tritt nun mit geringerer Wahrscheinlichkeit ein, da die Magnetfeldausrichtung nun nur um 45°, anstatt um 90°, wie vorher, gedreht wird. Ein Vorteil, über im Wesentlichen übereinstimmende Abfallzeiten, t₃ und t₄, zu verfügen, besteht darin, dass es nun keine zusätzlichen Beschränkungen bezüglich der Reihenfolge der Feldanstiegszeiten t₁ und t₂ gibt. Somit können die magnetischen Felder in jeder beliebigen Reihenfolge eingeschaltet werden, oder können auch im Wesentlichen übereinstimmen.
Die zuvor beschriebenen Schreibverfahren sind hoch selektiv, weil nur die MRAM-Vorrichtung, die sowohl den Schreibwortstrom 60, als auch den Schreibbitstrom 70, zwischen der Zeit t₂ und der Zeit t₃ eingeschaltet hat, Zustände umschaltet. Dieses Merkmal wird in 9 und 10 dargestellt. 9 stellt die Impulssequenz 100 dar, wenn der Schreibwortstrom 60 nicht eingeschaltet ist und der Schreibbitstrom 70 eingeschaltet ist. 10 stellt das entsprechende Verhalten des Zustandes der MRAM-Vorrichtung 10 dar. Bei einer Zeit t₀ sind die Magnetmomentvektoren 53 und 57, sowie ein resultierender Magnetmomentvektor 40, wie in 2 beschrieben, ausgerichtet. In der Impulssequenz 100 ist der Schreibbitstrom 70 bei einer Zeit t₁ eingeschaltet. Während dieser Zeit bewirkt das H_B90, dass der resultierende Magnetmomentvektor 40 in der positiven x-Ausrichtung ausgerichtet wird.
Da der Schreibwortstrom 60 nie eingeschaltet wird, werden die resultierenden Magnetmomentvektoren 53 und 57 nie durch ihre Anisotropie-Hartachsen-Instabilitätspunkte gedreht. Als ein Ergebnis richten sich die Magnetmomentvek toren 53 und 57 in der nächsten bevorzugten Ausrichtung neu aus, wenn der Schreibbitstrom 70 bei einer Zeit t₃ ausgeschaltet wird, was in diesem Falle die ursprüngliche Ausrichtung bei der Zeit t₀ ist. Somit wird der Zustand der MRAM-Vorrichtung 10 nicht umgeschaltet. Es ist klar, dass das selbe Ergebnis eintritt, wenn der Schreibwortstrom 60 bei ähnlichen Zeiten eingeschaltet wird, wie oben beschrieben, und der Schreibbitstrom 70 nicht eingeschaltet wird. Dieses Merkmal stellt sicher, dass nur eine MRAM-Vorrichtung in einem Array umgeschaltet wird, während die anderen Vorrichtungen in ihren ursprünglichen Zuständen bleiben. Als ein Ergebnis wird ein ungewolltes Umschalten vermieden und die Bitfehlerrate minimiert.
In 11 wird ein Speicher 110 gezeigt, der umfasst: ein Speicherarray 112, einen Schreibwortdecodierer 114, einen Schreibwortleitungstreiber 116, einen Lesewortdecodierer 118, einen Lesewortleitungstreiber 120, einen oder mehrere Leseverstärker 122, einen Lesebitdecodierer 124, einen Schreibbitdecodierer 126, einen Schreibbittreiber 128, einen Komparator 130 und einen Ausgangstreiber 132. Diese Elemente sind durch mehrere Leitungen zusammengekoppelt. Zum Beispiel empfängt der Lesebitdecodierer 124 eine Spaltenadresse, die aus mehreren Adressensignalen besteht. Das Speicherarray 112 ist ein Array von Speicherzellen, die mit einer Flip-Flop-Operation umgeschaltet werden können. Ein Abschnitt von Speicherzellen für das Speicherarray 112 ist das in 14 gezeigte Speicherarray 200, das ein MRAM-Zellarray ist, das in dem Verfahren beschrieben wird, das für das Speicherarray 3 von 1 beschrieben wurde, in dem das Schreiben in vier Schritten von 45°-Winkeln stattfindet, bis 180° erreicht sind. In diesem besonderen bevor zugten Zellarray gibt es getrennte Wortleitungen und Bitleitungen für einen Schreibbetrieb und einen Lesebetrieb.
Der Lesewortdecodierer 118 empfängt eine Zeilenadresse und ist an den Lesewortleitungstreiber 120 gekoppelt, der seinerseits an das Speicherarray 112 gekoppelt ist. Für ein Lesen wählt der Lesewortdecodierer 118 eine Lesewortleitung in dem Speicherarray 112 basierend auf der Zeilenadresse aus. Die ausgewählte Wortleitung wird durch den Leseleitungstreiber 120 getrieben. Der Lesebitdecodierer 124, der die Spaltenadresse empfängt und zwischen den Leseverstärker 122 und das Speicherarray 112 gekoppelt ist, wählt eine Lesebitleitung von dem Lesebitdecodierer 124, basierend auf der Spaltenadresse, von dem Speicherarray 112 aus und koppelt sie an den Leseverstärker 122. Der Leseverstärker 122 erfasst den logischen Zustand und koppelt ihn an den Ausgangstreiber 132 und den Komparator 130. Für ein Lesen stellt der Ausgangstreiber 132 ein Datenausgangssignal DO zur Verfügung. Für einen Schreibbetrieb vergleicht der Komparator 130 den logischen Zustand der ausgewählten Zelle, der durch den Leseverstärker 122 zur Verfügung gestellt wird, mit dem gewünschten zu schreibenden logischen Zustand, wie durch die Eingangsdaten zur Verfügung gestellt.
Der Schreibwortdecodierer 114 empfängt die Zeilenadresse und ist an den Schreibwortleitungstreiber 116 gekoppelt, der seinerseits an das Speicherarray 112 gekoppelt ist. Für ein Schreiben wählt der Schreibwortdecodierer 114 eine Schreibwortleitung basierend auf der Zeilenadresse in dem Speicherarray 112 aus und der Schreibwortleitungstreiber treibt seinerseits diese ausgewählte Schreibwortleitung. Der Schreibbitdecodierer 126 empfängt die Spaltenadresse und ist gekoppelt, um den Schreibbittreiber 128 zu beschreiben, der an das Speicherarray 112 gekoppelt ist. Der Schreibbitdecodierer 126 wählt basierend auf der Zeilenadresse eine Schreibbitleitung aus und der Schreibbittreiber 128 treibt seinerseits die ausgewählte Schreibbitleitung, um den Zustand der ausgewählten Zelle hin- und herzuschalten.
Da das Speicherarray 112 ein Flip-Flop-Speicher ist, wird eine Schreib-Flip-Flop-Operation nun abgeschlossen, wenn der logische Zustand der Zelle umgeschaltet werden muss, um den gewünschten resultierenden logischen Zustand der ausgewählten Zelle zu erreichen. Somit empfängt der Komparator 130 den Ausgang einer Leseoperation in der ausgewählten Zelle von dem Leseverstärker 122 und bestimmt, ob die ausgewählte Zelle schon über den gewünschten logischen Zustand verfügt. Wenn die ausgewählte Zelle, wie durch die Zeilen- und Spaltenadresse bestimmt, über den gewünschten logischen Zustand verfügt, wird die Schreiboperation bestimmt. Wenn der logische Zustand der ausgewählten Zelle von dem gewünschten Zustand verschieden ist, zeigt der Komparator dem Schreibbittreiber 128 an, dass das Schreiben fortzusetzen ist, und der Schreibbittreiber für die ausgewählte Schreibbitleitung treibt die ausgewählte Schreibbitleitung.
In 12 wird ein Teil des Speichers 110 von 11 gezeigt, der umfasst: den an die Schreibwortleitungen WL gekoppelten Schreibwortleitungstreiber 116, den an die Schreibbitleitungen BL gekoppelten Schreibbittreiber 128 und die Zellen 134, 136, 138 und 140, die an die Schnittpunkte der Schreibbitleitungen BL und der Schreibwortleitungen WL gekoppelt sind. Damit ein Schreiben stattfindet, wird für eine hinreichende Zeit einer ausgewählten Wortlei tung WL ein Strom zur Verfügung gestellt, während in der ausgewählten Schreibbitleitung kein Strom fließt, um die erste Winkeländerung in den Speicherzellen entlang der ausgewählten Schreibwortleitung zu verursachen. Während in der ausgewählten Schreibwortleitung noch ein Strom fließt, ist durch die ausgewählte Schreibbitleitung ein Strom geflossen, um die zweite Winkeländerung der ausgewählten Speicherzelle zu verursachen. Diese zweite Winkeländerung findet nur bei dem Schnittpunkt der stromführenden Schreibbitleitung und Schreibwortleitung statt. Während noch Strom durch die Schreibbitleitung fließt, wird der Stromfluss durch die ausgewählte Schreibwortleitung beendet, um eine dritte Winkeländerung in der ausgewählten Speicherzelle zu verursachen. Diese dritte Änderung findet nur bei dem Schnittpunkt der ausgewählten Schreibbitleitung und der ausgewählten Schreibwortleitung statt. Eine vierte Winkeländerung der ausgewählten Speicherzelle findet statt, wenn der Strom durch die ausgewählte Schreibbitleitung beendet wird.
Der Schreibbetrieb des Speichers 110 wird unter Bezugnahme auf das Timingdiagramm von 13 weiter erklärt. Sowohl eine Leseoperation, als auch eine Schreib-Flip-Flop-Operation, werden durch eine Änderung in der Zeilen- oder Spaltenadresse initiiert, wie durch eine Freigabe einer Lesewortleitung WLA gezeigt, wie in 13 gezeigt. Obwohl das Schreiben nicht ausgeführt werden kann, bis bestimmt worden ist, dass der logische Zustand umgeschaltet werden muss, kann der Schreibzyklus trotzdem, wie angemerkt, dadurch beginnen, dass die Schreibwortleitung freigegeben wird, bevor der Leseverstärker seine Ausgabe zur Verfügung stellt und der Komparator bestimmt, ob der logische Zustand umgeschaltet werden muss. Ein Freigeben der Schreibwortleitung (Veranlassen, dass Strom durchfließt) verursacht die erste Winkeländerung in der ausgewählten Zelle sowie allen der Zellen entlang der ausgewählten Schreibwortleitung, aber diese Änderung wird umgekehrt, wenn der Strom beendet wird, ohne die Schreibbitleitung freizugeben.
Somit kann die ausgewählte Schreibwortleitung freigegeben werden, bevor der Komparator seine Bestimmung vornimmt, weil die erste Winkeländerung einfach durch Entfernen des Stromes umgekehrt wird. Dies muss der Fall sein, weil alle Zellen auf einer ausgewählten Schreibwortleitung die erste Winkeländerung erfahren und alle, außer eine, nicht ausgewählt werden. Nur die ausgewählte Zelle erfährt jedoch die zweite Winkeländerung und diese findet statt, wenn die Schreibbitleitung freigegeben wird. Es wird gezeigt, dass dies stattfindet, nachdem der Komparator seine Bestimmung vorgenommen hat, dass eine Änderung des logischen Zustandes gewünscht wird. Es wird gezeigt, dass die erste Winkeländerung von 0° zu 45° und die zweite Änderung von 45° zu 90° vorgenommen wird. Es wird gezeigt, dass die dritte Winkeländerung stattfindet, wenn die Schreibwortleitung gesperrt wird (Strom wird beendet). Es wird gezeigt, dass diese von 90° zu 135° vorgenommen wird. Die letzte gezeigte Winkeländerung ist die vierte Winkeländerung und findet statt, wenn die Schreibbitleitung gesperrt wird. Es wird gezeigt, dass diese Winkeländerung von 135° zu 180° vorgenommen wird.
Dies zeigt außerdem, dass die letzten Stufen des Schreibens nach den nächsten Adressenänderungen andauern können, was einen weiteren Zyklus initiiert. Der Anfang eines Zyklus beginnt immer mit einem Lesen, auch wenn der Zyklus ein Schreibzyklus ist. Die Adresse A wird zu der Adresse B geändert und verursacht, dass die Lesewortleitung B ausgewählt wird. Dies stört das Schreiben der vorher ausgewählten Zelle nicht. Dies stellt eine Lesewortleitungsänderung dar, aber auch wenn die Adressenänderung nur eine Spalte betrifft, sodass sich die ausgewählte Lesewortleitung nicht ändert, beeinflusst der fortgesetzte Stromfluss den Abschluss des Schreibens nicht negativ. Es ist außerdem zu beachten, dass es nicht notwendig ist, dass die Schreibfreigabe zu der Zeit aktiv ist, zu der der Zyklus beginnt, weil alle Zyklen ohnehin mit einer Leseoperation beginnen. Das Schreibfreigabesignal muss jedoch hinreichend früh aktiv sein, damit die Schreibbitleitung aktiv wird.
Die Erklärung hat sich darauf bezogen, dass eine einzelne Zelle ausgewählt wird, aber dies diente nur dem einfacheren Verständnis. In der Praxis wird typischerweise eine Zahl von Zellen ausgewählt und dies wird in 11 dadurch angezeigt, dass die Signalverbindungen zwischen den Elementen mehrere Signalleitungen sind. Somit würde zum Beispiel, wenn der Speicher 110 ein x16-Speicher wäre, der Komparator 130 tatsächlich 16 verschiedene Vergleiche durchführen, einen für jede ausgewählte Zelle. Von den sechzehn Vergleichen würden nur solche, die eine Nichtübereinstimmung anzeigten, eine Schreiboperation dieser ausgewählten Zellen mit der Nichtübereinstimmung verursachen. Die ausgewählten Zellen, die eine Übereinstimmung ergäben, würden nicht umgeschaltet.
In 14 wird eine MRAM-Architektur 200 mit geerdeten Schreibbitleitungen und elektrisch isolierten Lesebitleitungen dargestellt. Die MRAM-Architektur verfügt im Allgemeinen über eine Mehrzahl von sich überschneidenden Schreibleitungen in der Form von Bitleitungen und Wortleitungen, wobei eine Speicherzelle bei jedem Schnittpunkt der Bitleitungen und Wortleitungen angeordnet ist. Für jede Speicherzelle gibt es eine Schreibbitleitung und eine Lesebitleitung. Genauso gibt es für jede Speicherzelle eine Schreibwortleitung und eine Lesewortleitung. Zu darstellerischen Zwecken umfasst 14 eine erste Schreibbitleitung 220, mit WBL0 bezeichnet, eine Lesebitleitung 222, mit RBL0 bezeichnet, eine zweite Schreibbitleitung 224, mit WBL1 bezeichnet, und eine zweite Lesebitleitung 226, mit RBL1 bezeichnet. Zusätzlich umfasst 14 eine erste Lesewortleitung 230, mit RWL0 bezeichnet, eine erste Schreibwortleitung 232, mit WWL0 bezeichnet, eine zweite Lesewortleitung 234, mit RWL1 bezeichnet, und eine zweite Schreibwortleitung 236, mit WWL1 bezeichnet. Zur einfacheren Darstellung werden vier Speicherzellen dargestellt, obwohl klar ist, dass viele Speicherzellen implementiert sind. Eine Speicherzelle 210 verfügt über eine magnetoresistive MTJ-Zelle 260 (MTJ = Tunnelverbindung) und einen Auswähltransistor 261. Eine Speicherzelle 212 verfügt über eine magnetoresistive Tunnelverbindungszelle 262 und einen Auswähltransistor 263. Eine Speicherzelle 214 verfügt über eine magnetoresistive Tunnelverbindungszelle 266 und einen Auswähltransistor 267. Eine Speicherzelle 216 verfügt über eine magnetoresistive Tunnelverbindungszelle 268 und einen Auswähltransistor 269. Jede der MTJ-Zellen 260, 262, 266 und 268 verfügt über drei Leitungspfade, einen ersten oder horizontalen Leitungspfad, einen zweiten oder vertikalen Leitungspfad und einen dritten oder diagonalen Leitungspfad. Der erste und zweite Leitungspfad sind Schreibstromleitungspfade und der dritte Leitungspfad ist ein Lese stromleitungspfad. Ein erster Anschluss eines ersten Leitungspfades der MTJ-Zelle 260 ist über die Schreibwortleitung 232 an einen V_DD-Stromversorgungsspannungsanschluss angeschlossen. Der V_DD-Stromversorgungsspannungsanschluss ist eine positive Spannung relativ zur Erde. Ein zweiter Anschluss des ersten Leitungspfades der MTJ-Zelle 260 ist an einen ersten Anschluss des ersten Leistungspfades der MTJ-Zelle 262 angeschlossen. Ein erster Anschluss eines zweiten Leitungspfades der MTJ-Zelle 260 ist an einen Erdanschluss über die Schreibbitleitung 220 durch Anschließen eines ersten Endes der Schreibbitleitung 220 an die Erde angeschlossen. Ein zweiter Anschluss des zweiten Leitungspfades der MTJ-Zelle 260 ist an einen ersten Anschluss eines zweiten Leitungspfades der MTJ-Zelle 266 angeschlossen. Ein erster Anschluss eines dritten Leitungspfades der MTJ-Zelle 260 ist an eine erste Stromelektrode oder eine Source des Auswähltransistors 261 angeschlossen. Ein zweiter Anschluss des dritten Leitungspfades der MTJ-Zelle 260 ist an den zweiten Anschluss ihres zweiten Leitungspfades angeschlossen. Eine zweite Stromelektrode oder ein Drain des Auswähltransistors 261 ist an die Lesebitleitung 222 angeschlossen. Eine Steuerelektrode oder ein Gate des Auswähltransistors 261 ist an die Lese-Schreib-Leitung 230 angeschlossen. Ein zweiter Anschluss des ersten Leistungspfades der MTJ-Zelle 262 ist über die Schreibwortleitung 232 an einen Schreibzeilen-Decodierer/Treiber 252 gekoppelt, der als ein Wortzeilendecodierer und ein Wortschreibtreiber arbeitet. Ein erster Anschluss eines zweiten Leitungspfades der MTJ-Zelle 262 ist über die Wortbitleitung 224 an die Erde angeschlossen. Ein zweiter Anschluss des zweiten Leitungspfades der MTJ-Zelle 262 ist über die Schreibbitlei tung 224 an einen ersten Anschluss eines zweiten Leitungspfades der MTJ-Zelle 268 angeschlossen. Ein erster Anschluss eines dritten Leitungspfades der MTJ-Zelle 262 ist an eine erste Stromelektrode oder eine Source des Auswähltransistors 263 angeschlossen. Ein zweiter Anschluss des dritten Leitungspfades der MTJ-Zelle 262 ist an den zweiten Anschluss ihres zweiten Leitungspfades angeschlossen. Eine zweite Stromelektrode oder ein Drain des Auswähltransistors 263 ist an die Lesebitleitung 226 angeschlossen. Eine Steuerelektrode oder ein Gate des Auswähltransistors 263 ist an die Lesewortleitung 230 angeschlossen. Ein erster Anschluss eines ersten Leitungspfades der MTJ-Zelle 266 ist über die Schreibwortleitung 236 an einen V_DD-Stromversorgungsspannungsanschluss angeschlossen. Ein zweiter Anschluss des ersten Leitungspfades der MTJ-Zelle 266 ist an einen ersten Anschluss des ersten Leitungspfades der MTJ-Zelle 268 angeschlossen. Ein zweiter Anschluss des zweiten Leitungspfades der MTJ-Zelle 266 ist über die Schreibbitleitung 220 an einen Schreibspalten-Decodierer/Treiber 240 gekoppelt, der als ein Bitspaltendecodierer und ein Bitschreibtreiber arbeitet. Ein erster Anschluss eines dritten Leitungspfades der MTJ-Zelle 266 ist an eine erste Stromelektrode oder Source des Auswähltransistors 267 angeschlossen. Ein zweiter Anschluss des dritten Leitungspfades der MTJ-Zelle 266 ist an den zweiten Anschluss ihres zweiten Leitungspfades angeschlossen. Eine Steuerelektrode oder ein Gate des Auswähltransistors 267 ist an die Lesewortleitung 234 angeschlossen und eine zweite Stromelektrode oder Drain des Transistors 267 ist an die Lesebitleitung 222 angeschlossen. Ein zweiter Anschluss des ersten Leitungspfades der MTJ-Zelle 268 ist über die Schreibwortlei tung 236 an einen Schreibzeilen-Decodierer/Treiber 256 gekoppelt, der als ein Wortzeilendecodierer oder Wortschreibtreiber arbeitet. Ein zweiter Anschluss eines zweiten Leitungspfades der MTJ-Zelle 268 ist über die Schreibbitleitung 224 an einen Schreibspalten-Decodierer/Treiber 244 gekoppelt, der als ein Bitspaltendecodierer und ein Bitschreibtreiber arbeitet. Ein erster Anschluss des dritten Leitungspfades der MTJ-Zelle 268 ist an eine erste Stromelektrode oder Source des Auswähltransistors 269 angeschlossen. Ein zweiter Anschluss des dritten Leitungspfades der MTJ-Zelle 268 ist an einen zweiten Anschluss ihres zweiten Leitungspfades angeschlossen. Eine Steuerelektrode oder ein Gate des Auswähltransistors 269 ist an die Lesewortleitung 234 angeschlossen. Eine zweite Stromelektrode oder ein Drain des Auswähltransistors 269 ist an die Lesebitleitung 226 angeschlossen. Ein Lesezeilen-Decodierer/Treiber 250 ist an die Lesewortleitung 230 angeschlossen. Der Lesezeilen-Decodierer/Treiber 250 arbeitet als ein Lesezeilendecodierer und ein Leseworttreiber. Ein Lesezeilen-Decodierer/Treiber 254 ist an die Lesewortleitung 234 angeschlossen. Ein Eingang eines Lesespaltendecodierers 242 ist an die Lesebitleitung 222 angeschlossen. Ein Ausgang des Lesespaltendecodierers ist an einen ersten Eingang eines Leseverstärkers 270 angeschlossen. Ein Eingang eines Lesespaltendecodierers 246 ist an die Lesebitleitung 226 angeschlossen. Ein Ausgang des Lesespaltendecodierers 246 ist an einen zweiten Eingang des Leseverstärkers 270 angeschlossen. Ein Ausgang des Leseverstärkers 270 ist an einen Datenausgang zur Bereitstellung einer Datenausgabe angeschlossen.
Es wird angenommen, dass unter Betriebsbedingungen eine Flip-Flop-Schreiboperation in der Speicherzelle 210 in der MRAM-Architektur 200 erforderlich ist, um den Zustand der Speicherzelle hin- und herzuschalten. Zuerst treibt der Schreibzeilen-Decodierer/Treiber 252 in Reaktion auf ein Decodieren einer Speicherzeilenadresse einen ersten Strom über den Schreibschwellenwert durch die Schreibwortleitung 232 über die Speicherzellen 210 und 212 und andere (nicht gezeigt) von dem V_DD-Anschluss zu einem Erdanschluss (nicht gezeigt) in dem Schreibzeilen-Decodierer/Treiber 252. Dann treibt der Schreibspalten-Decodierer/Treiber 240, während der Schreibzeilen-Decodierer/Treiber 252 seinen Strom aufrechterhält, in Reaktion auf ein Decodieren einer Speicherspaltenadresse einen zweiten Strom über den Schreibschwellenwert durch die Schreibbitleitung 220 über die Speicherzellen 210 und 214 und andere (nicht gezeigt) zu dem Erdanschluss. Dann stoppt der Schreibzeilen-Decodierer/Treiber 252, während der Schreibzeilen-Decodierer/Treiber 240 seinen Strom aufrechterhält, das Treiben des ersten Stroms. Der Schreibspalten-Decodierer/Treiber 240 stoppt dann das Treiben des zweiten Stroms. Diese Sequenz von Strömen verursacht, dass sich der Zustand der MTJ-Zelle 260 durch ein Manipulieren des magnetischen Feldes ändert, wie oben beschrieben.
Es wird nun angenommen, dass eine Leseoperation in der Speicherzelle 210 in der MRAM-Architektur 200 erforderlich ist, um den Zustand der Speicherzelle zu lesen. Zuerst behauptet der Lesezeilendecodierer/-treiber 250 in Reaktion auf das Decodieren einer Speicherzeilenadresse die Zeilenwortleitung 230 durch Erhöhen des Spannungspotentials der Zeilenwortleitung 230 auf eine erhöhte Spannung. Der Aus wähltransistor 261 schließt dann einen Anschluss des dritten Strompfades, des Lesestrompfades durch die magnetische Tunnelverbindung, der MTJ-Zelle 260 an die Lesebitleitung 222 an. Der Auswähltransistor 263 schließt außerdem einen Anschluss des dritten Strompfades, des Lesestrompfades, der MTJ-Zelle 262 an die Lesebitleitung 226 an. In Reaktion auf das Decodieren einer Speicherspaltenadresse wird der Lesespaltendecodierer 242 behauptet, wobei die Lesebitleitung 222 an den Leseverstärker 270 angeschlossen wird, der den Zustand der MTJ in der Speicherzelle 210 erfasst. Der Lesespaltendecodierer 246 wird nicht behauptet. In Reaktion auf die Leseoperation stellt der Leseverstärker 270 ein Ausgangssignal, Daten Aus, zur Verfügung, das den Bitzustand der Speicherzelle 210 anzeigt.
In 15 wird eine Darstellung eines Querschnitts einer Speicherzelle gezeigt, die die MTJ-Zelle 260 und den Auswähltransistor 261 umfasst. Diese zeigt die bekannten Elemente einer MRAM-Vorrichtung, die angeordnet sind, um Nutzen aus der Architektur von 14 zu ziehen. In einer typischen Anwendung der MRAM-Technologie sind die MRAM-Vorrichtungen auf einer Schaltung mit einer extensiven Logik, wie zum Beispiel einem Mikroprozessor, vorhanden. In einem solchen Fall gibt es mehrere Ebenen von Metall, um die Logikkonstruktion aufzunehmen, und das Speicherelement der MRAM-Vorrichtung wird hergestellt, nachdem solche Metallschichten gebildet worden sind. Dies liegt daran, dass die typische Tunnelverbindung nicht in der Lage ist, Temperaturen über ungefähr 400°C ohne eine Schädigung auszuhalten.
Die Speicherzelle 210 umfasst eine Tunnelverbindung 300, die in enger Nachbarschaft zu der Schreibbitleitung 220 angeordnet und an diese angeschlossen ist, und eine Verbindung 306 in enger Nachbarschaft zu dem Schreibstrompfad 232. Der Transistor 261 umfasst eine Source 322, einen Drain 324 und ein Gate 323. Die Source 322 des Transistors 261 ist an die MRAM-Vorrichtung 260 über eine Verbindung 318, eine Verbindung 308, eine Verbindung 310 und eine Verbindung 312 angeschlossen, die als Metallschichten zur Verwendung durch eine Logik gebildet werden. Diese Metallverbindungsschichten werden durch Bohrungen zusammengeschaltet, wie gut bekannt ist. Der Schreibstrompfad 232 wird in der selben Metallschicht wie die Verbindung 318 gebildet. Das Gate 323 ist ein Teil der Lesewortleitung RWL0 230 und wird periodisch an die Verbindung 320 angeschlossen. Die Verwendung der Verbindung 320 besteht darin, den Widerstand der RWL0 230 zu verringern. Dies ist eine bekannte "Strapping"-Technik, um den relativ hohen Widerstand von Polysilizium zu vermeiden. Die Lesebitleitung 222 ist an den Drain 324 des Transistors 261 über eine Verbindung angeschlossen.
In 16 wird ein Querschnitt durch die Speicherzelle 210 und die Source 322 des Transistors 261, wie in 15 angezeigt, gezeigt. Dieser Querschnitt ist erweitert, um die Speicherzelle 212 und den Transistor 263 zu umfassen. Dieser zeigt die Lesebitleitung RBL0 222 bei der selben Verbindungsstufe wie die Verbindung 310 und die Lesebitleitung RBL1 226 bei der selben Verbindungsstufe wie die Verbindung 312. Es ist zu beachten, dass die Tunnelverbindung 300 und die WWL0 232 von der Querschnittslinie verschoben sind und somit in 16 nicht vorkommen. Der in 16 vorhandene Teil der Speicherzelle 212 ist die Schreibbitleitung WBL1 224. Ähnlich der Speicherzelle 210, ist der dritte Strompfad der Speicherzelle 212 an den Transistor 263 durch die Verbindung 340, die Verbindung 338, die Verbindung 336, die Verbindung 334 und die Verbindung 330 angeschlossen. Die Verbindungen 306 und 330 stellen die direkte Verbindung zu den Tunnelverbindungen der Speicherzellen 210, beziehungsweise 202, zur Verfügung. Diese Querschnitte zeigen, dass diese Architektur hergestellt werden kann, ohne das ungewöhnliche Strukturen benötigt werden, die eine spezielle Verarbeitung erfordern würden.
Jetzt ist klar, dass eine verbesserte MRAM-Architektur zur Verfügung gestellt worden ist. Die offenbarte MRAM-Architektur verbessert sowohl die Speichergeschwindigkeit, als auch die Speicherbereichseffizienz. Im Besonderen wird die Lesegeschwindigkeit verbessert, ohne an Schreibeffizienz einzubüßen. In dieser Architektur koppelt der Bitauswähltransistor ein Ende oder einen Anschluss der magnetischen Tunnelverbindung (MTJ) direkt an die Bitleitung, anstatt einen Anschluss der Tunnelverbindung an die Erde anzuschließen, wie dies in anderen Architekturen der Fall ist. Der zweite Anschluss der Tunnelverbindung wird an die Schreibbitleitung angeschlossen, wobei die Schreibbitleitung an die Erde oder eine andere Referenzanschlussspannung angeschlossen ist. Die direkte Verbindung über den Auswähltransistor der MTJ zu der Bitleitung gestattet eine elektrische Isolation der Lesebitleitung von der Schreibbitleitung, wodurch die Kapazität auf der Lesebitleitung signifikant verringert und die Geschwindigkeit der Leseoperation verbessert wird. Im Gegensatz dazu sind, wenn die Lesebitleitung die die Schreibbitleitung der selbe Leiter sind, Schalter an jedem Ende erforderlich, um die Bitleitung während der Leseoperation zu isolieren. Diese Schalter koppeln eine signifikante parasitäre Kapazität an die Bitleitung, wodurch die Leseoperation wesentlich verlangsamt wird. Zusätzlich sind diese Schalter notwendigerweise von großer Ordnung, um dem signifikanten Schreibstrom einen kleinen Widerstand zur Verfügung zu stellen. Somit resultiert die Eliminierung eines Schalters an einem Ende einer jeden Schreibbitleitung in einer signifikanten Größeneinsparung in der Speicherarchitektur 200.
Dem Fachmann auf dem Gebiet kommen leicht verschiedene Änderungen und Modifizierungen der hierin zu darstellerischen Zwecken gewählten Ausführungsformen in den Sinn. Zum Beispiel kann der dargestellte Transistor mit jeder beliebigen Art von Transistor implementiert werden und verschiedene Leitfähigkeiten können implementiert werden. Verschiedene Arten von magnetoresistiven Speicherzellen können unter Verwendung der hierin beschriebenen Speicherarchitektur implementiert werden. Obwohl hierin eine bestimmte Art von MRAM-Zelle beschrieben und diskutiert wird, können MRAM-Zellen verwendet werden, die nach unterschiedlichen Prinzipien arbeiten. Die vorliegende Erfindung kann bezüglich verschiedener Halbleiterherstellungsverfahren skaliert werden. Die Zahl der in 15 und 16 dargestellten Verbindungen ist beispielhaft und kann für eine spezifische Anwendung sowohl erhöht als auch verringert werden. Jede beliebige Art von Leseverstärkerarchitektur kann in Zusammenhang mit einem Implementieren des in den Abbildungen dargestellten Leseverstärkers verwendet werden. Zusätzlich können verschiedene Implementierungen von Spalten- und Zeilendecodierern und Speichertreibern verwendet werden. Es ist klar, dass die dargestellten Wort- und Bitleitungen von den gezeigten ausgetauscht werden können, oder dass sich Wort- und Bitleitungen abwechseln, anstatt in einem Zeilen- und Spaltenlayout getrennt zu werden. Jede beliebige Bitgröße eines Speichers kann implementiert werden und jede beliebige Gruppierung durch Abschnitte von Speicherzellen kann implementiert werden.
In dem Maße in dem solche Modifizierungen und Variationen nicht von dem Geist der Erfindung abweichen, sollen sie in ihrem Umfang enthalten sein, der nur durch eine angemessene Interpretation der folgenden Ansprüche festgesetzt wird.
Oben sind Nutzen, andere Vorteile und Lösungen von Problemen mit Bezug auf spezifische Ausführungsformen beschrieben worden. Jedoch sollen die Nutzen, Vorteile, Lösungen von Problemen und jedes beliebige Element, das irgend einen Nutzen oder Vorteil verursacht, oder verursacht, dass keine Lösung eintritt, oder ausgeprägter ausfällt, nicht als ein kritisches, erforderliches, oder wesentliches Merkmal, oder Element irgend eines Anspruchs oder aller Ansprüche gedeutet werden. Wie hierin verwendet, sollen die Ausdrücke "umfasst", "umfassend", oder eine beliebige andere ihrer Variationen, eine nicht exklusive Einbeziehung umfassen, sodass ein Prozess, ein Verfahren, ein Artikel oder eine Vorrichtung, die eine Liste von Elementen umfasst, nicht nur diese Elemente enthält, sondern weitere Elemente umfassen kann, die nicht ausdrücklich aufgelistet oder einem solchen Prozess, Verfahren, Artikel oder einer solchen Vorrichtung inhärent sind. Der hierin verwendete Ausdruck "ein" wird als Eins oder mehr als Eins definiert. Der hierin verwendete Ausdruck "Mehrzahl" wird als Zwei oder mehr als Zwei definiert. Der hierin verwendete Ausdruck "ein anderer" wird als mindestens ein zweiter oder mehr definiert.
Die hierin verwendeten Ausdrücke "und/oder haben" werden als umfassen definiert (das heißt, offene Sprache). Der hierin verwendete Ausdruck "gekoppelt" wird als angeschlossen definiert, obwohl nicht notwendigerweise direkt und nicht notwendigerweise mechanisch.

Claims

Speicher (200), der umfasst: eine erste magnetoresistive Tunnelverbindung (kurz: MTJ) (260), die über einen ersten Anschluss und über einen zweiten Anschluss verfügt; einen ersten Transistor (261), der über eine an den ersten Anschluss der ersten MTJ (260) gekoppelte erste Stromelektrode, eine zweite Stromelektrode und eine Steuerelektrode verfügt; eine erste Schreibwortleitung (232) in enger Nachbarschaft zu der ersten MTJ (260) im Wesentlichen in einer ersten Ausrichtung; eine erste Lesewortleitung (230), die an die Steuerelektrode des ersten Transistors (261) gekoppelt ist; und einen Leseverstärker; eine erste Schreibbitleitung (220), die in enger Nachbarschaft zu der MTJ (260), im Wesentlichen in einer zweiten Ausrichtung, orthogonal zu der ersten Ausrichtung, passiert und an den zweiten Anschluss der ersten MTJ (260) gekoppelt ist; weiterhin gekennzeichnet durch: eine erste Lesebitleitung (222), die die zweite Stromelektrode des ersten Transistors (261) an den Leseverstärker (270) koppelt.
Speicher (200) gemäß Anspruch 1, wobei die erste Schreibbitleitung (220) über ein an die Erde gekoppeltes erstes Ende und ein an einen ersten Bitschreibtreiber (220) gekoppeltes zweites Ende verfügt.
Speicher (200) gemäß Anspruch 2, wobei die erste Schreibwortleitung (232) über ein an einen positiven Stromversorgungsanschluss gekoppeltes erstes Ende und ein an einen Wortschreibtreiber (250) gekoppeltes zweites Ende verfügt.
Speicher (200) gemäß Anspruch 1, weiterhin umfassend: eine zweite MTJ (262), die über einen ersten Anschluss und über einen zweiten Anschluss verfügt; einen zweiten Transistor (263), der über eine an den ersten Anschluss der zweiten MTJ (262) gekoppelte erste Stromelektrode, eine zweite Stromelektrode und eine Steuerelektrode verfügt, wobei sich die erste Schreibwortleitung (232) in enger Nachbarschaft zu der zweiten MTJ, im Wesentlichen in der ersten Ausrichtung, befindet und die erste Schreibwortleitung (230) an die Steuerelektrode des zweiten Transistors (263) gekoppelt ist; eine zweite Schreibbitleitung (224), die in enger Nachbarschaft zu der zweiten MTJ (262), in einer zweiten Ausrichtung, passiert und an den zweiten Anschluss der zweiten MTJ (262) gekoppelt ist; und eine zweite Lesebitleitung (226), die die zweite Stromelektrode des zweiten Transistors (263) an den Leseverstärker (270) koppelt.
Speicher gemäß Anspruch 4, wobei die erste Schreibitleitung (220) über ein an die Erde gekoppeltes erstes Ende und über ein an einen ersten Bitschreibtreiber (240) gekoppeltes zweites Ende verfügt und die zweite Schreibbitleitung (224) über ein an die Erde gekoppeltes erstes Ende und über ein an einen zweiten Bitschreibtreiber (244) gekoppeltes zweites Ende verfügt.
Speicher gemäß Anspruch 4, weiterhin umfassend: eine dritte MTJ (266), die über einen ersten Anschluss und über einen zweiten Anschluss verfügt; einen dritten Transistor (267), der über eine an den ersten Anschluss der dritten MTJ (266) gekoppelte erste Stromelektrode, eine zweite Stromelektrode und eine Steuerelektrode verfügt, wobei die erste Schreibbitleitung (220) in enger Nachbarschaft zu der dritten MTJ (266), im Wesentlichen in einer zweiten Ausrichtung, passiert und an den zweiten Anschluss der dritten MTJ (266) gekoppelt ist und die erste Schreibbitleitung (222) die zweite Stromelektrode des dritten Transistors (267) an den Leseverstärker (270) koppelt; eine zweite Schreibwortleitung (236) in enger Nachbarschaft zu der dritten MTJ (266), im Wesentlichen in der ersten Ausrichtung; und eine zweite Lesewortleitung (234), die an die Steuerelektrode des dritten Transistors (267) gekoppelt ist.
Speicher gemäß Anspruch 6, wobei die erste Schreibitleitung (220) über ein an die Erde gekoppeltes erstes Ende und über ein an einen ersten Bitschreibtreiber (240) gekoppeltes zweites Ende verfügt und die zweite Schreibbitlei tung (224) über ein an die Erde gekoppeltes erstes Ende und über ein an einen zweiten Bitschreibtreiber (244) gekoppeltes zweites Ende verfügt.
Speicher gemäß Anspruch 6, weiterhin umfassend: eine vierte MTJ (268), die über einen ersten Anschluss und über einen zweiten Anschluss verfügt; einen vierten Transistor (269), der über eine an den ersten Anschluss der vierten MTJ (268) gekoppelte erste Stromelektrode, eine zweite Stromelektrode und eine Steuerelektrode verfügt; wobei sich die zweite Schreibwortleitung (236) in enger Nachbarschaft zu der vierten MTJ (268) und im Wesentlichen in der ersten Ausrichtung befindet; die zweite Lesewortleitung (234) an die Steuerelektrode des vierten Transistors (269) gekoppelt ist; die zweite Schreibbitleitung (224) in enger Nachbarschaft zu der vierten MTJ (268), im Wesentlichen in der zweiten Ausrichtung, passiert und an den zweiten Anschluss der vierten MTJ (268) gekoppelt ist; und die zweite Lesebitleitung (226) die zweite Stromelektrode des vierten Transistors (269) an den Leseverstärker (270) koppelt.
Speicher gemäß Anspruch 8, wobei die erste Schreibitleitung (220) über ein an die Erde gekoppeltes erstes Ende und über ein an einen ersten Bitschreibtreiber (240) gekoppeltes zweites Ende verfügt und die zweite Schreibbitleitung (224) über ein an die Erde gekoppeltes erstes Ende und über ein an einen zweiten Bitschreibtreiber (244) gekoppeltes zweites Ende verfügt.
Verfahren zum Lesen eines Zustandes einer ausgewählten Speicherzelle (210–216), das umfasst: Bereitstellen einer Gruppe von Schreib-/Lesespeicherzellen (200), die in einer Mehrzahl von Zeilen (202, 204) und Spalten (206, 208) angeordnet sind, wobei jede der Schreib-/Lesespeicherzellen (210–216) umfasst: eine MTJ (260–268), die über einen ersten Anschluss und über einen zweiten Anschluss verfügt; und einen Transistor (261–269), der über eine an den ersten Anschluss der MTJ (260–268) gekoppelte erste Stromelektrode, eine an eine Mehrzahl von Wortleitungen (230, 234) gekoppelte Steuerelektrode und eine zweite Stromelektrode verfügt; Bereitstellen einer Mehrzahl von Wortleitungen (220, 224, 232, 236), die mit den Zeilen (202, 204) und Spalten (214, 216) abgestimmt sind, in enger Nachbarschaft zu der MTJs (260–268), wobei jede MTJ an eine der Mehrzahl von Schreibleitungen (220, 224, 232, 236) gekoppelt ist; Bereitstellen eines Leseverstärkers (270), Koppeln einer der Schreibleitungen als eine Schreibbitleitung (220) an den zweiten Anschluss der MTJ (260–268); weiterhin gekennzeichnet durch: Koppeln der zweiten Stromelektrode des Transistors (261–269) der ausgewählten Zelle an den Leseverstärker (270) über eine andere der Schreibleitungen als eine Lesebitleitung (222), die von der Schreibbitleitung (220) getrennt ist.