DE60130146T2

DE60130146T2 - Esd-schutzeinrichtungen

Info

Publication number: DE60130146T2
Application number: DE60130146T
Authority: DE
Inventors: Roy A. Colclaser; James R. Spehar
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 2000-12-07
Filing date: 2001-11-23
Publication date: 2008-05-21
Anticipated expiration: 2021-11-24
Also published as: DE60130146D1; ATE371268T1; US20020071230A1; WO2002047166A3; EP1356524A2; EP1356524B1; US6507471B2; WO2002047166A2; JP2004515923A

Description

Hintergrund der Erfindung
Die Erfindung bezieht sich allgemein auf elektronische Schutzschaltungen, insbesondere auf solche gegen elektrostatische Entladungen (ESD).
Integrierte Schaltungen sind anfällig für verschiedene Zuverlässigkeitsprobleme. Eines besteht in der möglichen Anfälligkeit für ESD. ESD tritt auf, wenn ein aufgeladenes Objekt, z.B. ein Werkzeug, zum Einsetzen von integrierten Schaltungen in eine gedruckte Schaltungsplatine, in die nähere Nachbarschaft eines Anschlusses einer integrierten Schaltung gebracht wird, die ein anderes Potential als das aufgeladene Objekt hat. Die Entladung erfolgt typischerweise mit Stromstärken, die ein Ampere für einen Zeitraum von weniger als 200 Nanosekunden überschreiten. Die Höhe des Spitzenstroms und die Wellenform der Entladung hängen von dem effektiven Wert des Widerstandes, der Kapazität und der Induktivität des Systems sowie der Ladungsmenge vor der Entladung ab. Eine solche ESD führt bei ungeschützten integrierten Schaltungen häufig zu einer Zerstörung, die durch Schmelzen und/oder Explosion eines Teils der Schaltung gekennzeichnet ist. Es ist beim Schaltungsentwurf üblich, zusätzliche Komponenten in integrierten Schaltungen vorzusehen, die einen Schutz gegen ESD-Beschädigungen bieten, indem sie Umgehungspfade für die Entladung um die normalen Funktionsteile bilden, damit diese durch die ESD nicht zerstört werden.
Integrierte BiCMOS-Schaltungen, eine häufig benutzte Schaltungsanordnung, enthalten ein Differential-Paar 10 von Bipolartransistoren, wie in 1 gezeigt. Wenn diese Konfiguration als Eingangsschaltung benutzt wird, bei der die Basen der Transistoren mit externen Bonding-Pads verbunden sind, ist es sehr schwierig, diese Transistoren gegen ESD zu schützen.
US-A-4 206 418 beschreibt eine Schaltungsanordnung, die Mittel zum Begrenzen der Potentialdifferenz zwischen entsprechenden Elektroden zweier Eingangstransistoren enthält, die eine Differentialverstärkerstufe bilden. Die Steuer elektrode jedes Eingangstransistors ist über einen normalerweise leitenden Serien-Transistor mit seinem entsprechenden Eingangsanschluss und über einen normalerweise nicht-leitenden Parallel-Transistor an einen gemeinsamen Punkt gekoppelt, mit dem ein Ende (Source oder Emitter) des Hauptleitungspfades der beiden Eingangstransistoren verbunden ist. Abhängig von einem Eingangssignal an einem Eingangsanschluss mit einer Polarität und einem ersten Wert zum Abschalten des Eingangstransistors wird der Serien-Transistor gesperrt und entkoppelt die Steuerelektrode des Eingangstransistors von seinem entsprechenden Eingangsanschluss. Wenn dann das Eingangssignal über den ersten Wert weiter in Sperrrichtung des Eingangstransistors ansteigt, wird der Parallel-Transistor eingeschaltet und klemmt die Steuerelektrode des Eingangstransistors auf den gemeinsamen Punkt. Die Schaltungsanordnung kann auch mit den Ausgangselektroden (Drain oder Kollektor) der beiden Eingangstransistoren verbundene Mittel enthalten, um übermäßige Spannungsdifferenzen zwischen deren Ausgangselektroden zu vermeiden.
WO92/07402 beschreibt eine Schutzschaltung, die eine Serienschaltvorrichtung enthält, die dazu ausgebildet ist, in einer Reihe mit der Schaltungsanordnung verbunden zu werden und bei einem Überstrom in einen gesperrten Zustand zu schalten, sowie eine Parallelschaltvorrichtung, die unter normalen Betriebsbedingungen gesperrt ist, aber den Überstrom von der Last der Schaltung oder nach Masse ableitet, wenn sie durch die Serienschaltvorrichtung getriggert wird. Vorzugsweise enthält die Serienschaltvorrichtung einen Schalttransistor (4), der durch einen Steuertransistor (6) gesteuert wird, und die Parallelschaltvorrichtung enthält einen Parallelschalttransistor (9), der durch Parallelsteuertransistor (11) gesteuert wird, der selbst durch die Serienschaltvorrichtung gesteuert wird. Die Parallelschaltvorrichtung kann mit Masse oder mit einer Zusatzlast oder einem Element mit einer zurückgefalteten Kennlinie, wie einem Triac-Element, verbunden werden.
Eine typische ESD-Schutzvorrichtung ist in 2 gezeigt. Wird ein Anschluss A positiv gegenüber einem Anschluss B vorgespannt, besteht ein wahrscheinlicher Pfad für den ESD-Strom über den Widerstand R1, die in Vorwärtsrichtung vorgespannte Basis-Emitterstrecke BE-1, die in Sperrrichtung vorgespannte Basis-Emitterstrecke BE-2 und den Widerstand R2. In integrierten Hochfrequenzschal tungen sind die Transistoren Q1 und Q2 klein in der Fläche, wodurch die Basis-Emitterstrecke in Vorwärtsrichtung nur in beschränktem Maße Strom aufnehmen kann, bevor die interne Verlustleistung ausreicht, Schaden anzurichten. Die Basis-Emitterstrecke ist in Sperrrichtung sehr schwach, mit einer typischen Durchbruchspannung von 4 V oder weniger. Die Widerstände R1 und R2 haben häufig niedrige Werte, um die Eigenschaften der Schaltung zu verbessern. Bei dieser Konfiguration ist es also sehr schwierig, das Differential-Paar gegen ESD zu schützen.
Die ESD-Schutzschaltung nach 2 muss die Spannung zwischen den Punkten C und D bei einer ESD auf einen sicheren Wert begrenzen, bei der der Entladestrom 2 A übersteigen kann. Bei höheren Vorwärtsströmen führt der interne Serienwiderstand der Diode zu einem höheren Spannungsabfall (typischerweise 2 bis 3 V) als dem typischen Niedrigstrom-Spannungsabfall (0,7 V). Der bevorzugte Strompfad würde durch die Diode D1, eine Stromversorgungs-Klemmschaltung (clamp) 12 und die Diode D2 führen. Wenn angenommen wird, dass der Spannungsabfall über die Stromversorgungs-Klemmschaltung 12 gleich 5 V ist, und die Spannung über jede der beiden Dioden bei einer ESD in Vorwärtsrichtung 3 V, dann erscheinen 11 V zwischen den Anschlüssen A und B. Wenn außerdem angenommen wird, dass der Strom durch die in Sperrrichtung vorgespannte BE-2 bei einem Spannungsabfall von 4 V 10 mA beträgt und dass der Spannungsabfall über der in Vorwärtsrichtung vorgespannten BE-1 0,6 V bei 10 mA beträgt, dann ist der Spannungsabfall über den Widerständen R1 plus R2 6,4 V bei 10 mA. Das Resultat ist, dass die gleich großen Widerstände R1 und R2 mindestens 320 kΩ betragen müssen, um die Schaltung zu schützen. Für gute technische Eigenschaften kann es notwendig sein, R1 und R2 auf weniger als je 100 Ω zu begrenzen. Es wird bemerkt, dass es notwendig sein kann, den Strom durch die in Sperrrichtung vorgespannten Basis-Emitter-Strecken bei kleinen Bauelementen auf weniger als 1 mA oder weniger zu begrenzen. Eine Alternative besteht darin, die körperliche Größe der Transistoren zu erhöhen, um den ESD-Schutz zu verbessern, was aber die Eigenschaften verschlechtert.
Ein alternatives Vorgehen besteht darin, den Strom von den Eingangsanschlüssen A und B direkt abzuleiten. Dies ist in 3 gezeigt, in der antiparallele Dio den D5 und D6 zwischen die Anschlüsse A und B geschaltet sind. Hierdurch wird die Spannung über dem Differential-Paar auf einen Hochstrom-Diodenspannungsabfall (etwa 3 V) begrenzt, wenn die gleichen Annahmen wie für 2 gemacht werden. Es wird bemerkt, dass die anderen Dioden ebenfalls notwendig sind, um einen Schutz gegen ESD für die Anschlüsse gegen Betriebsspannung und Masse zu bieten. Die Hauptschwierigkeit bei dieser Lösung besteht darin, dass das Eingangssignal ebenfalls durch das Diodenpaar D5 und D6 abgezweigt wird, so dass der Eingangshub auf etwa 0,6 V in jeder Richtung begrenzt wird. Ist der Eingangshub größer als diese Spannung, so sind die antiparallel geschalteten Dioden D5 und D6 keine vernünftige Lösung für ESD-Schutz.
Deshalb besteht ein Bedürfnis für einen effektiven ESD-Schutz, der einen größeren Spannungshub der Eingangsspannung zuläßt.
Zusammenfassung der Erfindung
Die Erfindung zeigt einen Weg auf, ein Differential-Paar von Bipolartransistoren zu schützen durch Ableiten des Stromes in einen n-Kanal-MOSFET, der während der ESD leitend gesteuert wird und einen größeren Hub der Eingangsspannung zuläßt als das antiparallele Diodenpaar. Es sind keine zusätzlichen Schritte notwendig, und der MOSFET wird vielmehr in den leitenden Zustand gesteuert als dass man sich auf das parasitäre Triggern eines npn-Transistors in den Zurückschnapp-Zustand wie bei einem n-MOS-Transistor in Gate-Basisschaltung verläßt, wie er üblicherweise zum ESD-Schutz in integrierten CMOS-Schaltungen benutzt wird.
Gemäß der vorliegenden Erfindung wird eine ESD-Schutzschaltung vorgeschlagen zum Schützen eines Differential-Paares von Transistoren mit zwei Eingangsanschlüssen. Die Schaltung enthält ein Schaltelement (wie einen NMOS-Transistor), das erste und zweite Anschlüsse und einen Steueranschluss aufweist, sowie ein erstes Widerstandselement, das zwischen dem ersten Anschluss und dem Steueranschluss des Schaltelementes geschaltet ist, und ein zweites Widerstandselement, das zwischen dem zweiten Anschluss und dem Steueranschluss des Schaltelementes geschaltet ist, wobei der erste und zweite An schluss des Schaltelementes zum Verbinden mit entsprechenden Eingangsanschlüssen des Differential-Paares vorgesehen sind.
Nach einer Ausführungsform de Erfindung sind die ersten und zweiten Widerstandselemente der Schutzschaltung Widerstände. Die Widerstandswerte der Widerstände sind vorzugsweise gleich.
Nach einer anderen Ausführung der Erfindung enthält jedes der Widerstandselemente in der Schutzschaltung eine Parallelschaltung. Jede Parallelschaltung enthält ein Paar von antiparallel geschalteten Dioden.
Nach einer weiteren Ausführung der Erfindung enthält jede Parallelschaltung in der Schutzschaltung darüber hinaus zwei Widerstände, von denen jeder mit einer der Dioden in der Parallelschaltung in Serie geschaltet ist. Die Widerstandswerte der beiden Widerstände in jeder Parallelschaltung sind vorzugsweise gleich.
Weitere Aufgaben und Merkmale sowie ein besseres Verständnis der Erfindung gehen aus der folgenden Beschreibung und den Ansprüchen in Verbindung mit den beigefügten Zeichnungen hervor.
Kurzbeschreibung der Zeichnungen
Die Erfindung wird in weiteren Details und anhand von Beispielen unter Bezug auf die beigefügten Zeichnungen erläutert.
1 zeigt ein konventionelles Differential-Paar von Bipolartransistoren,
2 zeigt eine typische konventionelle ESD-Schutzschaltung,
3 zeigt eine alternative konventionelle ESD-Schutzschaltung,
4 zeigt eine ESD-Schutzschaltung nach einer Ausführungsform der Erfindung,
5 zeigt eine Variation der ESD-Schutzschaltung nach 4, und
6 zeigt eine Variation der ESD-Schutzschaltung nach 5.
In allen Zeichnungen zeigen die gleichen Bezugszeichen ähnliche oder entsprechende Merkmale oder Funktionen an.
Detaillierte Beschreibung von bevorzugten Ausführungsformen
4 zeigt eine ESD-Schutzschaltung 20 mit einem MOS-Transistor Q3 und Widerständen RC und RD. Transistor Q3 ist mit seiner Source und Drain direkt zwischen die Punkte C und D eines Differential-Paares Q1 und Q2 parallelgeschaltet. In einer bevorzugten Ausführung der Erfindung ist der Transistor Q3 ein symmetrischer NMOSFET, der nach ESD-Regeln entworfen ist (d.h. eine Siliziumverbindung isoliert auf beiden Seiten das Gate, um die Zuverlässigkeit des Transistors unter ESD-Belastungen zu verbessern). Für einen symmetrischen Schutz sind die Widerstände RC und RD im Wert gleich und haben einen hohen Wert (typischerweise 50 bis 100 kΩ), um den Strom durch diese Widerstände während des normalen Betriebes zu begrenzen. Die Zeitkonstante der Parallelkombination von RC und RD mit der Gate-Source-Kapazität von Q3 sollte typischerweise niedriger als 1 Nanosekunde sein, um sicherzustellen, dass Q3 schnell genug einschaltet, um die bipolaren Transistoren zu schützen. Die Breite von Q3 wird danach bestimmt, um wieviel die ESD in der Struktur absorbiert werden muss, wie nachfolgend beschrieben wird. Die Länge von Q3 kann den in dem Verfahren zulässigen Minimalwert haben. Die Triggerspannung der Schutzschaltung mit Q3 wird durch die Schwellenspannung VT von Q3 bestimmt (typischerweise 0,6 V). Wenn die Spannung von C nach D etwa den doppelten Wert von VT in der einen oder anderen Polarität erreicht, wird Q3 einschalten und Strom ziehen. Aufgrund des Stromes tritt ein Spannungsabfall über den Widerständen R1 und R2 auf. Dies hat zur Folge, dass die Spannung zwischen den Anschlüssen A und B weiter ansteigt, bis die Dioden-Klemmschaltungs-Kombination (D1, Klemmschaltung 12 und D4) zum Primärstrompfad wird und die Spannung über C und D auf etwa zweimal den Wert von VT festgehalten bleibt. Die Größe der Widerstände R1 und R2 bestimmt den Strompegel, den Q3 während der ESD absorbieren muss. Je größer R1 und R2, um so kleiner ist im allgemeinen die Breite von Q3, und umgekehrt. Sind R1 und R2 zum Beispiel 1 Ω und benötigt die Klemmschaltung (clamp) 12 eine Spannung von 5 V zum Trig gern, dann muss der Strom durch R1 und R2 (und Q3) etwa 3 A sein, bevor Q3 von einem Teil des Stromes entlastet wird. Wenn R1 und R2 gleich 10 Ω sind, wird Q3 ab einem Strom von 300 mA entlastet. Wenn R1 und R2 gleich 100 Ω sind, wird Q3 ab einem Strom von 30 mA entlastet. Die Breite von Q3 kann dementsprechend eingestellt werden. Es wird bemerkt, dass wenn R1 und R2 Null sind, die gesamte ESD durch Q3 abgeführt wird. Der Eingangsspannungshub im normalen Betrieb muß größer sein, um große Werte von R1 und R2 zu berücksichtigen, aber der Spannungshub zwischen den Punkten C und D bleibt der gleiche (weniger als 1,2 V für die oben beschriebene Situation).
5 zeigt eine ESD-Schutzschaltung 20, in der die Widerstände RC und RD durch zwei Paare von antiparallel geschalteten Dioden ersetzt sind. Diese bietet ähnliche Eigenschaften wie die der 4, mit einer Spannungshubgrenze von etwa 1,4 V.
Wenn der Eingangsspannungshub das Doppelte von VT überschreiten muss, ist es möglich, die Triggerspannung durch Zufügen von zusätzlichen Widerständen in Serie mit den Dioden abzuschrägen, wie in einer alternativen ESD-Schutzschaltung 30 in 6 gezeigt. In diesem Fall ist RG/RH = RJ/RK, aber RG ist nicht gleich RH. Für eine Symmetrie ist RG = RJ und RH = RK, aber es ist nur erforderlich, das Verhältnis richtig einzustellen.
Die vorliegende Erfindung kann auch anstelle der Diode D1 zwischen dem Anschluss A und der Stromversorgung und der Diode D2 zwischen dem Anschluss A und Masse benutzt werden, und in ähnlicher Weise auch anstelle der mit dem Anschluss B verbundenen Dioden D3 und D4. In einem solchen Fall muss die gesamte ESD durch den MOSFET fließen, so dass die Breite dieses Bauelementes ähnlich wäre wie die des in Gate-Basisschaltung betriebenen MOSFET, wie er derzeit als primärer Schutz in vielen integrierten CMOS-Schaltungen benutzt wird.
Obwohl die Erfindung in Verbindung mit spezifischen Ausführungsformen beschrieben wurde, ist es klar, dass aufgrund der vorhergehenden Beschreibung für den Fachmann auf diesem Gebiet viele Alternativen, Modifikationen und Variationen möglich erscheinen.

Claims

ESD-Schutzschaltung (20) zum Schützen eines Differential-Paares von Transistoren (Q1, Q2), das zwei Eingangsanschlüsse (A, B) aufweist, – mit einem Schaltelement (Q3), das erste und zweite Anschlüsse und einen Steueranschluss aufweist, – mit einem ersten Widerstandselement (RC), das zwischen dem ersten Anschluss und dem Steueranschluss des Schaltelementes geschaltet ist, und – mit einem zweiten Widerstandselement (RD), das zwischen dem zweiten Anschluss und dem Steueranschluss des Schaltelementes geschaltet ist, – wobei der erste und zweite Anschluss des Schaltelementes zum Verbinden mit entsprechenden Eingangsanschlüssen des Differential-Paares vorgesehen sind, dadurch gekennzeichnet, dass in der ESD-Schutzschaltung jedes der ersten und zweiten Widerstandselemente ein Paar antiparallel geschalteter Dioden enthält.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass das Schaltelement ein NMOS-Transistor und der Steueranschluss sein Gate-Anschluss ist.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die ersten und zweiten Widerstandselemente zwei Widerstände sind.
Schaltung nach Anspruch 3, dadurch gekennzeichnet, dass die Widerstandswerte der beiden Widerstände gleich sind.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass jedes der ersten und zweiten Widerstandselemente zwei Widerstände (RG, RJ, RH, RK) enthält, von denen jeder in Serie mit einer der Dioden der Parallelschaltung geschaltet ist.
Schaltung nach Anspruch 5, dadurch gekennzeichnet, dass die Widerstandswerte der beiden Widerstände (RG, RJ, RH, RK) in jeder Parallelschaltung gleich sind.
Schaltungsanordnung – mit einem Differential-Paar von Transistoren (Q1, Q2), das zwei Eingangsanschlüsse aufweist, und – mit einer ESD-Schutzschaltung (20) nach den vorhergehenden Ansprüchen, die zwischen die beiden Eingangsanschlüsse des Differential-Paares geschaltet ist.