[go: up one dir, main page]

DE60115158T2 - Hochfrequenz-Oszillator - Google Patents

Hochfrequenz-Oszillator Download PDF

Info

Publication number
DE60115158T2
DE60115158T2 DE60115158T DE60115158T DE60115158T2 DE 60115158 T2 DE60115158 T2 DE 60115158T2 DE 60115158 T DE60115158 T DE 60115158T DE 60115158 T DE60115158 T DE 60115158T DE 60115158 T2 DE60115158 T2 DE 60115158T2
Authority
DE
Germany
Prior art keywords
oscillator
phase
frequency
amplifier
ghz
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60115158T
Other languages
English (en)
Other versions
DE60115158D1 (de
Inventor
Mehmet Ipek
Martin Rieger
Heinrich Schemmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Application granted granted Critical
Publication of DE60115158D1 publication Critical patent/DE60115158D1/de
Publication of DE60115158T2 publication Critical patent/DE60115158T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • General Induction Heating (AREA)
  • Electrotherapy Devices (AREA)
  • Surgical Instruments (AREA)

Description

  • Die vorliegende Erfindung betrifft einen Hochfrequenzoszillator mit einem Phasenregelkreis (PLL), der einen Abstimmfrequenzbereich im Band von 5 bis 6 GHz bereitstellt.
  • Heutzutage gibt es verschiedene Aktivitäten zur Einrichtung neuer drahtloser Dienste im Band von 5 bis 6 GHz, z.B. das europäische Hyperlan2 und IEEE 802.11a in den Vereinigten Staaten. Folglich besteht ein hoher Bedarf an integrierten Oszillatoren und I/Q-Erzeugungsschaltungen mit gutem Phasenrauschen.
  • Hochfrequenzoszillatoren mit einem Phasenregelkreis sind in der Literatur wohlbekannt, zum Beispiel aus „Theorie und Anwendungen des Phase-Locked Loops", Roland Best, in „Der Elektroniker", Nr. 6/1975. Ein Hochfrequenzoszillator mit einem Phasenregelkreis mit einem Phasenfrequenzdetektor, einer Ladungspumpe mit einem Filter, einem Spannungssteueroszillator und einem Teiler, wobei der Hochfrequenzoszillator durch eine Referenzfrequenz gesteuert wird, ist aus Buchwald et al.: „A 6 GHZ INTEGRATED PHASE-LOCKED LOOP USING ALGAAS/GAAS HETEROJUNCTION BIPOLAR TRANSISTORS", IEEE Journal of Solid State Circuits, US, IEEE Inc. New York, Bd. 27, Nr. 12, 01.12.1992, Seiten 1752–1762, XP000329025 und aus Novof et al.: „Fully integrated CMOS phase-locked loop with 15 to 240 MHz locking range and 50 ps jitter", IEEE Journal of Solid State Circuits, US, IEEE Inc New York, Bd. 30, Nr. 11, 01.11.1995, Seiten 1259–1266, XP000553064, bekannt. Eine weitere Literaturstelle in Bezug auf einen vollintegrierten Oszillator im GHz-Bereich und auf einen Ringoszillator ist Pottbaecker und Langmann: „AN 8 GHZ SILICON BIPOLAR CLOCK-RECOVERY AND DATA-REGENERATION IC", IEEE Journal of Solid-State Circuits, IEEE, Dez. 1994, Bd. 29, S. 1572–1576.
  • In US 5,889,437 wird ein Hochfrequenzoszillator mit einer Phasenregelkreisschaltung mit Phasenfrequenzdetektor, einer Ladungspumpe und einem spannungsgesteuerten Oszillator beschrieben. US 6,081,164 beschreibt einen PLL-Oszillator, der sich als Taktsignalquelle zur Verwendung zum Beispiel in einem Computersystem eignet.
  • Ein Hochfrequenzoszillator gemäß dem Oberbegriff von Anspruch 1 ist aus Mehmet Soyuer et al.: „A FULLY MONOLITHIC 1,25 GHZ CMOS FREQUENCY SYNTHESIZER", 1994, IEEE Symposium on VLSI Circuits, US, New York, IEEE, 9. Juni 1994, Seiten 127–128, bekannt.
  • Die Aufgabe der vorliegenden Erfindung ist deshalb die Bereitstellung eines Hochfrequenzoszillators mit gutem Phasenrauschen insbesondere für das Band von 5 bis 6 GHz, der insbesondere eine kosteneffektive Integration auf einem IC erlaubt.
  • Diese Aufgabe wird mittels der Erfindung wie in Anspruch 1 spezifiziert gelöst. Vorteilhafte Entwicklungen der Erfindung werden in den abhängigen Ansprüchen spezifiziert.
  • Der erfindungsgemäße Hochfrequenzoszillator umfaßt einen Referenzoszillator und eine Phasenregelkreisschaltung mit einem Phasenfrequenzdetektor, einer Ladungspumpe, einem Ringoszillator und einem Teiler, wobei der Referenzoszillator zur Frequenzregelung an den Phasenfrequenzdetektor angekoppelt ist. Der Referenzoszillator arbeitet vorteilhafterweise im Bereich von 1,25–1,5 GHz und ist ein digitaler geregelter Frequenzsynthesizer des Colpitts-Typs mit externer Schwingkreis-Schaltung zur Bereitstellung von niedrigem Phasenrauschen, und der Teilerfaktor des Teilers ist vier zur Bereitstellung eines Abstimmausgangsumfangs von 5 bis 6 GHz. Der Ringoszillator ist ein Oszillator mit symmetrischer Verzögerungszelle, der zwei Verzögerungszellenverstärker enthält, die vorteilhafterweise massefreie I/Q-Ausgangssignale liefern, mit sehr niedrigem Phasenrauschen aufgrund des Phasenregel kreises.
  • Die Phasenregelkreisschaltung ist zusammen mit dem Referenzoszillator auf einer integrierten Schaltung integriert, wobei vorteilhafterweise ein BICMOS-Silicium-/-Germaniumprozeß verwendet wird, der sich sehr gut für HF-Anwendungen eignet. Die Schwingkreis-Schaltung des Referenzoszillators und das Schleifenfilter der Ladungspumpe befinden sich außerhalb der integrierten Schaltung.
  • Die Erfindung wird nun mittels einer Ausführungsform in Bezug auf die schematischen Zeichnungen erläutert. Es zeigen:
  • 1 einen Hochfrequenzoszillator für den Bereich von 5 bis 6 GHz;
  • 2 die Ladungspumpe des Hochfrequenzoszillators von 1;
  • 3 den Ringoszillator des Hochfrequenzoszillators von 1;
  • 4 den Ringoszillator gemäß 1 mit einer Schleife mit einem Phasendetektor;
  • 5 den Verzögerungszellenoszillator gemäß 3 mit einer Anordnung zur Phasen- und Frequenzregelung; und
  • 6 ein Schaltbild des Verzögerungszellenoszillators gemäß 5.
  • Wie in 1 gezeigt, wird ein Referenzoszillator 6 mit Abstimmschaltkreisen, eine externe Schwingkreis-Schaltung 7 als ein VCO zur Bereitstellung einer Referenzfrequenz mit gutem Phasenrauschen verwendet. Zur Abdeckung eines Empfangsoszillatorbereichs (LO-Bereichs) von 5 bis 6 GHz wird vorzugsweise für den Referenzoszillator 6 ein kleiner Abstimmbereich von 1,25 bis 1,5 GHz verwendet. Dies läßt sich mit einem externen LC-Schwingkreis 7 mit relativ hoher Güte erreichen.
  • Die Referenzfrequenz des Referenzoszillators 6 wird an den von 1,25 bis 1,5 GHz arbeitenden Phasenfrequenzdetektor 1 einer Schaltung eines Phasenregelkreises (PLL) angelegt, die ferner eine Ladungspumpe 2 mit einem Schleifenfilter 3, einen Ringoszillator 4 (DCO, Verzögerungszellenoszillator) und einen Teiler 5 enthält. Der PFD (Phasenfrequenzdetektor) 1 vergleicht Phase und Frequenz des DCO 4 mit dem Referenzoszillator 6. Das PFD-Ausgangssignal wird durch das Schleifenfilter 3 der Ladungspumpe 2 gefiltert und zur Frequenzregelung an den DCO 4 angelegt.
  • Für die Ladungspumpe 2 und das Schleifenfilter 3 wird eine Volldifferenzarchitektur verwendet, um Störungen der Abstimmsteuerspannung zu vermeiden. Wenn die Schleifenbandbreite hoch ist, ist die Schleifenreaktion auf Phasenänderungen sehr schnell, wodurch Phasenrauschen vermindert wird. Die DCO-Frequenz wird durch den Teiler 5 durch vier geteilt, bevor sie an den PFD 1 angelegt wird. Aus diesem Grund ist die Phasenrauschleistungsfähigkeit des PLL-geregelten DCO theoretisch um 12 dB schlechter als die der Referenzquelle 6.
  • Der Phasenfrequenzdetektor 1 besteht aus zwei D-Flipflops (DFF) und einem AND-Gatter für den RESET-Weg. Es werden ECL-Strukturen verwendet und für einen Betrieb bis zu 1,8 GHz optimiert. Als die Referenzquelle wird ein integrierter Oszillator des Colpitts-Typs mit einem externen LC-Schwingkreis 7 für den Referenzoszillator 6 verwendet. Der Teiler durch vier 5 wird mit ECL-Flipflops realisiert und im Hinblick auf Geschwindigkeit und Stromverbrauch optimiert.
  • Der Verzögerungszellenoszillator 4 (DCO) und die Ladungspumpe 2 werden nun ausführlicher mit Bezug auf 2 und 3 erläutert.
  • Die Ladungspumpe 2 gemäß 2 besitzt eine große Bandbreite, die nur durch die Pin-Pad-Schnittstelle zu dem externen Schleifenfilter 3 und das Schleifenfilter 3 selbst begrenzt wird. Man erreicht dies durch eine Architektur, die nur npn-Transistoren im Signalweg verwendet und keine schnellen pnp- oder pMOS-Transistoren erfordert. Eine erste Stromquelle, die pnp-Transistoren 12, führen den Kollektoren des npn-Transistorpaars 11 einen Konstantstrom I0 zu, der durch Vref gesteuert wird. An dem Eingang INch des npn-Transistorpaars 11 wird das Signal des PFD 1 angelegt. Die Emitter des Transistorpaars 11 sind über eine zweite Stromquelle (2*I0 ) an Masse-GND angekoppelt. An dem Ausgang OUTch fließt die Differenz von ± 2x I0 – I0 zu dem externen Schleifenfilter 3. Das Signal an dem Schleifenfilter 3 wird durch einen Puffer 13 erfaßt und als eine Ausgangssteuerspannung Vcont zu dem Steuereingang des DCO 4 weitergeleitet.
  • Um die Ausgangsknoten in dem ordnungsgemäßen Betriebsbereich zu halten, steuert ein Gleichtaktverstärker 14 den mittleren Strom der pnp-Transistoren 12 auf genau die Hälfte des Stroms der npn-Transistoren 11. Eine Klemmschaltung 15 stellt sicher, daß das Steuersignal des DCO 4 in den zulässigen Grenzen liegt. Das Schleifenfilter 3 ist differentiell geschaltet, um Verzerrungen und Übersprechen auf der Abstimmleitung zu vermeiden; es gibt keinen Masseweg für das Schleifenfilter 3. Dies ist für eine steile Abstimmkurve des DCO 4 notwendig.
  • Der spannungsgesteuerte DCO 4 ist wie in 3 gezeigt aus zwei Verstärkern A1 und A2 aufgebaut und bildet einen symmetrischen Ringoszillator. Die Spannung Vcont aus der Ladungspumpe 2, 2, steuert den Tail-Strom 2I0 für die Verstärker A1, A2 über einen Steuerverstärker Ac, siehe auch 6. Die Verzögerung der Verstärker A1 und A2 ist nahezu linear abhängig von dem Strom 2I0 , wodurch eine relativ lineare Kurve der Frequenzabstimmung ermöglicht wird. Das Stromausgangssignal der Verstärker A1, A2 bewirkt einen Spannungsabfall über den Lastwiderständen Rc, siehe 6, wodurch eine Kleinsignalverstärkung von etwa
    Figure 00060001
    resultiert.
  • Durch Implementieren der Differenzarchitektur vollständig auf einem Chip (integrierte Schaltung) können HF-Störeffekte wie z.B. LO-Lecken, minimiert werden. Dies ist eine Anforderung für moderne Direktumsetzungsempfängerkonzepte. Das Prinzip der Schaltung eignet sich gut für vollintegrierte Oszillatoren im Multi-GHz-Bereich und bietet einen sehr großen Abstimmumfang.
  • Das Phasenrauschen der Ringoszillatoren wurde in vielen Untersuchungen modelliert, siehe zum Beispiel die Literaturstellen A. Hajimiri, S. Limotyrakis und T.H. Lee, „Jitter and Phase Noise in Ring Oscillators", IEEE Journal of Solid-State Circuits, IEEE, Juni 1999, Bd. 34, S. 790–804 [1] und B. Razavi, „ A Study of Phase Noise in CMOS Oscillators", IEEE Journal of Solid-State Circuits, IEEE, März 196, Bd. 31, S. 331–343 [2]. Die Berechnung des Phasenrauschens in dieser Arbeit folgt den umfassenden Arbeiten der Literaturstelle Hajimiri, A. und T.H. Lee, „The Design of Low Noise Oscillators", Kluwer Academic Publishers, Norwell, Massachusetts, USA, 1999 [3].
  • Wenn man die Berechnungen des Einzelseitenband-Phasenrauschens von [3] auf einen in 3 abgebildeten bipolaren Differenz-Ringoszillator 4 anwendet, erhält man die Gleichung
    Figure 00060002
  • In dieser Gleichung ist N die Anzahl der Verzögerungs stufen, f0 ist eine Oszillationsfrequenz und Δf ist das Frequenzoffset, wobei das Phasenrauschen gemessen wird. Als die Rauschquellen werden das Kollektorstrom-Schottrauschen und das Rauschen des Lastresistors berücksichtigt, während das Rauschen des Basiswiderstands und das 1/f-Rauschen vernachlässigt werden. Aus Gl. 1 versteht sich, daß der Tail-Strom I0 und die Spannungsauslenkung Rc·I0 groß gemacht werden sollten, was im Widerspruch zu einem Low-Power-Design steht. Eine weitere Schlußfolgerung aus Gl. 1 ist, nur eine minimale Anzahl von Verzögerungsstufen zu nehmen.
  • Wenn man Gl. 1 mit N = 2, I0 = 400 μA, Rc = 400 Ω, f0 = 6 GHz und Δf = 10 kHz auswertet, erhält man als Phasenrauschen L (10 kHz) = –41 dBc/Hz. Für Systeme mit Modulationsverfahren höherer Ordnung, wie zum Beispiel QAM, bedeutet dies, daß dieser Oszillator durch einen Breitband-PLL mit einem Referenzoszillator mit jeweils niedrigem Phasenrauschen gesteuert werden muß.
  • Die Phasenrauschleistungsfähigkeit des Verzögerungszellenoszillators 4 erfüllt deshalb nicht die Anforderungen moderner digitaler Übertragungssysteme. Bei Steuerung innerhalb eines PLL bestimmt der Referenzoszillator 6 das Phasenrauschen des VCO innerhalb der Schleifenbandbreite. Das Phasenrauschen Sφo des PLL-Ausgangssignals als Funktion des Frequenzoffsets Δf kann deshalb folgendermaßen ausgedrückt werden:
    Figure 00070001
  • In Gl. 2 ist SφDCO das Phasenrauschen des DCO, das gemäß Gl. 1 berechnet wird, Sφref ist das Phasenrauschen des Referenzoszillators 6, G(Δf) ist die Vorwärts-Schleifenverstärkung und H(Δf) steht für die Rückwärts schleifenverstärkung.
  • Da der Referenzoszillator 6 einen Schwingkreis 7 mit Resonanzfrequenz f0ref, Gütefaktor Qref, Rauschzahl Fref und Ausgangsleistung Pref inhibitiert, kann sein Phasenrauschen Sφref gemäß der Formel von Leeson folgendermaßen ausgedrückt werden:
    Figure 00080001
  • Die Vorwärts-Schleifenverstärkung G(Δf) hängt gemäß
    Figure 00080002
    von der Phasendetektor- und Ladungspumpenkonstante Kφ, von der Impedanz ZL des Schleifenfilters 3 und von der Abstimmkonstante KVCO des VCO 4 ab.
  • Die Rückwärts-Schleifenverstärkung H(Δf) kann als
    Figure 00080003
    als Funktion des Teilerverhältnisses N ausgedrückt werden.
  • Durch Einsetzen von Gl. 4 bis Gl. 6 in Gl. 3 kann das Phasenrauschen der PLL-Schaltung 1–5 berechnet werden. Für eine realistische Ausführungsform basiert die Berechnung auf den folgenden Annahmen:
    • 6. DCO-Phasenrauschen, berechnet im Abschnitt 3.1 für fDCO = 6 GHz
    • 7. DCO-Abstimmkonstante KDCO = 1000 2π MHz/V
    • 8. Phasendetektorkonstante Kφ = 0,5 mA/(2π rad)
    • 9. Teilerfaktor N = 4
    • 10. ZL des Schleifenfilters mit C1 = 0, C2 = 22 pF, R2 = 15 kΩ
    • 11. Referenzoszillator: Qref = 20, f0ref = 1,5 GHz, Fref = 3, Pref = 0, 2 mW
  • Folglich kann der PLL das Phasenrauschen z.B. bei einer Offsetfrequenz von 10 kHz von –41 dBc/Hz (freilaufender VCO) auf –78 dBc/Hz (VCO wird PLL-geregelt) verbessern. In Richtung kleinerer Frequenzen nimmt jedoch das Phasenrauschen zu, da das Phasenrauschen des Referenzoszillators 6 zunimmt. Die Wahl des Schleifenfilters 3 ist insofern kritisch, als sie die Resonanz bei der charakteristischen Frequenz des PLL beeinflußt. Um eine gute Phasenrauschleistungsfähigkeit zu erhalten, muß der rauscharme Referenzoszillator 6 auch mit einem Resonator hoher Güte mit Qref > 20 arbeiten und die Bandbreite des Schleifen-PLL sollte > 20 MHz sein.
  • Gemäß Messungen kann die DCO-Frequenz von 3,5 GHz bis zu 6 GHz abgestimmt werden. Die Phasenrauschleistungsfähigkeit wird durch den Referenzoszillator 6 begrenzt. Bei Verwendung einer externen Referenz mit L (10 GHz) = –104 dBc/Hz bei 1,25 GHz Betriebsfrequenz beträgt das gemessene Phasenrauschen –90 dBc/Hz bei 5 GHz insgesamt. Dies ist 2 dB schlechter als die erwartete theoretische Verringerung von 12 dB des Phasenrauschens zwischen Referenz und DCO.
  • Der Hochfrequenzoszillator kann auch einen zweiten Kreis mit einem Phasendetektor 21 umfassen, der an die I/Q-Ausgangssignale des Ringoszillators 4 angekoppelt ist (siehe 4). Der Phasendetektor 21 liefert ein Fehlersignal Vphase für den Ringoszillator 4, wenn die Phasendifferenz zwischen dem I- und dem Q-Signal von 90° abweicht, so daß über die vollständige Frequenzbandbreite während des Betriebs des Hochfrequenzoszillators immer Orthogonalität zwischen den Signalen Z und Q aufrechterhalten wird.
  • Das Phasensteuersignal Vphase ist an die Verzögerungszellenverstärker A1 und A2 des Ringoszillators 4 angekoppelt, wie in 5 gezeigt. Die Verzögerungszellenverstärker A1 und A2 sind in Reihe geschaltet und liefern jeweils eine Phasenverschiebung von 90°. Die Ausgänge der Verzögerungszellen A1, A2 sind massefrei und der Ausgang der Verzögerungszelle A2 wird für das Signal I+ und das Signal I– verwendet und der Ausgang der Verzögerungszelle A1 wird für das Signal Q+ und das Signal Q– verwendet (siehe auch 3). Der Ausgang der Verzögerungszelle A2 ist über eine Insertierung IV an den Eingang der Verzögerungszelle A1 angekoppelt, so daß die Oszillationsbedingung von 360° erfüllt ist.
  • Der Ringoszillator 4 umfaßt ferner einen Verstärkerteil 2I0 , um jeder der Verzögerungszellen A1 und A2 einen Strom von 2I0 zuzuführen, und an den Verstärkerteil wird das Steuersignal Vcont der Ladungspumpe 2 angekoppelt, um die Frequenzregelung bereitzustellen. Die Verstärkerteile 2I0 sind identisch, so daß die Verzögerungszellen A1 und A2 symmetrisch abgestimmt sind. Die Verstärkerteile 2I0 werden an dieselbe Stromquelle 23 angekoppelt.
  • Das Steuersignal des Phasendetektors 21 wird an eine regelbare Stromquelle 22 angekoppelt, die an jeden der Verstärkerteile 2I0 angekoppelt ist. Über die Stromquelle 22 stellt die Steuerspannung Vphase eine Unsymmetrie der Ströme der Stromquelle 23 bereit, über die eine Diskrepanz der erforderlichen Phasendifferenz von 90° der I/Q-Signale korrigiert wird.
  • 6 zeigt ein ausführliches Schaltbild des Verzögerungszellenoszillators 4. Der Ringoszillator 4 besteht im wesentlichen aus den Verzögerungszellenverstärkern A1 und A2, der Rückkopplungsschleife mit der Inversion IV und dem Steuerverstärker A2 für Phasen- und Frequenzsteuerung. Der Verzögerungszellenverstärker 1 umfaßt einen Verstärker 31, der an die Eingänge des Verstärkers 32 des Verzögerungszellenverstärkers A2 angekoppelt ist, und diese Ausgänge liefern die Ausgangssignale I+/I– und Q+/Q– über Lastwiderstände Rc, die an die Versorgungsspannung VCC angekoppelt sind.
  • An die Ausgänge des Verstärkers 31 sind zwei Verstärker 33 und 34 für die Verzögerung und deshalb die Frequenzabstimmung des Verstärkers 31 angekoppelt. Der Verzögerungszellenverstärker A2 ist mit Verstärkern 32, 35, 36 in Korrespondenz mit dem Verzögerungszellenverstärker A1 eingerichtet, um einen symmetrischen Verzögerungszellenoszillator bereitzustellen.
  • Die Ausgänge des Verstärkers 37 sind an die Eingänge der Verstärker 33, 34 angekoppelt, um eine Spannungsregelung der Signale Q+, Q– bereitzustellen, und sind an die Ausgänge der Verstärker 33, 34 angekoppelt, um die Verzögerung bzw. Frequenzeinstellung bereitzustellen. Die Frequenzeinstellung wird durch den Verstärker 37 des Steuerverstärkers Ac bereitgestellt, an dessen Eingänge das Steuersignal Vcont angelegt wird, und dessen Ausgänge jeweils als eine Versorgungsspannung für die Verstärker 33 und 34 geschaltet sind. Die Verstärker 35, 36 für die Verzögerungszelle A2 sind genauso wie die Verstärker 33, 34 eingerichtet. Der Steuerverstärker Ac umfaßt ferner einen Verstärker 38 für die Verzögerungszelle A2, an dessen Eingang auch das Steuersignal Vcont angelegt wird, um eine symmetrische Abstimmung der Verzögerungszellen A1 und A2 zu erreichen.
  • Der Steuerverstärker Ac umfaßt ferner einen Verstärker 39, an den das Phasensteuersignal Vphase auf der Eingangsseite angelegt wird. Die Ausgänge des Verstärkers 39 sind jeweils an Verstärker 37 und 38 angekoppelt, um den Verstärker 37 in Bezug auf den Verstärker 38 zu verschieben, um die korrekte Phasendifferenz von 90° für die Ausgangssignale I und Q zu erhalten. Der Verzögerungszellenoszillator 4 umfaßt deshalb zwei symmetrische Verstärkerteile 33, 34, 37; 35, 36, 38 zur Frequenzregelung und einen Verstärker 39, der die Phasenregelung bereitstellt und der an diese Verstärkerteile angekoppelt ist.

Claims (7)

  1. Hochfrequenzoszillator mit einem Referenzoszillator (6) und einer Phasenregelkreisschaltung mit einem Phasenfrequenzdetektor (1), einer Ladungspumpe (2), einem Ringoszillator (4) und einem Teiler (5), wobei der Referenzoszillator (6) zur Frequenzregelung an den Phasenfrequenzdetektor (1) angekoppelt und der Ringoszillator (4) ein symmetrischer Verzögerungszellenoszillator mit zwei Verzögerungszellenverstärkern (A1, A2) ist, die eine doppelte Ausgangsstufe zur Bereitstellung massefreier I- und Q-Ausgangssignalerzeugung umfassen, dadurch gekennzeichnet, dass der Hochfrequenzoszillator ferner eine Schleife (Schleife II) mit Phasendetektor (21) umfasst, die mit den Ausgangssignalen I und Q des Ringoszillators (4) für eine Phasenregelung zwischen den Ausgangssignalen I und Q gekoppelt ist.
  2. Hochfrequenzoszillator nach Anspruch 1, dadurch gekennzeichnet, dass der Referenzoszillator (6) ein Oszillator des Colpitts-Typs mit einem Schwingkreis (7) ist, wobei der Referenzoszillator (6) und die Phasenregelkreisschaltung in einer integrierten Schaltung integriert sind und sich der Schwingkreis (7) außerhalb der integrierten Schaltung befindet.
  3. Hochfrequenzoszillator nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Abstimmbereich des Referenzoszillators (6) 1,25–1,5 GHz beträgt und der Teilerfaktor des Teilers (5) vier beträgt, um einen Abstimmausgangsumfang von 5–6 GHz bereitzustellen.
  4. Hochfrequenzoszillator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ladungspumpe (2) ein massefreies Schleifenfilter (3) umfasst, wobei sich das Schleifenfilter (3) außerhalb der integrierten Schaltung befindet.
  5. Hochfrequenzoszillator nach Anspruch 4, dadurch gekennzeichnet, dass die Eingangsstufe der Ladungspumpe (2) ein Differenzverstärker ist und nur npn-Transistoren (11) im Signalweg umfasst.
  6. Hochfrequenzoszillator nach Anspruch 5, dadurch gekennzeichnet, dass die Ladungspumpe (2) eine erste Stromquelle mit zwei pnp-Transistoren (12) und eine zweite gemeinsame Stromquelle (2I0 ) umfasst, wobei beides an den Differenzverstärker (11) angekoppelt ist, und dass der Strom der ersten Stromquelle (12) durch eine Referenzspannung (VREF) gesteuert wird, um jedem der pnp-Transistoren die Hälfte des Stroms der zweiten Stromquelle (2I0 ) zuzuführen.
  7. Hochfrequenzoszillator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Verzögerungszellenoszillator (4) zwei symmetrische Verstärkerteile (33, 34, 37; 35, 36, 38) zur Frequenzsteuerung, die jeweils an einen Ausgang eines Verzögerungszellenverstärkers (31, 32) angekoppelt sind, und einen Verstärker (39) für eine Phasensteuerung, der an die beiden Verstärkerteile (33, 34, 37; 35, 36, 38) angekoppelt ist, umfasst.
DE60115158T 2000-06-28 2001-06-19 Hochfrequenz-Oszillator Expired - Lifetime DE60115158T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00113629 2000-06-28
EP00113629 2000-06-28

Publications (2)

Publication Number Publication Date
DE60115158D1 DE60115158D1 (de) 2005-12-29
DE60115158T2 true DE60115158T2 (de) 2006-06-29

Family

ID=8169090

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60115158T Expired - Lifetime DE60115158T2 (de) 2000-06-28 2001-06-19 Hochfrequenz-Oszillator

Country Status (7)

Country Link
US (1) US6549082B2 (de)
JP (1) JP4970667B2 (de)
KR (1) KR100767319B1 (de)
CN (1) CN1171385C (de)
AT (1) ATE311039T1 (de)
DE (1) DE60115158T2 (de)
TW (1) TW595088B (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525392B2 (en) * 2006-08-05 2009-04-28 Tang System XtalClkChip: trimming-free crystal-free precision reference clock oscillator IC chip
JP4204210B2 (ja) * 2001-08-29 2009-01-07 株式会社リコー Ｐｌｌ回路
AU2003304612A1 (en) * 2003-12-10 2005-06-29 Telefonaktiebolaget Lm Ericsson (Publ) An oscillator circuit with tuneable signal delay means
KR100583458B1 (ko) * 2004-01-28 2006-05-26 삼성전자주식회사 Ｅｍｉ를 고려한 인쇄회로기판
CN101917190B (zh) * 2004-05-17 2013-01-02 三菱电机株式会社 锁相环(pll)电路及其相位同步方法与动作分析方法
KR100551481B1 (ko) * 2004-06-16 2006-02-13 삼성전자주식회사 위상제어가 가능한 직교출력 전압제어 발진기, 그것을구비한 무선신호 트랜시버, 및 직교위상 제어 방법
KR100602192B1 (ko) * 2005-02-14 2006-07-19 삼성전자주식회사 위상 오차를 보정하기 위한 링 오실레이터 및 위상 오차 보정 방법
JP4387323B2 (ja) * 2005-04-08 2009-12-16 富士通株式会社 Ｒｆｉｄ用送受信装置
US7414484B2 (en) * 2005-09-29 2008-08-19 Altera Corporation Voltage controlled oscillator circuitry and methods
US7876871B2 (en) * 2006-11-30 2011-01-25 Qualcomm Incorporated Linear phase frequency detector and charge pump for phase-locked loop
JP5121050B2 (ja) * 2006-12-26 2013-01-16 パナソニック株式会社 逓倍発振回路及びこれを搭載した無線装置
JP4908284B2 (ja) * 2007-03-28 2012-04-04 ルネサスエレクトロニクス株式会社 電圧制御発振器
CN101330285B (zh) * 2007-06-20 2010-08-25 中国科学院电子学研究所 一种信号延时集成电路
JP2009188850A (ja) * 2008-02-08 2009-08-20 Nec Electronics Corp ローカル信号生成回路
KR100930416B1 (ko) * 2008-08-11 2009-12-08 주식회사 하이닉스반도체 반도체 집적 회로 및 그 제어 방법
EP2363960B1 (de) * 2010-03-01 2012-08-22 Austriamicrosystems AG Integrierte Schaltung mit internem RC-Oszillator und Verfahren zur Kalibrierung eines RC-Oszillators
US8406258B1 (en) * 2010-04-01 2013-03-26 Altera Corporation Apparatus and methods for low-jitter transceiver clocking
US8838058B2 (en) 2011-05-09 2014-09-16 Bae Systems Information And Electronic Systems Integration Inc. Extending the upper frequency limit of a communications radio
US9356606B2 (en) * 2014-07-23 2016-05-31 Silicon Laboratories Inc. Clock generator using free-running oscillator and method therefor
US10008981B2 (en) * 2014-07-23 2018-06-26 Silicon Laboratories Inc. Integrated clock generator and method therefor
CN105703770B (zh) * 2015-11-03 2018-09-21 江苏沁恒股份有限公司 一种全集成振荡器及其逻辑控制方法
US9602110B1 (en) 2015-12-09 2017-03-21 Silicon Laboratories Inc. Oscillator amplifier biasing technique to reduce frequency pulling
US10439556B2 (en) * 2016-04-20 2019-10-08 Microchip Technology Incorporated Hybrid RC/crystal oscillator
US10404209B2 (en) 2016-09-08 2019-09-03 Silicon Laboratories Inc. Compensating for thermal lag in temperature compensated crystal oscillators
US10164643B2 (en) 2016-09-09 2018-12-25 Silicon Laboratories Inc. Compensating for temperature-dependent hysteresis in a temperature compensated crystal oscillator
US9989927B1 (en) 2016-11-30 2018-06-05 Silicon Laboratories Inc. Resistance-to-frequency converter
CN113678374A (zh) * 2019-04-11 2021-11-19 瑞典爱立信有限公司 用于对受控振荡器的频率进行测量和调谐的频率检测器
US11012079B1 (en) * 2019-12-19 2021-05-18 Bae Systems Information And Electronic Systems Integration Inc. Continuous tuning of digitally switched voltage-controlled oscillator frequency bands

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239561A (en) * 1991-07-15 1993-08-24 National Semiconductor Corporation Phase error processor
JP3353372B2 (ja) * 1993-04-06 2002-12-03 セイコーエプソン株式会社 液晶表示装置
US5570066A (en) 1994-08-30 1996-10-29 Motorola, Inc. Method of programming a frequency synthesizer
JP3460876B2 (ja) * 1994-12-28 2003-10-27 富士通株式会社 半導体装置
JP2950189B2 (ja) * 1995-02-28 1999-09-20 日本電気株式会社 ９０゜移相器
US5576647A (en) * 1995-06-22 1996-11-19 Marvell Technology Group, Ltd. Charge pump for phase lock loop
JPH09200046A (ja) * 1996-01-19 1997-07-31 Toyo Commun Equip Co Ltd 位相差制御ｐｌｌ回路
WO1998031104A1 (en) * 1997-01-09 1998-07-16 Seiko Epson Corporation Pll oscillator and method for manufacturing the same
US6167246A (en) * 1997-05-09 2000-12-26 Micrel Incorporated Fully integrated all-CMOS AM receiver
DE19729634A1 (de) * 1997-07-10 1999-01-14 Lg Semicon Co Ltd Frequenzsynthesizer
EP1175010B1 (de) * 2000-06-28 2005-11-23 Thomson Licensing Hochfrequenz-Oszillator

Also Published As

Publication number Publication date
TW595088B (en) 2004-06-21
KR100767319B1 (ko) 2007-10-17
JP4970667B2 (ja) 2012-07-11
US6549082B2 (en) 2003-04-15
CN1336728A (zh) 2002-02-20
US20020011902A1 (en) 2002-01-31
JP2002064377A (ja) 2002-02-28
CN1171385C (zh) 2004-10-13
ATE311039T1 (de) 2005-12-15
DE60115158D1 (de) 2005-12-29
KR20020001546A (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
DE60115158T2 (de) Hochfrequenz-Oszillator
US8207794B2 (en) Phase locked loop and 3-stage frequency divider
US7518458B2 (en) Oscillator and data processing equipment using the same and voltage control oscillator and data processing equipment using voltage control oscillator
US5572168A (en) Frequency synthesizer having dual phase locked loops
US6285262B1 (en) Frequency divider, a phase lock oscillator and a flip-flop circuit using the frequency divider
US6748041B1 (en) GM cell based control loops
DE60307963T2 (de) Linearisierungstechnik für Phasenregelschleifen mit Verwendung einer Differenzladungspumpenschaltung
DE19729634A1 (de) Frequenzsynthesizer
DE69309519T2 (de) Volldifferentieller spannungsgesteuerter Oszillator des Relaxationstyps und Verfahren zu dessen Betrieb
JP4025043B2 (ja) 半導体集積回路
DE102015212090B4 (de) System und Verfahren für einen spannungsgesteuerten Oszillator
US8829966B2 (en) Current reuse frequency divider and method thereof and voltage control oscillator module and phase-locked loop using the same
US8198945B2 (en) Quadrature oscillator with high linearity
US4590439A (en) Frequency synthesizing circuit
US6842081B2 (en) Dual frequency voltage controlled oscillator circuit
WO2006058708A2 (de) Schaltungsanordnung zur erzeugung eines komplexen signals und deren verwendung in einem hochfrequenz-sender oder -empfänger
Herzel et al. A 2.5-GHz eight-phase VCO in SiGe BiCMOS technology
Herzel et al. An integrated 8-12 GHz fractional-N frequency synthesizer in SiGe BiCMOS for satellite communications
KR20010090750A (ko) 위상 비교기 및 상기 위상 비교기를 구비한 위상 동기루프 회로, 및 위상 비교 방법
DE102005007310B3 (de) Integrierter CMOS-Taktgenerator mit einer PLL-Schaltung mit eigener Ladestromeinstellung
EP1175010B1 (de) Hochfrequenz-Oszillator
KR100324901B1 (ko) 자체귀환경로를 이용한 위상동기회로
DE102004008844B4 (de) Hochfrequenz-Quadratur-Teiler
DE3854722T2 (de) Schleifenschaltung mit phasenblockierung.
DE69509287T2 (de) Oszillator, Synthetisierer-Abstimmschaltung und den Oszillator verwendende AM synchrone Detektorschaltung

Legal Events

Date Code Title Description
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition