DE60028620T2

DE60028620T2 - Direktmischempfänger mit subharmonischer Frequenzkonverterarchitektur und verwandter Vorprozessor

Info

Publication number: DE60028620T2
Application number: DE60028620T
Authority: DE
Inventors: C. Alyosha Berkeley Molnar; Rahul Irvine Magoon
Original assignee: Skyworks Solutions Inc
Current assignee: Skyworks Solutions Inc
Priority date: 1999-03-02
Filing date: 2000-03-02
Publication date: 2007-05-31
Anticipated expiration: 2020-03-03
Also published as: HK1042171B; CN1348625A; US6587678B1; US20030176177A1; EP1157456A1; WO2000052819A1; HK1042171A1; CN100384084C; ES2211526T3; CN1607720A; CN1237707C; ATE329404T1; US7149493B2; DK1157456T3; DE60006492T2; KR20010110460A; EP1157456B1; EP1278301A3; ES2265012T3; DK1278301T3

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
Das Gebiet dieser Erfindung betrifft im Allgemeinen Empfänger mit direkter Umsetzung und insbesondere subharmonische Frequenzumsetzer zur Verwendung in solchen Empfängern und Vorprozessoren zum Verbessern der Schaltcharakteristik des LO-Eingangssignals in solchen Frequenzumsetzern.
2. Hintergrund
Herkömmliche Empfänger setzen ein Hochfrequenzsignal (HF-Signal) in zwei Schritten auf Basisbandfrequenzen abwärts um. Im ersten Schritt wird das Signal auf Zwischenfrequenzen (ZF) abwärts umgesetzt und im zweiten Schritt wird das Signal auf Basisbandfrequenzen abwärts umgesetzt. Ein herkömmlicher Empfänger ist in 1 dargestellt. Ein HF-Signal 1 mit einer Trägerfrequenz F_HF wird durch ein Bandpassfilter 15 und dann durch einen rauscharmen Verstärker (LNA) (nicht dargestellt) geleitet. Das resultierende Signal wird dann an den HF-Eingangsanschluss 3 eines Mischers 2 angelegt. Ein Signal 10 mit einer Frequenz F_x, die kleiner als oder größer als F_HF ist und die vom lokalen Oszillator (LO) 9 stammt, wird an den LO-Eingangsanschluss 4 des Mischers 2 angelegt. Der Mischer 3 mischt die zwei Signale und liefert ein Ausgangssignal am Ausgangsanschluss 5. Das Ausgangssignal weist zwei Hauptfrequenzkomponenten auf: eine mit der Frequenz F_HF – F_x (oder F_x – F_HF in dem Fall, in dem F_x größer ist als F_HF), die so genannte Zwischen- oder ZF-Frequenz F_ZF, und die andere mit der Frequenz F_HF + F_x.
Das Signal wird durch das ZF-Filter 6 geleitet, das die Komponente mit der Frequenz F_HF + F_x wesentlich dämpft, wobei somit die Zwischenfrequenzkomponente belassen wird. Das Ausgangssignal des Filters mit dieser Zwischenfrequenzkomponente ist mit der Ziffer 7 identifiziert.
Dieses Signal wird zum Signaleingangsanschluss des Mischers 8 geliefert. Gleichzeitig wird ein Signal 12 mit derselben Zwischenfrequenz, das vom lokalen Oszillator 12 stammt, an den LO-Eingangsanschluss des Mischers 8 angelegt. Der Mischer 8 mischt die an seinen zwei Eingängen gelieferten Signale und erzeugt ein Ausgangssignal mit zwei Hauptfrequenzkomponenten: eine mit der Frequenz 2F_ZF und die andere mit Null- oder Basisbandfrequenzen F_BB. Das Ausgangssignal des Mischers 8 wird durch das Basisbandfilter 14 geleitet, das die Komponente mit der Frequenz 2F_ZF wesentlich dämpft, wobei somit die Komponente mit den Basisbandfrequenzen belassen wird. Das Ausgangssignal des Filters ist in der Fig. mit der Ziffer 13 identifiziert.
Empfänger mit direkter Umsetzung setzen ein HF-Signal auf Basisbandfrequenzen in einem einzigen Schritt abwärts um. Typischerweise mischt ein Mischer ein HF-Signal mit einem LO-Signal mit derselben Frequenz wie der Träger des HF-Signals. Der Mischer erzeugt zwei Hauptfrequenzkomponenten im Ausgangssignal: eine mit der Differenzfrequenz F_HF – F_LO und die andere mit der Frequenz F_HF + F_LO. Da das LO-Signal auf derselben Frequenz liegt wie das HF-Signal, liegt die erste derartige Komponente auf den Basisbandfrequenzen und die zweite derartige Komponente liegt auf hohen Frequenzen.
Das Ausgangssignal des Mischers wird durch ein Basisbandfilter geleitet, das die Komponente mit hoher Frequenz des Ausgangssignals wesentlich dämpft, wobei die Basisbandkomponente belassen wird. Im Vergleich zum herkömmlichen Empfänger von 1 beseitigen Empfänger mit direkter Umsetzung Komponenten wie z. B. das ZF-Filter 6, einen der Mischer und einen der lokalen Oszillatoren. Die Beseitigung des ZF-Filters ist besonders vorteilhaft, da solche Filter gewöhnlich voluminös, teuer und nicht auf einem Chip implementierbar sind.
Empfänger mit direkter Umsetzung sind jedoch typischerweise aufgrund einer Ableitung vom LO-Anschluss zum HF-Anschluss oder einer Ableitung von großen HF-Sperren vom HF-Anschluss zum LO-Anschluss in ihrer Empfindlichkeit begrenzt, was beides zum Selbstmischen und zur Einführung einer großen ungewollten Gleichspannungskomponente im Ausgangssignal führen kann.
Subharmonische Mischer sind Mischer, in denen die LO-Frequenz eine Subharmonische der HF-Frequenz ist. Subharmonische Mischer ermöglichen die Erzeugung von LO-Signalen mit niedrigerer Frequenz, was die Konstruktion des Synthesizers und des spannungsgesteuerten Oszillators (VCO) erleichtert. Sie sehen auch das Potential für die Frequenzisolation zwischen den LO- und HF-Signalen vor.
Leider weisen die meisten subharmonischen Mischer eine relativ niedrige Umsetzungsverstärkung und ein hohes Rauschen im Vergleich zu Standardmischern auf. Sie sind auch mit der Anwesenheit von LO-Harmonischen an einem internen Knoten oder Anschlussstift behaftet, die, da sie auf der Mischfrequenz liegen, sich immer noch mit der Gleichspannung selbst mischen können. Einige erfordern auch voluminöse Transformatoren, die die Implementierung auf einem Chip begrenzen oder verhindern. Die meisten weisen auch im Wesentlichen nicht-lineare HF-Übertragungsfunktionen auf.
Der Gilbert-Mischer ist eine Art Mischer, der eine Umsetzungsverstärkung ermöglicht. Herkömmliche Gilbert-Mischer umfassen jedoch einen Mischerkern, der außerstande ist, einer LO-Frequenz gerecht zu werden, die eine Subharmonische der HF-Frequenz ist.
Insbesondere wird der Standard-Gilbert-Mischer durch ein LO-Signal mit zwei Komponenten angesteuert, die in Bezug aufeinander 180° phasenverschoben sind. Die Komponenten werden abgeschnitten, um deren Übergangszeiten zu erhöhen, wodurch die Rauschleistung verbessert wird und eine höhere Umsetzungsverstärkung erreicht wird. Solche Verfahren können jedoch nicht auf den Fall des subharmonischen Mischers verallgemeinert werden.
Ferner leiden phasenunterteilte Sinussignale unter bestimmten Nachteilen der realen Welt, die verhindern, dass sie auf den Fall des subharmonischen Mischers verallgemeinert werden. Erstens ist die Steigung der Signale an deren Übergangspunkten nicht sehr steil. Solche weichen Übergänge zwischen Signalen verursachen, dass Schaltsysteme wie z. B. Stromsteuertransistoren einen halb umgeschalteten Zustand annehmen. Dies ist aus zwei Hauptgründen unerwünscht. Wenn ein Transistor halb umgeschaltet ist, befindet er sich erstens in einem Zustand mit einer Verstärkung von Null. Zweitens führen halb umgeschaltete Transistoren Rauschen in das Ausgangssignal ein. Dies geschieht, da in der Konfiguration des Gilbert-Mischers ein halb umgeschalteter Transistor eine Verringerung des scheinbaren Widerstandes an den Emittern von entgegengesetzten Transistorpaaren verursacht, was das Schrotrauschen, das der Transistor erzeugt, erhöht.
Eine weitere unerwünschte Eigenschaft solcher Signale besteht darin, dass deren Übergangspunkte gegen Änderungen der Amplitude von jedem Ausgangssignal des lokalen Oszillators sehr empfindlich sind. Folglich ist die Schalthandlung von irgendeinem dadurch angesteuerten Mischer schwierig genau zu steuern.
Noch ein weiteres Problem bei solchen Signalen besteht darin, dass aufgrund von Faktoren wie z. B. den Begrenzungen von aktuellen lokalen Oszillatoren diese Signale im Allgemeinen nicht wahre Sinussignale sind, sondern tatsächlich im Allgemeinen bei den Maximal- und Minimalwerten flach sind. Das Ergebnis sind noch weichere Übergänge, die sie weiter zu unerwünschten Kandidaten zum Ansteuern eines Mischers machen.
WO 96/38924 offenbart eine Alternative zu einem Empfänger mit direkter Umsetzung, der die herkömmliche zweistufige Architektur verwendet, wobei ein erster Mischer verwendet wird, um das HF-Eingangssignal auf ZF-Frequenzen abwärts umzusetzen, und ein zweiter Quadraturmischer verwendet wird, um das ZF-Signal auf das Basisband abwärts umzusetzen. Obwohl die verwendete Architektur den Nachteil des Hinzufügens eines zweiten Kristalloszillators, der als lokaler Oszillator für den zweiten Quadraturmischer dient, vermeidet, vermeidet sie nicht den Bedarf für den zweiten Quadraturmischer oder das ZF-Filter.
Das US-Patent Nr. 5 574 755 offenbart eine Quadraturmodulatorschaltung, die danach strebt, die Empfindlichkeit gegen Phasenfehler in der phasengleichen (I) und Quadratur-(Q)Komponente eines Quadratur-LO-Signals zu verringern. Das beabsichtigte Ausgangssignal ist der untere Seitenbandterm mit der Frequenz ω₁ – ω_m, wobei ω₁ die Frequenz des LO- oder modulierten Signals ist und ω_m die Frequenz des Modulationssignals ist, es besteht jedoch keine Offenbarung, dass diese zwei Frequenzen gleich sein sollten oder eine subharmonische Beziehung zueinander haben sollten.
Keine Bezugsquelle geht die Probleme der ungewollten Basisbandkomponente, welche in das Ausgangssignal eines Empfängers mit direkter Umsetzung durch Selbstmischen zwischen den LO- und HF-Eingangssignalen davon eingeführt werden kann, der niedrigen Umsetzungsverstärkung und des hohen Rauschens, die typischerweise bei subharmonischen Mischern vorliegen, oder der schlechten Schaltcharakteristik, die bei phasenunterteilten Sinussignalen vorhanden sein kann, an oder strebt danach, diese anzugehen,.
Daher besteht ein Bedarf für einen Empfänger mit direkter Umsetzung mit erhöh ter Verstärkung, Rauschleistung und Empfindlichkeit im Vergleich zum Stand der Technik.
Es besteht auch ein Bedarf für einen subharmonischen Mischer, der zu einer Implementierung auf einem Chip in der Lage ist, eine Umsetzungsverstärkung, eine Rauschzahl und Linearitätseigenschaften aufweist, die zu jenen von herkömmlichen Mischern vergleichbar sind oder diese übersteigen, und an einem internen Anschlussstift oder Knoten keine LO-Harmonischen mit der Mischfrequenz erzeugt.
Es besteht auch ein Bedarf für einen Vorprozessor, der die Schaltcharakteristik von erfolgreichen phasenunterteilten LO-Eingangssignalen verbessert.
ZUSAMMENFASSUNG DER ERFINDUNG
Gemäß der vorliegenden Erfindung wird eine Schaltung zum Verbessern der Schaltcharakteristik eines phasenunterteilten Eingangssignals mit einer Frequenz und 2n Komponenten geschaffen, wobei n eine ganze Zahl größer als 1 ist, umfassend:
eine Begrenzer-Schaltungsanordnung zum Begrenzen der Komponenten des Eingangssignals, um ein begrenztes phasenunterteiltes Signal zu erzeugen; und
eine Arithmetik-Schaltungsanordnung zum arithmetischen Kombinieren der Komponenten des begrenzten phasenunterteilten Signals, um ein phasenunterteiltes Ausgangssignal mit verbesserter Schaltcharakteristik in Bezug auf das Eingangssignal zu erzeugen, wobei das Ausgangssignal die Frequenz des Eingangssignals und 2n Komponenten aufweist.
Ein Vorteil der Vorprozessorschaltung der vorliegenden Erfindung ist ein phasenunterteiltes LO-Signal mit steileren Übergängen zwischen dessen Ein- und Aus-Zuständen im Vergleich zu einem sinusförmigen phasenunterteilten LO-Signal. Wenn es verwendet wird, um einen Mischer anzusteuern, führen solche Übergänge zu einer verbesserten Mischerverstärkung, einer verbesserten Mischerrauschleistung und daher zu einer verbesserten Mischerempfindlichkeit.
Ein weiterer Vorteil des Vorprozessors der vorliegenden Erfindung ist ein phasenunterteiltes Signal, in dem die Übergänge zwischen dem Ein- und dem Aus-Zustand durch LO-Nulldurchgänge definiert sind, die eine bessere Unterdrückung des HF-Selbstmischens und eine geringere Abhängigkeit vom LO-Amplitudenabgleich und von der Art und gemeinsamen Nutzung der LO-Wellenform schaffen.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Verbessern der Schaltcharakteristik eines phasenunterteilten Eingangssignals mit einer Frequenz und 2n Komponenten geschaffen, wobei n eine ganze Zahl größer als 1 ist, umfassend:
Begrenzen der Komponenten des Eingangssignals, um ein phasenunterteiltes begrenztes Signal zu erzeugen; und
arithmetisches Kombinieren der Komponenten des begrenzten Signals, um ein phasenunterteiltes Ausgangssignal mit der Frequenz des Eingangssignals und 2n Komponenten zu erzeugen.
VERWANDTE ANMELDUNGEN
Diese Anmeldung steht im Zusammenhang mit der US-Patentanmeldung lfd. Nr. 09/260 919, "DIRECT CONVERSION RECEIVER", eingereicht am 2. März 1999, und der internationalen Veröffentlichung Nr. WO00/52840, die beide im gemeinsamen Besitz des Anmelders hiervon stehen. Ferner beansprucht diese Anmeldung die Priorität zur US-Patentanmeldung lfd. Nr. 09/261 056, "PREPROCESSOR AND RELATED FREQUENCY TRANSLATOR", eingereicht am 2. März 1999, und US-Patentanmeldung lfd. Nr. 09/386 956, "DIRECT CONVERSION RECEIVER EMPLOYING SUBHARMONIC FREQUENCY TRANSLATOR ARCHITECTURE AND RELATED PREPROCESSOR", eingereicht am 27. August 1999, die beide im gemeinsamen Besitz des Anmelders hiervon stehen.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 stellt einen herkömmlichen Empfänger dar.
2 stellt eine Ausführungsform eines Empfängers mit direkter Umsetzung gemäß der vorliegenden Erfindung dar.
3 ist ein Blockdiagramm eines Multiplizierers gemäß der vorliegenden Erfindung.
4 stellt in konzeptioneller Form einen verallgemeinerten Mischer gemäß der vorliegenden Erfindung dar.
5 stellt eine Implementierung des Mischers von 4 dar.
6A–6E stellen Beispiel-LO-Eingangssignale in die Mischerimplementierung von 5 dar.
7A–7B stellen Betriebsverfahren eines Frequenzumsetzers gemäß der vorliegenden Erfindung dar.
8A–8F stellen Beispielwellenformen in einer Implementierung eines Mischers der vorliegenden Erfindung dar, wobei n = 2.
9A–9B stellen im Frequenzbereich die Schalthandlung einer Implementierung eines Mischers gemäß der vorliegenden Erfindung dar, wobei n = 2.
10A stellt in konzeptioneller Form eine Implementierung eines Mischers gemäß der vorliegenden Erfindung dar, wobei n = 2.
10B stellt die vier Schaltzeitdauern für die Mischerimplementierung von 10A dar.
11A–11E und 12A–12H stellen Beispiel-LO-Eingangssignale für eine Implementierung eines Mischers gemäß der vorliegenden Erfindung dar, wobei n = 2.
13 stellt ein Implementierungsbeispiel eines Mischers gemäß der vorliegenden Erfindung dar, wobei n = 2.
14A–14B stellt Beispielwellenformen für das Mischerimplementierungsbeispiel von 13 dar.
15A–15B stellen Betriebsverfahren einer Implementierung der vorliegenden Erfindung dar, wobei n = 2.
16 stellt eine Implementierung eines Vorprozessors gemäß der vorliegenden Erfindung dar.
17A–17B sind Beispielwellenformen, die die Operation des Vorprozessors von 16 darstellen.
18A–18D stellen Ausführungsformen des Vorprozessors der vorliegenden Erfindung dar.
19A–19B stellen Beispielwellenformen dar, die die Operation der Vorprozessorausführungsformen von 18A–18D darstellen.
20A–20B sind Blockdiagramme von Ausführungsformen des Vorprozessors der vorliegenden Erfindung in dem Fall, in dem n = 2.
21A–21I und 22A–22G sind Beispielwellenformen, die die Operation der Vorprozessorausführungsformen von 20A–20B darstellen.
23A ist ein Implementierungsbeispiel eines Vorprozessors gemäß der vorliegenden Erfindung in dem Fall, in dem n = 2.
23B sind Beispielwellenformen, die die Operation des Vorprozessor-Implementierungsbeispiels von 23A darstellen.
24 stellt ein detailliertes Implementierungsbeispiel eines Mischers gemäß der vorliegenden Erfindung dar.
25 stellt ein detailliertes Implementierungsbeispiel eines Vorprozessors gemäß der vorliegenden Erfindung dar.
26 stellt einen herkömmlichen LO-Oszillator dar, der so konfiguriert ist, dass er ein phasenunterteiltes sinusförmiges LO-Signal liefert.
27A–27B stellen Ausführungsformen von Betriebsverfahren eines Empfängers mit direkter Umsetzung gemäß der vorliegenden Erfindung dar.
28A–28B stellen Ausführungsformen von Betriebsverfahren eines Vorprozessors gemäß der vorliegenden Erfindung dar.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN 1. Empfänger mit direkter Umsetzung
Ein Empfänger mit direkter Umsetzung gemäß der vorliegenden Erfindung ist in 2 dargestellt. Eine Antenne 20 empfängt ein Signal mit einem HF-Trägersignal, das durch ein Basisbandsignal moduliert ist. Das Signal wird durch ein Bandpassfilter 21 geleitet, das so konfiguriert ist, dass es Signale außerhalb des interessierenden Bandes wesentlich dämpft. Unter der Annahme, dass das empfangene Signal innerhalb des Bandes des Filters 21 liegt, läuft es im Wesentlichen ungedämpft durch das Filter 21. Das empfangene Signal ist nach dem Durchgang durch das Filter 21 mit der Ziffer 22 identifiziert. Dieses Signal wird als Eingangssignal in einen Frequenzumsetzer 23 durch den Eingangsanschluss 27 geliefert. Die Trägerfrequenz dieses Signals ist F_HF. Ein Verstärker oder ein rauscharmer Verstärker (LNA) kann auch zwischen dem Bandpassfilter 21 und dem Frequenzumsetzer-Signaleingangsanschluss 27 vorhanden sein. In einer Ausführungsform ist der Frequenzumsetzer 23 ein Mischer. In einer weiteren Ausführungsform ist er ein Multiplizierer.
Ein lokaler Oszillator 24 liefert ein Signal 25 mit einer Frequenz F_LO, die etwa eine 1/n Subharmonische der HF-Trägerfrequenz des empfangenen Signals ist. Mit anderen Worten F_LO ≈ (1/n)F_HF, wobei n eine ganze Zahl größer als 1 ist. Das Signal 25 wird dann vom Vorprozessor 26 vorverarbeitet. Das phasenunterteilte vorverarbeitete Signal wird dann zu einem Eingang in den Frequenzumsetzer 23 über den Eingangsanschluss 28 geliefert.
Das Ausgangssignal des Frequenzumsetzers 23 steht über den Ausgangsanschluss 29 zur Verfügung. Das Ausgangssignal weist im Allgemeinen zwei Hauptfrequenzkomponenten auf, eine mit hohen Frequenzen und die zweite mit Basiebandfrequenzen. Das Ausgangssignal wird durch ein Basisbandfilter 30 geleitet. Das Filter 30 ist so konfiguriert, dass es die hohe Frequenzkomponente des Ausgangssignals des Frequenzumsetzers 23 wesentlich dämpft und dass es den Durchgang der Basisbandkomponente ohne wesentliche Dämpfung ermöglicht. Das Ausgangssignal des Basisbandfilters 30, die Basisbandkomponente des Ausgangssignals des Frequenzumsetzers mit der Frequenz F_BB, ist das Ausgangssignal 31 des Empfängersystems mit direkter Umsetzung.
Das Empfängersystem mit direkter Umsetzung kann eine Komponente eines Sendeempfängers sein, der wiederum eine Komponente einer drahtlosen Kommunikationsvorrichtung, einschließlich einer mobilen drahtlosen Kommunikationsvorrichtung wie z. B. eines Telephonhörers oder eines Laptops oder einer Basisstation, sein kann. Die drahtlose Kommunikationsvorrichtung kann ein Teil eines drahtlosen Kommunikationssystems der Art, bei der ein geographischer Bereich in eine Vielzahl von Zellen unterteilt ist, wobei sich eine Basisstation innerhalb jeder der Zellen befindet, sein. Die Basisstation kommuniziert mit und bedient eine oder mehrere drahtlose Kommunikationsvorrichtungen, die sich innerhalb der Zelle befinden, über eine drahtlose Schnittstelle. Eine oder mehrere der drahtlosen Kommunikationsvorrichtungen im System beinhalten einen Empfänger mit direkter Umsetzung, der gemäß der vorliegenden Erfindung konfiguriert ist.
In einer Ausführungsform weist der Frequenzumsetzer 23 einen ersten und einen zweiten Eingang, die jeweils mit den Ziffern 27 und 28 identifiziert sind, auf, wobei die Frequenz eines zum zweiten Eingang 28 gelieferten Signals etwa 1/n mal die Frequenz eines an den ersten Eingang 27 angelegten Signals ist, wobei n eine ganze Zahl größer als 1 ist.
Der Frequenzumsetzer weist einen ersten und einen zweiten Ausgang auf und ist so konfiguriert, dass er mit einer Frequenz, die etwa n mal die Frequenz des zweiten Eingangssignals davon ist, zwischen 1) dem Umschalten des ersten Eingangs zum ersten Ausgang; und 2) dem Umschalten des ersten Eingangs zum zweiten Ausgang abwechselt. Die an den Ausgängen erzeugten Signale können Komponenten eines Differenzmodussignals sein oder können alternativ einpolige Signale sein. Außerdem können die an den Ausgängen erzeugten Signale kombiniert werden, um ein einpoliges Ausgangssignal zu bilden, oder können separat gehalten werden.
Überdies kann das erste Eingangssignal entweder ein einpoliges Signal oder eine Komponente eines Differenzeingangssignals mit positiven und negativen Phasenkomponenten sein. In diesem letzteren Fall ist der Frequenzumsetzer in einer Ausführungsform so konfiguriert, dass er mit einer Frequenz, die etwa n mal die Frequenz des zweiten Eingangssignals davon ist, zwischen 1) dem Umschalten der positiven Phasenkomponente des ersten Eingangssignals zum ersten Ausgang, während die negative Phasenkomponente des ersten Eingangssignals zum zwei ten Ausgang umgeschaltet wird; und 2) dem Umschalten der positiven Phasenkomponente des ersten Eingangssignals zum zweiten Ausgang, während die negative Phasenkomponente des ersten Eingangssignals zum ersten Ausgang umgeschaltet wird, abwechselt.
Ein Betriebsverfahren eines Empfängers mit direkter Umsetzung gemäß der vorliegenden Erfindung ist in 27A dargestellt. In Schritt 400 wird ein erstes Eingangssignal empfangen. In Schritt 401 wird ein zweites Eingangssignal geliefert, das eine Frequenz aufweist, die etwa 1/n mal die Frequenz des ersten Eingangssignals ist, wobei n eine ganze Zahl größer als 1 ist. In Schritt 402 wird das zweite Eingangssignal vorverarbeitet, um seine Schaltcharakteristik zu verbessern. In Schritt 403 wird das vorverarbeitete zweite Eingangssignal verwendet, um mit einer Frequenz, die etwa n mal die Frequenz des zweiten Eingangssignals ist, zwischen dem Umschalten des ersten Eingangs zu einem ersten Ausgang und dem Umschalten des ersten Eingangs zu einem zweiten Ausgang abzuwechseln.
Die an den Ausgängen erzeugten Signale können einpolige Signale sein oder können Komponenten eines Differenzsignals sein. Wahlweise werden die an den zwei Ausgängen erzeugten Signale kombiniert, um ein einpoliges Ausgangssignal zu bilden. Überdies kann das erste Eingangssignal ein einpoliges Eingangssignal oder eine Komponente eines Differenzeingangssignals mit positiven und negativen Phasenkomponenten sein. Im letzteren Fall kann das Verfahren ferner das Abwechseln mit einer Frequenz, die etwa n mal die Frequenz des zweiten Eingangssignals ist, zwischen 1) dem Umschalten der positiven Phasenkomponente des Differenzeingangssignals zum ersten Ausgang, während die negative Phasenkomponente des Differenzeingangssignals zum zweiten Ausgang umgeschaltet wird; und 2) dem Umschalten der negativen Phasenkomponente des Differenzeingangssignals zum ersten Ausgang, während die positive Phasenkomponente des Differenzeingangssignals zum zweiten Ausgang umgeschaltet wird, umfassen.
In einer Ausführungsform des Frequenzumsetzers 23 ist das erste Eingangssignal ein HF-Eingangssignal und das zweite Eingangssignal ist ein LO-Eingangssignal. Ein Signal wird am ersten Eingang empfangen, das ein HF-Trägersignal umfasst, das durch ein Basisbandsignal moduliert ist. In einer Implementierung ist die Frequenz des LO-Eingangssignals gleich etwa ½ der Frequenz des HF-Eingangssignals. In einem Implementierungsbeispiel ist die Frequenz des LO-Eingangssig nals gleich etwa ½ der Trägerfrequenz des HF-Eingangssignals.
Ein Betriebsverfahren dieser Implementierung eines Empfängers mit direkter Umsetzung ist in 27B dargestellt. In Schritt 405 wird ein HF-Eingangssignal empfangen. In Schritt 406 wird das LO-Eingangssignal mit einer Frequenz gleich etwa ½ der Frequenz des HF-Eingangssignals geliefert. In Schritt 407 wird das LO-Eingangssignal vorverarbeitet, um seine Schaltcharakteristik zu verbessern. In Schritt 408 wird das vorverarbeitete LO-Eingangssignal verwendet, um mit einer Frequenz, die etwa zweimal die Frequenz des LO-Eingangssignals ist, zwischen dem Umschalten des HF-Eingangssignals zu einem ersten Ausgang und dem Umschalten des HF-Eingangssignals zu einem zweiten Ausgang abzuwechseln.
In der vorangehenden und den nachfolgenden Erörterungen sollte erkannt werden, dass aufgrund von Toleranzen, die im Handel annehmbar sind, die mathematische Exaktheit beim Beschreiben der Beziehung zwischen Signalen nicht immer möglich ist. Die Verwendung von Begriffen wie z. B. "etwa" oder "im Wesentlichen" oder "ungefähr" sollen einen gewissen Spielraum in der Beziehung zwischen Signalen ermöglichen, um diese Toleranzen zu berücksichtigen.
2. Frequenzumsetzer
In einer Ausführungsform ist der Frequenzumsetzer, wie im vorangehenden Abschnitt beschrieben, obwohl die Frequenz des zweiten Eingangssignals nicht notwendigerweise so eingeschränkt ist, dass sie etwa 1/n mal die Frequenz des ersten Eingangssignals ist.
In einer weiteren Ausführungsform ist der Frequenzumsetzer 23 ein Multiplizierer mit HF- und LO-Eingangssignalen. Ein Blockdiagramm eines solchen Multiplizierers ist in 3 dargestellt. In dieser Ausführungsform wird ein LO-Signal an den Eingangsanschluss 28 angelegt und ein HF-Signal wird an den Eingangsanschluss 27 angelegt. Zwei Ausgangssignale werden geliefert, die mit den Ziffern 29a und 29b identifiziert sind. Das HF-Signal wird in einen einpoligen Umschalter (DTSP-Schalter) 33 eingegeben. Das LO-Signal wird in den Block 35 eingegeben, der den DTSP-Schalter 33 durch die Signalleitung 34 lenkt, um mit einer Frequenz von etwa n mal der Frequenz des LO-Eingangssignals, wobei n eine ganze Zahl größer als 1 ist, zwischen dem Umschalten des HF-Signals zum ersten Ausgang 29a und dem Umschalten des HF-Signals zum zweiten Ausgang 29b abzuwech seln. Die an den Ausgängen 29a und 29b erzeugten Signale sind derart, dass ein einpoliges Ausgangssignal mit einer Kombination solcher Signale das Produkt eines Multiplikationsfaktors darstellt, der die Polarität zwischen +1 und –1 mit einer Frequenz von etwa n mal der Frequenz des LO-Signals und des HF-Signals umschaltet.
In einem Beispiel ist die Frequenz des LO-Eingangssignals etwa 1/n mal die Frequenz des HF-Eingangssignals, wobei n eine ganze Zahl größer als 1 ist. Es sollte jedoch erkannt werden, dass Beispiele möglich sind, bei denen diese Beziehung nicht gilt.
Vorzugsweise wird ein Signal mit der Frequenz des Multiplikationsfaktors, oder die diesen verkörpert, im Wesentlichen nicht an einem internen Anschlussstift oder Knoten des Multiplizierers als Signal erzeugt, da, wie ein Fachmann erkennen würde, eine beträchtliche Erzeugung eines solchen Signals an einem internen Anschlussstift oder Knoten zum Selbstmischen des LO-Signals und zu einer ungewollten Gleichspannungskomponente im Ausgangssignal führen könnte. Statt dessen stellt der Multiplikationsfaktor in dieser Ausführungsform einfach (1) eine Schalthandlung, die mit etwa n mal der LO-Frequenz stattfindet; und (2) die Übertragungsfunktion zwischen dem eingehenden HF-Signal und dem kombinierten Ausgangssignal dar.
Wiederum können die an den Ausgängen 29a und 29b erzeugten Signale entweder einpolige Signale oder Komponenten eines Differenzsignals sein. Außerdem kann das zum Eingang 27 gelieferte HF-Signal entweder ein einpoliges Signal oder eine Komponente eines Differenzsignals sein. Im letzteren Fall kann ein zusätzlicher DTSP-Schalter (nicht dargestellt) enthalten sein, um in Reihe mit dem Schalter 33 zwischen dem Umschalten der anderen Komponente des Differenzeingangssignals zum Ausgang 29b (während das zum Eingang 27 gelieferte HF-Signal zum Ausgang 29a umgeschaltet wird) und dem Umschalten der anderen Komponente des Differenzeingangssignals zum Ausgang 29a (während das zum Eingang 27 gelieferte HF-Signal zum Ausgang 29b umgeschaltet wird) abzuwechseln.
In einer dritten Ausführungsform; die in 4 dargestellt ist, ist der Frequenzumsetzer 23 ein Mischer, wobei das HF-Eingangssignal in den Mischer ein Differenzstrommodussignal mit positiven und negativen Phasenkomponenten HF⁺ und HF^– ist, die jeweils mit den Ziffern 94 und 95 identifiziert sind. Der Mischer weist einen Mischerkern auf, der durch Schalter 92 und 93 dargestellt ist, von denen jeder so konfiguriert ist, dass er in den Positionen 1 und 2 mit einer Rate gleich etwa n mal der LO-Frequenz hin- und herkippt. Jeder Schalter ist mit dem anderen synchronisiert, so dass sich beide Schalter etwa zur gleichen Zeit in der Position 2 befinden und sich beide etwa zur gleichen Zeit in der Position 1 befinden. Der Mischer weist ein Differenzstrommodus-Ausgangssignal mit positiven und negativen Komponenten AUS⁺ und AUS^– auf, die jeweils mit den Ziffern 92 und 93 bezeichnet sind. Der Schalter 92 ist so konfiguriert, dass er abwechselnd den HF⁺-Strom zwischen dem AUS⁺-Ausgang und dem AUS^–-Ausgang lenkt. Ebenso ist der Schalter 93 so konfiguriert, dass er abwechselnd den HF^–-Strom zwischen dem AUS⁺-Ausgang und dem AUS^–-Ausgang lenkt. Das Umschalten wird derart durchgeführt, dass der HF⁺-Strom zum AUS⁺-Ausgang etwa zur gleichen Zeit gelenkt wird, wie der HF^–-Strom zum AUS^–-Ausgang gelenkt wird, und der HF^–-Strom zum AUS⁺-Ausgang zu etwa der gleichen Zeit gelenkt wird, wie der HF⁺-Strom zum AUS^–-Ausgang gelenkt wird.
Wiederum sind Ausführungsformen möglich, bei denen die Ausgangssignale AUS⁺ und AUS^– einpolige Signale sind und bei denen nur einer der Schalter 92 und 93 vorgesehen ist, um abwechselnd ein HF-Signal (das ein einpoliges Signal oder eine Komponente eines Differenzsignals sein kann) zwischen den Ausgängen 94 und 95 umzuschalten. Außerdem sind Beispiele möglich, bei denen die Frequenz des LO-Eingangssignals etwa 1/n mal die Frequenz des HF-Eingangssignals ist oder bei denen diese Beziehung nicht gilt.
In einer Implementierung ist der Mischer ein modifizierter Gilbert-Mischer. Für zusätzliche Informationen über herkömmliche Gilbert-Mischer wird der Leser auf Paul R. Gray et al. "Analysis and Design of Analog Integrated Circuits", Dritte Ausg. 1993, S. 670–675, verwiesen. In einem Implementierungsbeispiel, das in 5 dargestellt ist, empfängt der modifizierte Gilbert-Mischer ein Differenzstrommodus-HF-Eingangssignal mit einer positiven und einer negativen Phasenkomponente HF⁺ bzw. HF^–, die mit den Ziffern 104 und 105 identifiziert sind. Der Mischer empfängt auch ein gleichmäßig phasenunterteiltes LO-Differenz- und Spannungsmodus-Eingangssignal mit n Differenzkomponenten (2n einpoligen Komponenten), das um etwa 180/n Grad unterteilt ist. Um für die Zwecke dieser Offenbarung eine Verwechslung zu vermeiden und um die Verwendung einer gemeinsamen Terminologie für sowohl den Differenz- als auch den einpoligen Eingangs signalfall zu ermöglichen, wird nachstehend die Terminologie der 2n Komponenten verwendet, um beide Fälle zu beschreiben, wobei es selbstverständlich ist, dass im Differenzfall die 2n Komponenten in n Paare gruppiert werden können, wobei jedes Paar eine positive Phasenkomponente eines Differenzsignals und eine negative Phasenkomponente des Differenzsignals umfasst.
In einer Ausführungsform wird das LO-Eingangssignal von einem Vorprozessor gemäß der vorliegenden Erfindung vorverarbeitet. In dieser Ausführungsform werden die 2n (Differenzmodus-) Komponenten des vorverarbeiteten LO-Eingangssignals als PLO₀ ⁺, PLO₁ ⁺, ... PLO_n–1 ⁺, PLO₀ ^–, PLO₁ ^–, ... PLO_n–1 ^– bezeichnet, wobei der tiefgestellte Index, eine Zahl im Bereich von n bis n – 1, ein Differenzsignal angibt und der hochgestellte Index, entweder + oder -, eine positive bzw. negative Phasenkomponente eines Differenzsignals angibt. In einem Beispiel ist die Frequenz des LO-Eingangssignals etwa 1/n der Trägerfrequenz des HF-Eingangssignals, wobei n eine ganze Zahl größer als 1 ist.
Der Mischer liefert ein Differenzstrommodus-Ausgangssignal AUS⁺ und AUS^–, die mit den Ziffern 100 bzw. 101 identifiziert sind. In diesem Implementierungsbeispiel umfasst der Mischerkern 4n Bipolar-NPN-Transistoren in zwei logischen Gruppen, die mit den Ziffern 102 bzw. 103 identifiziert sind, mit jeweils 2n Transistoren. In der Fig. ist jedem der 2n Transistoren in einer Gruppe eine Zahl im Bereich von 1 bis 2n zugewiesen. Die positive Komponente des HF-Eingangssignals, HF⁺, ist mit den Emittern der Transistoren in der ersten Gruppe 102 gekoppelt und die negative Komponente des HF-Eingangssignals, HF^–, ist mit den Emittern der Transistoren in der zweiten Gruppe 103 gekoppelt.
Die Kollektoren der ungeradzahligen Transistoren in der ersten Gruppe 102 sind miteinander gekoppelt, um einen ersten Knoten 106 zu bilden, und die Kollektoren der geradzahligen Transistoren in der ersten Gruppe 102 sind miteinander gekoppelt, um einen zweiten Knoten 107 zu bilden. Die Kollektoren der geradzahligen Transistoren in der zweiten Gruppe 103 sind mit dem ersten Knoten 106 gekoppelt und die Kollektoren der ungeradzahligen Transistoren in der zweiten Gruppe 103 sind mit dem zweiten Knoten 107 gekoppelt.
Die positive Phasenkomponente des Ausgangssignals, AUS⁺, wird aus dem ersten Knoten 106 entnommen und die negative Phasenkomponente des Ausgangssignals, AUS^–, wird aus dem zweiten Knoten 107 entnommen.
Wie in 6A–6E dargestellt, ist das vorverarbeitete LO-Eingangssignal ein gleichmäßig phasenunterteiltes Differenz- und Spannungsmodussignal mit 2n Komponenten, die um etwa 180/n Grad unterteilt sind. 6A stellt die erste Komponente PLO₀ ⁺ dar; 6B stellt die zweite Komponente PLO₁ ⁺ dar; 6C stellt die dritte Komponente PLO₂ ⁺ dar; 6D stellt die (n + 1)-te Komponente PLO₀ ^– dar; und 6E stellt die 2n-te Komponente PLO_n–1 ^– dar. Wie dargestellt, ist während jeder der T/2n Unterperioden der Periode T des LO-Signals nur eine der Komponenten aktiviert, d. h., in einem vordefinierten Zustand, der mit der Ziffer 108 identifiziert ist, der ausreicht, um eine Schalthandlung des Mischerkerns auszulösen. Außerdem ist eine andere der Komponenten in jeder der Unterperioden aktiviert. Ferner sind die Übergänge zwischen dem Ein- und dem Aus-Zustand, z. B. zwischen dem Pegel 109 und dem Pegel 108, für jede der Komponenten schnell, was für die Zwecke dieser Offenbarung bedeutet, dass diese Übergänge mit einer Rate stattfinden, die größer als oder gleich (2n × A)/T ist, wobei A die Amplitude ist, die der Differenz zwischen dem Pegel 108 und dem Pegel 109 entspricht. Schließlich ist jede der Komponenten um die mit der Ziffer 109 identifizierte horizontale Achse im Wesentlichen symmetrisch.
Mit Bezug auf 5 ist sowohl für die erste als auch die zweite Transistorgruppe 102 und 103 die i-te Komponente des vorverarbeiteten LO-Eingangssignals mit der Basis des i-ten Transistors in der Gruppe gekoppelt. Wie in 5 dargestellt, ist folglich in beiden Gruppen 102 und 103 PLO₀ ⁺ mit der Basis des Transistors 1 gekoppelt; PLO₁ ⁺ ist mit der Basis des Transistors 2 gekoppelt; PLO₂ ⁺ ist mit der Basis des Transistors 3 gekoppelt; und PLO_n–1 ^– ist mit der Basis des Transistors 2n gekoppelt.
Die Operation der Schaltung von 5 wird nun erläutert. In einer ersten Zeitperiode mit der Dauer T/2n leitet der Transistor 1 in beiden Gruppen 102 und 103. In Reaktion darauf wird der Strom HF⁺ zum Ausgang AUS⁺ gelenkt und der Strom HF^– wird zum Ausgang AUS^– gelenkt. In einer zweiten Zeitperiode mit derselben Dauer leitet der Transistor 2 in beiden Gruppen 102 und 103. In Reaktion darauf wird der Strom HF^– zum Ausgang AUS⁺ gelenkt und der Strom HF^– wird zum Ausgang AUS^– gelenkt. In einer dritten Zeitperiode mit derselben Dauer wird der Strom HF⁺ wieder zum Ausgang AUS⁺ gelenkt und der Strom HF^– wird wieder zum Ausgang AUS^– gelenkt. Dieser abwechselnde Fortschritt geht mit jeder anschließenden Zeitperiode mit der Dauer T/2n innerhalb der gesamten Periode T des LO- Signals weiter, bis die 2n-te derartige Zeitperiode angetroffen wird, zu welchem Zeitpunkt der 2n-te Transistor in den Gruppen 102 und 103 leitet. Zu diesem Zeitpunkt wird der Strom HF^– zum Ausgang AUS⁺ gelenkt und der Strom HF⁺ wird zum Ausgang AUS^– gelenkt.
Implementierungsbeispiele sind möglich, in denen die beliebigen der Differenzmodussignale im vorangehenden Beispiel einpolige Signale sind oder in denen beliebige der vorangehenden Strommodussignale Spannungsmodus sind, und umgekehrt. Ferner sind Implementierungsbeispiele möglich, in denen die Transistoren im Mischerkern Bipolar-PNP-Transistoren, MOSFETs, BJTs, die CMOS-Technologie, HBTs, HEMTs, MODFETs, Dioden, MESFETs, JFETs oder dergleichen umfassen oder verkörpern. In Bezug auf 5 sind auch Implementierungsbeispiele möglich, in denen die Gruppen 102 und 103 vertauscht sind und in denen die ungeradzahligen und geradzahligen Transistoren innerhalb einer Gruppe vertauscht sind. Ferner sind Beispiele möglich, in denen die Frequenz der Komponenten des vorverarbeiteten LO-Signals etwa 1/n mal die Frequenz der Komponenten des HF-Signals ist und in denen diese Beziehung nicht gilt.
In einer Konfiguration ist n = 2, die LO-Frequenz ist etwa % der HF-Trägerfrequenz und der Mischerkern schaltet die Polarität mit etwa zweimal der LO-Frequenz um. Diese Konfiguration verwendet das, was als LO-Injektion mit halber Frequenz bekannt ist. In einer zweiten Konfiguration gilt n > 2.
7A–7B stellen Ausführungsformen von Betriebsverfahren des Frequenzumsetzers der vorliegenden Erfindung dar. Das in 7A dargestellte Verfahren umfasst das Abwechseln der Schritte in Schritt 110, das Umschalten eines HF-Signals zu einem ersten Ausgang für eine Periode gleich etwa T/2n, wobei n eine ganze Zahl größer als 1 ist, und T die Periode eines LO-Eingangssignals ist; und in Schritt 111 das Umschalten des HF-Signals zu einem zweiten Ausgang für eine Periode gleich etwa T/2n.
Wiederum können die am ersten und am zweiten Ausgang gelieferten Signale einpolige Signale oder Komponenten eines Differenzsignals sein. Außerdem kann das HF-Eingangssignal entweder ein einpoliges Signal oder eine Komponente eines Differenzsignals sein.
Das in 7B dargestellte Verfahren umfasst das Abwechseln mit einer Rate von etwa 2n/T, wobei n eine ganze Zahl größer als 1 ist und T die Periode eines LO-Eingangssignals ist, zwischen den Schritten 112 und 113, wobei Schritt 112 das Umschalten von HF⁺, der positiven Phasenkomponente eines Differenzeingangssignals, zu einem ersten Ausgang AUSGANG⁺, während HF^–, die negative Phasenkomponente des Differenzeingangssignals, zu einem zweiten Ausgang AUSGANG^– umgeschaltet wird, umfasst, und wobei Schritt 113 das Umschalten von HF^– zum ersten Ausgang AUSGANG⁺, während HF⁺ zum zweiten Ausgang AUSGANG^– umgeschaltet wird, umfasst.
In den vorangehenden Verfahren sind Ausführungsformen möglich, in denen die Komponenten HF⁺ und HF^– des Differenzmodus-Eingangssignals einpolige Signale sind und in denen die am ersten und am zweiten Ausgang erzeugten Signale entweder Komponenten eines Differenzausgangssignals oder einpolige Signale sind.
Die Operation im Zeitbereich einer Implementierung eines Multiplizierers, der gemäß der vorliegenden Erfindung konfiguriert ist, kann ferner mit Bezug auf 8A–8F erläutert werden. Die implementierte spezielle Implementierung ist eine, bei der n = 2 gilt. 8A stellt eine Komponente eines sinusförmigen phasenunterteilten LO-Signals dar, das an den zweiten Eingang des Multiplizierers angelegt wird, und 8C ist ein Beispiel eines HF-Signals, das an den ersten Eingang des Multiplizierers angelegt wird. Wie zu sehen ist, ist die Frequenz des LO-Signals ½ derjenigen des HF-Signals.
8D stellt das Ausgangssignal dar, das am ersten Ausgang AUS⁺ des Multiplizierers erscheint, und 8E stellt das Ausgangssignal dar, das am zweiten Ausgang AUS^– des Multiplizierers erscheint. 8F stellt ein kombiniertes Ausgangssignal dar, das durch Subtrahieren des bei AUS^– erzeugten Signals von dem bei AUS⁺ erzeugten Signal erzeugt wird.
8B ist ein Multiplikationsfaktor, der die Übertragungsfunktion zwischen dem eingehenden HF-Signal von 8C und dem kombinierten Ausgangssignal, das in 8F dargestellt ist, definiert. Wie zu sehen ist, ist die Frequenz der Schalthandlung des Multiplikationsfaktors zweimal jene der LO-Frequenz. Das Produkt des Multiplikationsfaktors und des HF-Signals definiert das kombinierte Ausgangssignal von 8F, bei dem zu sehen ist, dass es eine Gleichspannungskomponente (Basisbandkomponente) umfasst.
Die Schalthandlung des Frequenzumsetzers der vorliegenden Erfindung – in dem die Basisbandkomponente am Ausgang des Frequenzumsetzers eine Frequenzkomponente erster Ordnung des Ausgangssignals ist – kann ferner mit Bezug auf 9A–9B erläutert werden. Mit Bezug auf 9A stellt diese Fig. die Operation im Frequenzbereich eines herkömmlichen Mischers unter der Annahme dar, dass die Frequenz des LO-Eingangssignals davon etwa ½ von jener des HF-Eingangssignals ist, und die Schalthandlung des Mischers wird auf der LO-Frequenz gehalten. Das eingehende HF-Signal, das mit der Ziffer 40 identifiziert ist, wird in zwei Ausgangskomponenten erster Ordnung unterteilt, die jeweils etwa ½ der Energie des eingehenden HF-Signals besitzen. Die erste Komponente, die mit der Ziffer 41 identifiziert ist, liegt auf einer Frequenz, die etwa gleich der LO-Frequenz oder etwa ½ der HF-Frequenz ist. Die zweite Komponente, die mit der Ziffer 42 identifiziert ist, liegt auf einer Frequenz, die etwa gleich dreimal der LO-Frequenz oder etwa 3/2 der HF-Frequenz ist. Dies ist aus der folgenden mathematischen Gleichheit zu sehen: (A cos 2πfRFt) × (B cos 2πfLOt) = 12 AB[cos 2π(fRF – fLO)] + 12 AB[cos 2π(fRF + fLO)t]
Die erste der vorangehenden Komponenten liegt etwa auf der Frequenz 1/2 f_HF oder f_LO, während die zweite der vorangehenden Komponenten etwa auf der Frequenz 3/2 f_HF oder 3 f_LO liegt. Wie zu sehen ist, liegen keine Komponenten erster Ordnung auf den Basisbandfrequenzen.
Mit Bezug auf 9B stellt diese Fig. die Operation eines Frequenzumsetzers gemäß der vorliegenden Erfindung im Frequenzbereich dar, wobei wieder angenommen wird, dass die LO-Frequenz etwa ½ der HF-Frequenz ist. Der Frequenzumsetzer ist so konfiguriert, dass er eine Schalthandlung mit einer Rate gleich etwa zweimal der LO-Frequenz gemäß einer Ausführungsform der vorliegenden Erfindung vorsieht. Das eingehende HF-Signal, das mit der Ziffer 40 identifiziert ist, wird in zwei Ausgangskomponenten erster Ordnung unterteilt, die mit den Ziffern 43 und 44 identifiziert sind. Die erste Komponente, die mit der Ziffer 43 identifiziert ist, liegt auf den Basisbandfrequenzen und die zweite Komponente, die mit der Ziffer 44 identifiziert ist, liegt auf etwa zweimal der HF-Frequenz oder 2 f_HF. Wie zu sehen ist, ist im Gegensatz zu dem Fall mit dem Mischer von 9A eine Frequenzkomponente erster Ordnung auf den Basisbandfrequenzen im Fre quenzumsetzer von 9B vorgesehen.
Eine Implementierung eines Mischers gemäß der vorliegenden Erfindung, wobei n = 2, ist in 10A dargestellt. Eine Eingangsstufe 66 liefert ein Differenzstrommodus-HF-Signal. Die positive Phasenkomponente des Differenzstrommodus-HF-Eingangssignals, HF⁺, ist mit der Ziffer 64 identifiziert, und die negative Phasenkomponente des Differenzstrommodus-HF-Eingangssignals, HF^–, ist mit der Ziffer 65 identifiziert. Eine Ausgangsstufe 23 liefert ein Differenzstrommodus-Ausgangssignal AUS⁺ und AUS^–, wobei die positive Phasenkomponente AUS⁺ mit der Ziffer 60 identifiziert ist und die negative Phasenkomponente AUS^– mit der Ziffer 61 identifiziert ist.
Ein Stromsteuermischerkern 63 ist auch dargestellt. Wie dargestellt, umfasst der Mischerkern 63 Schalter 62a, 62b, 62c und 62d, die zwischen die Eingangsstufe 66 und die Ausgangsstufe 23 in der gezeigten Weise gekoppelt sind.
Die Schalter 62a, 62b, 62c und 62d werden durch die Signale a, b, c und d gesteuert, wie gezeigt. Jeder Schalter ist normalerweise offen, wird jedoch geschlossen, wenn eines der zwei Signale, das dem Schalter in der Fig. zugeordnet sind, aktiviert wird. Folglich wird beispielsweise der Schalter 62a geschlossen, wenn eines der Signale a oder d aktiviert wird; der Schalter 62b wird geschlossen, wenn eines der Signale c oder b aktiviert wird; der Schalter 62c wird geschlossen, wenn eines der Signale c oder b aktiviert wird; und der Schalter 62d wird geschlossen, wenn eines der Signale a oder d aktiviert wird.
Vorteilhafterweise werden die Signale a, b, c und d von einem phasenunterteilten Ausgangssignal des lokalen Oszillators durch einen Vorprozessor gemäß der vorliegenden Erfindung abgeleitet. Wie in 11A dargestellt, kann das phasenunterteilte Ausgangssignal des lokalen Oszillators durch vier Sinussignale A1, A2, B1 und B2 dargestellt werden, die in Bezug aufeinander um 90 Grad phasenverschoben sind. In diesem Beispiel ist B1 um 90 Grad in Bezug auf A1 verschoben, A2 ist um 180 Grad in Bezug auf A1 verschoben und B2 ist um 270 Grad in Bezug auf A1 verschoben.
Der Vorprozessor bildet die Signale a, b, c und d in Reaktion auf die phasenunterteilten Signale A1, B1, A2 und B2. Das Signal c ist in 11B dargestellt; das Signal a in 11C; das Signal d in 11D; und das Signal b in 11E.
Wenn die Periode des phasenunterteilten Ausgangssignals des lokalen Oszillators von 11A in vier aufeinander folgende, im Wesentlichen nicht überlappende Abschnitte mit gleicher Größe aufgeteilt wird, wird beim Vergleich der Signale von 11B–11E beobachtet, dass innerhalb der LO-Periode T jedes dieser Signale für eine Unterperiode mit der Dauer T/4 aktiviert wird, und während jeder T/4 Unterperiode nur eines dieser Signale auf einmal aktiviert wird. Für die Zwecke dieser Offenbarung wird ein Signal aktiviert, wenn es sich in einem Ein-Zustand befindet, d. h. einem vordefinierten Zustand, der ausreicht, um einen Mischer zu betätigen, um die Polarität umzukehren. In einer Implementierung wird ein Signal innerhalb einer Gruppe von Signalen aktiviert, wenn es das höchste Element der Gruppe ist. Es wird auch beobachtet, dass in jeder dieser Unterperioden ein anderes dieser Signale aktiviert wird. In der ersten Unterperiode wird das Signal "a" aktiviert; im zweiten Abschnitt wird das Signal "c" aktiviert; im dritten Abschnitt wird das Signal "d" aktiviert; und im vierten Abschnitt wird das Signal "b" aktiviert. Es wird auch beobachtet, dass die Grenzen zwischen aufeinander folgenden Aktivierungen durch steile und scharfe Übergänge definiert sind. Es wird auch beobachtet, dass jedes der Signale a, b, c und d um Null oder einen Gleichspannungsversatz symmetrisch ist, was angibt, dass den Signalen geradzahlige Harmonische fehlen. Das Vermeiden von geradzahligen Harmonischen ist in vielen Anwendungen, die HF-Signale beinhalten, wichtig, da die Anwesenheit von geradzahligen Harmonischen in solchen Anwendungen störende und ungewollte Effekte verursachen kann. In einem subharmonischen Mischer, der eine LO-Injektion mit halber Frequenz verwendet, kann die Anwesenheit von geradzahligen Harmonischen am LO-Eingangssignal beispielsweise eine ungewollte Gleichspannungskomponente im Ausgangssignal aufgrund der Selbstmischung des LO-Eingangssignals einführen. Das Vermeiden von geradzahligen Harmonischen ist auch in Anwendungen wichtig, die Differenzmodus-Eingangssignale oder -Ausgangssignale beinhalten, da ein Ziel einer solchen Anwendung das Vermeiden von geradzahligen Harmonischen ist.
Die gewünschte Charakteristik der Signale a, b, c und d ist ferner in 12A–12H dargestellt. Wie in 12A–12D dargestellt, erreicht zuerst jedes dieser Signale den vordefinierten Ein-Zustand in einem der vier nicht überlappenden Abschnitte der angegebenen LO-Periode und ein anderes der Signale wird zu einem Zeitpunkt in diesen vordefinierten Zustand gesetzt. In einer Implementierung wird ein Signal innerhalb der Gruppe a, b, c und d aktiviert, d. h. in den Ein-Zustand gesetzt, wenn es das höchste Element der Gruppe zu einem Zeitpunkt ist. Zweitens wird nur eines der Signale in diesem vordefinierten Zustand zu einem Zeitpunkt aktiviert. Drittens ist die Steigung der Signale an den Übergangspunkten 71 zwischen aufeinander folgenden Signalaktivierungen, die mit den Ziffern 70 und 72 identifiziert sind, scharf und steil. Viertens wird beobachtet, dass jedes der Signale a, b, c und d um Null oder einen Gleichspannungsversatz symmetrisch ist.
Mit Bezug auf 10A wird, wenn einer der Schalter 62a oder 62d geschlossen ist, das Signal HF⁺ zu AUS⁺ geliefert und das Signal HF^– wird zu AUS^– geliefert. Wenn einer der Schalter 62b oder 62c geschlossen ist, wird ebenso das Signal HF^– zu AUS⁺ geliefert und das Signal HF⁺ wird zu AUS^– geliefert. In einer Implementierung besteht die Wirkung dieser Handlungen darin, während der Perioden a und d das eingehende HF-Signal mit +1 zu multiplizieren und dasselbe zum Ausgang zu liefern, und während der Perioden c und b das eingehende HF-Signal mit –1 zu multiplizieren und dasselbe zum Ausgang zu liefern.
10B stellt den effektiven Multiplikationsfaktor dar, der in einer Implementierung durch den Mischer von 10A über eine einzelne Periode des LO-Signals auf das HF-Eingangssignal angewendet wird. Wie zu sehen ist, ist während des ersten Abschnitts des Zyklus, in dem das "a"-Signal aktiv ist, der Multiplikationsfaktor +1, was mit dem Schließen der Schalter 62a und 62d konsistent ist. Während des zweiten Abschnitts des Zyklus ist, wenn das "c"-Signal aktiv ist, der Multiplikationsfaktor –1, was mit dem Schließen der Schalter 62b und 62c konsistent ist. Während des dritten Abschnitts des Zyklus, wenn das "d"-Signal aktiv ist, ist der Multiplikationsfaktor +1, was mit dem Schließen der Schalter 62a und 62d konsistent ist. Schließlich ist während des vierten Abschnitts des Zyklus, wenn das "b"-Ausgangssignal aktiv ist, der Multiplikationsfaktor –1, was mit dem Schließen der Schalter 62b und 62c konsistent ist.
Im vorangehenden Beispiel sollte es selbstverständlich sein, dass der Effekt der Schalthandlung darin besteht, eine Multiplikation des HF-Eingangssignals mit einem Multiplikationsfaktor zu erreichen, nicht dass notwendigerweise eine Multiplikationsoperation physikalisch durchgeführt wird.
13 stellt ein Implementierungsbeispiel eines Mischers der vorliegenden Erfindung dar, in dem n = 2 gilt. Der Mischer ist so konfiguriert, dass er von einem Differenzspannungsmodus-HF-Eingangssignal HF⁺ und HF^– arbeitet. Eine Diffe renz-gm-Stufe (Differenz-Steilheitsstufe) 88 ist so vorgesehen, dass sie als Spannungs-Strom-Umsetzer wirkt. Wie dargestellt, umfasst diese Stufe ein degeneriertes Differenzpaar, das so wirkt, dass es die Gleichtakt-Eingangsspannung unterdrückt und einen Differenzstrom an die Knoten 86 bzw. 87 ausgibt, wobei der positive Phasenteil des Stroms, IRF⁺, an den Knoten 86 angelegt wird und der negative Phasenteil des Stroms, IRF^–, an den Knoten 87 angelegt wird. Die gm-Stufe erzeugt einen Differenzstrom an diesen Knoten, der zur Eingangsdifferenz-HF-Eingangsspannng proportional ist.
Es ist auch ein Stromsteuermischerkern mit Schaltern 82, 83, 84 und 85 vorgesehen, wie gezeigt. Jeder Schalter umfasst in dieser Implementierung zwei kreuzgekoppelte NPN-Bipolartransistoren. Die Schalter 82 und 84 sind so konfiguriert, dass sie sich schließen, sobald die Signale PLO₀ ⁺ oder PLO₀ ^–, d. h. die "a"- oder "d"-Signale, aktiv sind, und die Schalter 83 und 85 sind so konfiguriert, dass sie sich schließen, sobald die Signale PLO₁ ⁺ oder PLO₁ ^–, d. h. die "c"- oder "b"-Signale, aktiv sind.
Differenzstrommodus-Ausgänge 80 und 81 sind auch vorgesehen, wobei AUS⁺ mit der Ziffer 80 identifiziert ist und AUS^– mit der Ziffer 81 identifiziert ist. Während der Zeiten, zu denen die Signale sowohl PLO₀ ⁺ als auch PLO₀ ^– aktiv sind, d. h. der a- und d-Perioden, wird der Strom IRF⁺ zum Ausgang AUS⁺ gelenkt und der Strom IRF^– wird zum Ausgang AUS^– gelenkt, und während der Zeiten, zu denen die Signale sowohl PLO₁ ⁺ als auch PLO₁ ^– aktiv sind, d. h. der c- und b-Perioden, wird der Strom IRF^– zum Ausgang AUS⁺ gelenkt und der Strom IRF⁺ wird zum Ausgang AUS^– gelenkt.
Beispiele der Wellenformen HF⁺, HF^–, PLO₀ ⁺, PLO₀ ^–, PLO₁ ⁺, PLO₁ ^–, AUS⁺ und AUS^– sind jeweils in den 14A–14B dargestellt. Die Wellenform (1) stellt den positiven Phasenteil HF⁺ des eingehenden Differenzstrommodus-HF-Eingangssignals dar. Die Wellenform (2) stellt den negativen Phasenteil HF^– des eingehenden Differenzstrommodus-HF-Eingangssignals dar. Die Wellenform (3) stellt das "a"-Signal oder PLO₀ ⁺ dar. Die Wellenform (4) stellt das "d"-Signal oder PLO₀ ^– dar. Die Wellenform (5) stellt das "c"-Signal oder PLO₁ ⁺ dar. Die Wellenform (6) stellt das "d"-Signal oder PLO₁ ^– dar. Die Wellenform (7) stellt den positiven Phasenteil des Ausgangssignals, AUS⁺, dar, das sich ergibt. Die Wellenform (8) stellt den negativen Phasenteil des Ausgangssignals, AUS^–, dar, das sich ergibt.
Es sollte erkannt werden, dass die Darstellung der Signale a, b, c und d in 11, 12 und 14 insofern idealisiert ist, als in tatsächlichen Implementierungen eine gewisse endliche Steigung an den Signalübergängen vorhanden ist. Die in 6 dargestellten Signale stellen Beispiele der Übergänge mit endlicher Steigung dar, die sich in der Praxis ergeben könnten.
Betriebsverfahren dieser Implementierung des Mischers sind in 15A–B dargestellt. Im Verfahren von 15A werden die Schritte 50 und 51 abwechselnd durchgeführt. In Schritt 50 wird ein HF-Eingangssignal zu einem ersten Ausgang für eine Periode gleich etwa T/4 umgeschaltet, wobei T die Periode des LO-Eingangssignals ist, und in Schritt 51 wird das HF-Eingangssignal zu einem zweiten Ausgang für eine Periode gleich etwa T/4 umgeschaltet. Wahlweise werden die an den zwei Ausgängen erzeugten Signale kombiniert, um ein einpoliges Signal zu bilden.
Wiederum können die an den zwei Ausgängen erzeugten Signale einpolige Signale sein oder können Komponenten eines Differenzmodussignals sein. Außerdem kann das HF-Eingangssignal ein einpoliges Eingangssignal oder eine Komponente eines Differenzmodus-Eingangssignals sein.
In dem Verfahren von 15B werden die Schritte 52 und 53 abwechselnd durchgeführt. In Schritt 52 wird für eine Periode gleich etwa T/4 eine positive Phasenkomponente eines Differenzmodus-HF-Eingangssignals, HF⁺, auf die positive Phasenkomponente eines Differenzmodusausgangs AUSGANG⁺ umgeschaltet und die negative Phasenkomponente des Differenzmodus-Eingangssignals, HF^–, wird auf die negative Phasenkomponente des Differenzmodusausgangs AUSGANG^– umgeschaltet und in Schritt 53 wird für eine Periode gleich etwa T/4 das Signal HF^– auf AUSGANG⁺ umgeschaltet und das Signal HF⁺ wird auf AUSGANG^– umgeschaltet.
24 stellt eine detaillierte Beispielimplementierung eines Mischers gemäß der vorliegenden Erfindung dar. Wie dargestellt, umfasst der Mischer in dieser Implementierung eine Eingangsstufe 270, einen Stromsteuermischerkern 280 und einen Differenzausgang 262. In dieser Implementierung ist die Quelle 260 ein einpoliges HF-Eingangssignal, das durch einen rauscharmen Verstärker verstärkt wurde. Das verstärkte Signal wird durch einen Transformator geleitet, der eine Isolation bereitstellt und das einpolige Signal in ein Differenzstrommodussignal mit positiven und negativen Phasenkomponenten HF⁺ und HF^– umsetzt. Die Komponenten des Differenzstrommodussignals werden dann jeweils durch Stufen 290 und 291 in Basisschaltung geleitet. Diese Stufen leiten den Strom zu Knoten 271 bzw. 272 und erhöhen die Impedanz, um eine Isolation mit der Eingangsstufe zu erreichen. Eine Vorspannungsschaltung 292 ist vorgesehen, um die Stufen 290 und 291 in Basisschaltung geeignet vorzuspannen.
Die Differenz-HF-Eingangsstromkomponenten werden dann zum Stromsteuermischerkern 280 geleitet, der, wie dargestellt, Schalter 266a, 266b, 266c und 266d umfasst. In dieser Implementierung umfasst jeder der Schalter ein Paar von Emitter/Kollektor-gekoppelten NPN-Bipolartransistoren. Der Mischerkern empfängt die Differenz-HF-Stromkomponenten als Eingangssignale über Leitungen 271 und 272. Er empfängt auch als Eingangssignale die vier vorverarbeiteten Signale, d. h. die "a"-, "b"-, "c"- und "d"-Signale, wobei das "a"-Eingangssignal zur Signalleitung 250, das "d"-Signal zur Signalleitung 256, das "c"-Signal zur Signalleitung 254 und das "b"-Signal zur Signalleitung 252 geliefert wird.
Die Schalter 266a und 266c schließen sich, wenn entweder das "a" oder das "d"-Signal aktiviert wird, und die Schalter 266b und 266d schließen sich, wenn entweder das "c"- oder das "b"-Signal aktiviert wird. In der Implementierung von 24 wird das a-Signal aktiviert, wenn es in der Lage ist, den Transistor durchzusteuern, mit dem es gekoppelt ist.
Das Differenzausgangssignal 262 weist einen positiven Phasenteil AUS⁺ und einen negativen Phasenteil AUS^– auf. Der positive Teil AUS⁺ wird auf der Signalleitung 263 geliefert und der negative Teil AUS^– wird auf der Signalleitung 264 geliefert. Der Mischerkern koppelt die Differenz-HF-Stromeingangssignale auf den Signalleitungen 271 und 272 mit den Differenzausgangssignalen 263 und 264 in der vorher gezeigten und beschriebenen Weise.
Im Betrieb liegen die vorverarbeiteten Signale, die an die Eingänge 250, 252, 254 und 256 angelegt werden, auf einer Frequenz, die etwa ½ der Frequenz des eingehenden Signals ist, das am Eingangsanschluss 260 empfangen wird. Das Differenz-HF-Stromausgangssignal aus der gm-Stufe wird an den Mischerkern über die Signalleitungen 271 und 272 angelegt. Der Mischerkern liefert eine Schalthandlung mit etwa zweimal der Frequenz der Vorprozessor-Ausgangssignale, die zu den Eingängen 250, 252, 254 und 256 geliefert werden. Das Ergebnis ist, dass ein Differenzausgangssignal zum Ausgangsanschluss 262 geliefert wird, das das Produkt eines Multiplikationsfaktors, der zwischen +1 und –1 mit einer Rate umschaltet, die etwa zweimal die Frequenz der Vorprozessor-Ausgangssignale ist, und des Differenz-HF-Signals, das auf den Signalleitungen 271 und 272 geliefert wird, darstellt. Kurz gesagt, der modifizierte Gilbert-Mischer führt ein subharmonisches Mischen unter Verwendung einer Begrenzerstruktur (um die vorverarbeiteten Signale zu bilden) und eines Ringmischers, einschließlich eines gm-Zustandes mit einem kreuzgekoppelten Stromsteuermischerkern, durch. Insbesondere verwendet die Schaltung vorteilhafterweise ein Paar von Bipolartransistoren, um den Strom mit etwa zweimal der Frequenz des lokalen Oszillators zu steuern. Es sollte jedoch erkannt werden, dass anstelle der Bipolartechnologie die MOS-, CMOS-, BJT-, HBT-, HEMT-, MODFET-, Dioden-, MESFET- oder JFET-Technologie oder dergleichen in Abhängigkeit von der Anwendung verwendet werden kann. Es sollte auch erkannt werden, dass die Eingangsstufe 270 ebenso wie die Eingangsstufe 88 in 13 vollständig wahlfrei ist und in einer speziellen Anwendung beseitigt oder geändert werden kann.
Die definierenden Charakteristiken dieser detaillierten Implementierung werden als Mischerkern, der Differenz-HF-Stromeingangssignale empfängt, ein Mischerkern, der effektiv mit etwa zweimal der LO-Frequenz umschaltet, und die Erzeugung eines Ausgangssignals, das das Produkt eines Multiplikationsfaktors, der mit etwa zweimal der LO-Frequenz umschaltet, und des HF-Differenzeingangsstroms darstellt, betrachtet, alles ohne im Wesentlichen ein Signal mit zweimal der LO-Frequenz an einem Anschlussstift oder Knoten zu erzeugen.
Die Signale a, b, c und d, die jeweils an die Eingänge 250, 252, 254 und 256 angelegt werden, sind vorteilhafterweise die vorher in 11, 12 und 14 beschriebenen und dargestellten vorverarbeiteten Signale.
Die Vorteile eines Empfängers mit direkter Umsetzung gemäß der vorliegenden Erfindung umfassen eine größere Empfindlichkeit im Vergleich zu einem herkömmlichen Empfänger mit direkter Umsetzung, eine niedrigere LO-Frequenz, eine verringerte LO-HF-Kopplung und daher eine leichte Konstruktion.
Die Vorteile eines subharmonischen Mischers gemäß der vorliegenden Erfindung im Vergleich zu einem herkömmlichen subharmonischen Mischer umfassen die Verringerung der ungewollten Gleichspannungskomponente im Ausgangssignal, die durch Selbstmischen der LO- oder HF-Eingangssignale verursacht wird. Eine Ableitung von den LO- zu den HF-Anschlüssen liegt auf der tatsächlichen LO-Frequenz, während die Frequenz des ursprünglichen LO-Signals effektiv aufgrund der Schalthandlung des Mischers n mal erhöht wird. Das Ergebnis ist, dass ein ungewolltes Mischen zwischen einem Signal mit der LO-Frequenz und einem Signal mit etwa n mal der LO-Frequenz stattfindet. Da die zwei im Wesentlichen unterschiedlich sind, ergeben sich wenig oder keine Basisbandkomponenten.
Eine Ableitung von den HF- zu den LO-Anschlüssen, die nominal auf der HF-Frequenz liegt, wird in der Frequenz aufgrund der Schalthandlung des Mischers effektiv n mal erhöht. Die Frequenz des ursprünglichen HF-Signals bleibt jedoch gleich. Das Ergebnis ist, dass ein ungewolltes Mischen zwischen einem Signal mit der HF-Frequenz und einem Signal mit etwa n mal der HF-Frequenz stattfindet. Da die zwei im Wesentlichen verschieden sind, treten wieder wenig oder keine Basisbandkomponenten auf.
Noch ein weiterer Vorteil ist die Herstellbarkeit auf einem Chip in Anbetracht dessen, dass in einer Ausführungsform alle Komponenten des Mischerkerns Transistoren sind und Transistoren leicht auf einem Chip implementierbar sind.
Noch ein weiterer Vorteil im Vergleich zu herkömmlichen subharmonischen Mischern ist eine linearere HF-Übertragungsfunktion in Anbetracht der Tatsache, dass durch die Schalthandlung des Mischers die HF⁺- und HF^–-Ströme abwechselnd direkt zu den Ausgängen des Mischers gelenkt werden.
Schließlich besteht noch ein weiterer Vorteil des Mischers der vorliegenden Erfindung darin, dass, da er in der Topologie zu einem Gilbert-Mischer ähnlich ist, eine große Menge an vorher existierender Erfahrung zum Tragen kommen kann, wobei somit die Konstruktion beschleunigt wird.
3. Vorprozessor
Eine Ausführungsform eines Vorprozessors gemäß der vorliegenden Erfindung ist in 18A dargestellt. Wie dargestellt, umfasst der Vorprozessor eine Begrenzer-Schaltungsanordnung 126 und eine Arithmetik-Schaltungsanordnung 127. Der Vorprozessor empfängt ein um 180/n Grad phasenunterteiltes LO-Signal, wobei n eine ganze Zahl größer als 1 ist, und erzeugt ein vorverarbeitetes um 180/n Grad phasenunterteiltes LO-Signal, das eine verbesserte Schaltcharakteristik in Bezug auf das Eingangssignal besitzt.
In einer Ausführungsform ist das Eingangssignal ein phasenunterteiltes Sinussignal. Es sollte jedoch erkannt werden, dass andere Arten von Signalen, wie z. B. Rechteckwellen, Rampen, Sägezahnwellenformen oder dergleichen, möglich sind. 26 stellt ein Beispiel eines lokalen Oszillators dar, der so konfiguriert ist, dass er ein um 90° phasenunterteiltes Sinussignal erzeugt.
Wie dargestellt, verbindet eine Eingangsleitung 350 mit einem ersten Verzögerungsmodul 352 und einem Phasendetektor 354. Das erste Verzögerungsmodul 352 verbindet mit einem Verzögerungsmodul 356, ein Verzögerungsmodul 356 verbindet mit einem Verzögerungsmodul 358 und das Verzögerungsmodul 358 verbindet mit einem Verzögerungsmodul 360 in serieller Weise, wie gezeigt. In einer Ausführungsform ist jedes Verzögerungsmodul ein programmierbares Verzögerungselement. Der Phasendetektor 354 verbindet mit jeder Verzögerung 352, 356, 358, 360 über jeweilige von Datenleitungen 362.
Der Phasendetektor 354 verbindet auch mit dem Ausgang des Verzögerungsmoduls 360. Schließlich verbindet ein Abgriff LO₀, LO₁, –LO₀ und –LO₁ mit dem lokalen Oszillator zwischen jeder Verzögerung und nach der Verzögerung 360.
Im Betrieb wird ein Sinuswellensignal an einem Eingang 350 zur Verzögerung 352 und zum Phasendetektor 354 geliefert. Der Phasendetektor erfasst die Phase der empfangenen Sinuswelle in Bezug auf die aus jedem der Verzögerungsmodule 352, 356, 358 und 360 ausgegebenen Signale. Die Verzögerungen in jedem der Module 352, 356, 358 und 360 werden eingestellt, bis die Phase zwischen dem eingehenden Signal auf der Leitung 350 und den Ausgangssignalen von jedem der Module 0 ist. An diesem Punkt ist jedes der an den Abgriffen LO₀, LO₁, –LO₀ und –LO₁ ausgegebenen Signale 90° in Bezug auf das benachbarte Signal phasenverschoben. Die Signale an diesen Abgriffen entsprechen den Signalen A1, B1, A2 und B2, die in 11A dargestellt sind. Es sollte erkannt werden, dass die in 26 dargestellte LO-Schaltung leicht auf den Fall erweitert werden kann, in dem ein um 180/n Grad phasenunterteiltes LO-Signal gewünscht ist.
Mit Bezug auf 18A sind die Komponenten des um 180/n Grad phasenunterteilten Eingangssignals als LO₀, LO₁, ... LO_n–1, –LO₀, –LO₁, ... –LO_n–1 identifiziert.
Wie erkannt werden sollte, sind 2n solche Komponenten vorhanden, die entweder 2n einpolige Komponenten oder n Differenzkomponenten sein können. Um mit den vorherigen Erörterungen konsistent zu sein, werden jedoch beide Fälle hinsichtlich 2n Komponenten bezeichnet, wobei es selbstverständlich ist, dass im Differenzfall die 2n Komponenten n Differenzsignale bilden, von denen jedes positive und negative Phasenkomponenten umfasst, die beide eine der 2n Komponenten sind.
Mit Bezug auf die Terminologie LO₀, LO₁, ... LO_n–1, –LO₀, –LO₁, ... –LO_n–1, die verwendet wird, um sich auf die Komponenten zu beziehen, bezieht sich der tiefgestellte Index, der im Bereich von 0 bis n – 1 liegt, auf eines der n Differenzmodussignale und das Vorzeichen der Komponente gibt an, ob es eine positive oder negative Phasenkomponente des Differenzmodussignals ist, wobei ein positives Vorzeichen angenommen wird, und ein negatives Vorzeichen, falls vorhanden, eine negative Phasenkomponente des Differenzsignals angibt.
Die Begrenzer-Schaltungsanordnung 126 begrenzt das Eingangssignal, um ein phasenunterteiltes begrenztes Signal zu erzeugen. In einer Implementierung begrenzt die Begrenzer-Schaltungsanordnung jede Komponente des Eingangssignals durch Verstärken und dann Abschneiden desselben, um eine Rechteckwelle zu bilden. Die Arithmetik-Schaltungsanordnung 127 empfängt das phasenunterteilte begrenzte Signal und kombiniert in Reaktion darauf dessen Komponenten arithmetisch, um ein phasenunterteiltes Ausgangssignal zu erzeugen.
In einer Ausführungsform ist das phasenunterteilte begrenzte Signal ein um 180/n phasenunterteiltes Signal, dessen 2n Komponenten als LO₀*, LO₁*, ... LO_n–1*, –LO₀*, –LO₁*, ... –LO_n–1* identifiziert sind. Wie zu erkennen ist, ist dies im Wesentlichen dieselbe vorher in Bezug auf die Eingangskomponenten erörterte Nomenklatur, wobei der einzige Unterschied darin besteht, dass ein hochgestellter hinzugefügt wurde, um diese begrenzten Komponenten von den Einganskomponenten zu unterscheiden. Es sollte wieder erkannt werden, dass diese 2n Komponenten entweder 2n einpolige Signale oder n Differenzsignale sein können und dass die 2n-Terminologie in beiden Fällen verwendet wird, um die Konsistenz mit den vorherigen Erörterungen beizubehalten, wobei es selbstverständlich ist, dass im Differenzfall n Differenzsignale vorliegen, die jeweils positive und negative Phasenkomponenten besitzen, die beide eine der 2n Komponenten sind.
In dieser Ausführungsform ist das Ausgangssignal ebenso ein um 180/n phasenunterteiltes Signal, dessen 2n Komponenten als PLO₀ ⁺, PLO₁ ⁺, ... PLO_n–1 ⁺, PLO₀ ^–, PLO₁ ^–, ... PLO_n–1 ^– identifiziert sind. Wieder sollte erkannt werden, dass diese 2n Komponenten entweder 2n einpolige Komponenten oder n Differenzkomponenten sein können und dass die 2n-Terminologie verwendet wird, um auf die Komponenten in beiden Fällen Bezug zu nehmen, um die Konsistenz mit den vorherigen Erörterungen aufrechtzuerhalten.
In Bezug auf die Nomenklatur PLO₀ ⁺, PLO₁ ⁺, ... PLO_n–1 ⁺, PLO₀ ^–, PLO₁ ^–, ... PLO_n–1 ^–, die verwendet wird, um auf die Komponenten des Ausgangssignals Bezug zu nehmen, gibt der tiefgestellte Index eines der n Differenzsignale im Bereich von 0 bis n – 1 an und der hochgestellte Index, entweder + oder -, gibt jeweils an, ob die Komponente die positive oder negative Phasenkomponente des Differenzsignals ist.
In einer Implementierung, die in 18A dargestellt ist, umfasst die Begrenzer-Schaltungsanordnung eine Vielzahl von differentiellen Komparatoren 128a, 128b, 128b, von denen jeder als Eingangssignal eine Komponente LO_j des Eingangssignals und seinen Kehrwert –LO_j empfängt und in Reaktion darauf zwei Signale LO_j* und –LO_j* ausgibt, wobei j im Bereich von 0 bis n – 1 liegt. Das Signal LO_j* ist eine begrenzte Version des Signals LO_j und das Signal –LO_j* ist eine begrenzte Version des Signals –LO_j. Beide von diesen Ausgangssignalen sind Komponenten des begrenzten phasenunterteilten Ausgangssignals, das von der Begrenzer-Schaltungsanordnung erzeugt wird.
Jeder der differentiellen Komparatoren ist so konfiguriert, dass er eines seiner Ausgangssignale aktiviert, wenn das entsprechende Eingangssignal seinen Kehrwert übersteigt. Es sollte jedoch erkannt werden, dass Ausführungsformen möglich sind, in denen das Ausgangssignal aktiviert wird, wenn das entsprechende Eingangssignal gleich seinem Kehrwert ist oder diesen übersteigt, oder in denen das Ausgangssignal aktiviert wird, wenn das entsprechende Eingangssignal unter seinen Kehrwert fällt oder gleich diesem ist oder darunter fällt. Es sollte auch erkannt werden, dass die Aktivierung eines Signals in Abhängigkeit von den Umständen bedeuten kann, das Signal in einen hohen Zustand oder niedrigen Zustand zu setzen.
19A–19B sind Beispielwellenformen, die die Operation dieser Implementierung der Begrenzer-Schaltungsanordnung weiter erläutern. Diese Fig. sind identisch, außer dass 19A(3) PLO₀ ⁺, PLO₁ ⁺, ... PLO_n–1 ⁺ darstellt, während 19B(3) PLO₀ ^–, PLO₁ ^–, ... PLO_n–1 ^– darstellt.
19A(1) stellt die Komponenten eines phasenunterteilten Beispieleingangssignals in die Begrenzer-Schaltungsanordnung dar. Die Komponenten LO₀, LO₁, LO_k–1, LO_k, LO_k+1, LO_n–1, –LO₀, –LO₁, –LO_k–1, –LO_k, –LO_k+1 und –LO_n–1 sind speziell dargestellt. Diese Komponenten sind in 19B(1) wiedergegeben.
19A(2) stellt die Komponenten des begrenzten phasenunterteilten Ausgangssignals, das von der Begrenzer-Schaltungsanordnung erzeugt wird, dar. Die Komponenten LO₀*, LO₁*, LO_k–1*, LO_k*, LO_k+1*, LO_n–1*, –LO₀*, –LO₁*, –LO_k–1*, –LO_k*, –LO_k+1*, –LO_n–1* sind speziell dargestellt, wobei LO₀* eine begrenzte Version von LO₀ darstellt, LO₁* eine begrenzte Version von LO₁ darstellt, LO_k–1* eine begrenzte Version von LO_k–1 darstellt, LO_k* eine begrenzte Version von LO_k darstellt, LO_k+1* eine begrenzte Version von LO_k+1 darstellt, LO_n–1* eine begrenzte Version von LO_n–1 darstellt, –LO₀* eine begrenzte Version von –LO₀ darstellt, –LO₁* eine begrenzte Version von –LO₁ darstellt, –LO_k–1* eine begrenzte Version von –LO_k–1 darstellt, –LO_k* eine begrenzte Version von –LO_k darstellt, –LO_k+1* eine begrenzte Version von –LO_k+1 darstellt und –LO_n–1* eine begrenzte Version von –LO_n–1 darstellt. Diese Komponenten sind in 19B(2) wiedergegeben.
Wie zu sehen ist, ist jede der begrenzten Komponenten in diesem Beispiel eine Rechteckwelle, die in einem logisch hohen Zustand aktiviert wird, wenn das entsprechende sinusförmige Eingangssignal größer ist als sein Kehrwert, ein Zwischenzustand, wenn die beiden gleich sind, und die in einen logisch niedrigen Zustand gesetzt wird, wenn die entsprechende Eingangskomponente geringer ist als ihr Kehrwert. Folglich ist beispielsweise LO₀* hoch, wenn LO₀ größer ist als –LO₀, und ist niedrig, wenn LO₀ geringer ist als –LO₀.
Mit Bezug auf 18A werden die begrenzten Komponenten in die Arithmetik-Schaltungsanordnung 127 eingegeben, die diese Signale arithmetisch kombiniert, um das vorverarbeitete Ausgangssignal zu bilden. In einer Implementierung, die in 18A gezeigt ist, wird jede Komponente des vorverarbeiteten Ausgangssignals aus einer Komponente des begrenzten Signals gebildet und entspricht dieser. In dieser Implementierung wird eine Ausgangskomponente durch Addieren des Kehrwerts der nächsten folgenden phasenverzögerten begrenzten Komponente zur entsprechenden begrenzten Komponente gebildet. Mit Bezug auf 18A wird die Ausgangskomponente PLO_k ⁺ beispielsweise durch Addieren von –LO_k+1* zu LO_k* gebildet. Ebenso wird die Ausgangskomponente PLO_n–3 ^– durch Addieren von LO_n–2* zu –LO_n–3* gebildet. Als weiteres Beispiel wird die Ausgangskomponente PLO_n–1* durch Addieren von LO₀* zu LO_n–1* gebildet.
Da die Addition des Kehrwerts einer phasenverzögerten Komponente zur Subtraktion der phasenverzögerten Komponente äquivalent ist, ist die vorangehende Operation zum Bilden einer Ausgangskomponente durch Subtrahieren der nächsten folgenden phasenverzögerten begrenzten Komponente von der entsprechenden begrenzten Komponente logisch äquivalent. Mit Bezug auf 19A wird folglich PLO₀ ⁺ durch Subtrahieren von LO₁* von LO₀* oder äquivalent Addieren von –LO₁* zu LO₀* gebildet. PLO₁ ⁺ wird durch Subtrahieren von LO₂* von LO₁* oder äquivalent Addieren von –LO₂* zu LO₁* gebildet, PLO_k–1 ⁺ wird durch Subtrahieren von LO_k* von LO_k–1* oder äquivalent Addieren von –LO_k* zu LO_k–1* gebildet, PLO_k ⁺ wird durch Subtrahieren von LO_k+1* von LO_k* oder äquivalent Addieren von –LO_k+1* zu LO_k* gebildet, PLO_k+1 ⁺ wird durch Subtrahieren von LO_k* von LO_k+1* oder äquivalent Addieren von –LO_k* zu LO_k+1* gebildet und PLO_n–1 ⁺ wird durch Subtrahieren von –LO₀* von LO_n–1* oder äquivalent Addieren von LO₀* zu LO_n–1* gebildet.
Mit Bezug auf 19B(3) wird ebenso –PLO₀ ^– durch Subtrahieren von –LO₁* von –LO₀* oder äquivalent Addieren von LO₁* zu –LO₀* gebildet, PLO₁ ^– wird durch Subtrahieren von –LO₂* von –LO₁* oder äquivalent Addieren von LO₂* zu –LO₁* gebildet, –PLO_k–1 ^– wird durch Subtrahieren von –LO_k* von –LO_k–1* oder äquivalent Addieren von LO_k* zu –LO_k–1* gebildet, –PLO_k ^– wird durch Subtrahieren von –LO_k+1* von –LO_k* oder äquivalent Addieren von LO_k+1* zu –LO_k* gebildet, PLO_k+1 ^– wird durch Subtrahieren von –LO_k* von –LO_k+1* oder äquivalent Addieren von LO_k* zu –LO_k+1* gebildet und PLO_n–1 ^– wird durch Subtrahieren von LO₀* von –LO_n–1* oder äquivalent Addieren von –LO₀* zu –LO_n–1* gebildet.
Die Komponenten PLO₀ ⁺, PLO₁ ⁺, ... PLO_n–1 ⁺, PLO_k ⁺, PLO_k+1 ⁺, ... PLO_n–1 ⁺, PLO₀ ^–, PLO₁ ^–, ... PLO_k–1 ^–, PLO_k ^–, PLO_k+1 ^–, ... PLO_n–1 ^–, des in 19A–19B gezeigten vorverarbeiteten Signals weisen eine verbesserte Schaltcharakteristik im Vergleich zu den Komponenten LO₀, LO₁, ..., LO_k–1, LO_k, LO_k+1, ... LO_n–1, –LO₀, –LO₁, ..., –LO_k–1, –LO_k, –LO_k+1, ... –LO_n–1 des Ausgangssignals des lokalen Oszillators, das auch in diesen Fig. gezeigt ist, auf. Insbesondere weisen sie steilere Übergänge zwischen den Ein- und Aus-Zuständen davon auf. Zweitens befindet sich natürlich nur eine solche Komponente auf einmal im Ein-Zustand.
Drittens sind die Übergänge zwischen den Ein- und Aus-Zuständen, die dadurch dargestellt sind, durch Nulldurchgänge der Wellenformen LO₀*, LO₁*, ..., LO_k–1*, LO_k*, LO_k+1*, ... LO_n–1*, –LO₀*, –LO₁*, ..., –LO_k–1*, –LO_k*, –LO_k+1*, ... –LO_n–1* definiert. Dies entfernt die Empfindlichkeit gegen einen Amplitudenfehlabgleich, der vorhanden ist, wenn die Signale LO₀, LO₁, ..., LO_k–1, LO_k, LO_k+1, ... LO_n–1, –LO₀, –LO₁, ..., –LO_k–1, –LO_k, –LO_k+1, ... –LO_n–1 verwendet werden, um die Schalthandlung im Mischer direkt zu steuern. Dieses Problem ist am leichtesten in 19A(1) gezeigt, in der die Ziffer 128 die Kreuzungspunkte jeweils zwischen den Signalen LO_k–1, LO_k und LO_k+1 identifiziert. Diese Punkte definieren den beabsichtigten Ein-Zustand für LO_k. Wie zu sehen ist, hängt die Dauer dieses Ein-Zustandes stark von den relativen Amplituden der Signale LO_k–1, LO_k und LO_k+1 ab. Im Gegensatz dazu wird beobachtet, dass der Ein-Zustand für die entsprechende vorverarbeitete Komponente, PLO_k ⁺, überhaupt nicht von den relativen Amplituden der Signale, von denen sie abgeleitet wird, LO_k* und LO_k+1*, nur von den Nulldurchgängen dieser Signale abhängt.
Ein weiteres erwünschtes Attribut der Signale PLO₀ ⁺, PLO₁ ⁺, ... PLO_k–1 ⁺, PLO_k ⁺, PLO_k+1 ⁺, ... PLO_n–1 ⁺, PLO₀ ^–, PLO₁ ^–, ... PLO_k–1 ^–, PLO_k ^–, PLO_k+1 ^–, ... PLO_n–1 ^– besteht darin, dass jedes um eine horizontale Achse symmetrisch ist. Eine solche Symmetrie stellt sicher, dass den Signalkomponenten geradzahlige Harmonische fehlen, und geradzahlige Harmonische sind in Anwendungen, die eine halbe LO-Injektion beinhalten, unerwünscht, da geradzahlige Harmonische zum Selbstmischen der HF- oder LO-Eingangssignale und zur Einführung einer ungewollten Gleichspannungskomponente in das Ausgangssignal führen können. (In Anwendungen, die eine LO-Frequenz beinhalten, die 1/n mal die HF-Frequenz ist, könnte es nützlich sein, Harmonische mit dem Grad n in den vorverarbeiteten Komponenten zu vermeiden.) Geradzahlige Harmonische sind auch unerwünscht in Anwendungen, die Differenzeingangssignale oder -ausgangssignale beinhalten, da das Ziel der Verwendung von Differenzeingangssignalen oder -ausgangssignalen darin besteht, geradzahlige Harmonische zu vermeiden.
Eine zweite Ausführungsform eines Vorprozessors gemäß der vorliegenden Erfindung ist in 18B dargestellt. Diese Ausführungsform ist zur vorherigen Ausführungsform von 18A identisch, außer dass die differentiellen Kompara toren von 18A, die als zwei Spannungsmodus-Ausgangssignale LO_j* und -LO_j* aufweisend dargestellt sind, gegen differentielle Komparatoren mit vier Strommodus-Ausgangssignalen ausgetauscht sind, wobei zwei der Ausgangssignale den Strom LO_j* führen und zwei den Strom –LO_j* führen.
Eine dritte Ausführungsform eines Vorprozessors gemäß der vorliegenden Erfindung ist in 18C dargestellt. Diese Ausführungsform ist zur vorherigen Ausführungsform von 18B identisch, außer dass anstelle des Addierens des Kehrwerts –LO_j+1* (LO_j+1*) der nächsten phasenverzögerten Komponente zu einer Komponente LO_j* (–LO_j*), um eine vorverarbeitete Ausgangskomponente PLO_j ⁺ (PLO_j ^–) abzuleiten, die nächste phasenverzögerte Komponente LO_j+1* (–LO_j+1*) von der Komponente LO_j* (–LO_j*) subtrahiert wird, um eine vorverarbeitete Ausgangskomponente PLO_j ⁺ (PLO_j ^–) abzuleiten.
Eine vierte Ausführungsform eines Vorprozessors gemäß der vorliegenden Erfindung ist in 18D dargestellt. Diese Ausführungsform ist zur Ausführungsform von 18A identisch, außer dass jeder differentielle Komparator gegen zwei einpolige Komparatoren, einen für LO_j, den anderen für –LO_j, ausgetauscht ist. Jeder dieser einpoligen Komparatoren ist so konfiguriert, dass er sein Ausgangssignal in einen aktivierten Zustand setzt, wenn das entsprechende Eingangssignal einen Referenz-Gleichspannungspegel überschreitet. In einem Beispiel ist der Referenzpegel die Schwellenspannung eines Bipolartransistors.
Eine Implementierung der Ausführungsform von 18B ist in 16 dargestellt, in der auf gleiche Elemente mit gleichen Identifikationszeichen Bezug genommen wird. Insbesondere sind die Implementierungen der Stufen 120, 121 und 122 in 16 dargestellt. Die Stufe 120 empfängt LO_k+1 und –LO_k+1 als Eingangssignale und erzeugt PLO_k+1 ⁺ und PLO_k+1 ^– als Ausgangssignale. Die Stufe 121 empfängt LO_k und –LO_k als Eingangssignale und erzeugt PLO_k ⁺ und PLO_k ^– als Ausgangssignale. Die Stufe 122 empfängt LO_k–1 und –LO_k–1 als Eingangssignale und erzeugt PLO_k–1 ⁺ und PLO_k–1 ^– als Ausgangssignale.
Die Stufe 121 stellt die anderen Stufen dar und wird nun im Einzelnen erläutert. Wie angegeben, wird LO_k an den Eingang 124a angelegt und –LO_k wird an den Eingang 124b des differentiellen Komparators 125 angelegt. Der differentielle Komparator 125 umfasst vier NPN-Transistoren 129a, 129b, 129c und 129d. Die Komponente LO_k wird an die Basis der zwei am weitesten links liegenden Tran sistoren 129a und 129b angelegt und die Komponente –LO_k wird an die Basis der zwei am weitesten rechts liegenden Transistoren 129c und 129d angelegt. In Reaktion darauf, dass LO_k einen höheren Zustand erreicht als –LO_k, wird ein Strommodussignal LO_k* an den Kollektoren der zwei Transistoren 129a und 129b erzeugt. In Reaktion darauf, dass –LO_k einen höheren Zustand erreicht als LO_k, wird ein Strommodussignal –LO_k* an den Kollektoren der zwei Transistoren 129c und 129d erzeugt.
Der Kollektor des Transistors 129a ist mit KNOTEN_k ⁺ gekoppelt, der mit der Ziffer 150 identifiziert ist, welcher wiederum mit V_cc, die mit der Ziffer 123 identifiziert ist, über den Widerstand 126a gekoppelt ist. Wie gezeigt, ist der Kollektor des Transistors 152c von der Stufe 120 auch mit KNOTEN_k ⁺ gekoppelt. Dieser Transistor entnimmt den Strom –LO_k+1* bei der Aktivierung der Signalkomponente –LO_k in einem hohen Zustand. Der Strom PLO_k ⁺ wird folglich durch den Widerstand 126a erzeugt, der durch Bewahrung des Stroms am KNOTEN_k ⁺ gleich LO_k* + (–LO_k+1*) ist, wie gewünscht.
Ebenso ist der Kollektor des Transistors 129d mit KNOTEN_k ^– gekoppelt, der mit der Ziffer 151 identifiziert ist, und KNOTEN_k ^– ist wiederum über den Widerstand 126b mit V_cc gekoppelt. Der Kollektor des Transistors 152b vom Knoten 120 ist auch mit KNOTEN_k ^– gekoppelt. Der Transistor 152b entnimmt den Strom LO_k+1* bei der Aktivierung der Signalkomponente LO_k+1 in einem hohen Zustand. Der Strom PLO_k ^– wird folglich durch den Widerstand 126b erzeugt, der durch Bewahrung des Stroms am KNOTEN_k ^– gleich (–LO_k*) + LO_k+1ist, wie gewünscht.
Eine ähnliche Analyse gilt für die Stufen 120 und 122. In der Stufe 120 wird der Strom PLO_k+1 ⁺ durch den Widerstand 154a erzeugt, der durch Bewahrung des Stroms am KNOTEN_k+1 ⁺ gleich LO_k+1* + (–LO_k+2*) ist, wie gewünscht, Ebenso wird der Strom PLO_k+1 ^– durch den Widerstand 154b erzeugt, der durch Bewahrung des Stroms am KNOTEN_k+1 ^– gleich (–LO_k+1*) + LO_k+2* ist, wie gewünscht.
In der Stufe 122 wird der Strom PLO_k–1 ⁺ durch den Widerstand 156a erzeugt, der durch Bewahrung des Stroms am KNOTEN_k–1 ⁺ gleich LO_k–1 ⁺ + (–LO_k*) ist, wie gewünscht. Es ist zu beachten, dass der Strom –LO_k* aus dem KNOTEN_k–1 ⁺ durch den Kollektor des Transistors 129c in der Stufe 121 entnommen wird. Dieser Kollektor ist mit dem KNOTEN_k–1 ⁺ in der Stufe 122 gekoppelt und entnimmt den Strom –LO_k* bei der Aktivierung der Signalkomponente –LO_k. Ebenso wird der Strom PLO_k–1 ^– durch den Widerstand 155b erzeugt, der durch Bewahrung des Stroms am KNOTEN_k–1 ^– gleich (–LO_k–1*) + LO_k* ist, wie gewünscht. Es ist zu beachten, dass der Strom LO_k* aus dem KNOTEN_k–1 ^– durch den Kollektor des Transistors 129b in der Stufe 121 entnommen wird. Dieser Kollektor ist mit dem KNOTEN_k–1 ^– in der Stufe 122 gekoppelt und entnimmt den Strom LO_k* bei der Aktivierung der Signalkomponente LO_k.
Jede Stufe weist eine Stromquelle auf, von der die Quelle 128 in der Stufe 121 ein repräsentatives Beispiel ist. Jede Quelle entnimmt den Strom I₀ aus den Transistoren in einer Stufe, die auf einmal aktiv sind. Diese Stromquellen fixieren den Wert von LO_k–1*, LO_k*, LO_k+1*, –LO_k–1*, –LO_k* und –LO_k+1*, wenn sie aktiviert sind, auf I₀/2, und den Wert von PLO_k–1 ⁺, PLO_k ⁺, PLO_k+1 ⁺, PLO_k+1 ^–, PLO_k ^– und PLO_k+1 ^–, wenn sie aktiviert sind, auf I₀.
17A–17B sind Beispielwellenformen, die die Operation der Implementierung von 16 weiter darstellen. Jede der Signalkomponenten LO_k–1*, –LO_k–1*, LO_k*, –LO_k*, LO_k+1* und –LO_k+1* weist eine Periode T auf, die dieselbe ist wie die Periode der Signalkomponenten LO_k–1, –LO_k–1, LO_k, –LO_k, LO_k+1 und –LO_k+1, von denen die Signalkomponenten LO_k–1*, –LO_k–1*, LO_k*, –LO_k*, LO_k+1* und –LO_k+1* abgeleitet sind. Wie dargestellt, werden die Signalkomponenten LO_k–1*, LO_k* und LO_k+1* nacheinander in Bezug aufeinander um T/2n phasenverzögert, ebenso wie die Signalkomponenten –LO_k–1*, –LO_k* und –LO_k+1*, wobei n eine ganze Zahl größer 1 ist.
Mit Bezug auf 17A wird das Signal PLO_k–1 ⁺ durch Addieren von LO_k–1* zu (–LO_k*) gebildet und das Signal PLO_k ⁺ wird durch Addieren von LO_k* zu (–LO_k+1*) gebildet, und mit Bezug auf 17B wird das Signal PLO_k–1 ^– durch Addieren von (–LO_k–1*) zu LO_k* gebildet und das Signal PLO_k ^– wird durch Addieren von (–LO_k*) zu LO_k+1* gebildet. Wie dargestellt, umfasst jedes dieser Signale aufeinander folgende abwechselnde Folgen von positiv verlaufenden und negativ verlaufenden Impulsen, die jeweils eine Dauer von T/2n aufweisen, wobei der Abstand zwischen aufeinander folgenden positiv und negativ verlaufenden Impulsen (n – 1)*T/2n ist.
Eine zweite Ausführungsform eines Vorprozessors gemäß der vorliegenden Erfindung kann mit Bezug auf 6A–6E erläutert werden. In dieser Ausführungsform ist der Vorprozessor so konfiguriert, dass er ein phasenunterteiltes Eingangssignal mit 2n Komponenten empfängt, wobei n eine ganze Zahl größer 1 ist, das auch eine Periode T aufweist, und daraus ein phasenunterteiltes Aus gangssignal, das auch 2n Komponenten aufweist, erzeugt, wobei die Periode T 2n im Wesentlichen nicht überlappende Unterperioden mit der Dauer T/2n umfasst. Das Ausgangssignal ist derart, dass dessen Schaltcharakteristik in Bezug auf das Eingangssignal verbessert ist. Insbesondere wird während jeder der 2n/T Unterperioden der Periode T nur eine der Komponenten des Ausgangssignals auf einmal aktiviert und eine andere der Ausgangskomponenten wird in jeder der Unterperioden aktiviert. Überdies ist jede der Komponenten um eine horizontale Achse, die mit der Ziffer 109 in den 6A–6E identifiziert ist, im Wesentlichen symmetrisch. Drittens sind die Übergangszeiten zwischen den Aus- und Ein-Zuständen und umgekehrt, die in 6A–6E jeweils mit den Ziffern 109 und 108 identifiziert sind, schnell, was für die Zwecke dieser Offenbarung bedeutet, dass die Rate dieser Übergänge (2n × A)/T übersteigt, wobei A die im aktivierten oder Ein-Zustand erreichte Amplitude in Bezug auf den Aus-Zustand ist. Mit Bezug auf 6A–6E ist es die Differenz zwischen den Pegeln 108 und 109.
Diese Charakteristik gilt auch im Fall n = 2 für die in 11, 12, 14, 21 und 22 dargestellten Wellenformen und in dem verallgemeinerten Fall in 17 und 19.
20A stellt ein Blockdiagramm einer Implementierung des Vorprozessors der vorliegenden Erfindung in dem Fall dar, indem n = 2 gilt. Der in 20A gezeigte Vorprozessor umfasst einen ersten Komparator 130 und einen zweiten Komparator 131. Der erste Komparator 130 umfasst einen Eingang LO₀ und einen Eingang –LO₀. Der erste Komparator 130 in dieser Konfiguration umfasst doppelte Ausgänge, die hierin als LO₀* bzw. –LO₀* bezeichnet sind. Beide von diesen Ausgängen verbinden mit einer Summiereinheit 132.
Ein zweiter Komparator 131 umfasst einen Eingang LO₁ und einen Eingang –LO₁. Der zweite Komparator 131 umfasst doppelte Ausgänge, die hierin als LO₁* und –LO₁* bezeichnet sind. Beide von diesen Ausgängen verbinden mit der Summiereinheit 132. Die Summiereinheit 132 liefert die vier Ausgangssignale, die mit a, b, c und d bezeichnet sind und die vorher erörtert wurden. Wie gezeigt, ist das Ausgangssignal a gleich PLO₀ ⁺, das wiederum gleich LO₀* + (–LO₁*) ist; das Ausgangssignal c ist gleich PLO₁ ⁺, das wiederum gleich LO₀* + LO₁* ist; das Ausgangssignal d ist gleich PLO₀ ^–, das wiederum gleich (–LO₀*) + LO₁* ist; und das Ausgangssignal b ist gleich PLO₁ ^–, das wiederum gleich (–LO₀*) + (–LO₁*) ist.
Im Betrieb empfängt der erste Komparator 130 die Eingangssignale LO₀ und –LO₀ und erzeugt die Ausgangssignale LO₀* und –LO₀* wie folgt:
Wenn LO₀ > –LO₀, dann LO₀* = 1, –LO₀* = 0
Wenn –LO₀ < LO₀, dann LO₀* = 0, –LO₀* = 1
Wenn LO₀ = –LO₀, dann LO₀* = 1/2, –LO₀* = 1/2
Alternative Implementierungen sind natürlich möglich, in denen, wenn LO₀ = –LO₀, dann LO₀* = –LO₀* = 0 oder LO₀* = –LO₀* = 1.
Die Operation des zweiten Komparators 131 spiegelt die Operation des ersten Komparators 130. Die folgenden Gleichungen definieren die Beziehung und die Operation des zweiten Komparators 131:
Wenn LO₁ > –LO₁, dann LO₁* = 1, –LO₁* = 0
Wenn LO₁ < –LO₁, dann LO₁* = 0, –LO₁* = 1
Wenn LO₁ = –LO₁, dann LO₁* = 1/2, –LO₁* = 1/2
Alternative Implementierungen sind wieder möglich, in denen, wenn LO₁ = –LO₁, dann LO₁* = –LO₁* = 0 oder LO₁* = –LO₁* = 1.
Die Signalkomponenten LO₀*, –LO₀*, LO₁* und –LO₁* werden an die Summiereinheit 132 übergeben. Die Summiereinheit kombiniert diese Signalkomponenten arithmetisch, um die Ausgangssignale a, b, c und d zu erzeugen. Die folgenden Gleichungen definieren die Operation der Summiereinheit 132 in dieser Implementierung:
Ausgangssignal a = PLO₀ ⁺ = LO₀* + (–LO₁*)
Ausgangssignal c = PLO₁ ⁺ = LO₀* + LO₁*
Ausgangssignal d = PLO₀ ^– = (–LO₀*) + LO₁*
Ausgangssignal b = PLO₁ ^– = (–LO₀*) + (–LO₁*)
20B stellt eine zweite Implementierung des Vorprozessors der vorliegenden Erfindung in dem Fall dar, in dem n = 2 gilt, in der einzelne Ausgangskomparatoren 133, 134 die doppelten Ausgangskomparatoren der ersten Implementierung von 20A ersetzen. In Bezug auf 20A sind gleiche Elemente in 20B mit gleichen Bezugszeichen bezeichnet. Wie gezeigt, verbindet ein erster einzelner Ausgangskomparator 133 mit dem Eingang LO₀ und dem Eingang –LO₀ und weist einen einzelnen Ausgang LO₀* auf, der mit der Arithmetikeinheit 135 verbunden ist. Ebenso verbindet ein zweiter einzelner Ausgangskomparator 134 mit dem Eingang LO₁ und dem Eingang –LO₁ und weist einen einzelnen Ausgang LO₁* auf, der mit der Arithmetikeinheit 135 verbunden ist.
Der erste Komparator 133 arbeitet gemäß den folgenden Gleichungen.
Wenn LO₀ > –LO₀, dann LO₀* = 1
Wenn –LO₀ < LO₀, dann LO₀* = 0
Wenn LO₀ = –LO₀, dann LO₀* = 1/2
Die Operation des Komparators 134 spiegelt die Operation des ersten einzelnen Ausgangskomparators 133. Die folgenden Gleichungen definieren die Operation des zweiten Komparators 134:
Wenn L0₁ > –LO₁, dann LO₁* = 1
Wenn LO₁ < –LO₁, dann LO₁* = 0
Wenn LO₁ = –LO₁, dann LO₁* = 1/2
Die Signalkomponenten LO₀* und LO₁* werden an die Arithmetikeinheit 135 übergeben. Die Arithmetikeinheit 135 kombiniert diese Eingangssignale, um die Ausgangssignale a, b, c und d zu erzeugen. Die folgenden Gleichungen definieren die Operation der Arithmetikeinheit 135:
Ausgangssignal a = PLO₀ ⁺ = LO₀* – LO₁*
Ausgangssignal c = PLO₁ ⁺ = LO₀* + LO₁*
Ausgangssignal d = PLO₀ ^– = LO₁* – LO₀*
Ausgangssignal b = PLO₁ ^– = –LO₀* – LO₁*
21A–21I stellen zusätzliche Details über die Operation der in 20A dargestellten Vorprozessorimplementierung dar. 21A stellt ein Beispiel eines phasenunterteilten Eingangssignals in den Vorprozessor von einem lokalen Oszillator dar. Sie stellt vier phasenunterteilte sinusförmige Signalkomponenten LO₀, LO₁, –LO₀ und –LO₁ dar, die in Bezug aufeinander um 90 Grad phasenverschoben sind. In diesem Beispiel ist LO₁ um 90 Grad in Bezug auf LO₀ verschoben, –LO₀ ist um 180 Grad in Bezug auf LO₀ verschoben und –LO₁ ist um 270 Grad in Bezug auf LO₀ verschoben.
21B stellt die Signalkomponente LO₀* dar, die an einem Ausgang des Komparators 130 in der Implementierung von 20A in Reaktion auf die Eingangssignale von 21A erscheint. Wie zu sehen ist, ist sie eine logische "1", wenn LO₀ > –LO₀, ½, wenn die beiden gleich sind, und eine logische "0" ansonsten.
21C stellt die Signalkomponente –LO₀* dar, die an einem Ausgang des Komparators 130 in Reaktion auf die Eingangssignale von 21A erscheint. Wie zu sehen ist, ist sie eine logische "1", wenn –LO₀ > LO₀, ½, wenn die beiden gleich sind, und eine logische "0" ansonsten.
21D stellt die Signalkomponente LO₁* dar, die an einem Ausgang des Komparators 131 in Reaktion auf die Eingangssignale von 21A erscheint. Wie zu sehen ist, ist sie eine logische "1", wenn LO₁ > –LO₁, ½, wenn die beiden gleich sind, und eine logische "0" ansonsten.
21E stellt die Signalkomponente –LO₁* dar, die an einem Ausgang des Komparators 131 in Reaktion auf die Eingangssignale von 21A erscheint. Wie zu sehen ist, ist sie eine logische "1", wenn –LO₁ > LO₁, ½, wenn die beiden gleich sind, und eine logische "0" ansonsten.
21F stellt die Signalkomponente "c" dar, die aus der Summiereinheit 132 in 20A ausgegeben wird. Wie zu sehen ist, ist sie die Summe der Signalkomponenten LO₀* und LO₁*.
21G stellt die Signalkomponente "a" dar, die aus der Summiereinheit 132 in 20A ausgegeben wird. Wie zu sehen ist, ist sie die Summe der Signalkomponenten LO₀* und –LO₁*.
21H stellt die Signalkomponente "d" dar, die aus der Summiereinheit 132 in 20A ausgegeben wird. Wie zu sehen ist, ist sie die Summe der Signalkomponenten –LO₀* und LO₁*.
21I stellt die Signalkomponente "b" dar, die aus der Summiereinheit 132 in 20A ausgegeben wird. Wie zu sehen ist, ist sie die Summe der Signalkomponenten –LO₀* und –LO₁*.
Wenn die Periode der Signalkomponenten des lokalen Oszillators von 21A in vier im Wesentlichen nicht überlappende Abschnitte unterteilt wird, wie in 21I gezeigt, wird beim Vergleich der Signale der 21F–21I beobachtet, dass in jedem von diesen Abschnitten nur eine dieser Signalkomponenten auf einmal aktiviert wird, d. h. nur eine befindet sich in einem vordefinierten Zustand, der ausreicht, um einen Mischer zu betätigen, um die Polarität umzukehren. In einer Implementierung wird eine Signalkomponente aktiviert, wenn sie das höchste Signal zu einem Zeitpunkt in Bezug auf die anderen Komponenten ist. Es wird auch beobachtet, dass in jedem von diesen Abschnitten eine andere dieser Signalkomponenten aktiviert wird. Im ersten Abschnitt wird die Signalkomponente "a" aktiviert; im zweiten Abschnitt wird die Signalkomponente "c" aktiviert; im dritten Abschnitt wird die Signalkomponente "d" aktiviert; und im vierten Abschnitt wird die Signalkomponente "b" aktiviert. Es wird auch beobachtet, dass die Grenzen zwischen diesen Abschnitten Übergangspunkte definieren, dass die Signale an diesen Übergangspunkten steil und scharf sind, und dass die Übergangspunkte durch Kreuzungspunkte der Signalkomponenten von 21B–21E durch einen Gleichspannungsversatz definiert sind.
22A–22G stellen zusätzliche Details über die Operation der in 20B dargestellten Vorprozessorimplementierung dar. 22A stellt ein Beispiel eines phasenunterteilten Eingangssignals in den Vorprozessor von einem lokalen Oszillator dar. Es ist identisch zu 21A und muss nicht weiter erläutert werden.
22B stellt die Signalkomponente LO₀* dar, die am Ausgang des Komparators 133 in der Implementierung von 20B in Reaktion auf die Eingangssignale von 22A erscheint. Wie zu sehen ist, ist sie eine logische "1", wenn LO₀ > –LO₀, ½, wenn die beiden gleich sind, und eine logische "0" ansonsten.
22C stellt die Signalkomponente LO₁* dar, die am Ausgang des Komparators 134 in Reaktion auf die Eingangssignale von 22A erscheint. Wie zu sehen ist, ist sie eine logische "1", wenn LO₁ > –LO₁, ½, wenn die beiden gleich sind, und eine logische "0" ansonsten.
22D stellt die Signalkomponente "c" dar, die aus der Arithmetikeinheit 135 in 20B ausgegeben wird. Wie zu sehen ist, ist sie die Summe der Signalkomponenten LO₀* und LO₁*.
22E stellt die Signalkomponente "a" dar, die aus der Arithmetikeinheit 135 in 20B ausgegeben wird. Wie zu sehen ist, ist sie die Differenz zwischen den Signalkomponenten LO₀* und LO₁*.
22F stellt die Signalkomponente "d" dar, die aus der Arithmetikeinheit 135 in 20B ausgegeben wird. Wie zu sehen ist, ist sie die Differenz zwischen den Signalkomponenten LO₁* und LO₀*.
22G stellt die Signalkomponente "b" dar, die aus der Arithmetikeinheit 135 in 20B ausgegeben wird. Wie zu sehen ist, ist sie die Differenz zwischen dem Kehrwert von LO₀* und LO₁*.
Diese Signalkomponenten sind zu den Signalkomponenten von 21F–21I identisch und müssen nicht weiter erörtert werden.
23A stellt ein Beispiel der Implementierung von 20A dar. Im Wesentlichen ist es die in 16 dargestellte Implementierung in dem Fall, in dem n = 2 gilt. Wie dargestellt, sind Stufen 130 und 131 vorgesehen. Jede Stufe besitzt vier NPN-Transistoren, die mit 1–4 nummeriert sind. Eine Stromquelle, die den Strom I₀ liefert, ist für jede Stufe vorgesehen, von welcher die Quelle 128 ein repräsentatives Beispiel ist. Die Quelle ist mit den Emittern von jedem Transistor in der Stufe gekoppelt. Die Signalkomponente LO₀ ist mit den Basen der Transistoren 1 und 2 gekoppelt und die Signalkomponente –LO₀ ist mit den Basen der Transistoren 3 und 4 in der Stufe 130 gekoppelt. Ebenso ist die Signalkomponente LO₁ mit den Basen der Transistoren 1 und 2 gekoppelt und die Signalkomponente –LO₁ ist mit den Basen der Transistoren 3 und 4 in der Stufe 131 gekoppelt.
Der Kollektor des Transistors 1 in der Stufe 130 ist mit KNOTEN₀ ⁺ gekoppelt, der wiederum mit V_cc, die mit der Ziffer 123 identifiziert ist, über einen Widerstand gekoppelt ist. Ebenso ist der Kollektor des Transistors 4 in der Stufe 130 mit KNOTEN₀ ^– gekoppelt, der wiederum mit V_cc über einen Widerstand gekoppelt ist.
Der Kollektor des Transistors 1 in der Stufe 131 ist mit KNOTEN₁ ⁺ gekoppelt, der wiederum mit V_cc über einen Widerstand gekoppelt ist. Ebenso ist der Kollektor des Transistors 4 in der Stufe 131 mit KNOTEN₁ ^– gekoppelt, der wiederum mit V_cc über einen Widerstand gekoppelt ist.
Der Kollektor des Transistors 2 in der Stufe 130 ist mit KNOTEN₁ ⁺ in der Stufe 131 gekoppelt, und der Kollektor des Transistors 3 in der Stufe 130 ist mit KNOTEN₁ ^– in der Stufe 131 gekoppelt. Ebenso ist der Kollektor des Transistors 2 in der Stufe 131 mit KNOTEN₀ ^– in der Stufe 130 gekoppelt und der Kollektor des Transistors 3 in der Stufe 131 ist mit KNOTEN₀ ⁺ in der Stufe 130 gekoppelt.
Durch Bewahrung des Stroms am KNOTEN₀ ⁺ ist der Strom PLO₀ ⁺ gleich der Summe von LO₀* und (–LO₁*). Durch Bewahrung des Stroms am KNOTEN₀ ^– ist der Strom PLO₀ ^– gleich der Summe von (–LO₀*) und LO₁*. Durch Bewahrung des Stroms am KNOTEN₁ ⁺ ist der Strom PLO₁ ⁺ gleich der Summe von LO₁* und LO₀*. Durch Bewahrung des Stroms am KNOTEN₁ ^– ist der Strom PLO₁ ^– gleich der Summe von (–LO₁*) und LO₀*.
Wenn er aktiviert ist, erreicht jeder der Strome LO₀*, –LO₀*, LO₁* und –LO₁* den Wert I₀/2. Die Ströme PLO₀ ⁺, PLO₀ ^–, PLO₁ ⁺ und PLO₁ ^– erreichen, wenn sie aktiviert sind, den Wert I₀ und sind um einen Gleichspannungsversatz von I₀/2 symmetrisch. Die Situation ist in 23B dargestellt, die die Signalkomponenten a (PLO₀ ⁺), d (PLO₀ ^–), c (PLO₁ ⁺) und b (PLO₁ ^–) in einer Implementierung der realen Welt darstellt.
12A–12H stellen wünschenswerte Charakteristiken der Vorprozessor-Ausgangssignale in einer Implementierung der Erfindung dar. Wenn in diesem Beispiel der vordefinierte Zustand als Zustand definiert wird, der den Mischer betätigt, um die Polarität umzukehren, ist zu sehen, dass jede der Signalkomponenten a, b, c und d diesen vordefinierten Zustand in einem der vier im Wesentlichen nicht überlappenden Abschnitte der in den Fig. angegebenen LO-Periode erreicht und dass eine der Signalkomponenten in diesem vordefinierten Zustand auf einmal aktiviert wird. Dies ist in 12A–12D angegeben. Es wird auch beobachtet, dass die Schaltpunkte 71, an denen der Mischer die Polarität umkehrt, durch Gleichspannungsversatz-Kreuzungspunkte der Komponenten LO₀*, –LO₀*, LO₁* und –LO₁* definiert sind, die verwendet werden, um die Vorprozessor-Ausgangssignale zu erzeugen. Ferner wird beobachtet, dass die Steigung der Signalkomponenten an diesen Übergangspunkten, die durch die Ziffern 70 und 72 identifiziert sind, scharf und Steil ist.
25 ist eine detaillierte Schaltungsebenen-Implementierung des Vorprozessors von 23A und im Vergleich zu dieser Fig. sind gleiche Elemente mit gleichen Identifikationsziffern bezeichnet. Einige zu beachtende Unterschiede sind, dass in 25 die Reihenfolge der Transistoren 1 und 2 in der Stufe 130 umgekehrt ist ebenso wie die Reihenfolge der Transistoren 3 und 4. Ein weiterer Unterschied ist, dass ein Puffersystem 552 hinzugefügt wurde. Dieses Puffersystem bewirkt eine Impedanztransformation durch Hinzufügen einer hohen Eingangsimpedanz und einer niedrigen Ausgangsimpedanz zur Ausgangsstufe des Vorprozessors, um die Mischer- und Vorprozessorleistung zu verbessern. Jeder Transistor Q44–Q47 wirkt als Spannungspuffer, um eine Spannung von V_cc an den Ausgängen a, b, c, d vorzusehen, die um ein konstantes Ausmaß von der Spannung an jeder Transistorbasis, jedoch mit einer niedrigen Reihenimpedanz, versetzt ist. Die Widerstände R22–R19 in Verbindung mit Q44–Q47 erreichen eine gewünschte Impedanztransformation.
Ansonsten ist die Struktur und Operation dieser detaillierten Implementierung zu jener von 23A identisch und muss nicht weiter erläutert werden.
28A stellt eine Ausführungsform eines Betriebsverfahrens eines Vorprozessors gemäß der vorliegenden Erfindung dar. In Schritt 410 werden phasenunterteilte LO-Eingangssignale begrenzt, um ein phasenunterteiltes begrenztes Signal zu erzeugen, und in Schritt 411 werden die Komponenten des begrenzten Signals arithmetisch kombiniert, um die Komponenten des Ausgangssignals zu bilden.
28B stellt eine zweite Ausführungsform eines Betriebsverfahrens eines Vorprozessors gemäß der vorliegenden Erfindung dar. In Schritt 412 wird ein phasenunterteiltes LO-Eingangssignal begrenzt, um ein phasenunterteiltes begrenztes Ausgangssignal zu bilden, dessen Komponenten Rechteckwellen sind. In Schritt 413 werden die Rechteckwellen paarweise arithmetisch kombiniert, um ein phasenunterteiltes Ausgangssignal zu bilden. In einer Implementierung wird von jeder Rechteckwelle ihr phasenverzögerter Nachfolger subtrahiert, um eine Komponente des Ausgangssignals zu bilden, und wird auch von ihrem unmittelbaren in der Phase voreilenden Vorgänger subtrahiert, um eine weitere Komponente des Ausgangssignals zu bilden.
Es sollte erkannt werden, dass die Darstellung der Signalkomponenten a, b, c und d in 21 und 22 und von LO₀*, LO₁*, ..., LO_k–1*, LO_k*, LO_k+1*, ... LO_n–1*, –LO₀*, –LO₁*, ..., –LO_k–1*, –LO_k*, –LO_k+1*, ... –LO_n–1* in den 19A–19B insofern idealisiert ist, als in tatsächlichen Implementierungen eine gewisse endliche Steigung für die Signalübergänge vorhanden ist. Die in 6 und 23B dargestellten Signale stellen Beispiele der Übergänge mit endlicher Steigung dar, die sich in einer tatsächlichen Implementierung ergeben könnten.
Implementierungsbeispiele sind möglich, in denen beliebige der Differenzmodussignale in den vorangehenden Beispielen einpolige Signale sind oder in denen beliebige der Strommodussignale in den vorangehenden Beispielen Spannungsmodus sind, und umgekehrt. Weitere Implementierungsbeispiele sind möglich, in denen die Transistoren im Vorprozessorkern Bipolar-PNP-Transistoren, MOSFETs, BJTs, CMOS-Technologie, HBTs, HEMTs, MODFETs, Dioden, MESFETs, JFETs oder dergleichen umfassen oder verkörpern.
Aus dem Vorangehenden sollte erkannt werden, dass ein Vorteil des Vorprozessors der vorliegenden Erfindung ein phasenunterteiltes LO-Signal mit steileren Übergängen zwischen den Ein- und Aus-Zuständen davon im Vergleich zu einem sinusförmigen phasenunterteilten LO-Signal ist, was zu einer verbesserten Verstärkung, Rauschleistung und daher Empfindlichkeit in einem durch ein solches LO-Signal angesteuerten Mischer führt.
Ein weiterer Vorteil des Vorprozessors der vorliegenden Erfindung ist ein phasenunterteiltes Signal, in dem die Übergänge zwischen dessen Ein- und Aus-Zuständen durch LO-Nulldurchgänge definiert sind, was eine bessere Unterdrückung der HF-Selbstmischung und weniger Abhängigkeit vom LO-Amplitudenabgleich und von der Art oder Form der LO-Wellenform bereitstellt.
Ein Vorteil der Kombination des subharmonischen Mischers und des Vorprozessors der vorliegenden Erfindung im Vergleich zu einem subharmonischen Mischer, der durch ein sinusförmiges phasenunterteiltes LO-Signal angesteuert wird, ist ein niedriger Umsetzungsverlust in Anbetracht der Tatsache, dass theoretisch der ganze HF-Eingangsstrom im Ausgangssignal beibehalten wird.
Ein weiterer Vorteil einer solchen Kombination ist das verringerte Rauschen und die verringerte Empfindlichkeit gegen eine Störung aufgrund der steileren Übergänge zwischen den Ein- und Aus-Zuständen der vorverarbeiteten phasenunterteilten LO-Eingangssignale.
Ein weiterer Vorteil des Vorprozessors der vorliegenden Erfindung ist seine Fähigkeit, eine ungewollte Kopplung oder Ableitung vom HF-Eingang zum LO-Eingang des Mischers zu verringern oder zu beseitigen. In Systemen, denen eine Vorverarbeitung, wie hierin beschrieben, fehlt, kann eine starke Sperre an der HF-Eingansleitung vorhanden sein und koppelt sich folglich auf die Leitungen des lokalen Oszillators. Während des Mischprozesses verursachen die ungewollten Sperrfrequenzen eine Gleichspannungsstörung im Ausgangssignal. Diese Art von Kopplung findet statt, selbst wenn der tatsächliche lokale Oszillator in einer Ausführungsform mit etwa ½ der gewünschten HF-Frequenz oszilliert, da der Mischerkern die Polarität 4 mal pro Zyklus des lokalen Oszillators, d. h. mit zweimal der Frequenz des lokalen Oszillators, umschaltet. Der Vorprozessor kann den Gleichspannungsfehler im Mischerausgangssignal, der sich aus der HF-Sperre ergibt, um über 40 dB verringern.
Die Ableitung dieser Schlussfolgerung in dem Fall, in dem die LO-Frequenz ½ der HF-Frequenz ist, wird nun bereitgestellt. Mit Bezug auf 8 sind die Übergänge der Mischerpolarität mit (τ₁, τ₂, τ₃, τ₄) bezeichnet. Diese Übergänge finden statt, wenn zwei Signale des lokalen Oszillators einander kreuzen, was das Umschalten zwischen zwei separaten Transistoren im Mischerkern verursacht. Folglich ist die Beziehungszeitsteuerung von τ₁, τ₂, τ₃, τ₄ wichtig.
Eine Störung wirkt sich jedoch unerwünscht auf die Zeitsteuerung von τ₁, τ₂, τ₃ und τ₄ aus. Dies ist unerwünscht, da die Verschiebung von τ₁, τ₂, τ₃, τ₄ eine Auswirkung auf die Selektivitätsleistung des Mischers hat. Diese Änderung der Zeitsteuerung tritt auf, da jede Änderung der Mischerpolarität an der Kreuzung von zwei Signalen des lokalen Oszillators auftritt. Wenn sich ein störendes Signal auf eines dieser Signale des lokalen Oszillators koppelt, kann es die Zeit des Umschaltens verschieben. Unter der Annahme, dass die Signale des lokalen Oszillators beispielsweise sinusförmig sind, wird für ein kleines Störsignal mit der Amplitude V_int bei τ₁ die Übergangszeit verschoben:
und bei τ₂:
wobei V_LO und F_LO die Amplitude bzw. Frequenz des lokalen Oszillators sind.
Wenn nun V_int(t) = Acos(2πF_HFt + ϕ(t)) (wobei F_HF die gewünschte HF-Frequenz ist und ϕ(t) eine langsam variierende Phase ist) wie im Fall einer Inband-Sperre, und wenn das Signal des lokalen Oszillators von τ₁ zu τ₂ fortschreitet, wobei es durch ¼ seines Zyklus oder 90° läuft, dann läuft V_int(t) durch 180° und kehrt somit die Polarität um. (Die Verweise auf die Polarität und Polaritätsumkehr in diesem Abschnitt beziehen sich auf dasselbe Konzept, das vorher in Bezug auf die effektive Schalthandlung eines Multiplikationsfaktors mit einer Rate, die zweimal die LO-Frequenz ist, erörtert wurde.) Mit anderen Worten V_int _(τ1) = –V_int(τ2), was in mathematischer Hinsicht äquivalent ist zu:
Die nächste Frage ist, wie sich die vorangehenden Verschiebungen in den Schaltzeiten τ₁, τ₂ usw. auf die Leistung des Mischers auswirken. Das Ausgangssignal des Mischers ist einfach das Produkt seiner Polarität und seines HF-Eingangssignals. Folglich beschreiben die Fourier-Koeffizienten der Mischerpolarität über die Zeit das Verhalten des Mischers.
Um die folgende mathematische Erörterung zu erleichtern, sind einige Transformationen erforderlich: x = τ – T8 (wobei T die Periode des LO ist)
Daher folgt: x1 = τ1 – T8 , x2 = τ2 – T8 , x3 = τ3 – T8 , x4 = τ4 – T8 f(x) = (Polarität)/2 * ½
Ausgehend von:
und Anwenden von diesem auf den Fall, in dem eine HF-Sperre mit dem Sinusausgangssignal des lokalen Oszillators gekoppelt hat, gilt:
Beim Auflösen nach den Fourier-Koeffizienten;
Im Vorangehenden ist a₂ das Problem. Es führt zum folgenden Term im Ausgangssignal:
wobei der erste Term direkt oberhalb zur ursprünglichen HF-Sperre am HF-Eingangssignal identisch ist, (Acos(2πF_HFt + ϕ(t)), wobei F_HF = 2 / T). Daher mischt dieser Term die Sperre auf die Gleichspannung abwärts.
Die nächste Frage ist der Effekt, den die Vorverarbeitung auf diesen Mechanismus hat. Es gibt zwei verschiedene Stellen, an denen eine HF-Sperre auf das Signal oder die Signale des lokalen Oszillators (LO) koppeln kann: 1) vor der Vorverarbeitung; und 2) nach der Vorverarbeitung.
Wenn eine HF-Sperre auf das Signal des lokalen Oszillators nach der Vorverarbeitung koppelt, ist ein ähnlicher Mechanismus aktiv. Der Effekt wird jedoch aus zwei Gründen verringert: 1) die physikalischen Verbindungen zwischen dem Vorprozessor und dem Mischer können kurz gehalten werden, wodurch der Kopplungseffekt auf vernachlässigbare Niveaus verringert wird; und 2) die Signalübergänge nach der Vorverarbeitung sind beträchtlich schneller und steiler, wodurch die Effekte der Zeitverschiebung um einen Faktor von
verringert werden, wobei (Verstärkung) die Eingangsverstärkung des Vorprozessors ist.
Wenn eine HF-Sperre auf das Signal des lokalen Oszillators koppelt, bevor es vorverarbeitet wird, kommt alternativ ein vollständig anderer Mechanismus ins Spiel. Da der Vorprozessor LO₀ mit –LO₀ und LO₁ mit –LO₁ vergleicht, um zwei um 90° phasenverschobene Rechteckwellen zu erzeugen, die summiert werden, kann mit Bezug auf 14A(5) eine HF-Sperre, die beispielsweise auf LO₁ läuft, sich nur auf x₁ und x₃ auswirken.
Für ein gegebenes (sinusförmiges) Signal des lokalen Oszillators wird ein Umschalten nur bei den Nulldurchgängen erzeugt, die um 180° auseinander liegen. Eine HF-Sperre läuft unterdessen durch 360° zwischen den Übergängen, was bedeutet, dass sie ungefähr denselben Wert an beiden Übergängen aufweist. Derselbe Wert an beiden Übergängen verursacht, dass der a₂-Term sich auf Null verringert. Es kann gezeigt werden, dass:
Wiederum ergibt sich durch Setzen von V_int = Acos(2πF_HFt + ϕ(t)) das Folgende:
Auflösen nach den Fourier-Koeffizienten:
wobei a₂ und b₂ von ϕ(t) unabhängig sind. Daher mischen sich HF-Sperren, die auf die Verbindungen des lokalen Oszillators vor der Vorverarbeitung koppeln, nicht abwärts.
Zusammengefasst ist ohne Vorverarbeitung unter der Annahme von sinusförmigen Ausgangssignalen des lokalen Oszillators der Gleichspannungsfehler, der sich aus der HF-Sperre ergibt:
Mit Vorverarbeitung ist jedoch der Gleichspannungsfehler von der HF-Sperre:
Als Beispiel ist zu sehen, dass, wenn Verstärkung = 3 und Abschätzen von K₂ = K₁/30, die Vorverarbeitung in diesem Beispiel den DC_Fehler-Term von Sperren um mehr als 40 dB verringert.
Obwohl spezielle Ausführungsformen, Implementierungen und Implementierungsbeispiele der vorliegenden Erfindung vorstehend beschrieben wurden, sollte es selbstverständlich sein, dass sie nur beispielhaft und nicht als Begrenzungen dargestellt wurden. Die Breite und der Schutzbereich der vorliegenden Erfindung sind durch die folgenden Ansprüche und ihre Äquivalente definiert und sind nicht durch die hierin beschriebenen speziellen Ausführungsformen begrenzt.

Claims

Schaltung zum Verbessern der Schaltcharakteristik eines phasenunterteilten Eingangssignals mit einer Frequenz und 2n Komponenten, wobei n eine ganze Zahl größer als 1 ist, die umfasst: eine Begrenzer-Schaltungsanordnung (126), um die Komponenten des Eingangssignals zu begrenzen, um ein begrenztes phasenunterteiltes Signal zu erzeugen; und eine Arithmetik-Schaltungsanordnung (127), um die Komponenten des begrenzten phasenunterteilten Signals arithmetisch zu kombinieren, um ein phasenunterteiltes Ausgangssignal zu erzeugen, das eine verbesserte Schaltcharakteristik in Bezug auf das Eingangssignal hat, wobei das Ausgangssignal die Frequenz des Eingangssignals und 2n Komponenten besitzt.
Schaltung nach Anspruch 1, bei der die Begrenzer-Schaltungsanordnung eine Komponente des Eingangssignals durch Verstärken und Abschneiden begrenzt.
Schaltung nach Anspruch 1, bei der die Komponenten des Ausgangssignals zwischen Ein- und Aus-Zuständen an Gleichspannungsdurchgangspunkten der Komponenten des Eingangssignals übergehen.
Schaltung nach Anspruch 1, bei der die Arithmetik-Schaltungsanordnung eine Komponente des Ausgangssignals durch paarweises Kombinieren zweier begrenzter Komponenten erzeugt.
Schaltung nach Anspruch 4, bei der die Arithmetik-Schaltungsanordnung eine Komponente des Ausgangssignals durch Addieren einer begrenzten Komponente zu dem Kehrwert einer als Nächstes folgenden, phasenverzögerten, begrenzten Komponente erzeugt.
Schaltung nach Anspruch 4, bei der die Arithmetik-Schaltungsanordnung eine Komponente des Ausgangssignals durch Subtrahieren einer als Nächstes folgenden, phasenverzögerten, begrenzten Komponente von einer begrenzten Komponente erzeugt.
Schaltung nach Anspruch 1, bei der die Begrenzer-Schaltungsanordnung mehrere differentielle Komparatoren umfasst.
Schaltung nach Anspruch 1, bei der die Begrenzer-Schaltungsanordnung mehrere einpolige Komparatoren umfasst.
Schaltung nach Anspruch 1, bei der die Arithmetik-Schaltungsanordnung Knoten umfasst, die aus kreuzgekoppelten Transistor-Kollektoren gebildet sind.
Schaltung nach Anspruch 7, bei der jeder differentielle Komparator ein Paar Strommodus-Ausgänge für jeden seiner Eingänge besitzt.
Schaltung nach Anspruch 1, bei der n = 2 ist.
Schaltung nach Anspruch 1, bei der n > 2 ist.
Verfahren zum Verbessern der Schaltcharakteristik eines phasenunterteilten Eingangssignals mit einer Frequenz und 2n Komponenten, wobei n eine ganze Zahl größer als 1 ist, das umfasst: Begrenzen der Komponenten des Eingangssignals, um ein phasenunterteiltes begrenztes Signal zu erzeugen; und arithmetisches Kombinieren der Komponenten des begrenzten Signals, um ein phasenunterteiltes Ausgangssignal mit der Frequenz des Eingangssignals und 2n Komponenten zu erzeugen.
Verfahren nach Anspruch 13, bei dem der Begrenzungsschritt für jede Eingangskomponente das Verstärken und Abschneiden der Eingangskomponente umfasst.
Verfahren nach Anspruch 13, bei dem die begrenzten Komponenten Rechteckwellen sind.
Verfahren nach Anspruch 13, bei dem der Schritt des arithmetischen Kombinierens das Bilden einer Ausgangskomponente durch paarweises Kombinieren zweier begrenzter Komponenten umfasst.
Verfahren nach Anspruch 16, bei dem der Schritt des arithmetischen Kombinierens das Bilden einer Ausgangskomponente durch Subtrahieren einer als Nächstes folgenden phasenverzögerten, begrenzten Komponente von einer begrenzten Komponente umfasst.
Verfahren nach Anspruch 16, bei dem der Schritt des arithmetischen Kombinierens das Bilden einer Ausgangskomponente durch Addieren eines Kehrwerts einer als Nächstes folgenden, phasenverzögerten, begrenzten Komponente zu einer begrenzten Komponente umfasst.
Verfahren nach Anspruch 13, bei dem die Übergänge zwischen den Ein- und Aus-Zuständen einer Ausgangskomponente an Gleichspannungs-Durchgangspunkten der Eingangskomponenten auftreten.
Verfahren nach Anspruch 13, bei dem n = 2 ist.
Verfahren nach Anspruch 13, bei dem n > 2 ist.
Schaltung nach Anspruch 1, bei der das phasenunterteilte Ausgangssignal eine Periode T hat, die Periode T 2n im Wesentlichen nicht überlappende Unterperioden mit der jeweiligen Dauer T/2n besitzt, und für jede im Wesentlichen nicht überlappende Unterperiode mit der Dauer T/2n der Periode T 1) nur eine der Komponenten des Ausgangssignals zu einer Zeit aktiv ist und in jeder der Unterperioden eine andere der Ausgangskomponente aktiv ist; 2) jede der Ausgangskomponenten geradzahlige Harmonische im Wesentlichen nicht enthält; und 3) die Übergänge zwischen Ein- und Aus-Zuständen für jede der Komponenten schnell sind.
Verfahren nach Anspruch 13, bei dem das phasenunterteilte Ausgangssignal eine Periode T hat, die Periode T 2n im Wesentlichen nicht überlappende Komponenten mit der Dauer T/2n hat und für jede im Wesentlichen nicht überlappende Unterperiode mit der Dauer T/2n der Periode T 1) nur eine der Komponenten des Ausgangssignals zu einer Zeit aktiv ist und in jeder der Unterperioden eine andere der Ausgangskomponenten aktiv ist; 2) jede der Ausgangskomponenten geradzahlige Harmonische im Wesentlichen nicht enthält; und 3) die Übergänge zwischen Ein- und Aus-Zuständen für jede der Komponenten schnell sind.
Schaltung nach Anspruch 1, bei der das phasenunterteilte Ausgangssignal eine Periode T hat, die Periode T 2n im Wesentlichen nicht überlappende Unterperioden mit der Dauer T/2n hat, eine und nur eine der 2n Komponenten des Ausgangssignals in einem im Voraus definierten Zustand in jeder der 2n Unterperioden mit der Dauer T/2n innerhalb der Periode T aktiv ist, in jeder Unterperiode eine andere der 2n Komponenten in dem im Voraus definierten Zustand aktiv ist und die Übergänge zwischen aktiven und nicht aktiven Zuständen in dem Ausgangssignal an Gleichspannungs-Durchgangspunkten erfolgen.
Schaltung nach Anspruch 24 in Kombination mit einem Mischer, wobei der Mischer ein Eingangssignal hat, das das Ausgangssignal der Schaltung ist, wobei das Eingangssignal in dem Mischer eine Frequenz f = 1/T besitzt, der im Voraus definierte Zustand so bestimmt ist, dass eine Polaritätsumkehr des Mischers bewerkstelligt wird, n durch 2 teilbar ist, derart, dass n = 2m, wobei m ebenfalls eine ganze Zahl ist, und der Mischer so konfiguriert ist, dass er die Polarität mit einer Rate umschaltet, die gleich der m-fachen Frequenz f ist.