DE60006492T2

DE60006492T2 - Direktmischempfänger mit subharmonischer frequenzkonverterarchitektur und verwandter vorprozessor

Info

Publication number: DE60006492T2
Application number: DE60006492T
Authority: DE
Inventors: C. Alyosha MOLNAR; Rahul Magoon
Original assignee: Skyworks Solutions Inc
Current assignee: Skyworks Solutions Inc
Priority date: 1999-03-02
Filing date: 2000-03-02
Publication date: 2004-08-26
Anticipated expiration: 2020-03-03
Also published as: CN1348625A; ATE254355T1; WO2000052819A1; HK1042171B; DE60028620D1; KR100716849B1; CN1237707C; HK1042171A1; DE60006492D1; EP1278301B1; DK1157456T3; ES2211526T3; EP1157456A1; DE60028620T2; CN100384084C; US6587678B1; EP1278301A3; CN1607720A; US7149493B2; KR20010110460A

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
Das Gebiet dieser Erfindung betrifft allgemein Direkt-Misch- bzw. Direkt-Wandlungs-Empfänger (direct conversion receiver) und betrifft insbesondere subharmonische Frequenzumsetzer zur Verwendung in solchen Empfängern sowie Vorverarbeiter bzw. Aufbereiter (preprocessors), um die Schalteigenschaften des LO-Eingangs zu solchen Frequenzumsetzern zu verbessern.
2. Hintergrund
Herkömmliche Empfänger wandeln ein Hochfrequenz-Signal (radio frequency; HF) in zwei Schritten in Basisband-Frequenzen abwärts. In dem ersten Schritt wird das Signal zu Zwischenfrequenzen (IF) abwärts gewandelt und in dem zweiten Schritt wird das Signal zu Basisband-Frequenzen abwärts gewandelt. Ein herkömmlicher Empfänger ist in der 1 dargestellt. Ein HF-Signal 1 mit einer Trägerfrequenz F_RF wird durch den Bandpassfilter 15 geleitet und dann durch einen Verstärker mit geringem Rauschen (LNA) (nicht gezeigt). Das resultierende Signal wird dann an den HF-Eingangsanschluss 3 des Mischers 2 angelegt. Ein Signal 10 mit einer Frequenz F_X, die kleiner oder größer ist als F_RF und von einem lokalen Oszillator bzw. Misch-Oszillator (LO) 9 herrührt, wird an den LO-Eingangsanschluss 4 des Mischers 2 angelegt. Der Mischer 3 mischt die zwei Signale und stellt an dem Ausgangsanschluss 5 ein Ausgangssignal bereit. Das Ausgangssignal hat zwei Hauptfrequenz- Komponenten: eine bei der Frequenz F_RF – F_X (oder F_X – F_RF für den Fall, dass F_X größer als F_RF ist), der so genannten Zwischen- oder IF-Frequenz F_IF, und die andere bei der Frequenz F_RF + F_X.
Das Signal passiert den IF-Filter 6, der im Wesentlichen die Komponente bei der Frequenz F_RF + F_X abschwächt und so die Zwischenfrequenz-Komponente zurück lässt. Das Ausgangssignal des Filters einschließlich dieser Zwischenfrequenz-Komponente wird mit dem Bezugszeichen 7 bezeichnet.
Dieses Signal wird an den Signal-Eingangsanschluss des Mischers 8 angelegt. Gleichzeitig wird ein Signal 12 bei derselben Zwischenfrequenz und herrührend von dem lokalen Oszillator bzw. Misch-Oszillator 12 an den LO-Eingangsanschluss des Mischers 8 angelegt. Der Mischer 8 mischt die Signale, die an seinen beiden Eingängen angelegt werden, und erzeugt ein Ausgangssignal mit zwei Hauptfrequenz-Komponenten: eine bei der Frequenz 2F_IF und die andere bei 0 oder den Basisband-Frequenzen F_BB. Das Ausgangssignal des Mischers 8 passiert den Basisband-Filter 14, der im Wesentlichen die Komponente bei der Frequenz 2F_IF abschwächt und somit die Komponente bei den Basisband-Frequenzen zurück lässt. Das Ausgangssignal des Filters wird in der Figur mit dem Bezugszeichen 13 bezeichnet.
Direkt-Wandlungs-Empfänger bzw. Direct-Conversion-Receiver wandeln ein HF-Signal in Basisband-Frequenzen in einem einzigen Schritt abwärts. Typischerweise mischt ein Mischer ein HF-Signal mit einem LO-Signal bei derselben Frequenz wie der Träger des HF-Signals. Der Mischer erzeugt zwei Hauptfrequenz-Komponenten in dem Ausgangssignal: eine bei der Differenz-Frequenz F_RF – F_LO und die andere bei der Frequenz F_RF + F_LO. Weil das LO-Signal dieselbe Frequenz aufweist wie das HF-Signal, befindet sich die erste dieser Komponenten bei den Basisband-Frequenzen und befindet sich die zweite dieser Komponenten bei den hohen Frequenzen.
Das Ausgangssignal des Mischers passiert einen Basisband-Filter, der im Wesentlichen die Hochfrequenz-Komponente des Ausgangssignals abschwächt, was die Basisband-Komponente zurück lässt. Im Vergleich zu dem herkömmlichen Empfänger gemäß der 1 verzichten Direct-Conversion-Receiver auf Komponenten bzw. Bauelemente, wie beispielsweise den IF-Filter 6, einen der Mischer und einen der lokalen Oszillatoren bzw. Misch-Oszillatoren. Der Verzicht auf den IF-Filter ist von besonderem Vorteil, weil solche Filter dazu neigen, voluminös, kostspielig und nicht auf einem Chip realisierbar zu sein.
Direkt-Wandlungs-Empfänger sind jedoch üblicherweise hinsichtlich ihrer Empfindlichkeit auf Grund von Streuverlusten von dem LO-Anschluss zu dem HF-Anschluss oder auf Grund von Streuverlusten von großen HF-Sperren von dem HF-Anschluss zu dem LO-Anschluss beschränkt, die beide zu einer Selbstmischung und zur Einführung einer großen, unerwünschten DC-Komponente in dem Ausgangssignal führen können.
Subharmonische Mischer sind Mischer, in denen die LO-Frequenz eine Subharmonische der HF-Frequenz ist. Subharmonische Mischer ermöglichen die Erzeugung von niederfrequenten LO-Signalen, was das Design von Synthesizern und spannungsgesteuerten Oszillatoren (VCO) erleichtert. Diese bieten auch die Möglichkeit einer Frequenzisolierung zwischen den LO- und HF-Signalen.
Unglücklicherweise haben die meisten subharmonischen Mischer einen vergleichsweise niedrigen Umwandlungs-Wirkungsgrad und ein hohes Rauschen im Vergleich zu normalen Mischern. Diese werden auch von dem Vorhandensein, nämlich auf dem inneren Knoten oder Stift, von LO-Harmonischen geplagt, die, weil diese bei der Mischfrequenz vorliegen, sich dennoch zu einer DC-Komponente mischen können. Einige erfordern auch voluminöse Transformatoren bzw. Wandler, welche die Realisierung auf einem Chip beschränken oder verhindern. Die meisten weisen auch eine im Wesentlichen nicht-lineare HF-Übertragungsfunktion auf.
Der Gilbert-Mischer stellt einen Typ von Mischer dar, der eine Wandlungs-Verstärkung ermöglicht. Herkömmliche Gilbert-Mischer umfassen jedoch einen Mischer-Kern, der nicht in der Lage ist, sich an eine LO-Frequenz anzupassen, die eine Subharmonische der HF-Frequenz ist.
Genauer gesagt, wird der normale Gilbert-Mischer von einem LO-Signal getrieben, das zwei Komponenten aufweist, die um 180° phasenverschoben zueinander sind. Die Komponenten werden begrenzt, um deren Durchleitungszeitdauer zu erhöhen und so die Rauschcharakteristik zu verbessern und eine größere Wandlungsverstärkung zu erzielen. Solche Techniken können jedoch nicht auf den Fall eines subharmonischen Mischers verallgemeinert werden.
Außerdem unterliegen phasengeteilte sinusförmige Signale gewissen realen Nachteilen, die es unmöglich machen, dass diese auf den Fall des subharmonischen Mischers verallgemeinert werden. Als Erstes ist die Steigung der Signale bei ihren Übergangsbereichen nicht sehr steil. Solche sanften Übergänge zwischen Signalen bewirken, dass schaltende Systeme, beispielsweise einen Strom steuernde Transistoren, einen halb geschalteten Zustand annehmen. Dies ist aus zwei Hauptgründen nicht gewünscht. Erstens befindet sich ein Transistor, wenn dieser halb geschaltet ist, in einem Zustand mit der Verstärkung Null (zero gain). Zweitens führen halb geschaltete Transistoren auf dem Ausgangssignal zu einem Rauschen. Dies tritt auf, weil in der Konfiguration des Gilbert-Mischers ein halb geschalteter Transistor eine Verringerung in dem erkennbaren Widerstand an den Emittern von einander gegenüber liegenden Paaren von Transistoren hervorgerufen wird, was das Schrotrauschen, welches der Transistor erzeugt, erhöht.
Eine andere, nicht gewünschte Eigenschaft solcher Signale ist, dass die Übergangsbereiche sehr empfindlich auf Änderungen in der Amplitude von jedem Misch-Oszillator-Ausgangssignal sind. Folglich wird es schwierig sein, den Schaltvorgang irgendeines Mischers, der von diesen getrieben wird, präzise zu kontrollieren.
Noch ein anderes Problem mit solchen Signalen besteht darin, dass auf Grund von Faktoren, wie beispielsweise den Beschränkungen von heutigen lokalen Oszillatoren bzw. Misch-Oszillatoren, diese Signale im Allgemeinen keine wirklichen sinusförmigen Signale sind, sondern dass diese für gewöhnlich an maximalen und minimalen Werten flach sind. Die Folge sind noch sanftere Übergänge, was diese noch weiter zu unerwünschten Kandidaten zum Treiben eines Mischers macht.
WO 96/38924 offenbart eine Alternative zu einem Direct-Conversion-Receiver, welche die herkömmliche zweistufige Architektur einsetzt, bei der ein erster Mischer dazu verwendet wird, um das HF-Eingangssignal in IF-Frequenzen abwärts zu wandeln, und bei der ein zweiter Quadraturmischer dazu verwendet wird, um das IF-Signal in das Basisband abwärts zu wandeln. Obwohl die verwendete Architektur den Nachteil vermeidet, dass zu dem zweiten Quadratur-Mischer ein zweiter Quarz-Oszillator, der als lokaler Oszillator bzw. Misch-Oszillator dient, hinzu gefügt wird, vermeidet diese nicht die Notwendigkeit des zweiten Quadratur-Mischers oder des IF-Filters.
US-Patent Nr. 5,574,755 offenbart eine Quadratur-Modulator-Schaltung, die danach trachtet, die Empfindlichkeit von Phasenfehlern in den phasengleichen Komponenten (in-phase; I) und den Quadratur-Komponenten (Q) eines Quadratur-LO-Signals zu mindern. Das beabsichtigte Ausgangssignal ist der untere Seitenband-Ausdruck mit der Frequenz ω₁ – ω_m, wobei ω₁ die Frequenz des LO-Signals oder modulierten Signals ist und ω_m die Frequenz des Modulationssignals ist, es gibt jedoch keine Offenbarung dafür, dass diese beiden Frequenzen gleich sein sollten oder zueinander die Beziehung von Subharmonischen einnehmen sollten.
Keine der Druckschriften widmet sich den Problemen der unerwünschten Basisband-Komponente oder sucht eine Lösung für dieses Problem, welches auf Grund eines Selbstmischens zwischen den LO- und HF-Eingangssignalen, auf Grund der niedrigen Wandlungs-Verstärkung und des großen Rauschens, das typischerweise in subharmo nischen Mischern vorhanden ist, oder auf Grund von schlechten Schalteigenschaften, die in phasengeteilten sinusförmigen Signalen vorliegen können, in das Ausgangssignal eines Direct-Conversion-Receivers eingeführt werden kann.
Deshalb besteht ein Bedürfnis nach einem Direct-Conversion-Receiver bzw. Direkt-Wandlungs-Empfänger mit einer höheren Verstärkung, einem besseren Rauschverhalten und einer höheren Empfindlichkeit als im Vergleich zu dem Stand der Technik.
Es besteht auch ein Bedürfnis nach einem subharmonischen Mischer, der für eine Realisierung auf einem Chip (on-chip) ausgelegt ist, der Wandlungs-, Verstärkungs-, Rausch- und Linearitäts-Eigenschaften vergleichbar oder besser als die von herkömmlichen Mischern aufweist und der auf einem internen Stift bzw. Kontaktstift oder Knoten keine LO-Harmonischen bei der Mischfrequenz erzeugt.
Es besteht auch ein Bedürfnis nach einem Aufbereiter bzw. Vorverarbeiter (preprocessor), der die Schalteigenschaften von aufeinander folgenden phasengeteilten LO-Eingangssignalen verbessert.
ZUSAMMENFASSUNG DER ERFINDUNG
Gemäß der vorliegenden Erfindung wird ein Frequenzumsetzer bereitgestellt, mit:
einem ersten Eingang zum Empfangen eines ersten Eingangssignal;
mindestens einem zweiten Eingang zum Empfangen eines phasengeteilten Eingangssignals mit 2n Komponenten, wobei n eine ganze Zahl größer als 1 ist;
ersten und zweiten Ausgängen; und
einem Frequenzumsetzer-Kern, welcher so konfiguriert ist, um das erste Eingangssignal zu dem ersten Ausgang in Reaktion auf eine Bestätigung von irgendeiner einer ersten Gruppe von Komponenten des phasengeteilten Eingangssignals zu schalten, und welcher so konfiguriert ist, um das erste Eingangssignal zu dem zweiten Ausgang in Reaktion auf eine Bestätigung von irgendeiner einer zweiten Gruppe von Komponenten des phasengeteilten Eingangssignals zu schalten.
Die vorliegende Erfindung stellt auch einen Mischer mit einem solchen Frequenzumsetzer bereit.
Die vorliegende Erfindung stellt außerdem einen Multiplizierer mit einem solchen Frequenzumsetzer bereit.
Die vorliegende Erfindung stellt außerdem einen Direkt-Wandlungs-Empfänger bzw. Direct-Conversion-Empfänger bereit, mit:
einem ersten Eingang zum Empfangen eines ersten Signals, wobei das Signal eine Frequenz aufweist;
einer Quelle bzw. einem Sender eines zweiten phasengeteilten Eingangssignals mit 2n Komponenten, wobei n eine ganze Zahl größer als 1 ist, wobei das zweite Signal eine Frequenz aufweist, welche das ungefähr 1/n-fache der Frequenz des ersten Signals ist; und einen Frequenzumsetzer, mit:
einem ersten Eingang zum Empfangen eines ersten Eingangssignal;
mindestens einem zweiten Eingang zum Empfangen eines phasengeteilten Eingangssignals mit 2n Komponenten, wobei n eine ganze Zahl größer als 1 ist;
ersten und zweiten Ausgängen; und
einem Frequenzumsetzer-Kern, welcher so konfiguriert ist, um das erste Signal zu dem ersten Ausgang in Reaktion auf eine Bestätigung von irgendeiner einer ersten Gruppe von Komponenten des phasengeteilten Eingangssignals zu schalten, und welcher so konfiguriert ist, um das erste Eingangssignal zu dem zweiten Ausgang in Reaktion auf eine Bestätigung von irgendeiner einer zweiten Gruppe von Komponenten des phasengeteilten Eingangssignals zu schalten.
Die vorliegende Erfindung stellt auch eine drahtlose Kommunikationsvorrichtung bereit, die einen solchen Direkt-Wandlungs-Empfänger verwendet, sowie ein drahtloses Kommunikationssystem, das eine solche drahtlose Kommunikationsvorrichtung verwendet.
Außerdem stellt die vorliegende Erfindung ein Verfahren zur Frequenzumsetzung eines ersten Signals in Reaktion auf ein phasengeteiltes zweites Signal bereit, wobei das zweite Signal 2n Komponenten aufweist, wobei n eine ganze Zahl größer als 1 ist, und auch eine Periode T aufweist, mit dem Schritt des Wechselns, bei einer Rate bzw. Wiederholfrequenz von etwa 2n/T, zwischen:
Schalten des ersten Signals zu einem ersten Ausgang in Antwort auf eine Bestätigung von irgendeiner von einer ersten Gruppe von Komponenten des zweiten Signals; und
Schalten des ersten Signals zu einem zweiten Ausgang in Reaktion auf eine Bestätigung von irgendeiner von einer zweiten Gruppe von Komponenten des zweiten Signals.
Die Vorteile eines Direkt-Umwandlungs-Empfängers entsprechend dem Erfindungsgegenstand umfassen eine größere Empfindlichkeit im Vergleich zu einem herkömmlichen Direkt-Umwandlungs-Empfänger, auf eine niedrige LO-Frequenz, eine geringere LO- und HF-Kopplung und eine leichtere Auslegung, die von der geringeren LO- und HF-Kopplung herrührt.
Die Vorteile eines subharmonischen Mischers gemäß der beanspruchten Erfindung im Vergleich zu einem herkömmlichen subharmonischen Mischer umfassen eine Verringerung der unerwünschten DC-Komponente in dem Ausgangssignal, die durch ein Selbstmischen der LO- oder HF-Eingangssignale verursacht wird. Ein Streuverlust von den LO-Anschlüssen zu den HF-Anschlüssen besteht bei der tatsächlichen LO-Frequenz, während die Frequenz des ursprünglichen LO-Signals auf Grund des Schaltvorgangs des Mischers wirkungsvoll n-mal höher ist. Das Ergebnis ist, dass ein unerwünschtes Mischen zwischen einem Signal bei der LO-Frequenz und einem Signal bei etwa dem n-fachen der LO-Frequenz auftreten wird. Weil die beiden Frequen zen erheblich voneinander abweichen, wird dies zu geringfügigen oder keinen Basisband-Komponenten führen.
Ein Streuverlust von den HF-Anschlüssen zu den LO-Anschlüssen, der nominal bei der HF-Frequenz auftritt, wird in wirkungsvoller Weise in der Frequenz um auf Grund des Schaltvorgangs des Mischers das n-fache erhöht. Die Frequenz des ursprünglichen HF-Signals bleibt jedoch dieselbe. Die Folge ist, dass ein unerwünschtes Mischen zwischen einem Signal bei der HF-Frequenz und einem Signal bei etwa dem n-fachen der HF-Frequenz auftreten wird. Weil die beiden Frequenzen erheblich voneinander abweichen, wird wiederum eine geringfügige oder keine Basisband-Komponente auftreten.
Noch ein anderer Vorteil besteht in der Möglichkeit zur Herstellung auf einem Chip (on-chip) unter der Annahme, dass gemäß einer Ausführungsform sämtliche der Bauelemente des Mischer-Kerns Transistoren sind und Transistoren ohne weiteres auf einem Chip realisiert werden können.
Noch ein anderer Vorteil im Vergleich zu herkömmlichen subharmonischen Mischern besteht in einer lineareren HF-Übertragungsfunktion unter der Annahme, dass auf Grund des Schaltvorgangs des Mischers die HF⁺- und HF^–-Ströme abwechselnd direkt zu den Ausgängen des Mischers geleitet werden.
Schließlich besteht noch ein anderer Vorteil des Mischers gemäß der beanspruchten Erfindung darin, dass, weil dessen Topologie ähnlich zu der eines Gilbert-Mischers ist, ein großer Teil der bereits bestehenden Erfahrung eingebracht werden kann, um das Design zu beschleunigen.
Ein Vorteil des Aufbereiters bzw. Vorverarbeiters gemäß der beanspruchten Erfindung besteht in einem phasengeteilten LO-Signal mit steileren bzw. schärferen Übergängen zwischen den An- und Aus-Zuständen im Vergleich zu einem sinusförmigen phasengeteilten LO-Signal. Wenn dieses dazu verwendet wird, um einen Mischer zu treiben, werden solche Übergänge in einer besseren Mischerverstärkung, einem verbesserten Mischer-Rauschverhalten und deshalb in einer besseren Mischer-Empfindlichkeit resultieren.
Noch ein anderer Vorteil des Aufbereiters bzw. Vorverarbeiters gemäß der beanspruchten Erfindung besteht in einem phasengeteilten Signal, bei dem die Übergänge zwischen An- und Aus-Zuständen durch LO-Nulldurchgänge festgelegt werden, was für eine bessere Zurückweisung bzw. Unterdrückung des HF-Selbstmischens sorgt und für eine geringere Abhängigkeit von der LO-Amplitudenanpassung und von der Art und der Form der LO-Signalform.
Ein Vorteil der Kombination des subharmonischen Mischers mit dem Aufbereiter bzw. Vorverarbeiter gemäß der beanspruchten Erfindung im Vergleich zu einem subharmonischen Mischer, der von sinusförmigen, phasengeteilten LO-Signalen getrieben wird, ist ein geringer Wandlungsverlust, wenn man berücksichtigt, dass praktisch der gesamte HF-Eingangsstrom in dem Ausgang zurückgehalten wird.
Ein anderer Vorteil einer solchen Kombination ist ein geringeres Rauschen und eine geringere Empfindlichkeit auf Störungen auf Grund der steileren Übergänge zwischen den An- und Aus-Zuständen der aufbereiteten (preprocessed), phasengeteilten LO-Eingangssignale.
VERWANDTE ANMELDUNGEN
Diese Anmeldung steht im Zusammenhang mit der US-Patentanmeldung Serial-Nr. 09/260,919 "DIRECT CONVERSION RECEIVER", angemeldet am 2. März 1999 mit der internationalen Veröffentlichungs-Nr. WO 00/52840, welche beide der Anmelderin dieser Anmeldung gehören. Außerdem beansprucht diese Anmeldung die Priorität der US-Patentanmeldung Serial Nr. 09/261,056 "PREPROCESSOR AND RELATED FREQUENCY TRANSLATOR", angemeldet am 2. März 1999, und der US-Patentanmeldung Serial-Nr. 09/386,956 "DIRECT CONVERSION RECEIVER EMPLOYING SUBHARMONIC FREQUENCY TRANSLATOR ARCHTICTURE AND RELATED PREPROCESSOR", eingereicht am 27. August 1999, die beide der Anmelderin dieser Anmeldung gehören.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 stellt einen herkömmlichen Empfänger dar.
2 stellt eine Ausführungsform eines Direkt-Umwandlungs-Empfängers gemäß der beanspruchten Erfindung dar.
3 ist ein Blockdiagramm eines Multiplizierers gemäß der beanspruchten Erfindung.
4 stellt in einer konzeptionellen Weise einen allgemeinen Mischer gemäß der beanspruchten Erfindung dar.
5 stellt eine Realisierung des Mischers gemäß der 4 dar.
6A–6E stellen beispielhafte LO-Eingangssignale an die Mischer-Realisierung gemäß der 5 dar.
7A–7B stellen Verfahren zum Betreiben eines Frequenzumsetzers gemäß der beanspruchten Erfindung dar.
8A–8F stellen beispielhafte Signalformen bei einer Realisierungsform eines Mischers gemäß der beanspruchten Erfindung dar, bei der n = 2 gilt.
9A–9B stellen in der Frequenzdomäne den Schaltvorgang einer Realisierungsform eines Mischers gemäß der beanspruchten Erfindung dar, bei der n = 2 gilt.
10A stellt in einer konzeptionellen Weise eine Realisierungsform eines Mischers gemäß der beanspruchten Erfindung dar, wobei n = 2 gilt.
10B stellt die vier Schalt-Zeitperioden für die Realisierungsform des Mischers gemäß der 10A dar.
11A–11E und 12A–12H stellen beispielhafte LO-Eingangssignale für eine Realisierungsform eines Mischers gemäß der beanspruchten Erfindung dar, bei der n = 2 gilt.
13 stellt eine Realisierungsform eines Beispiels eines Mischers gemäß der beanspruchten Erfindung dar, wobei n = 2 gilt.
14A–14B stellen beispielhafte Signalformen für die Realisierungsform des Mischers gemäß dem Beispiel der 13 dar.
15A–15B stellen Verfahren zum Betreiben einer Realisierungsform der beanspruchten Erfindung dar, wobei n = 2 gilt.
16 stellt eine Realisierungsform eines Aufbereiters bzw. Vorverarbeiters gemäß der beanspruchten Erfindung dar.
17A–17B sind beispielhafte Signalformen, die einen Betrieb des Aufbereiters bzw. Vorverarbeiters gemäß der 16 darstellen.
18A–18D stellen Ausführungsformen des Aufbereiters gemäß der beanspruchten Erfindung dar.
19A–19B stellen beispielhafte Signalformen dar, die einen Betrieb von Ausführungsformen des Aufbereiters gemäß den 18A–18D darstellen.
20A–20B sind Blockdiagramme von Ausführungsformen des Aufbereiters gemäß der beanspruchten Erfindung für den Fall, dass n = 2 gilt.
21A–21I und 22A–22G sind beispielhafte Signalformen, die einen Betrieb von Ausführungsbeispielen des Aufbereiters gemäß den 20A–20B darstellen.
23A ist ein Beispiel für eine Realisierungsform eines Aufbereiters gemäß der beanspruchten Erfindung für den Fall, dass n = 2 gilt.
23B ist ein Beispiel für Signalformen, die einen Betrieb des Beispiels für die Realisierungsform des Aufbereiters gemäß der 23A darstellen.
24 stellt ein ausführliches Beispiel für eine Realisierungsform eines Mischers gemäß der beanspruchten Erfindung dar.
25 stellt ein ausführliches Beispiel für eine Realisierungsform eines Aufbereiters bzw. Vorverarbeiters gemäß der beanspruchten Erfindung dar.
26 stellt einen herkömmlichen LO-Oszillator dar, der konfiguriert ist, um ein phasengeteiltes, sinusförmiges LO-Signal bereitzustellen.
27A–27B stellen Ausführungsformen für Verfahren zum Betreiben eines Direkt-Umwandlungs-Empfängers gemäß der beanspruchten Erfindung dar.
28A–28B stellen Ausführungsbeispiele für Verfahren zum Betreiben eines Aufbereiters bzw. Vorverarbeiters gemäß der beanspruchten Erfindung dar.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
1. Direkt-Umwandlungs-Empfänger (Direct-Conversion-Receiver)
Ein Direkt-Umwandlungs-Empfänger gemäß der beanspruchten Erfindung ist in der 2 dargestellt. Eine Antenne 20 empfängt ein Signal, das ein HF-Trägersignal umfasst, das mit einem Basisband-Signal moduliert ist. Das Signal passiert den Basisband-Filter 21, der ausgelegt ist, um Signale außerhalb des in Betracht kommenden Bandes im Wesentlichen zu dämpfen bzw. abzuschwächen. Unter der Annahme, dass das empfangene Signal innerhalb des Bandes des Filters 21 liegt, passiert dieses den Filter 21 im Wesentlichen ungedämpft. Das empfangene Signal wird nach dem Durchgang durch den Filter 21 mit dem Bezugszeichen 22 bezeichnet. Dieses Signal wird als ein Eingangssignal für den Frequenzumsetzer 23 über den Eingangsanschluss 27 bereitgestellt. Die Trägerfrequenz dieses Signals beträgt F_RF. Ein Verstärker oder Verstärker mit geringem Rauschen (Low Noise Amplifier; LNA) kann ebenfalls zwischen dem Bandpassfilter 21 und dem Frequenzumsetzer-Signaleingangsanschluss 27 vorhanden sein. Bei einer Ausführungsform ist der Frequenzumsetzer 23 ein Mischer. Bei einer anderen Ausführungsform ist dieser ein Multiplizierer.
Ein lokaler Oszillator bzw. Misch-Oszillator 24 stellt ein Signal 25 bei einer Frequenz F_LO bereit, die ungefähr eine 1/n-Subharmonische der HF-Trägerfrequenz des empfangenen Signals ist. Mit anderen Worten, es gilt F_LO≈(1/n)F_RF, wobei n eine ganze Zahl größer als 1 ist. Das Signal 25 wird dann von dem Aufbereiter bzw. Vorverarbeiter 26 aufbereitet. Das phasengeteilte, aufbereitete Signal wird dann als ein Eingangssignal für den Frequenzumsetzer 23 über den Eingangsanschluss 28 bereitgestellt.
Das Ausgangssignal des Frequenzumsetzers 23 ist über einen Ausgangsanschluss 29 verfügbar. Das Ausgangssignal weist allgemein zwei primäre Frequenz-Komponenten auf, eine bei hohen Frequenzen und die zweite bei Basisband-Frequenzen. Das Ausgangssignal passiert den Basisband-Filter 30. Der Filter 30 ist konfiguriert, um die Hochfrequenz-Komponente des Ausgangssignals des Frequenzumsetzers 23 im Wesentlichen zu dämpfen und den Durchgang der Basisband-Komponente ohne eine nennenswerte Dämpfung zu ermöglichen. Das Ausgangssignal des Basisband-Filters 30, nämlich die Basisband-Komponente des Ausgangssignals des Frequenzumsetzers bei der Frequenz F_BB, ist das Ausgangssignal 31 des Direkt-Umwandlungs-Empfängersystems.
Das Direkt-Umwandlungs-Empfängersystem kann eine Komponente eines Sende-/Empfängergeräts sein, das seinerseits eine Komponente einer drahtlosen Kommunikationsvorrichtung ist, einschließlich einer mobilen, drahtlosen Kommunikationsvorrichtung, wie beispielsweise einem Mobiltelefon oder einem Labtop, oder eine Basisstation. Die drahtlose Kommunikationsvorrichtung kann ein Teil eines drahtlosen Kommunikationssystems von der Art sein, bei der ein geografischer Bereich in eine Mehrzahl von Zellen unterteilt ist, mit einer Basisstation innerhalb von jeder der Zellen. Die Basisstation kommuniziert mit einer oder mehreren drahtlosen Kommunikationsvorrichtungen oder bedient diese, die sich innerhalb der Zelle befindet (befinden), und zwar über eine drahtlose Schnittstelle. Eine oder mehrere der drahtlosen Kommunikationsvorrichtungen in dem System beinhaltet oder beinhalten einen Direkt-Umwandlungs-Empfänger, der gemäß der beanspruchten Erfindung konfiguriert ist.
Bei einer Ausführungsform hat der Frequenzumsetzer 23 einen ersten und einen zweiten Eingang, die mit den Bezugszeichen 27 bzw. 28 bezeichnet sind, wobei die Frequenz eines Signals, das an den zweiten Eingang 28 angelegt wird, etwa das 1/n-fache der Frequenz eines Signals ist, das an den ersten Eingang 27 angelegt wird, wobei n eine ganze Zahl größer als 1 ist.
Der Frequenzumsetzer hat einen ersten und einen zweiten Ausgang und ist ausgelegt, um mit einer Frequenz, die etwa das n-fache der Frequenz des zweiten Eingangssignals von diesem ist, zu wechseln zwischen 1) einem Schalten des ersten Eingangssignals zu dem ersten Ausgang; und 2) einem Schalten des ersten Eingangs bzw. Eingangssignals zu dem zweiten Ausgang. Die an den Ausgängen erzeugten Signale können Komponenten eines Differenzsignals sein oder können alternativ einphasige (single-ended) Signale sein. Außerdem können die an den Ausgängen erzeugten Signale miteinander verknüpft bzw. kombiniert werden, um ein einphasiges Ausgangssignal zu bilden, oder diese können separat gehalten werden.
Außerdem kann das erste Eingangssignal entweder ein einpoliges (single-ended) Signal sein oder eine Komponente eines Differenz-Eingangssignals mit positiven und negativen Phasenkomponenten. In letzterem Falle ist gemäß einer Ausführungsform der Frequenzumsetzer ausgelegt, um bei einer Frequenz, die etwa das n-fache der Frequenz von dessen zweitem Eingangssignal ist, zu wechseln zwischen 1) einem Schalten der positiven Phasenkomponente des ersten Eingangssignals zu dem ersten Ausgang, während gleichzeitig die negative Phasenkomponente des ersten Eingangssignals zu dem zweiten Ausgang geschaltet wird; und 2) einem Schalten der positiven Phasenkomponente des ersten Eingangssignals zu dem zweiten Ausgang, während gleichzeitig die negative Phasenkomponente des ersten Eingangssignals zu dem ersten Ausgang geschaltet wird.
Ein Verfahren zum Betreiben eines Direkt-Umwandlungs-Empfängers gemäß der beanspruchten Erfindung ist in der 27A dargestellt. In dem Schritt 400 wird ein erstes Eingangssignal empfangen. In dem Schritt 401 wird ein zweites Eingangssignal bereitgestellt, mit einer Frequenz, die ungefähr das 1/n-fache der Frequenz des ersten Eingangssignals ist, wobei n eine ganze Zahl größer als 1 ist. In dem Schritt 402 wird das zweite Eingangssignal aufbereitet bzw. vorverarbeitet, um seine Schalteigenschaften zu verbessern. In dem Schritt 403 wird das aufbereitete zweite Eingangssignal dazu verwendet, um mit einer Frequenz, die etwa das n-fache der Frequenz des zweiten Eingangssignals ist, zu wechseln zwischen einem Schalten des ersten Eingangssignals zu einem ersten Ausgang und einem Schalten des ersten Eingangssignals zu einem zweiten Ausgang.
Die an den Ausgängen erzeugten Signale können einphasige Signale sein oder können Komponenten eines Differenzsignals sein. Optional sind die an den beiden Ausgängen erzeugten Signale miteinander verknüpft, um ein einphasiges Ausgangssignal zu bilden. Außerdem kann das erste Eingangssignal ein einphasiges Eingangssignal sein oder eine Komponente eines Differenz-Eingangssignals mit positiven und negativen Phasenkomponenten. In dem letzten Fall kann das Verfahren außerdem umfassen ein Wechseln, und zwar bei einer Frequenz, die etwa das n-fache der Frequenz des zweiten Eingangssignals ist, zwischen 1) einem Schalten der positiven Phasenkomponente des Differenz-Eingangssignals zu dem ersten Ausgang, während gleichzeitig die negative Phasenkomponente des Differenz-Eingangssignals zu dem zweiten Ausgang geschaltet wird; und 2) einem Schalten der negativen Phasenkomponente des Differenz-Eingangssignals zu dem ersten Ausgang, während gleichzeitig die positive Phasenkomponente des Differenz-Eingangssignals zu dem zweiten Ausgang geschaltet wird.
Bei einer Ausführungsform eines Frequenzumsetzers 23 ist das erste Eingangssignal ein HF-Eingangssignal und ist das zweite Eingangssignal ein LO-Eingangssignal. Ein Signal wird an dem ersten Eingang empfangen, das ein HF-Trägersignal umfasst, das mit einem Basisband-Signal moduliert ist. Bei einer Realisierungsform ist die Frequenz des LO-Eingangssignals etwa gleich ½ der Frequenz des HF-Eingangssignals.
Bei einer beispielhaften Realisierungsform ist die Frequenz des LO-Eingangssignals ungefähr gleich ½ der Trägerfrequenz des HF-Eingangssignals.
Ein Verfahren zum Betreiben dieser Realisierungsform eines Direkt-Umwandlungs-Empfängers ist in der 27B dargestellt. In dem Schritt 405 wird ein HF-Eingangssignal empfangen. In dem Schritt 406 wird das LO-Eingangssignal bereitgestellt, mit einer Frequenz, die ungefähr ½ der Frequenz des HF-Eingangssignals ist. In dem Schritt 407 wird das LO-Eingangssignal aufbereitet, um seine Schalteigenschaften zu verbessern. In dem Schritt 408 wird das aufbereitete LO-Eingangssignal dazu verwendet, um mit einer Frequenz, die etwa das doppelte der Frequenz des LO-Eingangssignals ist, zwischen einem Schalten des HF-Eingangssignals zu einem ersten Ausgang und einem Schalten des HF-Eingangssignals zu einem zweiten Ausgang zu wechseln.
Es sei darauf hingewiesen, dass in der vorstehenden und nachfolgenden Erörterung auf Grund von Toleranzen, die im Handel akzeptiert werden, die mathematische Genauigkeit zum Beschreiben der Beziehung zwischen den Signalen nicht immer möglich ist. Die Verwendung von Ausdrücken, wie beispielsweise "ungefähr bzw. etwa" oder "im wesentlichen" oder "etwa" ist so auszulegen, dass eine gewisse Abweichung in der Beziehung zwischen den Signalen zulässig sein soll, um diesen Toleranzen Rechnung zu tragen.
2. Frequenzumsetzer
Bei einer Ausführungsform ist der Frequenzumsetzer so beschaffen, wie in dem vorhergehenden Abschnitt beschrieben, obwohl die Frequenz des zweiten Eingangssignals nicht unbedingt auf das etwa 1/n-fache der Frequenz des ersten Eingangssignals beschränkt ist.
Bei einer anderen Ausführungsform ist der Frequenzumsetzer 23 ein Multiplizierer mit HF- und LO-Eingängen. Ein Blockdiagramm eines solchen Multiplizierers ist in der 3 dargestellt. Bei dieser Ausführungsform wird ein LO-Signal an den Eingangsanschluss 28 angelegt und wird ein HF-Signal an den Eingangsanschluss 27 angelegt. Zwei Ausgänge sind vorgesehen, die mit den Bezugszeichen 29a und 29b bezeichnet sind. Das HF-Signal wird dem Schalter 33 mit zwei Ausgaben und einem Pol (DTSP; Double Throw Single Pole) eingegeben. Das LO-Signal ist ein Eingangssignal für den Block 35, der über die Signalleitung 34 den DTSP-Schalter 33 lenkt, um mit einer Frequenz von etwa dem n-fachen der Frequenz des LO-Eingangssignals, wobei n eine ganze Zahl größer als 1 ist, zwischen einem Schalten des HF-Signals zu dem ersten Ausgang 29a und einem Schalten des HF-Signals zu dem zweiten Ausgang 29b zu wechseln. Die an den Ausgängen 29a und 29b erzeugten Signale sind so beschaffen, dass ein einphasiges Ausgangssignal eine Kombination solcher Signale umfasst, was repräsentativ für das Produkt eines Multiplikationsfaktors ist, was die Polarität zwischen +1 und –1 mit einer Frequenz von etwa dem n-fachen der Frequenz des LO-Signals und des HF-Signals wechselt bzw. umschaltet.
Bei einem Beispiel ist die Frequenz des LO-Eingangssignals etwa das 1/n-fache der Frequenz des HF-Eingangssignals, wobei n eine ganze Zahl größer als 1 ist. Es sei jedoch angemerkt, dass Beispiele möglich sind, bei denen diese Beziehung nicht gültig ist.
Vorzugsweise wird ein Signal bei der Frequenz des Multiplikationsfaktors oder diesen verkörpernd nicht im Wesentlichen als ein Signal auf einem inneren Stift bzw. Kontaktstift bzw. Knoten (node) des Multiplizierers erzeugt, weil, wie der Fachmann auf diesem Gebiet erkennen wird, eine vollständige Erzeugung eines solchen Signals auf einem internen Stift bzw. Kontaktstift oder Knoten zu einem Selbstmischen des LO-Signals führen könnte und zu einer unerwünschten DC-Komponente in dem Ausgangssignal. Statt dessen repräsentiert bei dieser Ausführungsform der Multiplikationsfaktor einfach (1) einen Schaltvorgang, der bei dem ungefähr n-fachen der LO-Frequenz auftritt; und (2) die Übertragungsfunktion zwischen dem einlaufenden HF-Signal und dem kombinierten Ausgangssignal.
Wiederum können die an den Ausgängen 29a und 29b erzeugten Signale entweder einphasige Signale sein oder Komponenten eines Differenzsignals. Außerdem kann das an den Eingang 27 angelegte HF-Signal entweder ein einphasiges Signal sein oder eine Komponente eines Differenzsignals. In dem letzten Fall kann ein zusätzlicher DTSP-Schalter (nicht dargestellt) vorgesehen sein, um synchron zu dem Schalter 33 zwischen dem Schalten der anderen Komponente des Differenz-Eingangssignals zu dem Ausgang 29b (während gleichzeitig das an den Eingang 27 angelegte HF-Signal zu dem Ausgang 29a geschaltet wird) zu schalten und die andere Komponente des Differenz-Eingangssignals zu dem Ausgang 29a zu schalten (während das an den Eingang 27 angelegte HF-Signal zu dem Ausgang 29b geschaltet wird).
Bei einer dritten Ausführungsform, die in der 4 dargestellt ist, ist der Frequenzumsetzer 23 ein Mischer, wobei das HF-Eingangssignal (RF input) für den Mischer ein Differenzstrom-Modussignal mit positiven und negativen Phasenkomponenten RF⁺ und RF^–, die jeweils mit den Bezugszeichen 94 bzw. 95 bezeichnet sind, ist. Der Mischer weist einen Mischer-Kern auf, der durch die Schalter 92 und 93 repräsentiert ist, von denen jeder ausgelegt ist, um mit einer Frequenz, die gleich dem n-fachen der LO-Frequenz ist, zwischen den Positionen 1 und 2 hin und her zu schalten. Jeder Schalter ist zu dem anderen synchronisiert, so dass sich beide Schalter in etwa zu dem gleichen Zeitpunkt in der Position 2 befinden und sich beide in etwa zu dem gleichen Zeitpunkt in der Position 1 befinden. Der Mischer hat ein Differenzstrom-Modus-Ausgangssignal mit positiven und negativen Komponenten, OUT⁺ und OUT^–, die jeweils mit den Bezugszeichen 92 bzw. 93 bezeichnet sind. Der Schalter 92 ist konfiguriert, um den RF⁺-Strom zwischen dem OUT⁺-Ausgang und dem OUT^–-Ausgang abwechselnd zu leiten. In ähnlicher Weise ist der Schalter 93 konfiguriert, um den RF^–-Strom abwechselnd zwischen dem OUT⁺-Ausgang und dem OUT^–-Ausgang zu schalten. Der Schaltvorgang wird so ausgeführt, dass der RF⁺-Strom zu dem OUT⁺- Ausgang in etwa zu demselben Zeitpunkt geleitet wird, wenn der RF^–-Strom zu dem OUT^–-Ausgang geleitet wird, und der RF^–-Strom wird zu dem OUT⁺-Ausgang in etwa zu demselben Zeitpunkt geleitet, wie der RF⁺-Strom zu dem OUT^–-Ausgang geleitet wird.
Wiederum sind Ausführungsformen möglich, bei denen die Ausgangssignale OUT⁺ und OUT^– einphasige Signale sind und bei denen nur einer der Schalter 92 und 93 vorgesehen ist, um ein HF-Signal (das ein einphasiges Signal oder eine Komponente eines Differenzsignals sein kann) abwechselnd zwischen den Ausgängen 94 und 95 zu schalten. Außerdem sind Beispiele möglich, bei denen die Frequenz des LO-Eingangssignals ungefähr dem 1/n-fachen der Frequenz des HF-Eingangssignals entspricht, oder bei denen diese Beziehung nicht gültig ist.
Bei einer Realisierungsform ist der Mischer ein modifizierter Gilbert-Mischer. Was zusätzliche Information bezüglich eines herkömmlichen Gilbert-Mischers anbelangt, soll der Leser Bezug nehmen auf Paul. R. Gray et al., "Analysis and Design of Analog Integrated Circuits", dritte Ausgabe, 1993, S. 670–675. Bei einem Beispiel einer Realisierungsform, das in der 5 dargestellt ist, empfängt der modifizierte Gilbert-Mischer ein Differenzstrom-Modus-HF-Eingangssignal mit positiven und negativen Phasenkomponenten, RF⁺ und RF^–, die jeweils mit den Bezugszeichen 104 bzw. 105 bezeichnet sind. Der Mischer empfängt auch ein gleichmäßig phasengeteiltes LO-Differenz- und Spannungsmodus-Eingangssignal mit n Differenz-Komponenten (2n einphasige Komponenten), die um 180/n Grad zueinander aufgeteilt sind. Für die Zwecke dieser Offenbarung und um eine Verwirrung zu vermeiden und um die Verwendung einer üblichen Terminologie zu ermöglichen, wird nachfolgend sowohl für den Fall des Differenz-Eingangssignals als auch für den Fall des einphasigen Eingangssignals die 2n Komponenten-Terminologie dazu verwendet, um beide Fälle zu beschreiben, es sei jedoch darauf hingewiesen, dass für den Differenz-Fall die 2n Komponenten in n Paaren gruppiert sein können, wobei jedes Paar eine positive Pha senkomponente eines Differenzsignals und eine negative Phasenkomponente des Differenzsignals umfassen kann.
Bei einer Ausführungsform wird das LO-Eingangssignal von einem Aufbereiter gemäß der beanspruchten Erfindung aufbereitet. Bei diesem Beispiel werden die 2n (Differenz-Modus)-Komponenten des aufbereiteten LO-Eingangssignals als PLO₀ ⁺, PLO₁ ⁺, ... PLO_n-1 ⁺, PLO₀ ^–, PLO₁ ^–, ... PLO_n-1 ^– bezeichnet, wobei das tiefgestellte Zeichen eine Zahl ist, die von 0 bis n – 1 reicht und ein Differenzsignal bezeichnet, und das hoch gestellte Zeichen, entweder + oder –, jeweils eine positive oder negative Phasenkomponente eines Differenzsignals bezeichnet. Bei einem Beispiel ist die Frequenz des LO-Eingangssignals etwa 1/n der Trägerfrequenz des HF-Eingangssignals, wobei n eine ganze Zahl größer als 1 ist.
Der Mischer stellt ein Differenzstrom-Modus-Ausgangssignal, OUT⁺ und OUT^–, bereit, die jeweils mit den Bezugszeichen 100 bzw. 101 bezeichnet sind. Bei diesem Beispiel für eine Realisierungsform umfasst der Mischer-Kern 4n bipolare NPN-Transistoren in zwei logischen Gruppen, die jeweils mit den Bezugszeichen 102 bzw. 103 bezeichnet sind, mit jeweils 2n Transistoren. In der Figur wird jeder der 2n Transistoren in einer Gruppe mit einer Zahl bezeichnet, die von 1 bis 2n reicht. Die positive Komponente des HF-Eingangssignals, RF⁺, ist mit den Emittern der Transistoren in der ersten Gruppe 102 gekoppelt und die negative Komponente des HF-Eingangssignals, RF^–, ist mit den Emittern der Transistoren in der zweiten Gruppe 103 gekoppelt.
Die Kollektoren der ungeradzahligen Transistoren in der ersten Gruppe 102 sind zusammengeschaltet, um einen ersten Knoten (node) 106 zu bilden, und die Kollektoren der geradzahligen Transistoren in der ersten Gruppe 102 sind zusammengeschaltet, um einen zweiten Knoten 107 zu bilden. Die Kollektoren der geradzahligen Transistoren in der zweiten Gruppe 103 sind zu dem ersten Knoten 106 zusammengeschaltet und die Kollektoren der ungeradzahligen Transistoren in der zweiten Gruppe 103 sind zu dem zweiten Knoten 107 zusammengeschaltet.
Die positive Phasenkomponente des Ausgangssignals, OUT⁺, wird von dem ersten Knoten 106 abgegriffen und die negative Phasenkomponente des Ausgangssignals, OUT^–, wird von dem zweiten Knoten 107 abgegriffen.
Wie in den 6A–6E dargestellt, ist das aufbereitete LO-Eingangssignal ein gleichmäßig phasengeteiltes Differenz- und Spannungsmodussignal mit 2n Komponenten, die um 180/n Grad zueinander getrennt sind. Die 6A stellt die erste Komponente PLO₀ ⁺ dar; die 6B stellt die zweite Komponente PLO₁ ⁺ dar; die 6C stellt die dritte Komponente PLO₂ ⁺ dar; die 6D stellt die (n + 1)-te Komponente PLO₀ ^– dar; und die 6E stellt die 2n-te Komponente PLO_n-1 ^– dar. Wie dargestellt ist, wird während jeder der T/2n Unterperioden der Periode T des LO-Signals nur eine der Komponenten bestätigt, das heißt, in einem vorbestimmten Zustand, der mit dem Bezugszeichen 108 bezeichnet ist, was ausreicht, um einen Schaltvorgang des Mischer-Kerns auszulösen. Außerdem wird eine andere der Komponenten in jeder der Unterperioden bestätigt. Außerdem sind die Übergänge zwischen den An- und Aus-Zuständen, beispielsweise zwischen dem Wert 109 und dem Wert '108, für jede der Komponenten schnell, was für die Zwecke dieser Offenbarung bedeutet, dass diese Übergänge mit einer Frequenz auftreten, die größer oder gleich (2n × A)/T ist, wobei A die Amplitude ist, die der Differenz zwischen dem Wert 108 und dem Wert 109 entspricht. Schließlich ist jede der Komponenten im Wesentlichen symmetrisch um die horizontale Achse, die mit dem Bezugszeichen 109 bezeichnet ist.
Wie in der 5 gezeigt, ist sowohl für die erste als auch für die zweite Transistorgruppe 102 und 103 die i-te Komponente des aufbereiteten LO-Eingangssignals mit der Basis des i-ten Transistors in der Gruppe gekoppelt bzw. verbunden. Somit, wie in der 5 dargestellt, ist in beiden Gruppen 102 und 103 PLO₀ ⁺ mit der Basis des Transistors 1 gekoppelt; PLO₁ ⁺ ist mit der Basis des Transistors 2 gekoppelt; PLO₂ ⁺ ist mit der Basis des Transistors 3 gekoppelt; und PLO_n-1 ^– ist mit der Basis des Transistors 2n gekoppelt.
Der Betrieb der Schaltung gemäß der 5 wird nun beschrieben werden. In einem ersten Zeitintervall mit der Zeitdauer T/2n leitet der Transistor 1 in der Gruppe 102 und in der Gruppe 103. In Antwort darauf wird der Strom RF⁺ zu dem Ausgang OUT⁺ geleitet und wird der Strom RF^– zu dem Ausgang OUT^– geleitet. In einem zweiten Zeitintervall mit derselben Zeitdauer leitet der Transistor 2 in beiden Gruppen 102 und 103. In Antwort darauf wird der Strom RF^– zu dem Ausgang OUT⁺ geleitet und wird der Strom RF^– zu dem Ausgang OUT^– geleitet. In einem dritten Zeitintervall mit derselben Zeitdauer wird der Strom RF⁺ wiederum zu dem Ausgang OUT⁺ geleitet und wird der Strom RF^– wiederum zu dem Ausgang OUT^– geleitet. Diese wechselnde Folge schreitet mit jedem nachfolgenden Zeitintervall der Zeitdauer T/2n innerhalb der Gesamtperiode T des LO-Signals solange fort, bis das 2n-te solche Zeitintervall anbricht, zu welchem Zeitpunkt der 2n-te Transistor in den Gruppen 102 und 103 leitet. Zu diesem Zeitpunkt wird der Strom RF^– zu dem Ausgang OUT⁺ geleitet und wird der Strom RF⁺ zu dem Ausgang OUT^– geleitet.
Realisierungsbeispiele sind möglich, bei denen ein beliebiges der Differenzmodus-Signale in dem vorherigen Beispiel ein einphasiges Signal ist oder bei denen ein beliebiges der vorgenannten Strommodussignale ein Spannungsmodussignal ist oder umgekehrt. Außerdem sind Realisierungsbeispiele möglich, bei denen die Transistoren in dem Mischer-Kern bipolare PNP-Transistoren, MOSFETs, BJTs, CMOS-Technologie, HBTs, HEMTs, MODFETs, Dioden, MESFETs, JFETs oder dergleichen umfassen oder von diesen verkörpert werden. In Bezug auf die 5 sind auch Realisierungsbeispiele möglich, bei denen die Gruppen 102 und 103 miteinander vertauscht sind und bei denen die ungeraden und geraden Transistoren innerhalb einer Gruppe vertauscht sind. Weitere Beispiele sind möglich, bei denen die Frequenz der Komponenten des aufbereiteten LO-Signals etwa 1/n der Frequenz der Komponenten des HF-Signals ist und bei denen diese Beziehung nicht gültig ist.
Bei einer Konfiguration, n = 2, beträgt die LO-Frequenz etwa ½ der HF-Trägerfrequenz und schaltet der Mischer-Kern die Polarität etwa zweimal so schnell wie die LO-Frequenz. Diese Konfiguration verwendet das, was als Halbfrequenz-LO-Injektion (one-half frequency LO injection) bekannt ist. In einer zweiten Konfiguration gilt n > 2.
Die 7A–7B stellen Ausführungsformen von Verfahren zum Betreiben des Frequenzumsetzers gemäß der beanspruchten Erfindung dar. Das in der 7A dargestellte Verfahren umfasst abwechselnd die Schritte in dem Schritt 110 eines Schaltens eines HF-Signals zu einem ersten Ausgang während eines Intervalls, das etwa gleich T/2n ist, wobei n eine ganze Zahl größer als 1 ist und T die Periode des LO-Eingangssignals ist; und in dem Schritt 111 ein Schalten des HF-Signals zu einem zweiten Ausgang während eines Intervalls, das etwa gleich T/2n ist.
Wiederum können die auf den ersten und zweiten Ausgängen bereitgestellten Signale einphasige Signale oder Komponenten eines Differenzsignals sein. Außerdem kann das HF-Eingangssignal entweder ein einphasiges Signal oder eine Komponente eines Differenzsignals sein.
Das in der 7B dargestellte Verfahren umfasst ein Wechseln, und zwar mit einer Frequenz von etwa 2n/T, wobei n eine ganze Zahl größer als 1 ist und T die Periode des LO-Eingangssignals ist, zwischen den Schritten 112 und 113, wobei der Schritt 112 ein Schalten von RF⁺, der positiven Phasenkomponente eines Differenz-Eingangssignals, zu einem ersten Ausgang OUTPUT⁺ umfasst, während gleichzeitig RF^–, die negative Phasenkomponente des Differenz-Eingangssignals, zu einem zweiten Ausgang OUTPUT^– geschaltet wird; und wobei der Schritt 113 ein Schalten von RF^– zu dem ersten Ausgang OUTPUT⁺ umfasst, während gleichzeitig RF⁺ zu dem zweiten Ausgang OUTPUT^– geschaltet wird.
Bei den vorgenannten Verfahren sind Ausführungsformen möglich, bei denen die Komponenten RF⁺ und RF^– des Differenzmodus-Eingangssignals einphasige Signale sind und bei denen die auf den ersten und zweiten Ausgängen erzeugten Signale entweder Komponenten eines Differenz-Ausgangssignals oder von einphasigen Signalen sind.
Der Betrieb in der Zeitdomäne einer Realisierungsform eines Multiplizierers, der gemäß der beanspruchten Erfindung konfiguriert ist, kann weiter anhand der 8A–8F erklärt werden. Die spezielle Realisierungsform, die realisiert ist, ist eine, bei der n = 2 gilt. Die 8A stellt eine Komponente eines sinusförmigen, phasengeteilten LO-Signals dar, das an den zweiten Eingang des Multiplizierers angelegt wird, und die 8C ist ein Beispiel für ein HF-Signal, das an den ersten Eingang des Multiplizierers angelegt wird. Wie man erkennen kann, ist die Frequenz des LO-Signals ½ von derjenigen des HF-Signals.
Die 8D stellt das Ausgangssignal dar, das an dem ersten Ausgang OUT⁺ des Multiplizierers auftritt, und die 8E stellt das Ausgangssignal dar, das an dem zweiten Ausgang OUT^– des Multiplizierers auftritt. Die 8F stellt ein kombiniertes Ausgangssignal dar, das durch Subtrahieren des bei OUT^– erzeugten Signals von dem bei OUT⁺ erzeugten Signal erzeugt wird.
Die 8B ist ein Multiplikationsfaktor, der die Übertragungsfunktion zwischen dem einlaufenden HF-Signal gemäß der 8C und dem kombinierten Ausgangssignal festlegt, das in der 8F dargestellt ist. Wie man erkennen kann, ist die Frequenz des Schaltvorgangs des Multiplikationsfaktors das Zweifache der LO-Frequenz. Das Produkt des Multiplikationsfaktors und des HF-Signals legt das kombinierte Ausgangssignal gemäß der 8F fest, wobei man erkennen kann, dass dieses eine DC-Komponente (Basisband-Komponente) beinhaltet.
Der Schaltvorgang des Frequenzumsetzers gemäß der beanspruchten Erfindung – bei dem die Basisband-Komponente an dem Ausgang des Frequenzumsetzers eine Frequenz-Komponente erster Ordnung des Ausgangssignals ist – kann ferner anhand der 9A–9B erklärt werden. Wie in der 9A gezeigt, stellt diese Figur den Betrieb in der Frequenzdomäne eines herkömmlichen Mischers dar, und zwar unter der Annahme, dass die Frequenz von dessen LO-Eingangssignal etwa ½ von derjenigen des HF-Eingangssignals ist, und der Schaltvorgang des Mischers wird bei der LO-Frequenz beibehalten. Das einlaufende HF-Signal, das mit dem Bezugszeichen 40 bezeichnet ist, wird in zwei Ausgangskomponenten erster Ordnung aufgespalten, jedes mit ungefähr ½ der Energie des einlaufenden RF-Signals. Die erste Komponente, die mit dem Bezugszeichen 41 bezeichnet ist, ist eine Frequenz, die etwa gleich der LO-Frequenz ist oder etwa ½ der HF-Frequenz. Die zweite Komponente, die mit dem Bezugszeichen 42 bezeichnet ist, ist eine Frequenz etwa gleich dem dreifachen der LO-Frequenz oder etwa 3/2 der HF-Frequenz. Dies kann man anhand der nachfolgenden mathematischen Gleichung erkennen:
Die erste der vorgenannten Komponenten ist etwa bei der Frequenz 1/2f_RF oder f_LO, während die zweite der vorgenannten Komponenten etwa bei der Frequenz 3/2f_RF oder 3f_LO ist. Wie man erkennen kann, gibt es keine Komponenten erster Ordnung bei den Basisband-Frequenzen.
Wie in der 9B gezeigt, stellt diese Figur den Betrieb in der Frequenzdomäne eines Frequenzumsetzers gemäß der beanspruchten Erfindung dar, wobei erneut angenommen sei, dass die LO-Frequenz etwa ½ der HF-Frequenz ist. Der Frequenzumsetzer ist so konfiguriert, um für einen Schaltvorgang bei einer Frequenz, die etwa dem doppelten der LO-Frequenz entspricht, gemäß einer Ausführungsform der beanspruchten Erfindung zu sorgen. Das einlaufende HF-Signal, das mit dem Bezugszeichen 40 bezeichnet ist, wird in zwei Ausgangskomponenten erster Ordnung aufgeteilt, die mit den Bezugszeichen 43 und 44 bezeichnet sind. Die erste Komponente, die mit dem Bezugszeichen 43 bezeichnet ist, ist bei den Basisband-Frequenzen und die zweite Komponente, die mit dem Bezugszeichen 44 bezeichnet wird, liegt in etwa bei dem Zweifachen der HF-Frequenz oder bei 2f_RF. Wie man erkennen kann, ist anders als bei dem Fall des Mischers gemäß der 9A eine Frequenz-Komponente erster Ordnung bei den Basisband-Frequenzen in dem Frequenzumsetzer gemäß der 9B vorhanden.
Eine Realisierungsform eines Mischers gemäß der beanspruchten Erfindung, bei dem n = 2 gilt, ist in der 10A dargestellt. Eine Eingangsstufe 66 stellt ein Differenzstrommodus-HF-Signal bereit. Die positive Phasenkomponente des Differenzstrommodus-HF-Eingangssignals, RF⁺, ist mit dem Bezugszeichen 64 bezeichnet und die negative Phasenkomponente des Differenzstrommodus-HF-Eingangssignals, RF^–, ist mit dem Bezugszeichen 65 bezeichnet. Eine Ausgangsstufe 23 stellt ein Differenzstrommodus-Ausgangssignal, OUT⁺ und OUT^–, bereit, wobei die positive Phasenkomponente OUT⁺ mit dem Bezugszeichen 60 und die negative Phasenkomponente OUT^– mit dem Bezugszeichen 61 bezeichnet ist.
Ein Strom lenkender Mischer-Kern 63 ist ebenfalls dargestellt. Wie dargestellt ist, umfasst der Mischer-Kern 63 Schalter 62a, 62b, 62c und 62d, die zwischen der Eingangsstufe 66 und der Ausgangsstufe 23 in der gezeigten Weise geschaltet sind.
Die Schalter 62a, 62b, 62c und 62d werden, wie gezeigt, von den Signalen a, b, c und d gesteuert. Jeder Schalter ist normalerweise geöffnet, ist jedoch geschlossen, wenn eines der beiden Signale, die dem Schalter in der Figur zugeordnet sind, bestätigt wird. Somit ist beispielsweise der Schalter 62a geschlossen, wenn eines der Signale a oder d bestätigt wird; ist der Schalter 62b geschlossen, wenn eines der Signale c oder b bestätigt wird; ist der Schalter 62c geschlossen, wenn eines der Signale c oder b bestätigt wird; und ist der Schalter 62d geschlossen, wenn eines der Signale a oder d bestätigt wird.
Vorteilhafterweise werden die Signale a, b, c und d von einem phasengeteilten Ausgangssignal eines lokalen Oszillators bzw. Misch-Oszillators mittels eines Aufbereiters gemäß der beanspruchten Erfindung abgeleitet. Wie in der 11A dargestellt ist, kann das phasengeteilte Ausgangssignal des lokalen Oszillators durch vier sinusförmige Signale A1, A2, B1 und B2 repräsentiert werden, die relativ zueinander um 90 Grad außer Phase sind. Bei diesem Beispiel ist B1 um 90 Grad relativ zu A1 verschoben, ist A2 um 180 Grad relativ zu A1 verschoben und ist B2 um 270 Grad relativ zu A1 verschoben.
Der Aufbereiter (preprocessor) bildet die Signale a, b, c und d in Reaktion auf die phasengeteilten Signale A1, B1, A2 und B2. Das Signal c ist in der 11B dargestellt; das Signal a in der 11C; das Signal d in der 11D; und das Signal b in der 11E.
Falls die Periode des phasengeteilten Ausgangssignals des lokalen Oszillators gemäß der 11A in vier aufeinander folgende, sich im Wesentlichen nicht überlappende und gleich große Abschnitte unterteilt ist, wird man durch Vergleichen der Signale gemäß den 11B–11E beobachten, dass innerhalb der LO-Periode T jedes dieser Signale während einer Unterperiode einer Zeitdauer T/4 bestätigt wird und dass während jeder T/4 Unterperiode nur eines dieser Signale zu einem Zeitpunkt bestätigt ist. Für die Zwecke dieser Offenbarung wird ein Signal bestätigt, wenn sich dieses in einem An-Zustand befindet, das heißt in einem vorher festgelegten Zustand, der ausreicht, um einen Mischer zu einer entgegengesetzten Polarität zu betätigen. Bei einer Realisierungsform wird ein Signal innerhalb einer Gruppe von Signalen bestätigt, wenn dieses das höchste Element der Gruppe ist. Man wird auch beobachten, dass in jeder dieser Unterperioden ein anderes dieser Signale bestätigt wird. In der ersten Unterperiode wird ein Signal "a" bestätigt; in dem zweiten Abschnitt wird das Signal "c" bestätigt; in dem dritten Abschnitt wird das Signal "d" bestätigt; und in dem vierten Abschnitt wird das Signal "b" bestätigt. Man wird auch erkennen, dass die Gren zen zwischen aufeinander folgenden Bestätigungen durch steile und scharfe Übergänge festgelegt sind. Man wird auch beobachten, dass jedes der Signale a, b, c und d symmetrisch um Null oder einen DC-Versatz ist, was anzeigt, dass den Signalen geradzahlige Harmonische fehlen. Die Vermeidung von geradzahligen Harmonischen ist in vielen Anwendungen wichtig, welche HF-Signale involvieren, weil die Präsenz von geradzahligen Harmonischen in solchen Anwendungen störende und unerwünschte Effekte verursachen kann. Beispielsweise kann in einem subharmonischen Mischer, der eine Halbfrequenz-LO-Injektion verwendet, die Präsenz von geradzahligen Harmonischen auf dem LO-Eingangssignal eine unerwünschte DC-Komponente in dem Ausgangssignal auf Grund eines Selbst-Mischens des LO-Eingangssignals einführen. Die Vermeidung von geradzahligen Harmonischen ist auch wichtig in Anwendungen, die Differenzmodus-Eingangssignale oder -Ausgangssignale involvieren, weil ein Ziel solcher Anwendungen in der Vermeidung von geradzahligen Harmonischen liegt.
Die gewünschten Eigenschaften der Signale a, b, c und d werden weiter in den 12A–12H dargestellt. Erstens, wie in den 12A–12D dargestellt, erzielt jedes dieser Signale den im Voraus festgelegten An-Zustand in einem der vier nicht miteinander überlappenden Abschnitte der dargestellten LO-Periode und wird ein anderes der Signale in diesem im Voraus festgelegten Zustand zu einem Zeitpunkt gesetzt. Bei einer Realisierungsform wird ein Signal innerhalb der Gruppe a, b, c und d bestätigt, das heißt in den An-Zustand gesetzt, wenn dieses das höchste Element der Gruppe zu diesem Zeitpunkt ist. Zweitens wird nur eines der Signale in diesem im Voraus festgelegten Zustand zu einem Zeitpunkt bestätigt. Drittens ist die Steigung der Signale an den Übergangsbereichen 71 zwischen aufeinander folgenden Signal-Bestätigungen, die durch die Bezugszeichen 70 und 72 bezeichnet werden, scharf und steil. Viertens wird man beobachten, dass jedes der Signale a, b, c und d symmetrisch um den Nullpunkt oder einen DC-Versatz ist.
Wie in der 10A gezeigt, wenn einer der Schalter 62a oder 62d geschlossen ist, wird das Signal RF⁺ an OUT⁺ bereitgestellt wird und das Signal RF^– an OUT^– bereit gestellt. In gleicher Weise wird, wenn einer der Schalter 62b oder 62c geschlossen ist, das Signal RF^– an OUT⁺ bereitgestellt und wird das Signal RF⁺ an OUT^– bereitgestellt. Bei einer Realisierungsform ist der Effekt dieser Vorgänge, dass das einlaufende HF-Signal mit +1 multipliziert wird und dass dasselbe an dem Ausgangssignal vorgenommen wird, und zwar während der Perioden a und d, und dass das einlaufende HF-Signal mit –1 multipliziert wird und dasselbe an dem Ausgangssignal während der Perioden c und d vorgenommen wird.
Die 10B stellt den effektiven Multiplikationsfaktor dar, der bei einer Realisierungsform mit Hilfe des Mischers gemäß der 10A während einer einzigen Periode des LO-Signals auf das HF-Eingangssignal angewendet wird. Wie man erkennen kann, ist während des ersten Abschnittes des Zyklus, während dem das "a"-Signal aktiv ist, der Multiplikationsfaktor +1, was konsistent ist zu dem Schließen der Schalter 62a und 62d. Während des zweiten Abschnittes des Zyklus, wenn das "c"-Signal aktiv ist, ist der Multiplikationsfaktor –1, was konsistent ist zu dem Schließen der Schalter 62b und 62c. Während des dritten Abschnittes des Zyklus, wenn das "d"-Signal aktiv ist, ist der Multiplikationsfaktor +1, was konsistent ist zu dem Schließen der Schalter 62a und 62d. Schließlich, während des vierten Abschnittes des Zyklus, wenn das "b"-Signal, das ausgegeben wird, aktiv ist, ist der Multiplikationsfaktor –1, was konsistent zu dem Schließen der Schalter 62b und 62c ist.
In dem vorherigen Beispiel sei darauf hingewiesen, dass die Wirkung des Schaltvorgangs darin besteht, eine Multiplikation des HF-Eingangssignals mit einem Multiplikationsfaktor zu erzielen, nicht jedoch darin, dass ein Multiplikationsvorgang unbedingt physikalisch ausgeführt wird.
Die 13 stellt ein Realisierungsbeispiel eines Mischers gemäß der beanspruchten Erfindung dar, bei dem n = 2 gilt. Der Mischer ist so konfiguriert, um von einem Differenzspannungsmodus-HF-Eingangssignal, RF⁺ und RF^–, zu operieren. Eine Differenz-gm-Stufe 88 (Steilheit) ist vorgesehen, um als Spannung-zu-Strom-Wandler zu dienen. Wie dargestellt ist, umfasst diese Stufe ein entartetes Differenzpaar, das dazu dient, um die gemeinsame Modus-Eingangsspannung zurückzuweisen, und einen Differenzstrom am Knoten 86 bzw. 87 ausgibt, wobei der positive Phasenabschnitt des Stroms, IRF⁺, an den Knoten (node) 86 angelegt wird und der negative Phasenabschnitt des Stroms, IRF^–, an den Knoten 87 angelegt wird. Die gm-Stufe erzeugt einen Differenzstrom an diesen Knoten, der proportional zu der eingegebenen Differenz-HF-Eingangsspannung ist.
Ein Strom lenkender Mischer-Kern ist ebenfalls vorgesehen, der Schalter 82, 83, 84 und 85 umfasst, wie dargestellt. Jeder Schalter umfasst bei dieser Realisierungsform zwei kreuzgekoppelte NPN-Bipolartransistoren. Die Schalter 82 und 84 sind so konfiguriert, um zu schließen, wann immer die PLO₀ ⁺- oder PLO₀ ^–-Signale aktiv sind, das heißt die "a"- oder "d"-Signale, und die Schalter 83 und 85 sind konfiguriert, um zu schließen, wann immer die PLO₁ ⁺- oder PLO₁ ^–-Signale aktiv sind, das heißt die "c"- oder "b"-Signale.
Differenzstrommodus-Ausgänge 80 und 81 sind ebenfalls vorgesehen, wobei OUT⁺ mit dem Bezugszeichen 80 bezeichnet ist und OUT^– mit dem Bezugszeichen 81 bezeichnet ist. Während der Zeiträume, während denen entweder das PLO₀ ⁺-Signal oder das PLO₀ ^–-Signal aktiv ist, das heißt während der a- und d-Perioden, wird der Strom IRF⁺ zu dem Ausgang OUT⁺ geleitet und wird der Strom IRF^– zu dem Ausgang OUT^– geleitet und während der Zeiträumen, während denen entweder das PLO₁ ⁺-Signal oder das PLO₁ ^–-Signal aktiv ist, das heißt während der c- und b-Perioden wird der Strom IRF^– zu dem Ausgang OUT⁺ geleitet und wird der Strom IRF⁺ zu dem Ausgang OUT^– geleitet.
Beispiele für die Signalformen RF⁺, RF^–, PLO₀ ⁺, PLO₀ ^–, PLO₁ ⁺, PLO₁ ^–, OUT⁺ bzw. OUT^– sind in den 14A–14B dargestellt. Die Signalform (1) repräsentiert den positiven Phasenabschnitt RF⁺ des einlaufenden Differenzstrommodus-HF-Eingangssignals. Die Signalform (2) repräsentiert den negativen Phasenabschnitt RF^– des einlaufenden Differenzstrommodus-HF-Eingangssignals. Die Signalform (3) repräsentiert das "a"-Signal oder PLO₀ ⁺. Die Signalform (4) repräsentiert das "d"-Signal oder PLO₀ ^–. Die Signalform (5) repräsentiert das "c"-Signal oder PLO₁ ⁺. Die Signalform (6) repräsentiert das "d"-Signal oder PLO₁ ^–. Die Signalform (7) repräsentiert den positiven Phasenabschnitt des Ausgangssignals OUT⁺, das resultiert. Die Signalform (8) repräsentiert den negativen Phasenabschnitt des Ausgangssignals OUT^–, das resultiert.
Man wird erkennen, dass die Darstellung der Signale a, b, c und d in den 11, 12 und 14 dahingehend idealisiert ist, dass es in tatsächlichen Realisierungsformen eine gewisse endliche Steigung an den Signalübergängen geben wird. Die in der 6 dargestellten Signale stellen Beispiele für Übergänge mit endlicher Steigung dar, die in der Praxis resultieren könnten.
Verfahren zum Betreiben dieser Realisierungsform des Mischers sind in den 15A–B dargestellt. Bei dem Verfahren gemäß der 15A werden die Schritte 50 und 51 abwechselnd ausgeführt. In dem Schritt 50 wird ein HF-Eingangssignal während einer Periode, die ungefähr gleich T/4 ist, wobei T die Periode des LO-Eingangssignals ist, zu einem ersten Ausgang geschaltet und wird in dem Schritt 51 das HF-Eingangssignal während einer Periode, die ungefähr gleich T/4 ist, zu einem zweiten Ausgang geschaltet. Optional werden die an den beiden Ausgängen erzeugten Signale kombiniert, um ein einphasiges Signal zu bilden.
Wiederum können die an den beiden Ausgängen erzeugten Signale einphasige Signale sein oder können diese Komponenten eines Differenzmodus-Signals darstellen. Außerdem kann das HF-Eingangssignal ein einphasiges Signal oder eine Komponente eines Differenzmodus-Eingangssignals sein.
Bei dem Verfahren gemäß der 15B werden die Schritte 52 und 53 abwechselnd ausgeführt. In dem Schritt 52 wird eine positive Phasenkomponente eines Differenz modus-HF-Eingangssignals RF⁺ zu der positiven Phasenkomponente eines Differenzmodus-Ausgangs OUTPUT⁺ geschaltet und wird die negative Phasenkomponente des Differenzmodus-Eingangssignals RF^– zu der negativen Phasenkomponente des Differenzmodus-Ausgangs OUTPUT^– geschaltet, und zwar während einer Periode, die ungefähr gleich T/4 ist, und wird in dem Schritt 53 das Signal RF^– zu OUTPUT⁺ geschaltet und wird das Signal RF⁺ zu OUTPUT^– geschaltet, und zwar während einer Periode, die ungefähr gleich T/4 ist.
Die 24 stellt ein ausführliches Realisierungsbeispiel für einen Mischer gemäß der beanspruchten Erfindung dar. Wie dargestellt ist, umfasst der Mischer bei dieser Realisierungsform eine Eingangsstufe 270, einen Strom lenkenden Mischerkern 280 und einen Differenzausgang 262. Bei dieser Realisierungsform ist eine Quelle 260 ein einphasiges HF-Eingangssignal, das mit Hilfe eines Verstärkers mit geringem Rauschen verstärkt worden ist. Das verstärkte Signal passiert einen Transformator, der für eine Isolation sorgt und das einphasige Signal in ein Differenzstrommodus-Signal mit positiven und negativen Phasenkomponenten, RF⁺ und RF^–, wandelt. Die Komponenten des Differenzstrommodus-Signals passieren dann jeweils gemeinsame Basisstufen 290 und 291. Diese Stufen lassen den Strom zu Knoten 271 bzw. 272 durch und erhöhen die Impedanz, um mit der Eingangsstufe eine Trennung bzw. Isolierung zu erzielen. Eine Vorspannungsschaltung 292 ist vorgesehen, um die gemeinsamen Basisstufen 290 und 291 geeignet vorzuspannen.
Die Differenz-HF-Eingangsstrom-Komponenten passieren dann einen Strom lenkenden Mischer-Kern 280, der, wie dargestellt, Schalter 266a, 266b, 266c und 266d umfasst. Bei dieser Realisierungsform umfasst jeder der Schalter ein Paar von Emitter-/Kollektor-gekoppelten NPN-Bipolartransistoren. Der Mischer-Kern empfängt die Differenz-HF-Stromkomponenten als Eingangssignale über die Leitungen 271 und 272. Dieser empfängt auch als Eingangssignale die vier aufbereiteten Signale, das heißt die Signale "a", "b", "c" und "d", wobei das "a"-Eingangssignal für die Signal leitung 250 bereitgestellt wird, das "d"-Signal für die Signalleitung 256, das "c"-Signal für die Signalleitung 254 und das "b"-Signal für die Signalleitung 252.
Die Schalter 266a und 266c schließen, wenn eines der "a"- oder "d"-Signale bestätigt wird, und die Schalter 266b und 266d schließen sich, wenn eines der "c"- oder "b"-Signale bestätigt wird. In der Realisierung gemäß der 24 wird ein Signal bestätigt, wenn dieses in der Lage ist, den Transistor anzuschalten, der mit diesem gekoppelt ist.
Das Differenz-Ausgangssignal 262 hat einen positiven Phasenabschnitt OUT⁺ und einen negativen Phasenabschnitt OUT^–. Der positive Abschnitt OUT⁺ liegt auf der Signalleitung 263 an und der negative Abschnitt OUT^– liegt auf der Signalleitung 264 an. Der Mischer-Kern koppelt die Differenz-HF-Strom-Eingangssignale auf den Signalleitungen 271 und 272 mit den Differenz-Ausgangssignalen 263 und 264 in der gezeigten Weise und wie vorstehend beschrieben.
Im Betrieb befinden sich die aufbereiteten Signale, die an die Eingänge 250, 252, 254 und 256 angelegt werden, bei einer Frequenz, die ungefähr ½ der Frequenz des einlaufenden Signals ist, das an dem Eingangsanschluss 260 empfangen wird. Das Differenz-HF-Strom-Ausgangssignal von der gm-Stufe wird an den Mischer-Kern über die Signalleitungen 271 und 272 angelegt. Der Mischer-Kern sorgt für einen Schaltvorgang bei etwa der doppelten Frequenz der Aufbereiter-Ausgangssignale, die an den Eingängen 250, 252, 254 und 256 bereitgestellt werden. Das Ergebnis ist, dass ein Differenz-Ausgangssignal an dem Ausgangsanschluss 262 bereitgestellt wird, das repräsentativ für das Produkt eines Multiplikationsfaktors ist, der zwischen +1 und –1 mit einer Frequenz, die ungefähr das doppelte der Frequenz der Aufbereiter-Ausgangssignale ist, schaltet, und das Differenz-HF-Signal, das auf den Signalleitungen 271 und 272 bereitgestellt wird. Kurz gesagt, erzielt der modifizierte Gilbert-Mischer ein subharmonisches Mischen auf Grund der Verwendung einer Begrenzer-Struktur (um die aufbereiteten Signale zu bilden) und eines doppelt ausgeglichenen (double-balanced) Mischers, einschließlich einer gm-Stufe mit einem kreuzgekoppelten, einen Strom lenkenden bzw. steuernden Mischerkern. Insbesondere verwendet die Schaltung vorteilhafterweise ein Paar von bipolaren Transistoren, um einen Strom mit etwa der doppelten Frequenz des lokalen Oszillators bzw. Misch-Oszillators zu steuern bzw. zu lenken. Es sei angemerkt, dass anstelle der bipolaren Technologie auch eine MOS-, CMOS-, BJT-, HBT-, HEMT-, MODFET-, Dioden-, MESFET- oder JFET-Technologie oder dergleichen verwendet werden kann, was von der Anwendung abhängt. Es sei angemerkt, dass die Eingangsstufe 270 völlig optional ist, was auch für die Eingangsstufe 88 in der 13 gilt, und dass diese eliminiert oder in einer speziellen Anwendung geändert werden kann.
Die charakteristischen Eigenschaften dieser ausführlichen Implementierung sind ein Mischer-Kern, der Differenz-HF-Strom-Eingangssignale empfängt, ein Mischer-Kern, der wirkungsvoll mit etwa der doppelten LO-Frequenz schaltet, und die Erzeugung eines Ausgangssignals, das repräsentativ für das Produkt eines Multiplikationsfaktors ist, das mit etwa der doppelten LO-Frequenz schaltet, und der HF-Differenz-Eingangsstrom, wobei all dies im Wesentlichen erfolgt, ohne dass ein Signal bei der doppelten LO-Frequenz an einem Stift bzw. Kontaktstift oder einem Knoten erzeugt wird.
Die Signale a, b, c und d, die jeweils an Eingänge 250, 252, 254 bzw. 256 angelegt werden, sind vorteilhafterweise die aufbereiteten Signale, die vorstehend beschrieben und in den 11, 12 und 14 dargestellt sind.
Die Vorteile eines Direkt-Umwandlungs-Empfängers gemäß der beanspruchten Erfindung umfassen eine größere Empfindlichkeit im Vergleich zu einem herkömmlichen Direkt-Umwandlungs-Empfänger, eine niedrigere LO-Frequenz, eine geringere LO-zu-HF-Kopplung und deshalb ein einfacheres Design.
Die Vorteile eines subharmonischen Mischers gemäß der beanspruchten Erfindung im Vergleich zu einem herkömmlichen subharmonischen Mischer umfassen eine Verringerung der unerwünschten DC-Komponente in dem Ausgangssignal, die durch ein Selbstmischen der LO- oder HF-Eingangssignale hervorgerufen wird. Ein Streuverlust von dem LO- zu dem HF-Anschluss besteht auf Grund des Schaltvorgangs des Mischers bei der tatsächlichen LO-Frequenz, während die Frequenz des ursprünglichen LO-Signals wirkungsvoll n-fach erhöht wird. Das Ergebnis ist, dass ein unerwünschtes Mischen zwischen einem Signal bei der LO-Frequenz und einem Signal bei etwa dem n-fachen der LO-Frequenz auftreten wird. Weil diese beiden deutlich voneinander abweichen, werden nur geringfügige oder keine Basisband-Komponenten resultieren.
Ein Streuverlust von dem HF-Anschluss zu dem LO-Anschluss, der nominell bei der HF-Frequenz auftritt, wird wirkungsvoll auf Grund des Schaltvorgangs des Mischers in der Frequenz n-fach erhöht. Die Frequenz des ursprünglichen HF-Signals bleibt jedoch gleich. Das Ergebnis ist, dass ein unerwünschtes Mischen zwischen einem Signal bei der HF-Frequenz und einem Signal bei etwa dem n-fachen der HF-Frequenz auftritt. Weil die beiden jedoch deutlich voneinander abweichen, wird wiederum nur eine geringfügige oder keine Basisband-Komponente auftreten.
Noch ein anderer Vorteil besteht in der Herstellbarkeit auf einem Chip unter der Annahme, dass bei einer Ausführungsform sämtliche der Komponenten des Mischer-Kerns Transistoren sind und dass Transistoren ohne weiteres auf einem Chip realisiert werden können.
Noch ein anderer Vorteil im Vergleich zu herkömmlichen subharmonischen Mischern ist eine linearere HF-Übertragungsfunktion unter der Annahme, dass auf Grund des Schaltvorgangs des Mischers die RF⁺- und RF^–-Ströme abwechselnd direkt zu den Ausgängen des Mischers gelenkt werden.
Schließlich besteht noch ein anderer Vorteil des Mischers gemäß der beanspruchten Erfindung darin, dass wegen seiner vergleichbaren Topologie zu einem Gilbert-Mischer ein großer Teil von bereits bestehender Erfahrung eingebracht werden kann, was so das Design beschleunigt.
3. Aufbereiter (preprocessor)
Eine Ausführungsform eines Aufbereiters gemäß der beanspruchten Erfindung ist in der 18A dargestellt. Wie dargestellt, umfasst der Aufbereiter eine Begrenzerschaltung 126 und eine Arithmetikschaltung 127. Der Aufbereiter empfängt ein 180/n°-phasengeteiltes LO-Signal, wobei n eine ganze Zahl größer als 1 ist, und erzeugt ein aufbereitetes 180/n°-phasengeteiltes LO-Signal, das verbesserte Schalteigenschaften in Bezug auf das Eingangssignal aufweist.
Bei einer Ausführungsform ist das Eingangssignal ein phasengeteiltes sinusförmiges Signal. Es sei jedoch angemerkt, dass andere Arten von Signalen, beispielsweise Rechteck-Signale, Rampen, Sägezahn-Signale oder dergleichen, möglich sind. Die 26 stellt ein Beispiel eines lokalen Oszillators bzw. Misch-Oszillators dar, der konfiguriert ist, um ein 90°-phasengeteiltes sinusförmiges Signal zu erzeugen.
Wie dargestellt ist, verbindet eine Eingangsleitung 350 ein erstes Verzögerungsmodul 352 und einen Phasendetektor 354. Das erste Verzögerungsmodul 352 verbindet mit einem Verzögerungsmodul 356, das Verzögerungsmodul 356 verbindet mit einem Verzögerungsmodul 358 und das Verzögerungsmodul 358 verbindet mit einem Verzögerungsmodul 360 in serieller Weise, wie dargestellt. Bei einer Ausführungsform ist jedes Verzögerungsmodul ein programmierbares Verzögerungselement. Der Phasendetektor 354 verbindet mit jedem Verzögerer 352, 356, 358, 360 über jeweilige der Datenleitungen 362.
Der Phasendetektor 354 verbindet auch mit dem Ausgang des Verzögerungsmoduls 360. Schließlich verbindet ein Abgriff LO₀, LO₁, –LO₀ und –LO₁ mit dem lokalen Oszillator zwischen jeder Verzögerung und nach der Verzögerung 360.
Im Betrieb wird ein sinusförmiges Signal auf einem Eingang 350 an die Verzögerung 352 und den Phasendetektor 354 angelegt. Der Phasendetektor detektiert die Phase des empfangenen Sinussignals in Bezug auf die Signale, die von jedem der Verzögerungsmodule 352, 356, 358 und 360 ausgegeben werden. Die Verzögerungen in jedem der Module 352, 356, 358 und 360 werden so lange eingestellt, bis die Phase zwischen dem einlaufenden Signal auf der Leitung 350 und den Ausgangssignalen von jedem der Module 0 ist. An diesem Punkt wird jedes der Signale, die auf den Abgriffen LO₀, LO₁, –LO₀ und –LO₁ ausgegeben werden, 90° außer Phase in Bezug auf das benachbarte Signal sein. Die Signale bei diesen Abgriffen entsprechen den Signalen A1, B1, A2 und B2, die in der 11A dargestellt sind. Es sei angemerkt, dass die in der 26 gezeigte LO-Schaltung ohne weiteres auf den Fall erweitert werden kann, in dem ein 180/n°-phasengeteiltes LO-Signal erwünscht ist.
Wie in der 18A gezeigt, werden die Komponenten des 180/n-phasengeteilten Eingangssignals als LO₀, LO₁, ... LO_n-1, –LO₀, –LO₁, ... –LO_n-1 bezeichnet. Es sei angemerkt, dass es 2n solche Komponenten gibt, die entweder 2n einphasige Komponenten oder n Differenz-Komponenten sind. Um jedoch zu den vorherigen Diskussionen konsistent zu sein, werden beide Fälle in Ausdrücken von 2n Komponenten bezeichnet, es sei jedoch in dem Differenz-Fall darunter verstanden, dass die 2n Komponenten n Differenzsignale bilden, von denen jedes positive und negativ Phasenkomponenten umfasst, von denen beide eine der 2n Komponenten darstellen.
Unter Verwendung der Terminologie LO₀, LO₁, ... LO_n-1, –LO₀, –LO₁, ... –LO_n-1, die verwendet wird, um die Komponenten zu bezeichnen, bezeichnet das tiefgestellte Zeichen, das von 0 bis n – 1 reicht, eines der n Differenzmodus-Signale und gibt das Vorzeichen der Komponente an, ob dieses eine positive oder negative Phasenkompo nente des Differenzmodus-Signals ist, wobei ein positives Vorzeichen angenommen sei und ein negatives Vorzeichen, falls vorhanden, eine negative Phasenkomponente des Differenzsignals anzeigt.
Die Begrenzerschaltung 126 begrenzt das Eingangssignal, um ein phasengeteiltes, begrenztes Signal zu erzeugen. In einer Realisierungsform begrenzt die Begrenzerschaltung jede Komponente des Eingangssignals durch Verstärken und anschließendes Abschneiden, um ein Rechteck-Signal zu bilden. Die Arithmetikschaltung 127 empfängt das phasengeteilte begrenzte Signal und verknüpft in Reaktion darauf arithmetisch dessen Komponenten, um ein phasengeteiltes Ausgangssignal zu erzeugen.
Bei einer Ausführungsform ist das phasengeteilte, begrenzte Signal ein 180/n-phasengeteiltes Signal, dessen 2n Komponenten als LO₀ ^*, LO₁ ^*, ... LO_n-1 ^*, –LO₀ ^*, –LO₁ ^*, ... –LO_n-1 ^* bezeichnet werden. Es sei darauf hingewiesen, dass dies im Wesentlichen dieselbe Nomenklatur ist, wie diese vorstehend in Bezug auf die Eingangs-Komponenten diskutiert wurde, wobei der einzige Unterschied darin besteht, dass ein hochgestelltes Zeichen * hinzugefügt worden ist, um diese begrenzten Komponenten von den Eingangs-Komponenten zu unterscheiden. Wiederum sei darauf hingewiesen, dass diese 2n Komponenten entweder 2n einphasige Signale oder n Differenzsignale sein können und dass die 2n-Terminologie in beiden Fällen verwendet werden wird, um die Konsistenz zu den vorherigen Diskussionen beizubehalten, wobei darauf hingewiesen sei, dass es in dem Differenz-Fall n verschiedene Signale geben wird, von denen jedes positive und negative Phasenkomponenten aufweist, von denen beide eine der 2n Komponenten sind.
In dieser Ausführungsform ist das Ausgangssignal ähnlich zu einem 180/n-phasengeteilten Signal, wobei die 2n Komponenten als PLO₀ ⁺, PLO₁ ⁺, ... PLO_n-1 ⁺, PLO₀ ^–, PLO₁ ^–, ... PLO_n-1 ^– bezeichnet werden. Wiederum sei darauf hingewiesen, dass diese 2n Komponenten entweder 2n einphasige Komponenten oder n Differenz-Komponenten sein können und dass die 2n-Terminologie dazu verwendet werden wird, um die Komponenten in beiden Fällen zu bezeichnen, um die Konsistenz zu den vorherigen Diskussionen beizubehalten.
In Bezug auf die Nomenklatur PLO₀ ⁺, PLO₁ ⁺, ... PLO_n-1 ⁺, PLO₀ ^–, PLO₁ ^–, ... PLO_n-1 ^–, die dazu verwendet wird, um die Komponenten des Ausgangssignals zu bezeichnen, bezeichnet das tiefgestellte Zeichen eines der n Differenzsignale, was von 0 bis n – 1 reicht, und bezeichnet das hochgestellte Zeichen, entweder + oder –, jeweils, ob die Komponente die positive oder die negative Phasenkomponente des Differenzsignals ist.
Bei einer Realisierungsform, die in der 18A dargestellt ist, umfasst die Begrenzerschaltung eine Mehrzahl von Differenz-Vergleichern 128a, 128b, 128b, von denen jeder als Eingangssignal eine Komponente LO_j des Eingangssignals empfängt und dessen entgegen gesetztes Signal –LO_j und die in Reaktion darauf zwei Signale, LO_j ^* und –LO_j ^* ausgeben, wobei j von 0 bis n – 1 reicht. Das Signal LO_j ^* ist eine begrenzte Version des Signals LO_j und das Signal –LO_j ^* ist eine begrenzte Version des Signals –LO_j. Beide dieser Ausgangssignale sind Komponenten des begrenzten, phasengeteilten Ausgangssignals, das von der Begrenzerschaltung erzeugt wird.
Jeder der Differenz-Komperatoren ist konfiguriert, um eines seiner Ausgangssignale zu bestätigen, wenn das entsprechende Eingangssignal sein Inverses überschreitet. Es sei jedoch darauf hingewiesen, dass Ausführungsformen möglich sind, bei denen das Ausgangssignal bestätigt wird, wenn das entsprechende Eingangssignal gleich seinem Inversen ist oder dieses überschreitet, oder bei denen das Ausgangssignal bestätigt wird, wenn das entsprechende Eingangssignal unter seine Inverse fällt oder gleich zu dieser wird oder unter diese fällt. Es sei auch darauf hingewiesen, dass eine Bestätigung eines Signals abhängig von den Umständen bedeuteten kann, das Signal in einen hohen Zustand oder in einen niedrigen Zustand zu setzen.
Die 19A–19B sind beispielhafte Signalformen, die einen Betrieb dieser Realisierungsform der Begrenzerschaltung weiter erläutern. Diese Figuren sind identisch mit der Ausnahme, dass die 19A(3) PLO₀ ⁺, PLO₁ ⁺, ... PLO_n-1 ⁺, darstellt, während die 19B(3) PLO₀ ^–, PLO₁ ^–, ... PLO_n-1 ^– darstellt.
Die 19A(1) stellt die Komponenten eines beispielhaften, phasengeteilten Eingangssignals für die Begrenzerschaltung dar. Die Komponenten LO₀, LO₁, LO_k-1, LO_k, LO_k+i, LO_n-1, –LO₀, –LO₁, –LO_k-i, –LO_k, –LO_k+i, –LO_n-1 sind speziell dargestellt. Diese Komponenten sind in der 19B(1) wiedergegeben.
Die 19A(2) stellt Komponenten des begrenzten, phasengeteilten Ausgangssignals dar, das von der Begrenzerschaltung erzeugt wird. Die Komponenten LO₀ ^*, LO₁ ^*, LO_k-1 ^*, LO_k ^*, LO_k+1 ^*, LO_n-1 ^*, –LO₀ ^*, –LO₁ ^*, –LO_k-1 ^*, –LO_k ^*, –LO_k+1 ^*, –LO_n-1 ^* sind speziell dargestellt, wobei Lo₀ ^* eine begrenzte Version von LO₀ repräsentiert, LO₁ ^* eine begrenzte Version von LO₁, repräsentiert, LO_k-1 ^* eine begrenzte Version von LO_k-1 repräsentiert, LO_k ^* eine begrenzte Version von LO_k repräsentiert, LO_k+1 ^* eine begrenzte Version von LO_k+1 darstellt, LO_n-1 ^* eine begrenzte Version von LO_n-1 repräsentiert, –LO₀ ^* eine begrenzte Version von –LO₀ repräsentiert, –LO₁ ^* eine begrenzte Version von –LO₁ repräsentiert, –LO_k-1 ^* eine begrenzte Version von –LO_k-1 repräsentiert, –LO_k ^* eine begrenzte Version von –LO_k repräsentiert, –LO_k+1 ^* eine begrenzte Version von –LO_k+1 repräsentiert und –LO_n-1 ^* eine begrenzte Version von –LO_n-1 repräsentiert. Diese Komponenten sind in der 19B(2) wiedergegeben.
Wie man erkennen kann, ist jede der begrenzten Komponenten in diesem Beispiel ein Rechteck-Signal, das in einem logisch hohen Zustand bestätigt wird, wenn das entsprechende sinusförmige Eingangssignal größer ist als dessen Inverses, in einem Zwischenzustand, wenn die beiden gleich sind, und dass in einen logisch niedrigen Zustand gesetzt wird, wenn die entsprechende Eingangs-Komponente kleiner ist als ihr Inverses. Somit ist beispielsweise LO₀ ^* hoch, wenn LO₀ größer als –LO₀ ist, und ist dieses niedrig, wenn LO₀ kleiner ist als –LO₀.
Wie in der 18A gezeigt, werden die begrenzten Komponenten der Arithmetikschaltung 127 eingegeben, welche diese Signale arithmetisch verknüpft, um das aufbereitete Ausgangssignal zu bilden. Bei einer Realisierungsform, die in der 18A gezeigt ist, wird jede Komponente des aufbereiteten Ausgangssignals von einer Komponente des begrenzten Signals gebildet und entspricht dieser. Bei dieser Realisierungsform wird eine Ausgangs-Komponente durch Addieren zu der entsprechenden begrenzten Komponente, des Inversen der als Nächstes folgenden phasenverzögerten, begrenzten Komponente. Beispielsweise, wie in der 18A gezeigt, wird die Ausgangs-Komponente PLO_k ⁺ durch Addieren von –LO_k+1 ^* zu LO_k ^* gebildet. In ähnlicher Weise wird die Ausgangs-Komponente PLO_n-3 ^– durch Addieren von LO_n-2 ^* zu –LO_n-3 ^* gebildet. Als ein anderes Beispiel wird die Ausgangs-Komponente PLO_n-1 ^* durch Addieren von LO₀ ^* und LO_n-1 ^* gebildet.
Weil die Addition des Inversen einer phasenverzögerten Komponente einer Subtraktion der phasenverzögerten Komponente entspricht, ist die vorgenannte Operation logisch äquivalent zur Bildung einer Ausgangs-Komponente durch Subtrahieren der als Nächstes folgenden phasenverzögerten, begrenzten Komponente von der entsprechenden begrenzten Komponente. Somit, wie in der 19A gezeigt, wird PLO₀ ⁺ durch Subtrahieren von LO₁ ^* von LO₀ ^* gebildet oder äquivalent durch Addieren von –LO₁ ^* und LO₀ ^*, wird PLO₁ ^* durch Subtrahieren von LO₂ ^* von LO₁ ^* gebildet oder äquivalent durch Addieren von –LO₂ ^* und LO₁ ^*, wird PLO_k-1 ⁺ durch Subtrahieren von LO_k ^* von LO_k-1 ^* oder äquivalent durch Addieren von –LO_k ^* und LO_k-1 ^* gebildet, wird PLO_k ⁺ durch Subtrahieren von LO_k+1 ^* von LO_k ^* oder äuqivalent durch Addieren von –LO_k+1 ^* und LO_k ^* gebildet, wird PLO_k+1 ⁺ durch Subtrahieren von LO_k ^* von LO_k+1 ^* oder äquivalent durch Addieren von –LO_k ^* und LO_k+1* gebildet und wird PLO_n-1 ⁺ durch Subtrahieren von –LO₀ ^* von LO_n-1 ^* oder äquivalent durch Addieren von LO₀ ^* und LO_n-1 ^* gebildet.
In gleicher Weise, wie in der 19B(3) gezeigt, wird PLO₀ ^– durch Subtrahieren von –LO₁ ^* von –LO₀ ^* oder äquivalent durch Addieren von LO₁ ^* und –LO₀ ^* gebildet, wird PLO₁ ^– durch Subtrahieren von –LO₂ ^* von –LO₁ ^* oder äquivalent durch Addieren von LO₂ ^* und –LO₁ ^* gebildet, wird PLO_k-1 ^– gebildet durch Subtrahieren von –LO_k ^* von –LO_k-1 ^* oder äquivalent durch Addieren von LO_k ⁺ und –LO_k-1 ^*, wird PLO_k ^– durch Subtrahieren von –LO_k+1 ^* von –LO_k ^* oder äquivalent durch Addieren von LO_k+1 ^* von –LO_k ^* gebildet, wird PLO_k+1 ^– durch Subtrahieren von –LO_k ^* von –LO_k+1 ^* oder äquivalent durch Addieren von LO_k ^* und –LO_k+1 ^* gebildet und wird PLO_n-1 ^– durch Subtrahieren von LO₀ ^* von LO_n-1 ^* oder äquivalent durch Addieren von –LO₀ ^* und –LO_n-1 ^* gebildet.
Die Komponenten PLO₀ ⁺, PLO₁ ⁺, ... PLO_k-1 ⁺, PLO_k ⁺, PLO_k+1 ⁺, ... PLO_n-1 ⁺, PLO₀ ^–, PLO₁ ^–, ... PLO_k-1 ^–, PLO_k ^–, PLO_k+1 ^–, ... PLO_n-1 ^– des aufbereiteten Signals, die in den 19A–19B gezeigt sind, haben im Vergleich zu den Komponenten LO₀, LO₁, ... LO_k-1, LO_k, LO_k+1, ... LO_n-1, –LO₀, –LO₁, ... –LO_k-1, –LO_k, –LO_k+1, ... –LO_n-1 des lokalen Oszillator-Ausgangssignals, die ebenfalls in diesen Figuren gezeigt sind, bessere Schalteigenschaften. Genauer gesagt, weisen diese steilere Übergänge zwischen den An- und Aus-Zuständen von diesen auf. Zweitens ist nur eine solche Komponente zu einem Zeitpunkt klar bzw. eindeutig in dem An-Zustand.
Drittens werden die Übergänge zwischen den An- und Aus-Zuständen, die so repräsentiert werden, durch Nulldurchgänge der Signale LO₀ ^*, LO₁ ^*, ... LO_k-1 ^*, LO_k ^*, LO_k+1 ^*, ... LO_n-1 ^*, –LO₀ ^*, –LO₁ ^*, ... –LO_k-1 ^*, –LO_k ^*, –LO_k+1 ^*, ... –LO_n-1 ^* festgelegt. Dies beseitigt die Empfindlichkeit auf eine Amplituden-Fehlanpassung, die vorhanden ist, wenn die Signale LO₀, LO₁, ... LO_k-1, LO_k, LO_k+1, ... LO_n-1, –LO₀, –LO₁, ... –LO_k-1, –LO_k, –LO_k+1, ... –LO_n-1 dazu verwendet werden, um den Schaltvorgang in dem Mischer direkt zu treiben. Dieses Problem ist übersichtlicher in der 19A(1) gezeigt, worin das Bezugszeichen 128 die Nulldurchgangsstellen jeweils zwischen Signalen LO_k-1, LO_k und LO_k+1 bezeichnet. Diese Punkte definieren den beabsichtigten An-Zustand für LO_k. Wie man erkennen kann, hängt die Zeitdauer dieses An-Zustands in hohem Maße von den relativen Amplituden der Signale LO_k-1, LO_k und LO_k+1 ab. Im Gegensatz dazu wird man beobachten, dass der An-Zustand für die entsprechende aufbereitete Komponente PLO_k ⁺ überhaupt nicht von den relativen Amplituden der Signale abhängt, von denen diese abgeleitet wird, nämlich von LO_k ^* und LO_k+1 ^*, sondern nur die Nulldurchgänge dieser Signale.
Ein anderer gewünschter Effekt der Signale PLO₀ ⁺, PLO₁ ⁺, ... PLO_k-1 ⁺, PLO_k ⁺, PLO_k+1 ⁺, ... PLO_n-1 ⁺, PLO₀ ^–, PLO₁ ^–, ... PLO_k-1 ^–, PLO_k ^–, PLO_k+1 ^–, ... PLO_n-1 ^– besteht darin, dass jedes symmetrisch um eine horizontale Achse ist. Eine solche Symmetrie gewährleistet, dass den Signal-Komponenten geradzahlige Harmonische fehlen, und geradzahlige Harmonische werden in Anwendungen nicht gewünscht, die eine Halb-LO-Injektion involvieren, weil geradzahlige Harmonische in einem Selbstmischen der HF- oder LO-Eingangssignale resultieren können und in der Einführung einer unerwünschten DC-Komponente in dem Ausgangssignal. (In Anwendungen, bei denen eine LO-Frequenz involviert ist, die 1/n der HF-Frequenz ist, kann es nützlich sein, Harmonische vom Grad n in den aufbereiteten Komponenten zu vermeiden.) Geradzahlige Harmonische sind ebenfalls in Anwendungen unerwünscht, in denen Differenz-Eingangssignale oder -Ausgangssignale involviert sind, weil das Ziel der Verwendung von Differenz-Eingangssignalen oder -Ausgangssignalen darin besteht, geradzahlige Harmonische zu vermeiden.
Eine zweite Ausführungsform eines Aufbereiters gemäß der beanspruchten Erfindung ist in der 18B dargestellt. Diese Ausführungsform ist identisch zu der vorherigen Ausführungsform gemäß der 18A mit der Ausnahme, dass die Differenz-Komparatoren gemäß der 18A, die so dargestellt sind, dass diese zwei Spannungsmodus-Ausgänge LO_j ^* und –LO_j ^* aufweisen, durch Differenz-Komparatoren ersetzt sind, die vier Strommodus-Ausgänge aufweisen, wobei zwei der Ausgänge den Strom LO_j ^* und zwei der Ausgänge den Strom –LO_j ^* tragen bzw. führen.
Eine dritte Ausführungsform eines Aufbereiters gemäß der beanspruchten Erfindung ist in der 18C dargestellt. Diese Ausführungsform ist identisch zu der vorherigen Ausführungsform gemäß der 18B mit der Ausnahme, dass anstelle der Hinzufügung einer Komponente LO_j ^* (–LO_j ^*) das Inverse –LO_j+1 ^* (LO_j+1 ^*) der nächsten phasenverzögerten Komponente hinzugefügt ist, um eine aufbereitete Ausgangs-Komponente PLO_j ⁺ (PLO_j ^–) abzuleiten, wobei die nächste phasenverzögerte Komponente LO_j+1 ^* (–LO_j+1 ^*) von der Komponente LO_j ^* (–LO_j ^*) subtrahiert ist, um eine aufbereitete Ausgangs-Komponente PLO_j ⁺ (PLO_j ^–) abzuleiten.
Eine vierte Ausführungsform eines Aufbereiters gemäß der beanspruchten Erfindung ist in der 18D dargestellt. Diese Ausführungsform ist identisch zu der Ausführungsform gemäß der 18A mit der Ausnahme, dass jeder Differenz-Komparator durch zwei einphasige Komparatoren ersetzt ist, einer für LO_j und der andere für –LO_j. Jeder dieser einphasigen Komparatoren ist konfiguriert, um sein Ausgangssignal in einem bestätigten Zustand zu setzen, wenn das entsprechende Eingangssignal einen Referenz-Gleichspannungspegel überschreitet. Bei einem Beispiel ist der Referenzpegel die Schwellenwert-Spannung eines bipolaren Transistors.
Eine Realisierung der Ausführungsform gemäß der 18B ist in der 16 dargestellt, worin gleiche Elemente mit denselben Bezugszeichen bezeichnet sind. Genauer gesagt, sind in der 16 Realisierungen für die Stufen 120, 121 und 122 dargestellt. Die Stufe 120 empfängt als Eingangssignale LO_k+1 und –LO_k+1 und erzeugt als Ausgangssignale PLO_k+1 ⁺ und PLO_k+1 ^–. Die Stufe 121 empfängt als Eingangssignale LO_k und –LO_k und erzeugt als Ausgangssignale PLO_k ⁺ und PLO_k. Die Stufe 122 empfängt als Eingangssignale LO_k-1 und –LO_k-1 und erzeugt als Ausgangssignale PLO_k-1 ⁺ und PLO_k-1 ^–.
Die Stufe 121 ist repräsentativ für die anderen Stufen und wird nun im Detail erklärt werden. Wie dargestellt, wird LO_k an den Eingang 124a angelegt und wird –LO_k an den Eingang 124b des Differenz-Komparators 125 angelegt. Der Differenz- Komparator 125 umfasst vier NPN-Transistoren 129a, 129b, 129c und 129d. Die Komponente LO_k wird an die Basis der beiden am weitesten links liegenden Transistoren 129a und 129b angelegt und die Komponente –LO_k wird an die Basis der beiden am weitesten rechts liegenden Transistoren 129c und 129d angelegt. In Reaktion darauf, dass LO_k einen höheren Zustand annimmt als –LO_k, wird auf den Kollektoren der beiden Transistoren 129a und 129b ein Strommodus-Signal LO_k ^* erzeugt. In Reaktion darauf, dass –LO_k einen höheren Zustand annimmt als LO_k, wird auf den Kollektoren der beiden Transistoren 129c und 129d ein Strommodus-Signal –LO_k ^* erzeugt.
Der Kollektor des Transistors 129a ist mit (mit dem Knoten) NODE_k ⁺ gekoppelt, der mit dem Bezugszeichen 150 bezeichnet ist, der seinerseits mit V_cc gekoppelt ist, das mit dem Bezugszeichen 123 bezeichnet ist, und zwar über den Widerstand 126a. Wie gezeigt ist, ist der Kollektor des Transistors 152c der Stufe 120 auch mit NODE_k ⁺ gekoppelt. Dieser Transistor gibt einen Strom, wenn sich –LO_k+1 ^* bei Bestätigung der Signal-Komponente –LO_k in einem hohen Zustand befindet. Der Strom PLO_k ⁺ wird somit über den Widerstand 126a erzeugt, der durch Erhaltung des Stroms bei NODE_k ⁺ gleich ist zu LO_k ^* + (–LO_k+1 ^*), wie dies gewünscht ist.
In gleicher Weise ist der Kollektor des Transistors 129d mit NODE_k gekoppelt, das mit dem Bezugszeichen 151 bezeichnet ist, und ist NODE_k seinerseits mit V_cc über den Widerstand 126b verbunden. Der Kollektor des Transistors 152b von Knoten 120 ist ebenfalls mit NODE_k verbunden. Der Transistor 152b zieht einen Strom LO_k+1 ^* bei Bestätigung, dass sich die Signal-Komponente LO_k+1 in einem hohen Zustand befindet. Der Strom PLO_k wird somit über den Widerstand 126b erzeugt, der durch Erhaltung eines Stroms bei NODE_k (–LO_k ^*) + LO_k+1 ^* gleicht, wie dies gewünscht ist.
Eine ähnliche Analyse gilt auch für die Stufen 120 und 122. In der Stufe 120 wird der Strom PLO_k+1 ⁺ über den Widerstand 154a erzeugt, der durch Erhaltung eines Stroms bei NODE_k+1 ⁺ LO_k+1 ^* + (–LO_k+2 ^*) gleicht, wie dies gewünscht ist. In gleicher Weise wird der Strom PLO_k+1 ^– über den Widerstand 154b erzeugt, der durch Erhalten eines Stroms bei NODE_k+1 ^– gleich (–LO_k+1 ^*) + LO_k+2 ^* ist, wie dies gewünscht ist.
In der Stufe 122 wird der Strom PLO_k-1 ⁺ über den Widerstand 156a erzeugt, der durch Erhalten eines Stroms bei NODE_k-1 ⁺ gleich LO_k-1 ^* + (–LO_k ^*) ist, wie dies gewünscht ist. Man beachte, dass der Strom –LO_k ^* von dem Knoten NODE_k-1 ⁺ über den Kollektor des Transistors 129c in der Stufe 121 gezogen wird. Dieser Kollektor ist mit NODE_k-1 ⁺ in der Stufe 122 verbunden und zieht einen Strom –LO_k ^* bei Bestätigung der Signal-Komponente –LO_k. In gleicher Weise wird der Strom PLO_k-1 ^– über den Widerstand 155b erzeugt, der durch Erhalten eines Stroms bei NODE_k-1 ^– gleich (–LO_k-1 ^*) + LO_k ^* ist, wie dies gewünscht ist. Man beachte, dass der Strom LO_k ^* von NODE_k-1- über den Kollektor des Transistors 129b in der Stufe 121 gezogen wird. Dieser Kollektor ist mit NODE_k-1 ^– in der Stufe 122 verbunden und zieht einen Strom LO_k ^* bei Bestätigung der Signal-Komponente LO_k.
Jede Stufe hat eine Stromquelle, von der die Quelle 128 in der Stufe 121 ein repräsentatives Beispiel darstellt. Jede Quelle zieht einen Strom I₀ von den Transistoren in einer Stufe, die zu einem Zeitpunkt aktiv sind. Diese Stromquellen fixieren den Wert von LO_k-1 ^*, LO_k ^*, LO_k+1 ^*, –LO_k-1 ^*, –LO_k ^* und –LO_k+1 ^*, wenn dies bestätigt wird, auf I₀/2 und den Wert von PLO_k-1 ⁺, PLO_k ⁺, PLO_k-1 ⁺, PLO_k-1 ^–, PLO_k ^– und PLO_k+1 ^–, wenn dies bestätigt wird, auf I₀.
Die 17A–17B sind beispielhafte Signalformen, die einen Betrieb der Realisierung gemäß der 16 weiter darstellen. Jede der Signal-Komponenten LO_k-1 ^*, –LO_k-1 ^*, LO_k ^*, –LO_k ^*, LO_k+1 ^* und –LO_k+1 ^* hat eine Periode T, die dieselbe ist wie die Periode der Signal-Komponenten LO_k-1, –LO_k-1, LO_k, –LO_k, LO_k+1 und –LO_k+1, von denen die Signal-Komponenten LO_k-1 ^*, –LO_k-1 ^*, LO_k ^*, –LO_k ^*, LO_k+1 ^* und –LO_k+1 ^* abgeleitet werden. Wie dargestellt ist, sind die Signal-Komponenten LO_k-1 ^*, LO_k ^* und LO_k+1 ^* relativ zu einander sukzessive um T/2n phasenverzögert, was auch für die Signal-Komponenten –LO_k-1 ^*, –LO_k ^* und –LO_k+1 ^* gilt, wobei n eine ganze Zahl größer als 1 ist.
Wie in der 17A gezeigt, wird das Signal PLO_k-1 ⁺ durch Addieren von LO_k-1 ^* und (–LO_k ^*) gebildet und wird das Signal PLO_k ⁺ durch Addieren von LO_k ^* und (–LO_k+1 ^*) gebildet und, wie in der 17B gezeigt, wird das Signal PLO_k-1 ^– durch Addieren von (–LO_k-1 ^*) und LO_k ^* gebildet und wird das Signal PLO_k ^– durch Addieren von (–LO_k ^*) und LO_k+1 ^* gebildet. Wie dargestellt ist, umfasst jedes dieser Signale aufeinander folgende wechselnde Sequenzen von positiv verlaufenden und negativ verlaufenden Pulsen, von denen jeder eine Zeitdauer von T/2n aufweist, wobei der Abstand zwischen aufeinander folgenden positiv und negativ verlaufenden Pulsen (n – 1)*T/2n beträgt.
Eine zweite Ausführungsform eines Farbbilds gemäß der beanspruchten Erfindung kann anhand der 6A–6E erklärt werden. Bei dieser Ausführungsform ist der Aufbereiter konfiguriert, um ein phasengeteiltes Eingangssignal mit 2n Komponenten zu empfangen, wobei n eine ganze Zahl größer als 1 ist, und die ebenfalls eine Periode T aufweisen, und um darauf ein phasengeteiltes Ausgangssignal zu erzeugen, ebenfalls mit 2n Komponenten, wobei die Periode T 2n im Wesentlichen nicht überlappende Sub-Perioden der Zeitdauer T/2n umfasst. Das Ausgangssignal ist so beschaffen, dass dessen Schalteigenschaften in Relation zu dem Eingangssignal verbessert sind. Genauer gesagt, wird während jeder der 2n/T Sub-Perioden der Periode T nur eine der Komponenten des Ausgangssignals zu einem Zeitpunkt bestätigt und wird eine andere der Ausgangskomponenten in jeder der Sub-Perioden bestätigt. Außerdem ist jede der Komponenten im Wesentlichen um eine horizontale Achse symmetrisch, die in den 6A–6E mit dem Bezugszeichen 109 bezeichnet ist. Drittens sind die Übergangszeiten zwischen den Aus- und An-Zuständen und umgekehrt, die in den 6A–6E jeweils mit dem Bezugszeichen 109 und 108 bezeichnet sind, schnell, was für die Zwecke dieser Offenbarung bedeutet, dass die Frequenz dieser Übergänge (2n × A)/T überschreitet, wobei A die Amplitude ist, die in dem bestätigten Zustand bzw. in dem An-Zustand in Relation zu dem Aus-Zustand erzielt wird. Wie in den 6A–6E gezeigt, ist dies die Differenz zwischen den Werten 108 und 109.
Diese Eigenschaften gelten auch für den Fall n = 2 für die Signalformen, die in den 11, 12, 14, 21 und 22 dargestellt sind, und für den verallgemeinerten Fall gemäß den 17 und 19.
Die 20A stellt ein Blockdiagramm einer Realisierung der Aufbereiters gemäß der beanspruchten Erfindung für den Fall dar, dass n = 2 gilt. Der in der 20A gezeigte Aufbereiter umfasst einen ersten Komparator 130 und einen zweiten Komparator 131. Der erste Komparator 130 umfasst einen Eingang LO₀ und einen Ausgang –LO₀. Der erste Komparator 130 umfasst in dieser Konfiguration duale Ausgänge, die hierin als LO₀ ^* bzw. –LO₀ ^* bezeichnet werden. Beide dieser Ausgänge verbinden mit einer Summiereinheit 132.
Ein zweiter Komparator 131 umfasst einen Eingang LO₁ und einen Eingang –LO₁. Der zweite Komparator 131 umfasst duale Ausgänge, die hierin als LO_i ^* und –LO₁ ^* bezeichnet werden. Beide dieser Ausgänge verbinden mit der Summiereinheit 132. Die Summiereinheit 132 stellt die vier Ausgangssignale bereit, die mit a, b, c und d bezeichnet sind, welche zuvor diskutiert worden sind. Wie dargestellt ist, gleicht das Ausgangssignal a PLO₀ ⁺, das seinerseits LO₀ ^* + (–LO₁ ^*) gleicht; das Ausgangssignal c ist gleich PLO₁ ⁺, das seinerseits gleich LO₀ ^* + LO₁ ^* ist; das Ausgangssignal d ist gleich PLO₀ ^–, das seinerseits (–LO₀ ^*) + LO₁ ^* ist; und das Ausgangssignal b ist gleich PLO₁ ^–, das seinerseits (–LO₀ ^*) + (–LO₁ ^*) ist.
Im Betrieb empfängt der erste Komparator 130 Eingangssignale LO₀ und –LO₀ und erzeugt Ausgangssignale LO₀ ^* und –LO₀ ^* wie folgt:
If LO₀ > –LO₀, then LO₀ ^* = 1, –LO₀ ^* = 0
If –LO₀ < LO₀, then LO₀ ^* = 0, –LO₀ ^* = 1
If LO₀ = –LO₀, then LO₀ ^* = 1/2, –LO₀ ^* = 1/2
Natürlich sind alternative Realisierungen möglich, bei denen, falls LO₀ = –LO₀ gilt, dann LO₀ ^* = –LO₀ ^* = 0 gilt oder LO₀ ^* = –LO₀ ^* = 1 gilt.
Der Betrieb des zweiten Komparators 131 spiegelt den Betrieb des ersten Komparators 130. Die nachfolgenden Beziehungen legen die Beziehung und den Betrieb des zweiten Komparators 131 fest:
If LO₁ > –LO₁, then LO₁ ^* = 1, –LO₁ ^* = 0
If –LO₁ < LO₁, then LO₁ ^* = 0, –LO₁ ^* = 1
If LO₁ = –LO₁, then LO₁* = 1/2, –LO₁ ^* = 1/2
Wiederum sind alternative Realisierungsformen möglich, bei denen, falls LO₁ = –LO₁ gilt, dann LO₁ ^* = –LO₁ ^* = 0 gilt oder LO₁ ^* = –LO₁ ^* = 1 gilt.
Die Signal-Komponenten LO₀ ^*, –LO₀ ^*, LO₁ ^* und –LO₁ ^* werden der Summiereinheit 132 dargeboten. Die Summiereinheit verknüpft diese Signal-Komponenten arithmetisch, um Ausgangssignale a, b, c und d zu erzeugen. Die nachfolgenden Gleichungen legen den Betrieb der Summiereinheit 132 in dieser Realisierung fest: Ausgangssignal a = PLO0 + = LO0 * + (–LO1 *) Ausgangssignal c = PLO1 + = LO0 * + LO1 * Ausgangssignal d = PLO0 – = (–LO0 *) + LO1 * Ausgangssignal b = PLO1 – = (–LO0 *) + (–LO1 *)
Die 20B stellt eine zweite Realisierung des Aufbereiters gemäß der beanspruchten Erfindung für den Fall dar, dass n = 2 gilt, wobei einzelne Ausgangssignal-Komparatoren 133, 134 die dualen Ausgangssignal-Komparatoren der ersten Realisierung gemäß der 20A ersetzen. In Bezug auf die 20A werden dieselben Ele mente mit denselben Bezugszeichen wie in der 20B bezeichnet. Wie dargestellt ist, verbindet ein erster einzelner Ausgangssignal-Komparator 133 mit dem Eingangssignal LO₀ und dem Eingangssignal –LO₀ und weist dieser ein einzelnes Ausgangssignal LO₀ ^* auf, das seinerseits mit der arithmetischen Einheit 135 verbunden ist. In gleicher Weise verbindet ein zweiter einzelner Ausgangssignal-Komparator 134 mit dem Eingang LO₁ und mit dem Eingang –LO₁ und weist dieser einen einzelnen Ausgangs-LO₁ ^* auf, der seinerseits mit der Arithmetikeinheit 135 verbunden ist.
Der erste Komparator 133 arbeitet gemäß den nachfolgenden Beziehungen.
If LO₀ > –LO₀, then LO₀ ^* = 1
If –LO₀ < LO₀, then LO₀ ^* = 0
If LO₀ = –LO₀, then LO₀ ^* = 1/2
Der Betrieb des Komparators 134 spiegelt den Betrieb des ersten einzelnen Ausgangssignal-Komparators 133. Die nachfolgenden Beziehungen legen den Betrieb des zweiten Komparators 134 fest:
If LO₁ > –LO₁, then LO₁ ^* = 1
If –LO₁ < LO₁, then LO₁ ^* = 0
If LO₁ = –LO₁, then LO₁ ^* = 1/2
Die Signal-Komponenten LO₀ ^* und LO₁ ^* werden der Arithmetikeinheit 135 dargeboten. Die Arithmetikeinheit 135 verknüpft diese Eingangssignale, um Ausgangssignale a, b, c und d zu erzeugen. Die nachfolgenden Beziehungen legen den Betrieb der Arithmetikeinheit 135 fest: Ausgangssignal a = PLO0 + = LO0 * – LO1 * Ausgangssignal c = PLO1 + = LO0 * + LO1 * Ausgangssignal d = PLO0 – = LO1 * – LO0 * Ausgangssignal b = PLO1 – = –LO0 * – LO1 *
Die 21A–21I stellen zusätzliche Einzelheiten bezüglich des Betriebs der Realisierung des Aufbereiters dar, der in der 20A dargestellt ist. Die 21A stellt ein Beispiel eines phasengeteilten Eingangssignals an den Aufbereiter von einem lokalen Oszillator bzw. Misch-Oszillator dar. Diese repräsentiert vier phasengeteilte, sinusförmige Signal-Komponenten LO₀, LO₁, –LO₀ und –LO₁, die relativ zu einander um 90 Grad außer Phase sind. In diesem Beispiel ist LO₁ relativ zu LO₀ um 90 Grad phasenverschoben, ist –LO₀ relativ zu LO₀ um 180 Grad phasenverschoben und ist –LO₁ relativ zu LO₀ um 270 Grad phasenverschoben.
Die 21B stellt die Signal-Komponente LO₀ ^* dar, die an dem Ausgang des Komparators 130 in der Realisierung gemäß der 20A in Reaktion auf die Eingangssignale gemäß der 21A auftritt. Wie man erkennen kann, ist diese logisch "1", wenn LO₀ > –LO₀ gilt, ½, wenn die beiden gleich sind, und ansonsten logisch "0".
Die 21C stellt die Signal-Komponente –LO₀ ^* dar, die an einem Ausgang des Komparators 130 in Reaktion auf die Eingangssignale gemäß der 21A auftritt. Wie man erkennen kann, ist diese eine logische "1", wenn –LO₀ > LO₀ gilt, ½, wenn die beiden gleich sind, und ansonsten logisch "0".
Die 21D stellt die Signal-Komponente LO₁ ^* dar, die an einem Ausgang des Komparators 131 in Reaktion auf die Eingangssignale gemäß der 21A auftritt. Wie man erkennen kann, ist diese logisch "1", wenn LO₁ > –LO₁ gilt, ½, wenn die beiden gleich sind, und ansonsten logisch "0".
Die 21E stellt die Signal-Komponente –LO₁ ^* dar, die an einem Ausgang des Komparators 131 in Reaktion auf die Eingangssignale gemäß der 21A auftritt. Wie man erkennen kann, ist diese logisch "1", wenn –LO₁ > LO₁ gilt, ½, wenn die beiden gleich sind, und ansonsten logisch "0".
Die 21F stellt die Signal-Komponente "c" dar, die von der Summiereinheit 132 in der 20A ausgegeben wird. Wie man erkennen kann, ist diese die Summe der Signal-Komponenten LO₀ ^* und LO₁ ^*.
Die 21G stellt die Signal-Komponente "a" dar, die von der Summiereinheit 132 in der 20A ausgegeben wird. Wie man erkennen kann, ist diese die Summe der Signal-Komponenten LO₀ ^* und –LO₁ ^*.
Die 21H stellt die Signal-Komponentee "d" dar, die von der Summiereinheit 132 in der 20A ausgegeben wird. Wie man erkennen kann, ist diese die Summe der Signal-Komponenten –LO₀ ^* und LO₁ ^*.
Die 21I stellt die Signal-Komponente "b" dar, die von der Summiereinheit 132 in der 20A ausgegeben wird. Wie man erkennen kann, ist diese die Summe der Signal-Komponenten –LO₀ ^* und –LO₁ ^*.
Falls die Periode der Signal-Komponenten des lokalen Oszillators gemäß der 21A in bis zu vier im Wesentlichen nicht überlappende Abschnitte unterteilt ist, wie in der 21I gezeigt, wird man im Vergleich zu den Signalen gemäß den 21F–21I beobachten, dass in jedem dieser Abschnitte nur eine dieser Signal-Komponenten zu einem Zeitpunkt bestätigt wird, das heißt nur eine befindet sich in einem im Voraus festgelegten Zustand, der ausreicht, um einen Mischer zu einer entgegen gesetzten Polarität zu betätigen. Bei einer Realisierung wird eine Signal-Komponente bestätigt, wenn diese das höchste Signal zu einem Zeitpunkt im Vergleich zu den anderen Komponenten ist. Man wird auch beobachten, dass in jedem dieser Abschnitte eine andere dieser Signal-Komponenten bestätigt wird. In dem ersten Abschnitt wird die Signal-Komponente "a" bestätigt; in dem zweiten Abschnitt wird die Signal-Komponente "c" bestätigt; in dem dritten Abschnitt wird die Signal-Komponente "d" bestätigt; und in dem vierten Abschnitt wird die Signal-Komponente "b" bestätigt. Man wird auch beo bachten, dass die Grenzen zwischen diesen Abschnitten Übergangsbereiche definieren, dass die Signale an diesen Übergangsbereichen steil und scharf sind und dass die Übergangsbereiche von Durchgängen der Signal-Komponenten gemäß den 21B–21E durch einen DC-Versatz festgelegt sind.
Die 22A–22D stellen weiter Einzelheiten bezüglich des Betriebs der Realisierung des Aufbereiters, der in der 20B dargestellt ist, dar. Die 22A stellt ein Beispiel eines phasengeteilten Eingangssignals an den Aufbereiter von einem lokalen Oszillator dar. Dieses ist identisch zu der 21A und braucht nicht weiter erklärt zu werden.
Die 22B stellt die Signal-Komponente LO₀ ^* dar, die an dem Ausgang des Komparators 133 in der Realisierung gemäß der 20B in Reaktion auf die Eingangssignale gemäß der 22A auftritt. Wie man erkennen kann, ist diese logisch "1", wenn LO₀ > –LO₀ gilt, ½, wenn die beiden gleich sind, und ansonsten logisch "0".
Die 22C stellt die Signal-Komponente LO₁ ^* dar, die an dem Ausgang des Komparators 134 in der Realisierung gemäß der 22A auftritt. Wie man erkennen kann, ist diese logisch "1", wenn LO₁ > –LO₁ gilt, ½, wenn die beiden gleich sind, und ansonsten logisch "0".
Die 22D stellt die Signal-Komponente "c" dar, die von der Arithmetikeinheit 135 in der 20B ausgegeben wird. Wie man erkennen kann, ist diese die Summe der Signal-Komponenten LO₀ ^* und LO₁ ^*.
Die 22E stellt die Signal-Komponente "a" dar, die von der Arithmetikeinheit 135 in der 20B ausgegeben wird. Wie man erkennen kann, ist diese die Differenz zwischen den Signal-Komponenten LO₀ ^* und LO₁ ^*.
Die 22F stellt die Signal-Komponente "d" dar, die von der Arithmetikeinheit 135 in der 20B ausgegeben wird. Wie man erkennen kann, ist diese die Differenz zwischen den Signal-Komponenten LO₁ ^* und LO₀ ^*.
Die 22G stellt die Signal-Komponente "b" dar, die von der Arithmetikeinheit 135 in der 20B ausgegeben wird. Wie man erkennen kann, ist diese die Differenz zwischen den Inversen von LO₀ ^* und LO₁ ^*.
Diese Signal-Komponenten sind identisch zu den Signal-Komponenten der 21F–21I und brauchen nicht weiter diskutiert zu werden.
Die 23A stellt ein Beispiel der Realisierung der 20A dar. Im Wesentlichen ist diese die Realisierung, die in der 16 dargestellt ist, für den Fall, dass n = 2 gilt. Wie dargestellt ist, sind Stufen 130 und 131 vorgesehen. Jede Stufe hat vier NPN-Transistoren, die mit 1–4 numeriert sind. Eine Stromquelle, die einen Strom I₀ bereitstellt, ist für jede Stufe vorgesehen, wovon die Quelle 128 ein repräsentatives Beispiel ist. Die Quelle ist mit den Emittern von jedem Transistor in der Stufe verbunden. Die Signal-Komponente LO₀ ist mit den Basen der Transistoren 1 und 2 verbunden und die Signal-Komponente –LO₀ ist mit den Basen der Transistoren 3 und 4 in der Stufe 130 verbunden. In gleicher Weise ist die Signal-Komponente LO₁ mit den Basen der Transistoren 1 und 2 verbunden und ist die Signal-Komponente –LO₁ mit den Basen der Transistoren 3 und 4 in der Stufe 131 verbunden.
Der Kollektor des Transistors 1 in der Stufe 130 ist mit (mit dem Knoten) NODE₀ ⁺ gekoppelt, der seinerseits mit V_cc gekoppelt ist, die mit dem Bezugszeichen 123 bezeichnet ist, und zwar über einen Widerstand. In gleicher Weise ist der Kollektor des Transistors 4 in der Stufe 130 mit NODE₀ ^– gekoppelt, der seinerseits über einen Widerstand mit V_cc gekoppelt ist.
Der Kollektor des Transistors 1 in der Stufe 131 ist mit NODE₁ ⁺ gekoppelt, der seinerseits über einen Widerstand mit V_cc gekoppelt ist. In gleicher Weise ist der Kollektor des Transistors 4 in der Stufe 131 mit NODE₁ ^– gekoppelt, der seinerseits über einen Widerstand mit V_cc gekoppelt ist.
Der Kollektor des Transistors 2 in der Stufe 130 ist mit NODE₁ ⁺ in der Stufe 131 verbunden und der Kollektor des Transistors 3 in der Stufe 130 ist in der Stufe 131 mit NODE₁ ^– verbunden. In gleicher Weise ist der Kollektor des Transistors 2 in der Stufe 131 mit NODE₀ ^– in der Stufe 130 verbunden und ist der Kollektor des Transistors 3 in der Stufe 131 mit NODE₀ ⁺ in der Stufe 130 verbunden.
Durch Erhaltung des Stroms bei NODE₀ ⁺ wird der Strom PLO₀ ⁺ gleich der Summe von LO₀ ^* und (–LO₁ ^*) sein. Durch Erhalten des Stroms bei NODE₀ ^– wird der Strom PLO₀ ^– gleich der Summe von (–LO₀ ^*) und LO₁ ^* sein. Durch Erhalten des Stroms bei NODE₁ ⁺ wird der Strom PLO₁ ⁺ gleich der Summe von LO₁ ^* und LO₀ ^* sein. Durch Erhalten des Stroms bei NODE₁ ^– wird der Strom PLO₁ ^– gleich der Summe von (–LO₁ ^*) und LO₀ ^* sein.
Wenn dies bestätigt wird, wird jeder der Ströme LO₀ ^*, –LO₀ ^*, LO₁ ^* und -LO₁ ^* den Wert I₀/2 annehmen. Die Ströme PLO₀ ⁺, PLO₀ ^–, PLO₁ ⁺ und PLO₁ ^–, wenn dies bestätigt wird, werden den Wert I₀ annehmen und werden symmetrisch um einen DC-Versatz von I₀/2 sein. Die Situation ist in der 23B dargestellt, welche die Signal-Komponenten a (PLO₀ ⁺), d (PLO₀ ⁺), c (PLO₁ ⁺) und b (PLO₁ ^–) in einer realen Realisierung darstellt.
Die 12A–12H stellen gewünschte Eigenschaften der Ausgangssignale des Aufbereiters in einer Realisierung der Erfindung dar. Wenn man in diesem Beispiel den vordefinierten Zustand als den Zustand definiert, der den Mischer auf die entgegen gesetzte Polarität treibt bzw. betätigt, kann man erkennen, dass jede der Signal-Komponenten a, b, c und d diesen vordefinierten Zustand in einem der vier im We sentlichen nicht überlappenden Abschnitte der LO-Periode erzielt, die in den Figuren bezeichnet sind, und dass nur eine der Signal-Komponenten zu einem Zeitpunkt in diesem vordefinierten Zustand bestätigt wird. Dies wird in den 12A–12D angedeutet. Man wird auch beobachten, dass die Schaltstellen 71, bei denen der Mischer die Polarität umkehrt, durch DC-versetzte Durchgänge der Komponenten LO₀ ^*, –LO₀ ^*, LO₁ ^* und –LO₁ ^* definiert sind, die dazu verwendet werden, um die Ausgangssignale des Aufbereiters zu erzeugen. Außerdem wird man beobachten, dass die Steigung der Signal-Komponenten an diesen Übergangsbereichen, die durch die Bezugszeichen 70 und 72 bezeichnet werden, scharf und steil sind.
Die 25 ist eine detaillierte Realisierung des Aufbereiters gemäß der 23A auf Schaltungsebene und im Vergleich zu dieser Figur sind dieselben Elemente mit denselben Bezugszeichen bezeichnet. Einige Unterschiede, die angemerkt seien, bestehen darin, dass in der 25 die Reihenfolge der Transistoren 1 und 2 in der Stufe 130 umgekehrt ist, was auch für die Reihenfolge der Transistoren 3 und 4 gilt. Ein anderer Unterschied besteht darin, dass ein Puffersystem 552 hinzugefügt worden ist. Dieses Puffersystem bewirkt eine Impedanz-Transformierung durch Addieren einer hohen Eingangsimpedanz und einer niedrigen Ausgangsimpedanz zu der Ausgangsstufe des Aufbereiters, um das Leistungsverhalten des Mischers und des Aufbereiters zu verbessern. Jeder Transistor Q44–Q47 dient als Spannungspuffer, um eine Spannung von V_cc an den Ausgängen a, b, c, d bereitzustellen, die um eine konstante Größe zu der Spannung an jeder Transistor-Basis versetzt ist, aber mit einer kleinen Reihenimpedanz. Die Widerstände R22–R19 in Verbindung mit Q44–Q47 erzielen eine gewünschte Impedanz-Transformierung.
Ansonsten sind die Struktur und der Betrieb dieser detaillierten Realisierung identisch zu derjenigen gemäß der 23A und brauchen nicht weiter erläutert zu werden.
Die 28A stellt eine Ausführungsform eines Verfahrens zum Betreiben eines Aufbereiters gemäß der beanspruchten Erfindung dar. In dem Schritt 410 werden phasengeteilte LO-Eingangssignale begrenzt, um ein phasengeteiltes begrenztes Signal zu erzeugen, und in dem Schritt 411 werden die Komponenten des begrenzten Signals arithmetisch kombiniert, um die Komponenten des Ausgangssignals zu bilden.
Die 28B stellt eine zweite Ausführungsform eines Verfahrens zum Betreiben eines Aufbereiters gemäß der beanspruchten Erfindung dar. In dem Schritt 412 wird ein phasengeteiltes LO-Eingangssignal begrenzt, um ein phasengeteiltes, begrenztes Ausgangssignal zu bilden, dessen Komponenten Rechteck-Signale sind. In dem Schritt 413 werden die Rechteck-Signale paarweise arithmetisch verknüpft bzw. kombiniert, um ein phasengeteiltes Ausgangssignal zu bilden. Bei einer Realisierung wird jedes Rechteck-Signal von dessen phasenverzögertem Nachfolger subtrahiert, um eine Komponente des Ausgangssignals zu bilden, und wird diese auch von dem dazwischen liegenden, in der Phase führenden Vorgänger subtrahiert, um eine andere Komponente des Ausgangssignals zu bilden.
Es sei angemerkt, dass die Darstellung der Signal-Komponenten a, b, c und d in den 21 und 22 und von LO₀ ^*, LO₁ ^*, ..., LO_k-1 ^*, LO_k ^*, LO_k+1 ^*, ..., LO_n-1 ^*, – –LO₀ ^*, –LO₁ ^*, ..., –LO_k-1 ^*, –LO_k ^*, –LO_k+1 ^*, ... –LO_n-1 ^*– in den 19A–19B dahingehend idealisiert ist, dass es in tatsächlichen Realisierungen eine gewisse endliche Steigung der Signalübergänge geben wird. Die Signale, die in den 6 und 23B dargestellt sind, stellen Beispiele für die Übergänge mit endlicher Steigung dar, die in einer tatsächlichen Realisierung resultieren könnten.
Realisierungsbeispiele sind möglich, bei denen irgendeines der Differenmodus-Signale in den vorhergehenden Beispielen ein einphasiges Signal ist oder bei denen irgendeines der Strommodus-Signale in den vorhergehenden Beispielen Spannungsmodus-Signale sind oder umgekehrt. Weitere Realisierungsbeispiele sind möglich, bei denen die Transistoren in dem Aufbereiter-Kern bipolare PNP-Transistoren, MOSFETs, BJTs, CMOS-Technologie, HBTs, HEMTs, MODFETs, Dioden, MESFETs, JFETs oder dergleichen umfassen oder diese verkörpern.
Aus dem Vorgenannten sollte ersichtlich sein, dass ein Vorteil des Aufbereiters gemäß der beanspruchten Erfindung darin besteht, dass ein phasengeteiltes LO-Signal steilere Übergänge zwischen dessen An- und Aus-Zuständen als im Vergleich zu einem sinusförmigen phasengeteilten LO-Signal aufweist, was in einer besseren Verstärkung, in einem besseren Rauschverhalten und deshalb in einer besseren Empfindlichkeit in einem Mischer resultiert, der von einem solchen LO-Signal getrieben wird.
Ein anderer Vorteil des Aufbereiters der beanspruchten Erfindung ist ein phasengeteiltes Signal, in welchem die Übergänge zwischen dessen An- und Aus-Zuständen von LO-Nulldurchgängen festgelegt sind, was für eine bessere Zurückweisung bzw. Vermeidung eines HF-Selbstmischens und für eine geringere Abhängigkeit von einer LO-Amplitudenanpassung und von dem Typ oder der Form der LO-Signalform sorgt.
Ein Vorteil der Kombination des subharmonischen Mischers und des Aufbereiters gemäß der beanspruchten Erfindung im Vergleich zu einem subharmonischen Mischer, der von einem sinusförmigen phasengeteilten LO-Signal getrieben wird, besteht in einem niedrigen Wandlungsverlust unter der Annahme, dass praktisch der gesamte HF-Eingangsstrom in dem Ausgang zurückgehalten wird.
Ein anderer Vorteil einer solchen Kombination ist ein geringes Rauschen und eine geringere Empfindlichkeit auf eine Störung auf Grund der steileren Übergänge zwischen den An- und Aus-Zuständen der aufbereiteten phasengeteilten LO-Eingangssignale.
Ein anderer Vorteil des Aufbereiters gemäß der vorliegenden Erfindung ist dessen Fähigkeit, eine unerwünschte Kopplung oder einen Leckverlust von dem HF-Eingang zu dem LO-Eingang des Mischers zu reduzieren oder zu eliminieren. In Systemen, denen eine Aufbereitung bzw. Vorverarbeitung, wie diese hierin beschrieben wurde, fehlt, kann ein starkes Sperrelement auf der HF-Eingangsleitung vorhanden sein und sich somit auf die Leitungen des lokalen Oszillators bzw. Misch-Oszillators koppeln. Während des Mischprozesses rufen die unerwünschten Sperrfrequenzen eine DC-Störung in dem Ausgangssignal hervor. Diese Art von Kopplung tritt selbst dann auf, wenn der tatsächliche lokale Oszillator in einer Ausführungsform mit ungefähr ½ der gewünschten HF-Frequenz oszilliert, weil der Mischer-Kern die Polarität viermal pro Misch-Oszillator-Zyklus wechselt, das heißt bei dem doppelten der Frequenz des lokalen Oszillators bzw. Misch-Oszillators. Der Aufbereiter kann den DC-Fehler in dem Mischer-Ausgangssignal verringern, der von dem HF-Sperrelement resultiert, und zwar um mehr als 40 dB.
Die Ableitung dieser Schlussfolgerung für den Fall, dass die LO-Frequenz ½ der HF-Frequenz ist, wird nun gegeben werden. Wie in der 8 gezeigt, werden die Übergänge der Mischer-Polarität mit (τ₁, τ₂, τ₃, τ₄) bezeichnet. Diese Übergänge treten auf, wenn sich zwei Signale des lokalen Oszillators überkreuzen, was ein Schalten zwischen zwei separaten Transistoren in dem Mischer-Kern hervorruft. Somit ist die relative Synchronisation von τ₁, τ₂, τ₃, τ₄ wichtig.
Eine Störung beeinflusst jedoch die Synchronisation von τ₁, τ₂, τ₃, und τ₄ in unerwünschter Weise. Dies ist nicht erwünscht, weil eine Verschiebung von τ₁, τ₂, τ₃, τ₄ einen Einfluss auf die Selektivität des Verhaltens des Mischers hat. Diese Änderung in der Synchronisation tritt auf, weil jede Änderung in der Mischer-Polarität an der Überkreuzung von zwei Signalen des lokalen Oszillators auftritt. Wenn folglich ein störendes Signal zusätzlich auf eines dieser lokalen Oszillatorsignale gekoppelt wird, kann dies den Zeitpunkt des Schaltvorgangs verschieben. Beispielsweise, unter der Annahme, dass die lokalen Oszillatorsignale sinusförmig sind, wird für ein kleines Störsignal der Amplitude V_int zum Zeitpunkt τ₁ die Übergangszeit verschoben werden um:
und bei τ₂ um:
wobei V_LO und F_LO die Amplitude bzw. die Frequenz des lokalen Oszillators darstellen.
Falls nun V_int(t) = Acos(2πF_RFt + ϕ(t)) gilt (wobei F_RF die gewünschte HF-Frequenz (RF frequency) ist und ϕ(t)) eine langsam variierende Phase ist), wie in dem Fall eines Im-Band-Sperrelements, dann geht das lokale Oszillatorsignal von τ₁ zu τ₂ über, durchschreitet dieses ¼ seines Zyklus oder 90°, durchläuft V_int(t) 180° und kehrt so die Polarität um. (Die Bezugnahmen auf die Polarität und den Wechsel der Polarität in diesem Abschnitt beziehen sich auf dasselbe Konzept, das früher in Bezug auf den effektiven Schaltvorgang eines Multiplikationsfaktors bei einer Frequenz, die dem zweifachen der LO-Frequenz entspricht, diskutiert wurde.) Mit anderen Worten, V_int(τ1) = –V_int(τ2), was äquivalent im mathematischen Sinne ist zu:
Die nächste Frage ist, wie die vorgenannten Verschiebungen in den Schaltzeiten τ₁, τ₂ etc. das Verhalten des Mischers beeinflussen. Das Ausgangssignal des Mischers ist einfach das Produkt von dessen Polarität und dessen HF-Eingangssignal. Somit be schreiben die Fourier-Koeffizienten der Mischer-Polarität über die Zeit das Verhalten des Mischers.
Um die nachfolgende mathematische Diskussion zu erleichtern, werden einige Transformierte benötigt:
Deshalb folgt:
Wir beginnen mit:
und wenden dies auf den Fall an, dass ein HF-Spenelement auf das sinusförmige Ausgangssignal des lokalen Oszillators gekoppelt worden ist:
Durch Auflösen nach den Fourier-Koeffizienten;
In dem Vorstehenden ist das a₂ das Problem. Es resultiert in dem folgenden Ausdruck in dem Ausgangssignal:
wobei der erste Ausdruck direkt oberhalb identisch zu dem ursprünglichen HF-Sperrelement auf dem HF-Eingangssignal ist, (Acos(2πF_RFt + ϕ(t)), wobei
Folglich wird dieser Ausdruck den Sperrer auf DC herabmischen.
Die nächste Frage gilt dem Einfluss der Aufbereitung (preprocessing) auf diesen Mechanismus. Es gibt zwei unterschiedliche Stellen, wo ein HF-Sperrelement auf das Signal oder die Signale des lokalen Oszillators bzw. Misch-Oszillators (LO) gekoppelt werden kann: 1) vor der Aufbereitung bzw. Vorverarbeitung; und 2) nach der Aufbereitung bzw. Vorverarbeitung.
Falls ein HF-Sperrelement auf das Signal des lokalen Oszillators nach der Aufbereitung aufgekoppelt wird, wird ein ähnlicher Mechanismus aktiv sein werden. Der Einfluss wird jedoch aus zwei Gründen geringer sein: 1) die physikalischen Verbindungen zwischen dem Aufbereiter und einem Mischer können kurz gehalten werden, was so den Kopplungseffekt auf vernachlässigbare Werte reduziert; und 2) die Signalübergange nach der Aufbereitung werden erheblich schneller und steiler sein, was so die Effekte einer Zeitverschiebung um einen Faktor von
, wobei (Verstärkung) die Eingangsverstärkung des Aufbereiters ist.
Alternativ, falls ein HF-Sperrelement auf das Signal des lokalen Oszillators aufkoppelt, bevor dieses aufbereitet wird, kommt ein völlig anderer Mechanismus ins Spiel. Weil der Aufbereiter LO₀ mit –LO₀ und LO₁ mit –LO₁ vergleicht, um zwei um 90° phasenverschobene Rechteck-Signale zu erzeugen, die aufsummiert werden, kann, wie in der 14A(5) gezeigt, ein HF-Sperrelement, das auf LO₁ beispielsweise reitet bzw. diesem überlagert ist, nur x₁ und x₃ beeinflussen.
Für ein vorgegebenes (sinusförmiges) Signal des lokalen Oszillators wird ein Schaltvorgang nur bei Nulldurchgängen erzeugt, die um 180° auseinander liegen. Mittlerweile wird ein HF-Sperrelement zwischen Übergängen 360° durchschreiten, was bedeutet, dass dieses in etwa denselben Wert an beiden Übergängen aufweisen wird. Derselbe Wert an beiden Übergängen bewirkt, dass der a₂-Ausdruck sich auf 0 verringert. Man kann zeigen, dass gilt:
Wiederum durch Setzen von V_int = Acos(2πF_RFt + ϕ(t)) resultiert das folgende:
Auflösen nach den Fourier-Koeffizienten ergibt:
wobei a₂ und b₂ unabhängig von ϕ(t) sind. Deshalb mischen sich HF-Sperrelemente, die auf die Verbindungen des lokalen Oszillators aufkoppeln, bevor eine Aufbereitung stattfindet, sich nicht selbst herunter.
Zusammenfassend, ohne Aufbereitung und unter der Annahme, dass die Ausgangssignale des lokalen Oszillators sinusförmig sind, beträgt der DC-Fehler, der von dem HF-Sperrelement resultiert;
Mit Aufbereitung (preprocessing) beträgt jedoch der DC-Fehler von dem HF-Sperrelement:
Beispielsweise kann man sehen, dass, falls Verstärkung = 3 gilt und man annimmt, dass K₂ = K₁/30 gilt, eine Aufbereitung in diesem Fall den DC_Fehler-Ausdruck von Sperrelementen um mehr als 40 dB verringert.
Während vorstehend spezielle Ausführungsformen, Realisierungen und Realisierungsbeispiele gemäß der vorliegenden Erfindung beschrieben worden sind, wird man erkennen, dass diese nur in beispielhafter Weise dargelegt worden sind und nicht der Beschränkung dienen sollen. Die Breite und der Schutzumfang der vorliegenden Erfindung wird durch die nachfolgenden Patentansprüche und deren Äquivalente festgelegt und ist nicht durch die hierin beschriebenen speziellen Ausführungsbeispiele beschränkt.

Claims

Frequenzumsetzer mit: einem ersten Eingang (27) zum Empfangen eines ersten Eingangssignals; mindestens einem zweiten Eingang (34) zum Empfangen eines phasen-geteilten Eingangssignals mit 2n Komponenten, wobei n eine ganze Zahl größer als 1 ist; ersten und zweiten Ausgänge (29a, 29b); und einem Frequenzumsetzerkern (33), welcher so konfiguriert ist, um das erste Eingangssignal zu dem ersten Ausgang zu schalten in Reaktion auf eine Bestätigung von irgendeiner einer ersten Gruppe von Komponenten des phasen-geteilten Eingangssignals, und so konfiguriert ist, um das erste Eingangssignal zu dem zweiten Ausgang zu schalten in Reaktion auf eine Bestätigung von irgendeiner einer zweiten Gruppe von Komponenten des phasengeteilten Eingangssignals.
Frequenzumsetzer nach Anspruch 1, wobei der Frequenzumsetzer-Kern 2n Schaltelemente (102) aufweist, wobei n davon so konfiguriert sind, um das erste Eingangssignal (104) zu dem ersten Ausgang (100) zu schalten, in Reaktion auf irgendeine der ersten Gruppe der Komponenten des phasen-geteilten Eingangssignals, und die anderen n davon sind so konfiguriert, um das erste Eingangssignal (104) zu dem zweiten Ausgang (101) zu schalten, in Reaktion auf irgendeine der zweiten Gruppe der Komponenten des phasengeteilten Eingangssignals.
Frequenzumsetzer nach Anspruch 1, wobei die erste Gruppe alternierende der Komponenten des phasen-geteilten Eingangssignals aufweist, und die zweite Gruppe weist die verbleibenden Komponenten des phasen-geteilten Eingangssignals auf.
Frequenzumsetzer nach Anspruch 1, wobei das erste Eingangssignal ein Eintakt-Eingangssignal ist.
Frequenzumsetzer nach Anspruch 1, wobei das erste Eingangssignal eine Komponente eines Differenz-Eingangssignals ist, und der Frequenzumsetzer-Kern ist so konfiguriert, um die andere Komponente (1O5) des Differenz-Eingangssignals zu dem ersten Ausgang (100) zu schalten, in Reaktion auf die Bestätigung von irgendeiner der zweiten Gruppe der Komponenten des phasen-geteilten Eingangssignals, und um die andere Komponente (105) des Differenz-Eingangssignals zu dem zweiten Ausgang (101) zu schalten, in Reaktion auf die Bestätigung irgendeiner der ersten Gruppe der Komponenten des phasengeteilten Eingangssignals.
Frequenzumsetzer nach Anspruch 2, wobei der Frequenzumsetzerkern 2n zusätzliche Schaltelemente (103) aufweist, wobei n davon so konfiguriert sind, um die andere Komponente (105) des Differenz-Eingangssignals zu dem ersten Ausgang (100) zu schalten, in Reaktion auf die Bestätigung irgendeiner der zweiten Gruppe der Komponenten des phasen-geteilten Eingangssignals, und die anderen n davon sind so konfiguriert, um die andere Komponente (105) des Differenz-Eingangssignals zu dem zweiten Ausgang (101) zu schalten, in Reaktion auf die Bestätigung irgendeiner der ersten Gruppe der Komponenten des phasen-geteilten Eingangssignals.
Frequenzumsetzer nach Anspruch 1, wobei die Signale, welche bei den ersten und zweiten Ausgängen zur Verfügung gestellt werden, Komponenten eines Differenz-Ausgangssignals sind.
Frequenzumsetzer nach Anspruch 1, wobei die Signale, welche bei den ersten und zweiten Ausgängen zur Verfügung gestellt werden, Eintakt-(single-ended)-Ausgänge bzw. Ausgangssignale sind.
Frequenzumsetzer nach Anspruch 1, wobei n = 2.
Frequenzumsetzer nach Anspruch 1, wobei n > 2.
Frequenzumsetzer nach Anspruch 1, wobei das phasen-geteilte Eingangssignal eine Frequenz hat, welche das ungefähr 1/n-fache der Frequenz des ersten Eingangssignals ist.
Frequenzumsetzer nach Anspruch 6, wobei die Schaltelemente Transistoren sind.
Mischer mit dem Frequenzumsetzer nach Anspruch 1.
Mischer nach Anspruch 13, wobei der erste Eingangsanschluss ein RF Eingangsanschluss ist.
Mischer nach Anspruch 14, wobei der zweite Eingangsanschluss ein LO Eingangsanschluss ist.
Multiplizierer mit dem Frequenzumsetzer von Anspruch 1.
Multiplizierer nach Anspruch 16, wobei eine Kombination von Signalen, welche bei den ersten und zweiten Ausgängen zur Verfügung gestellt werden, kennzeichnend ist für das Produkt des ersten Eingangssignals und eines Multiplikationsfaktors, welcher die Polarität mit einer Frequenz von ungefähr dem n-fachen der Frequenz des zweiten Eingangssignals schaltet.
Multiplizierer nach Anspruch 17, welcher es vermeidet auf einem internen Knoten oder Anschluss ein Signal zu erzeugen mit einer Frequenz des n-fachen der Frequenz des zweiten Eingangs.
Verfahren zur Frequenzumsetzung eines ersten Signals in Reaktion auf ein phasengeteiltes zweites Signal, wobei das zweite Signal 2n Komponenten hat, wobei n eine ganze Zahl größer als 1 ist und auch eine Periode T hat, mit dem Schritt des Wechselns bei einer Rate von ungefähr 2n/T zwischen: Schalten des ersten Signals zu einem ersten Ausgang in Reaktion auf eine Bestätigung von irgendeiner von einer ersten Gruppe von Komponenten des zweiten Signals; und Schalten des ersten Signals zu einem zweiten Ausgang in Reaktion auf eine Bestätigung von irgendeiner von einer zweiten Gruppe von Komponenten des zweiten Signals.
Verfahren nach Anspruch 19, wobei die erste Gruppe der Komponenten das Alternieren bzw. Wechseln von welchen der 2n Komponenten des phasen-geteilten zweiten Signals aufweist, und die zweite Gruppe der Komponenten weist die verbleibenden Komponenten auf.
Verfahren nach Anspruch 19, wobei das erste Signal ein Eintakt (single ended)-Signal ist.
Verfahren nach Anspruch 19, wobei das erste Signal eine Komponente eines Differenz-Eingangssignals ist.
Verfahren nach Anspruch 22, weiter aufweisend das Alternieren bzw. Wechseln bei einer Rate von ungefähr 2n/T zwischen: Schalten der anderen Komponente des Differenz-Eingangssignals zu dem zweiten Ausgang in Reaktion auf die Bestätigung von irgendeiner der ersten Gruppe der Komponenten des phasen-geteilten zweiten Signals; und Schalten der anderen Komponenten des Differenz-Eingangssignals zu dem ersten Ausgang in Reaktion auf die Bestätigung von irgendeiner der zweiten Gruppe der Komponenten des phasen-geteilten zweiten Signals.
Verfahren nach Anspruch 19, wobei n = 2.
Verfahren nach Anspruch 19, wobei n > 2.
Direktwandlungs-Empfänger mit: einem ersten Eingang zum Empfangen eines ersten Signals, wobei das Signal eine Frequenz hat; einer Quelle eines zweiten phasen-geteilten Eingangssignals mit 2n Komponenten, wobei n eine ganze Zahl größer als 1 ist, wobei das zweite Signal eine Frequenz hat, welche das ungefähr 1/n-fache der Frequenz des ersten Signals ist; und dem Frequenzumsetzer von Anspruch 1.
Direktwandlungs-Empfänger nach Anspruch 26, wobei die Quelle des zweiten Eingangssignals ein lokaler Oszillator ist.
Direktwandlungs-Empfänger nach Anspruch 26, wobei die Quelle des zweiten Eingangssignals eine Schaltung zur Verbesserung von Schaltkennlinien eines phasen-geteilten Eingangssignals mit einer Frequenz und 2n-Komponenten ist, wobei n eine ganze Zahl größer als 1 ist, mit: einer Begrenzerschaltung (126) zum Begrenzen der Komponenten des Eingangssignals, um ein begrenztes phasen-geteiltes Signal zu erzeugen; und einer arithmetischen Schaltung (127) zum arithmetischen Kombinieren der Komponenten des begrenzten phasen-geteilten Signals, um ein ausgangs-phasen-geteiltes Signals zu erzeugen mit verbesserten Schaltkennlinien bzw. Schalt-Eigenschaften im Verhältnis zu dem Eingangssignal, wobei das Ausgangssignal die Frequenz des Eingangssignals und 2n Komponenten hat.
Direktwandlungs-Empfänger nach Anspruch 28, wobei das ausgegebene phasen-geteilte Signal eine Periode T hat, die Periode T hat 2n im Wesentlichen nicht-überlappende Teilperioden der Dauer T/2n, und für jede im Wesentlichen nicht-überlappende Teilperiode der Dauer T/2n der Periode T, 1) wird nur eine der Komponente des Ausgangssignals bestätigt zu einem Zeitpunkt, und eine andere der Ausgabe-Komponenten wird bestätigt in jeder der Teilperioden; 2) bei jeder der Ausgabe-Komponenten fehlen im Wesentlichen die geradzahligen Harmonischen bzw. Oberschwingungen; und 3) die Übergänge zwischen An- und Aus-Zuständen für jede der Komponenten sind schnell.
Direktwandlungs-Empfänger nach Anspruch 26, wobei das erste Eingangssignal eine Komponente eines Differenz-Eingangssignals ist, und der Frequenzumsetzer-Kern ist so konfiguriert, um die andere Komponente des Differenz-Eingangssignals zu dem ersten Ausgang zu schalten in Reaktion auf eine Bestätigung von irgendeiner der zweiten Gruppe der Komponenten des phasen-geteilten Eingangssignals, und um die andere Komponente des Differenz-Eingangssignals zu dem zweiten Ausgang zu schalten, in Reaktion auf eine Bestätigung von irgendeiner der ersten Gruppe der Komponenten des phasengeteilten Eingangssignals.
Direktwandlungs-Empfänger nach Anspruch 26, wobei die Signale, welche bei den ersten und zweiten Ausgängen des Frequenzumsetzers erzeugt werden, zu einem Eintakt-Signal kombiniert werden.
Direktwandlungs-Empfänger nach Anspruch 31, weiter aufweisend einen Basisband-Filter zum Filtern einer Basisband-Komponente von dem kombinierten Ausgangsignal des Frequenzumsetzers.
Direktwandlungs-Empfänger nach Anspruch 26, weiter aufweisend eine LNA, welche in Ablaufrichtung vor dem Frequenzumsetzer angeordnet ist.
Direktwandlungsempfänger nach Anspruch 33, weiter aufweisend einen Bandpass-Filter, welcher in Ablaufrichtung vor der LNA angeordnet ist.
Drahtlose Kommunikationsvorrichtung mit dem Direktwandlungs-Empfänger nach Anspruch 26.
Drahtloses Kommunikationssystem der Art bei welcher ein geographisches Gebiet unterteilt ist in eine Mehrzahl von Zellen mit einer Basisstation innerhalb jeder der Zellen zum Bedienen von mobilen drahtlosen Kommunikationsvorrichtungen mit der Zelle, wobei mindestens eine der mobilen drahtlosen Kommunikationsvorrichtungen innerhalb des Systems den Direktwandlungs-Empfänger nach Anspruch 26 aufweist.