DE60000863T2 - Filterstrukturen für schnittstellen zwischen integrierten schaltungen - Google Patents
Filterstrukturen für schnittstellen zwischen integrierten schaltungenInfo
- Publication number
- DE60000863T2 DE60000863T2 DE60000863T DE60000863T DE60000863T2 DE 60000863 T2 DE60000863 T2 DE 60000863T2 DE 60000863 T DE60000863 T DE 60000863T DE 60000863 T DE60000863 T DE 60000863T DE 60000863 T2 DE60000863 T2 DE 60000863T2
- Authority
- DE
- Germany
- Prior art keywords
- interconnect system
- pcb
- pcb trace
- frequency response
- conductive path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0233—Filters, inductors or a magnetic substance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Filters And Equalizers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
- Die vorliegende Erfindung betrifft im Allgemeinen Systeme zum Verbinden von integrierten Schaltungen, die auf einer Leiterplatte montiert sind, und insbesondere ein Verbindungssystem, das eine Filter- und Impedanzabgleichsfunktion bereitstellt.
- Jeder Knoten einer integrierten Schaltung (IC), der mit externen Schaltungen kommunizieren soll, ist mit einer Bondkontaktstelle auf der Oberfläche des IC-Chips verbunden. In einer verkappten IC verbindet typischerweise ein Bondraht die Bondkontaktstelle mit einem leitenden Steg, der sich von dem Gehäuse, das den IC-Chip umgibt, erstreckt. Wenn die IC auf einer Leiterplatte (PCB) montiert ist, ist der Gehäusesteg an eine Mikrostreifenleiter-PCB-Leiterbahn auf der Oberfläche der PCB gelötet. Wenn Bondkontaktstellen von einer oder mehreren anderen ICs, die auf der PCB montiert sind, mit der PCB-Leiterbahn verbunden sind, bilden die Bondkontaktstellen, die Bonddrähte, die Gehäusestege und die PCB-Leiterbahn ein Verbindungssystem zum Übertragen von Signalen zwischen Knoten von zwei oder mehr ICs.
- In Hochfrequenzanwendungen kann das Verbindungssystem Signale dämpfen und verzerren. Die herkömmliche Methode zum Verringern des Ausmaßes der Signalverzerrung und -dämpfung, die durch das Verbindungssystem verursacht werden, bestand darin, die Reiheninduktivität und Nebenschlusskapazität des Verbindungssystems zu minimieren. Viel der Induktivität stammt vom Bonddraht und vom Gehäusesteg und eine solche Induktivität kann minimiert werden, indem der Bonddraht und der Gehäusesteg so kurz wie möglich gehalten werden. Die Kapazität der Bondkontaktstellen kann in einem gewissen Ausmaß durch Minimieren der Oberfläche der Bondkontaktstellen verringert werden. Die Kapazität von PCB-Leiterbahnen kann durch geeignetes Wählen der physikalischen Eigenschaften der Platine, einschließlich der Größe der PCB-Leiterbahnen, ihres Abstands von den Masseebenen und der dielektrischen Art des Isolationsmaterials, das die Leiterplatte bildet, verringert werden. Durchkontakte, Leiter, die vertikal durch eine Leiterplatte verlaufen, um die PCB-Leiterbahnen auf verschiedenen Schichten der PCB miteinander zu verbinden, können eine Quelle für eine Kapazität an der PCB-Leiterbahn sein. Entwickler vermeiden häufig die Verwendung von Durchkontakten in Hochfrequenzanwendungen, da Durchkontakte beträchtliche Kapazität zum Verbindungssystem hinzufügen können. Wenn Durchkontakte unvermeidbar sind, strukturieren sie Entwickler typischerweise so, dass ihre Kapazität minimiert wird. Das Minimieren der Induktivität von Bonddrähten und Gehäusestegen und der Kapazitäten der Bondkontaktstelle und der PCB kann helfen, die Bandbreite zu erhöhen, den Frequenzgang abzuflachen und die Signalverzerrung zu verringern, aber es ist nicht möglich, die Induktivität und Kapazität des Verbindungssystems vollständig zu beseitigen.
- Somit ist ein gewisses Niveau an Signalverzerrung und -dämpfung unvermeidlich, wenn die Signalfrequenzen ausreichend hoch sind.
- Was erforderlich ist, ist eine Art und Weise zum wesentlichen Verbessern des Frequenzgangs des Verbindungssystems, um die Verzerrung und Dämpfung von Hochfrequenzsignalen zu verringern.
- Die vorliegende Erfindung ist eine Verbesserung eines herkömmlichen Systems für miteinander verbundene integrierte Schaltungen (ICs), die auf einer Leiterplatte (PCB) montiert sind. Das herkömmliche Verbindungssystem verwendet einen Leiter (typischerweise einen Bonddraht und einen Gehäusesteg), um eine Bondkontaktstelle auf der Oberfläche jeder IC mit einer PCB-Leiterbahn auf der PCB zu verbinden, so dass die ICs über die PCB-Leiterbahn miteinander kommunizieren können. Die Induktivität der Bonddrähte und der Gehäusestege, die Kapazitäten der Bondkontaktstellen und der PCB-Leiterbahn, die Impedanzen der IC-Bauelemente, die mit den Kontaktstellen verbunden sind, und die Impedanzen der PCB-Leiterbahn verursachen, dass das Verbindungssystem Signale verzerrt, reflektiert und dämpft, wenn sie zwischen den IC-Bondkontaktstellen laufen.
- Gemäß der Erfindung wird das Verbindungssystem verbessert, indem es dazu ausgelegt wird, eine Filterfunktion bereitzustellen, die für die Art der Signale, die zwischen den ICs laufen, optimiert ist. Das Verbindungssystem wird dazu ausgelegt, eine Filterfunktion bereitzustellen, beispielsweise durch Hinzufügen von Kapazität zur Leiterplatten-PCB-Leiterbahn und durch geeignetes Einstellen der Bonddraht-Induktivität, der IC- Kontaktstellen-Kapazität und der zusätzlichen Leiterplatten-Kapazität relativ zueinander. Die Komponentenwerte werden eingestellt, um die relevanten Kennlinien des Frequenzgangs des Verbindungssystems zu optimieren. Wenn die ICs beispielsweise unter Verwendung von analogen Niederfrequenzsignalen miteinander kommunizieren, bei denen es am wichtigsten ist, eine Verzerrung zu vermeiden, kann der "optimale" Frequenzgang einen schmalen, aber maximal ebenen Durchlassbereich aufweisen. Oder wenn als weiteres Beispiel die ICs über digitale Hochfrequenzsignale miteinander kommunizieren, kann der optimale Frequenzgang einen maximal breiten Durchlassbereich aufweisen. Durch vielmehr Hinzufügen von Kapazität zur Leiterplatten-PCB-Leiterbahn, als zu versuchen, sie zu minimieren, und durch Einstellen dieser Kapazität relativ zu den Impedanzen anderer Komponenten des Verbindungssystems kann eine wesentliche Verbesserung des Frequenzgangs des Verbindungssystems erhalten werden.
- Es ist folglich eine Aufgabe der Erfindung, ein System zum Verbinden von integrierten Schaltungen, die auf einer Leiterplatte montiert sind, bereitzustellen, wobei der Frequenzgang des Verbindungssystems für die Art von Signalen, die zwischen den ICs laufen, optimiert wird.
- Der abschließende Teil dieser Beschreibung weist insbesondere auf den Gegenstand der vorliegenden Erfindung hin und beansprucht diesen ausgesprochen. Fachleute werden jedoch am besten sowohl die Organisation als auch das Verfahren der Operation der Erfindung zusammen mit weiteren Vorteilen und Aufgaben derselben durch Lesen der restlichen Teile der Beschreibung angesichts der zugehörigen Zeichnung(en) verstehen, in der (denen) sich gleiche Bezugszeichen auf gleiche Elemente beziehen.
- Fig. 1 ist eine vereinfachte Seitenschnittansicht eines Teils einer Leiterplatte des Standes der Technik, auf der ein Paar von integrierten Schaltungen montiert ist;
- Fig. 2 ist ein Ersatzschaltplan, der die ICs von Fig. 1 und die Struktur des Standes der Technik, die sie miteinander verbindet, modellhaft darstellt;
- Fig. 3 stellt die Frequenzgangkennlinie des Verbindungssystems des Standes der Technik von Fig. 1 und 2 dar;
- Fig. 4 ist eine vereinfachte Seitenschnittansicht eines Teils einer Leiterplatte, auf der ein Paar von integrierten Schaltungen montiert ist, wobei die integrierten Schaltungen gemäß der vorliegenden Erfindung miteinander verbunden sind;
- Fig. 5 ist ein Ersatzschaltplan, der die ICs von Fig. 4 und die Struktur, die sie miteinander verbindet, modellhaft darstellt; und
- Fig. 6 stellt die Frequenzgangkennlinie des Verbindungssystems von Fig. 4 und 5 dar.
- Die vorliegende Erfindung ist eine Verbesserung eines Verbindungssystems des Standes der Technik zum Übertragen von Signalen zwischen integrierten Schaltungen, die auf einer Leiterplatte montiert sind. Fig. 1 ist eine vereinfachte Seitenschnittansicht des Verbindungssystems des Standes der Technik, einschließlich einer Leiterplatte (PCB) 10, auf der ein Paar von integrierten Schaltungen (ICs) 12 und 14 montiert ist. Die IC 12 umfasst einen integrierten Schaltungschip 16, der innerhalb eines IC- Gehäuses 18 enthalten ist. Eine Bondkontaktstelle 20 auf der Oberfläche des Chips 16 wirkt als Eingangs/Ausgangs- (E/A) Anschluss für Signale, die in den Chip 16 eintreten und/oder von diesem abgehen. Eine typische IC umfasst mehrere Bondkontaktstellen, aber der Einfachheit halber ist nur eine in Fig. 1 dargestellt. Ein Bonddraht 22 verbindet die Bondkontaktstelle 20 mit einem leitenden Steg 24, der sich vom Gehäuse 18 nach außen erstreckt. Der Steg 24 ist typischerweise an eine Mikrostreifenleiter-PCB-Leiterbahn 26 auf der Oberfläche der PCB 10 gelötet. Der Bonddraht 22 und der Steg 24 bilden zusammen einen Weg zum Übertragen von Signalen zwischen der Bondkontaktstelle 20 und der PCB- Leiterbahn 26. Wenn eine Bondkontaktstelle 28 in der IC 14 mit der Mikrostreifenleiter-PCB-Leiterbahn 26 in einer ähnlichen Weise durch einen Bonddraht 27 und einen Gehäusesteg 29 verbunden ist, können die ICs 12 und 14 über die PCB-Leiterbahn 26 Signale zueinander übertragen. Die PCB-Platine 10 umfasst auch eine leitende Masseebene 30 und eine leitende Leistungsebene 32 zwischen Schichten aus dielektrischen Material zum Liefern von Masse und Leistung über die gesamte PCB 10.
- Fig. 2 ist ein Ersatzschaltplan, der die PCB 10, die ICs 12 und 14 von Fig. 1 und die verschiedenen Strukturen, die sie miteinander verbinden, modellhaft darstellt. Die IC 12 ist als ideale Signalquelle 40, die ein Signal über einen Widerstand R1 überträgt, modellhaft dargestellt. Die Kapazität zur Erdung an der Bondkontaktstelle 20, einschließlich der Kapazität des Treibers und irgendeines elektrostatischen Entladungs-(ESD)Schutzbauelements, das mit der Bondkontaktstelle 20 verbunden ist, ist als einzelner Kondensator C1 modellhaft dargestellt. Der Bonddraht 22 und der Gehäusesteg 24 bilden eine Übertragungsleitung, die bei höheren Signalfrequenzen hauptsächlich induktiv ist. Der Bonddraht 22 und der Gehäusesteg 24 sind daher als einzelnes induktives Bauelement L1 modellhaft dargestellt. Die IC 14 ist als idealer Signalempfänger 42 mit einer Eingangs Impedanz R&sub2;, die mit der Bondkontaktstelle 28 verbunden ist, modellhaft dargestellt. Die Kapazität an der Bondkontaktstelle 28, einschließlich der Kapazität irgendeines Treibers, ESD- oder anderen Bauelements, das mit der Kontaktstelle 28 verbunden ist, ist als Kondensator C2 modellhaft dargestellt. Die Induktivitäten des Bonddrahts 27 und 29 sind als einzelnes induktives Bauelement L2 modellhaft dargestellt. Die Leiterbahn 26 ist als Mikrostreifenleiter- Übertragungsleitung mit einer charakteristischen Reihenimpedanz Z0 modellhaft dargestellt.
- Die von den Kondensatoren C1, C2, den induktiven Bauelementen L1 und L2, den Widerständen R1 und R2 und der Impedanz Z0 gebildete Schaltung weist eine reaktive Impedanz auf, die Signale, die zwischen dem Treiber 40 und dem Empfänger 42 laufen, wesentlich dämpfen und verzerren kann. Die herkömmliche Methode zum Verringern des Ausmaßes an Signalverzerrung und -dämpfung in Hochfrequenzanwendungen bestand darin, die Bonddrahtinduktivitäten L1 und L2 und die Kapazitäten C1 und C2 zu minimieren. Die Induktivitäten L1 und L2 werden minimiert, indem die Bonddrähte 20, 27 und die Gehäusestege 24, 29 so klein wie möglich gehalten werden. Die Kapazitäten C1 und C2 werden minimiert, indem die Bondkontaktstellen 20 und 28 so klein wie möglich gehalten werden.
- Die nachstehende Tabelle I listet Impedanzwerte der verschiedenen Verbindungssystemkomponenten der Ersatzschaltung des Standes der Technik von Fig. 2 auf, die in Hochfrequenzanwendungen typisch sind.
- ELEMENT IMPEDANZ
- L1 1 nH
- L2 1 nH
- C1 2 pF
- C2 2 pF
- ZO 50 Ohm
- R&sub1; 50 Ohm
- R&sub2; 50 Ohm
- Fig. 3 stellt die Frequenzgangkennlinie des Verbindungssystems des Standes der Technik von Fig. 1 und 2 dar, wenn die Komponenten auf die in Tabelle I angegebenen Werte eingestellt sind. Die gewünschte Frequenzgangkennlinie für ein Verbindungssystem hängt von seiner Anwendung ab. Wenn das Verbindungssystem beispielsweise ein analoges Signal mit geringer Verzerrung oder geringem Rauschen übertragen soll, ist es gewöhnlich erwünscht, dass der Durchlassbereich nur so breit wie erforderlich ist, um das erwartete Signal mit der höchsten Frequenz durchzulassen, dass der Durchlassbereich so eben wie möglich ist, um eine Signalverzerrung zu vermeiden, und dass alle Bereiche des Sperrbereichs maximale Dämpfung aufweisen, um Hochfrequenzrauschen zu sperren. Man nehme an, dass wir das Verbindungssystem von Fig. 2 verwenden wollen, um ein analoges Signal mit Komponenten bis zu 3 GHz zu übertragen. Wir bemerken zuerst, dass der Durchlassbereich (ungefähr 2 GHz) für die Anwendung nicht breit genug ist. Wir bemerken auch, dass der Durchlassbereich zwischen 1 und 2 GHz nicht besonders eben ist. Somit dämpft das Verbindungssystem Signalfrequenzkomponenten oberhalb 2 GHz stark und verzerrt Signale mit Frequenzkomponenten oberhalb 1 GHz. Wir bemerken auch, dass der Sperrbereich große Spitzen bei verschiedenen Frequenzen oberhalb 2 GHz aufweist und daher versagen kann, Rauschen bei diesen Frequenzen ausreichend zu dämpfen.
- Fig. 4 stellt eine PCB 50 dar, die ein verbessertes Verbindungssystem gemäß der vorliegenden Erfindung zum Verbinden einer Bondkontaktstelle 52 in einer IC 54 mit einer Bondkontaktstelle 56 in einer anderen IC 58 implementiert. Bonddrähte 60 und 62 verbinden die Kontaktstellen 52 und 56 mit Gehäusestegen 64 und 66, die wiederum an eine PCB-Leiterbahn 68 auf der oberen Oberfläche der PCB 50 gelötet sind. Ein leitender Durchkontakt 70 verläuft durch die PCB 50 und berührt die PCB-Leiterbahn 68 nahe dem Kontaktpunkt zwischen dem Steg 64 und der PCB-Leiterbahn 68. Ebenso verläuft ein Durchkontakt 72 durch die PCB 50 und berührt die PCB- Leiterbahn 68 nahe seinem Kontaktpunkt mit dem Steg 66.
- Fig. 5 ist ein Ersatzschaltplan des erfindungsgemäßen Verbindungssystems von Fig. 4. Ein Treiber 80 innerhalb der IC 54 ist mit der Kontaktstelle 52 über die Impedanz R&sub1; verbunden und ein Empfänger 82 mit einer Eingangs Impedanz R&sub2; innerhalb der IC 58 ist mit der Kontaktstelle 56 verbunden. Der Bonddraht 60 und der Gehäusesteg 64 sind als Induktivität L1 modellhaft dargestellt, während der Bonddraht 62 und der Gehäusesteg 66 als Induktivität L2 modellhaft dargestellt sind. Die Kapazitäten der Kontaktstellen 52 und 56 erscheinen in Fig. 5 als Kondensatoren C1 und C2 und die Impedanz der PCB-Leiterbahn 68 erscheint als ihre charakteristische Impedanz Z0. Da die Durchkontakte 70 und 72 hauptsächlich kapazitiv sind, erscheinen ihre Kapazitäten in Fig. 5 als Kondensatoren C1VIA und C2VIA.
- Das Verbindungssystem von 5 ist topologisch ähnlich zum System des Standes der Technik von Fig. 2, abgesehen vom Hinzufügen der Nebenschlusskondensatoren C1VIA und C2VIA an entgegengesetzten Enden der Impedanz Z0. Obwohl die Durchkontakte 70 und 72 üblicherweise verwendet werden können, um die PCB-Leiterbahn 68 mit Leiterbahnen auf anderen Schichten der PCB 50 zu verbinden, besteht die Hauptfunktion der Durchkontakte 70 und 72 darin, relativ große Nebenschlusskapazitäten C1VIA und C2VIA zur PCB- Leiterbahn 68 hinzuzufügen. Gemäß der Erfindung werden die Durchkontakte 70 und 72 (oder irgendeine andere geeignete Quelle für eine Kapazität) folglich zur PCB-Leiterbahn 68 ungeachtet dessen hinzugefügt, ob die Durchkontakte verwendet werden, um die PCB-Leiterbahn 68 mit Leiterbahnen auf anderen Schichten der PCB 50 zu verbinden.
- Gemäß der herkömmlichen Praxis wird der Frequenzgang des Verbindungssystems durch Minimieren der Nebenschlusskapazität an der Leiterbahn 68 hauptsächlich durch Vermeiden einer Verbindung von kapazitiven Elementen wie z. B. Durchkontakten mit der Leiterbahn und durch Minimieren der Reiheninduktivitäten L1 und L2, hauptsächlich indem die Leiter 60, 62, 64 und 66 so kurz wie möglich gehalten werden, optimiert. Gemäß der Erfindung wird jedoch der Systemfrequenzgang tatsächlich durch Hinzufügen der Kapazitäten C1VIA und C2VIA zur Leiterbahn 68 und/oder durch Erhöhen der Induktivitäten L1 und L2 oberhalb ihre minimalen Niveaus verbessert, vorausgesetzt, dass die Werte von L1, L2, C1VIA und C2VIA relativ zu den anderen Komponentenwerten C1, C2, R1, R2 und ZO des Verbindungssystems geeignet eingestellt sind.
- Die Kapazität C1VIA und C2VIA jedes Durchkontakts 70 und 72 entsteht hauptsächlich aus einer kapazitiven Kopplung zwischen dem Durchkontakt und den Masse- und Leistungsebenen 88 und 90 der PCB 58 und kann durch Ändern des Abstands zwischen den Durchkontakten und den Ebenen 88 und 90 gesteuert werden. Insbesondere können wir die Kapazität C1VIA des Durchkontakts 70 durch Verringern (oder Erhöhen) der Größe der Löcher 92 in den Ebenen 88 und 90, durch die der Durchkontakt 70 hindurchgeht, erhöhen (oder verringern). Die Kapazität C2VIA des Durchkontakts 72 kann in einer ähnlichen Weise eingestellt werden. Die Größen von L1 und L2 können durch Erhöhen der Längen der Bonddrähte 60 und 62, Erhöhen der Längen der Gehäusestege 64 und 66 oder durch Hinzufügen von induktiven Elementen in Reihe mit den Bonddrähten 60 und 62 erhöht werden.
- Tabelle II vergleicht Werte der Verbindungssystemkomponenten der Ersatzschaltung des Standes der Technik von Fig. 2 mit Werten der Verbindungssystemkomponenten des verbesserten Verbindungssystems von Fig. 5, wenn sie gemäß der Erfindung eingestellt sind: TABELLE II
- Die Komponentenwerte für Z0, R1 und R2, C1 und C2 sind Eigenschaften der ICs und für Erläuterungszwecke wird angenommen, dass sie ähnliche Werte für sowohl das Verbindungssystem des Standes der Technik als auch das verbesserte Verbindungssystem aufweisen. Das verbesserte Verbindungssystem umfasst jedoch die zusätzlichen Kapazitäten C1VIA und C2VIA. Die Induktivitäten L1 und L2 werden auch von 1 nH im Verbindungssystem des Standes der Technik von Fig. 2 auf 3 nH im verbesserten Verbindungssystem von Fig. 5 erhöht.
- Fig. 6 stellt den Frequenzgang des erfindungsgemäßen Verbindung s Systems von Fig. 5 dar, wenn seine verschiedenen Komponenten auf die Werte gesetzt sind, die durch die Spalte "verbessert" von Tabelle II angegeben sind. In dem in Fig. 6 dargestellten Spezialfall wurden die Werte von L1, L2, C1VIA und C2VIA gewählt, um die Durchlassleistung für die gegebenen Werte von R1, R2, C1, C2 und Z0 zu maximieren. Wir maximieren die Durchlassleistung, wenn wir die mittlere Menge an Signalleistung maximieren, die durch die verschiedenen Signalfrequenzen in dem Verbindungssystem-Durchlassbereich (0-3 GHz) übertragen werden können. Dies bedeutet, dass für die gegebenen Werte von anderen Komponenten von Fig. 5 L1, L2, C1VIA und C2VIA bemessen werden, um die Gesamtfläche unter der Frequenzgangkurve im Durchlassbereich zwischen 0 und 3 GHz zu maximieren. Eine Art zu Weise zum Festlegen von geeigneten Werten von L1, L2, C1VIA und C2VIA besteht darin, einen herkömmlichen Schaltungssimulator zu verwenden, um die Schaltung von Fig. 5 zu simulieren, welche ein Diagramm des Frequenzgangs ähnlich Fig. 6 erzeugt. Die Werte von L1, L2, C1VIA und C2VIA die die Durchlassleistung maximieren, können durch iteratives Einstellen ihrer Werte und Überwachen des Frequenzgangs ermittelt werden.
- Fig. 6 zeigt, dass die Bandbreite des verbesserten Verbindungssystems ungefähr 3 GHz beträgt, was wesentlich größer ist als die Bandbreite von 2 GHz des Systems des Standes der Technik, wie in Fig. 3 dargestellt. Man beachte auch, dass der Durchlassbereich in Fig. 6 relativ ebener ist, dass der Sperrbereich in Fig. 6 schneller abfällt als in Fig. 3, und dass der Sperrbereich von Fig. 6 weniger Spitzen aufweist. Es ist klar, dass der in Fig. 6 dargestellte Frequenzgang eine Verbesserung gegenüber dem Frequenzgang von Fig. 3 in einer Anwendung wäre, in der ein Durchlassbereich von 3 GHz erforderlich ist. Somit wird in diesem Fall die Durchlassleistungskennlinie des Frequenzgangs des Verbindungssystems nicht durch Vorsehen von nur minimaler Kapazität an der PCB-Leiterbahn und minimaler Reiheninduktivität L1 und L2, wie im Stand der Technik praktiziert, sondern durch Vorsehen einer geeignet eingestellten zusätzlichen Kapazität C1VIA und C2VIA an der PCB-Leiterbahn und durch geeignetes Erhöhen von L1 und L2 über ihre minimalen Niveaus optimiert.
- Es sollte selbstverständlich sein, dass der Frequenzgang eines Verbindungssystems viele Kennlinien aufweist und dass sein "optimaler" Frequenzgang anwendungsabhängig ist. Somit hängt der geeignete Wert, auf den die zusätzlichen PCB- Kapazitäten C1VIA und C2VIA und -Induktivitäten L1 und L2 eingestellt werden sollten, davon ab, welche Frequenzgang- und Impedanzkennlinie für die spezielle Anwendung am wichtigsten sind. In dem Beispiel von Fig. 6 wurden C1VIA, C2VIA, L1 und L2 gewählt, um die Durchlassleistung zu maximieren. Andere Werte von C1VIA, C2VIA, L1 und L2 können jedoch andere Kennlinien des Verbindungssystems optimieren. Wenn das Verbindungssystem beispielsweise ein analoges Signal mit niedrigerer Frequenz mit minimaler Verzerrung übertragen soll und wenn die Bandbreite nicht so wichtig ist, kann es erwünscht sein, dass der Frequenzgang des Verbindungssystems einen "maximal ebenen" Durchlassbereich mit dem geringstmöglichen Ausmaß an Welligkeit aufweist.
- Es ist günstig, an die Ersatzschaltung des Verbindungssystems, wie in Fig. 5 dargestellt, als mehrpoliges Filter zu denken. Durch geeignetes Einstellen von C1VIA, C2VIA, L1 und L2 relativ zu C1, C2 und den anderen Komponenten des Verbindungssystems kann veranlasst werden, dass sich das Verbindungssystem beispielsweise wie ein gut bekanntes, mehrpoliges "Butterworth"-Filter verhält, das einen maximal ebenen Frequenzgang vorsieht.
- In anderen Anwendungen ist der optimale Frequenzgang ein Kompromiss zwischen der Bandbreite, der zulässigen Durchlassbereichswelligkeit und der Sperrbereichsdämpfung. Folglich können die Werte von C1VIA, C2VIA, L1 und L2 so ausgewählt werden, dass sich das Verbindungssystem als Form des gut bekannten mehrpoligen Chebyshev-Filters verhält. Die Konstruktion von mehrpoligen Butterworth- und Chebyshev-Filtern, einschließlich geeigneter Wahlen für Komponentenwerte, um eine oder mehrere Kombinationen von Kennlinien des Frequenzgangs des Filters zu optimieren, ist Fachleuten gut bekannt. Siehe beispielsweise Seiten 59-68 des Buchs Introduction to Radio Frequency Design von W. H. Hayward, veröffentlicht 1982 von Prentice-Hall, Inc.
- Es ist möglich, den Frequenzgang des Verbindungssystems von Fig. 5 weiter zu optimieren, wenn wir auch die Freiheit haben, die Werte anderer Komponenten R1, R2, Z0, C1 und C2 einzustellen. In der Praxis sind jedoch die Werte von R1, R&sub2; und Z0 typischerweise durch IC- und PCB-Hersteller auf 50 Ohm in Hochfrequenzanwendungen normiert. Die Kapazitäten C1 und C2 können eingestellt werden, aber nur durch IC- Hersteller, und sie versuchen typischerweise, C1 und C2 zu minimieren. Die Durchkontakt-Kapazitäten C1VIA und C2VIA oder andere Quellen einer Nebenschlusskapazität, die mit der Leiterbahn verbunden sein können, und die Reiheninduktivitäten L1 und L2 können daher die einzigen Komponenten des Verbindungssystems von Fig. 5 sein, die in der vorstehend beschriebenen Weise zweckmäßig einstellbar sind. Es sollte jedoch selbstverständlich sein, dass, wenn möglich, irgendwelche oder alle Komponentenwerte des Verbindungssystems von Fig. 5 eingestellt werden können, um seinen Frequenzgang zu optimieren, und dass, wenn wir mehr Spielraum bei der Einstellung der Komponentenwerte haben, wir ein höheres Niveau an Optimierung des Frequenzgangs erreichen können.
- Die Treiberausgangsimpedanz R1, die Empfängereingangsimpedanz R2 und die Leiterbahnimpedanz Z0 werden typischerweise auf ähnliche Werte (z. B. 50 Ohm) eingestellt, um Signalreflexionen zu verhindern, die den Systemfrequenzgang verschlechtern. Gemäß der Erfindung ist es jedoch nicht erforderlich, dass R1 = R2 = Z&sub0;, da wir den Impedanzfehlabgleich durch geeignetes Einstellen von L1, L2, C1VIA und C2VIA kompensieren können. Seiten 59-68 des vorstehend erwähnten Buchs Introduction to Radio Frequency Design stellen beispielsweise dar, wie andere Filterkomponentenwerte einzustellen sind, um ein Butterworth- und Chebyshev-Filter-Frequenzgangverhalten zu erhalten, selbst wenn R1, R2 und Z0 unähnlich sind.
- In dem Verbindungssystem von Fig. 4 wird die erforderliche zusätzliche PCB-Kapazität durch Bereitstellung von geeignet bemessenen Durchkontakten 70 und 72 erhalten. Dies ist eine bequeme und kostengünstige Art und Weise zum Bereitstellen einer solchen Kapazität, da die meisten PCB-Fertigungen die Fähigkeit haben, geeignet bemessene Durchkontakte zu einer PCB hinzuzufügen. Die Verwendung von Durchkontakten, um diese Kapazität vorzusehen, weist den zusätzlichen Vorteil auf, zu ermöglichen, dass Signale zu PCB-Leiterbahnen wie z. B. PCB-Leiterbahnen (in Fig. 4 nicht dargestellt) auf anderen PCB-Schichten laufen, wodurch zur Flexibilität beigetragen wird, mit der ein Entwickler eine Hochfrequenz- PCB auslegen kann. Es sollte jedoch selbstverständlich sein, dass, obwohl die erforderliche PCB-Kapazität unter Verwendung von Durchkontakten 70 und 72 bequem erhalten werden kann, eine solche zusätzliche Kapazität auch durch andere Mittel bereitgestellt werden kann, beispielsweise durch Anschließen von geeignet bemessenen diskreten Kondensatoren zwischen der PCB-Leiterbahn 68 und der Masseebene 88.
- Obwohl die vorangehende Beschreibung (ein) bevorzugte(s) Ausführungsbeispiel(e) der vorliegenden Erfindung beschrieben hat, kann ein Fachmann viele Modifikationen an dem bevorzugten Ausführungsbeispiel vornehmen, ohne von der Erfindung in ihren breiteren Aspekten abzuweichen. Obwohl im bevorzugten Ausführungsbeispiel das Verbindungssystem beispielsweise Bonddrähte 22 und 27 und Gehäusestege 24 und 29 verwendet, um die Knoten der ICs 12 und 14 mit der PCB- Leiterbahn 26 zu verbinden, könnten andere Arten von induktiven Leitern, wie beispielsweise Federdrähte, verwendet werden, um die Knoten einer integrierten Schaltung mit einer PCB-Leiterbahn zu verbinden. Das Verbindungssystem der vorliegenden Erfindung kann auch verwendet werden, um andere Schaltungen als integrierte Schaltungen miteinander zu verbinden. Die beigefügten Ansprüche sollen daher alle solchen Modifikationen, die innerhalb den wahren Schutzbereich der Erfindung fallen, erfassen.
Claims (39)
1. Verfahren, um eine Kennlinie eines Frequenzgangs (Fig.
6) eines Verbindungssystems zum Übertragen eines Signals
zwischen einem Knoten einer ersten integrierten Schaltung
(IC) (54) und einer Leiterbahn (68) einer Leiterplatte
(PCB) (50) im Wesentlichen zu optimieren, wobei das
Verbindungssystem eine erste Bondkontaktstelle (52), die
mit dem Knoten verbunden ist, und einen ersten leitenden
Weg (60, 64), der die erste Bondkontaktstelle mit der PCB-
Leiterbahn verbindet, aufweist, wobei das Verfahren die
Schritte umfasst:
Feststellen von Induktivitäten und Kapazitäten der
ersten Bondkontaktstelle, des ersten leitenden Weges und
der PCB-Leiterbahn,
aus den festgestellten Induktivitäten und Kapazitäten
Ermitteln einer Größe einer ersten Nebenschlusskapazität
(C1VIA), die, wenn sie zur PCB-Leiterbahn hinzugefügt wird,
die Frequenzgangkennlinie im Wesentlichen optimiert, und
Hinzufügen der ersten Nebenschlusskapazität mit der
Größe zur PCB-Leiterbahn.
2. Verfahren nach Anspruch 1, wobei der Schritt des
Hinzufügens der ersten Nebenschlusskapazität mit der Größe
zur PCB-Leiterbahn den Schritt des Verbindens eines ersten
kapazitiven Elements mit der PCB-Leiterbahn umfasst.
3. Verfahren nach Anspruch 2, wobei das erste kapazitive
Element einen ersten Durchkontakt (70), der mit der PCB-
Leiterbahn verbunden ist, umfasst.
4. Verfahren nach Anspruch 2, wobei das erste kapazitive
Element einen diskreten Kondensator umfasst.
5. Verfahren nach Anspruch 1, wobei die
Frequenzgangkennlinie eine mit maximaler
Durchlassbandbreite, maximaler Durchlassebenheit und
maximaler Durchlassleistung ist.
6. Verfahren nach Anspruch 1, wobei die erste
Nebenschlusskapazität, die zur PCB-Leiterbahn hinzugefügt
wird, so bemessen wird, dass das Verbindungssystem im
Wesentlichen als mehrpoliger Butterworth-Filter wirkt.
7. Verfahren nach Anspruch 1, wobei die erste
Nebenschlusskapazität, die zur PCB-Leiterbahn hinzugefügt
wird, so bemessen wird, dass das Verbindungssystem im
Wesentlichen als mehrpoliger Chebyshev-Filter wirkt.
8. Verfahren nach Anspruch 1, welches ferner umfasst:
aus den festgestellten Induktivitäten und Kapazitäten
Ermitteln einer Größe einer ersten Reiheninduktivität, die,
wenn sie zum ersten leitenden Weg hinzugefügt wird, mit der
ersten Nebenschlusskapazität die Frequenzgangkennlinie im
Wesentlichen optimiert, und
Hinzufügen der ersten Reiheninduktivität mit der Größe
zu dem ersten leitenden Weg.
9. Verfahren nach Anspruch 8, wobei der Schritt des
Hinzufügens der ersten Reiheninduktivität mit der Größe zum
ersten leitenden Weg das Erhöhen einer Länge des ersten
leitenden Weges umfasst.
10. Verfahren nach Anspruch 8, wobei die erste
Reiheninduktivität und die erste Nebenschlusskapazität so
bemessen werden, dass das Verbindungssystem im Wesentlichen
als mehrpoliger Butterworth-Filter wirkt.
11. Verfahren nach Anspruch 8, wobei die erste
Reiheninduktivität und die erste Nebenschlusskapazität so
bemessen werden, dass das Verbindungssystem im Wesentlichen
als mehrpoliger Chebyshev-Filter wirkt.
12. Verfahren nach Anspruch 1, wobei das Verbindungssystem
einen Treiber (80) an der ersten integrierten Schaltung
(IC) mit einem Empfänger (82) an einer zweiten IC (58)
verbindet, wobei die erste Bondkontaktstelle, die an der
ersten IC implementiert ist, mit dem Treiber verbunden ist,
eine zweite Bondkontaktstelle (56) an der zweiten IC
implementiert und mit dem Empfänger verbunden ist, und ein
zweiter leitender Weg (62, 66) die zweite Bondkontaktstelle
mit der PCB-Leiterbahn verbindet, wobei das Verfahren
ferner die Schritte umfasst
Hinzufügen der ersten Nebenschlusskapazität zur PCB-
Leiterbahn nahe einem ersten Kontaktpunkt zwischen dem
ersten leitenden Weg und der PCB-Leiterbahn; und
Hinzufügen einer zweiten Nebenschlusskapazität (C2VIA)
zur PCB-Leiterbahn nahe einem zweiten Kontaktpunkt zwischen
dem zweiten leitenden Weg und der PCB-Leiterbahn.
13. Verfahren nach Anspruch 12, wobei die zweite
Nebenschlusskapazität dazu bemessen wird, mit der ersten
Nebenschlusskapazität die Frequenzgangkennlinie im
Wesentlichen zu optimieren.
14. Verfahren nach Anspruch 12, wobei die erste und die
zweite Nebenschlusskapazität ein erstes und ein zweites
kapazitives Element sind.
15. Verfahren nach Anspruch 14, wobei das erste und das
zweite kapazitive Element Durchkontakte umfassen.
16. Verfahren nach Anspruch 14, wobei das erste und das
zweite kapazitive Element diskrete Kondensatoren umfassen.
17. Verfahren nach Anspruch 12, wobei die
Frequenzgangkennlinie eine mit maximaler
Durchlassbandbreite, maximaler Durchlassebenheit und
maximaler Durchlassleistung ist.
18. Verfahren nach Anspruch 12, wobei die Kapazitäten des
ersten und des zweiten kapazitiven Elements so bemessen
werden, dass das Verbindungssystem im Wesentlichen als
mehrpoliger Butterworth-Filter wirkt.
19. Verfahren nach Anspruch 12, wobei die Kapazitäten des
ersten und des zweiten kapazitiven Elements so bemessen
werden, dass das Verbindungssystem im Wesentlichen als
mehrpoliger Chebyshev-Filter wirkt.
20. Verfahren nach Anspruch 12, welches ferner den Schritt
des Einstellens der Induktivitäten des ersten und des
zweiten leitenden Weges umfasst, um die
Frequenzgangkennlinie im Wesentlichen zu optimieren.
21. Verfahren nach Anspruch 20, wobei der Schritt des
Einstellens der Induktivitäten des ersten und des zweiten
leitenden Weges das Einstellen der Längen des ersten und
des zweiten leitenden Weges umfasst.
22. Verfahren nach Anspruch 20, wobei die
Frequenzgangkennlinie eine mit maximaler
Durchlassbandbreite, maximaler Durchlassebenheit und
maximaler Durchlassleistung ist.
23. Verfahren nach Anspruch 20, wobei die Kapazitäten des
ersten und des zweiten kapazitiven Elements und die
Induktivitäten des ersten und des zweiten leitenden Weges
so bemessen werden, dass das Verbindungssystem im
Wesentlichen als mehrpoliger Butterworth-Filter wirkt.
24. Verfahren nach Anspruch 20, wobei die Kapazitäten des
ersten und des zweiten kapazitiven Elements und die
Induktivitäten des ersten und des zweiten leitenden Weges
so bemessen werden, dass das Verbindungssystem im
Wesentlichen als mehrpoliger Chebyshev-Filter wirkt.
25. Verbindungssystem zum Übertragen eines Signals
zwischen einem internen Knoten einer ersten integrierten
Schaltung (54) und einem externen Knoten, wobei das
Verbindungssystem umfasst:
eine erste Bondkontaktstelle (52), die mit dem
internen Knoten verbunden ist;
eine PCB-Leiterbahn (68), die mit dem externen Knoten
verbunden ist;
einen ersten leitenden Weg (60, 64), der die
Bondkontaktstelle mit der PCB-Leiterbahn verbindet; und
ein erstes kapazitives Element (C1VIA), das mit der
PCB-Leiterbahn verbunden ist,
wobei die erste integrierte Schaltung eine erste
Nebenschlusskapazität (C1) und einen ersten Widerstand (R1)
an der ersten Bondkontaktstelle vorsieht,
wobei der erste leitende Weg eine erste
Reiheninduktivität (L1) zwischen der ersten
Bondkontaktstelle und der PCB-Leiterbahn vorsieht;
wobei das erste kapazitive Element (C1VIA) eine zweite
Nebenschlusskapazität zur PCB-Leiterbahn hinzufügt; und
wobei das erste kapazitive Element in bezug auf die
erste Reiheninduktivität, die erste Nebenschlusskapazität
und den ersten Widerstand bemessen ist, um eine
Frequenzgangkennlinie des Verbindungssystems im
Wesentlichen zu optimieren.
26. Verbindungssystem nach Anspruch 25, wobei das erste
kapazitive Element einen Durchkontakt umfasst, der mit der
PCB-Leiterbahn verbunden ist.
27. Verbindungssystem nach Anspruch 25, wobei die
Frequenzgangkennlinie eine mit maximaler
Durchlassbandbreite, maximaler Durchlassebenheit und
maximaler Durchlassleistung ist.
28. Verbindungssystem nach Anspruch 25, wobei das erste
kapazitive Element so bemessen ist, dass das
Verbindungssystem im Wesentlichen als mehrpoliger
Butterworth-Filter arbeitet.
29. Verbindungssystem nach Anspruch 25, wobei eine
Induktivität des ersten leitenden Weges auch eingestellt
ist, um mit dem ersten kapazitiven Element die
Frequenzgangkennlinie des Verbindungssystem im Wesentlichen
zu optimieren.
30. Verbindungssystem nach Anspruch 29, wobei die
Induktivität durch Erhöhen einer Länge des ersten leitenden
Weges im Wesentlichen über eine minimale praktische Länge
hinaus, die zum Verbinden des Knotens und der PCB-
Leiterbahn erforderlich ist, eingestellt wird.
31. Verbindungssystem nach Anspruch 25, welches ferner
umfasst:
eine zweite IC (58) mit einer zweiten
Bondkontaktstelle (56),
einen zweiten leitenden Weg (62, 66), der die zweite
Bondkontaktstelle mit der PCB-Leiterbahn verbindet,
ein zweites kapazitives Element (C2VIA), das an der
PCB-Leiterbahn befestigt ist,
wobei die zweite integrierte Schaltung eine dritte
Nebenschlusskapazität (C2) und einen zweiten Widerstand
(R2) an der zweiten Bondkontaktstelle vorsieht,
wobei der zweite leitende Weg eine zweite
Reiheninduktivität (L2) zwischen der zweiten
Bondkontaktstelle und der PCB-Leiterbahn vorsieht;
wobei das zweite kapazitive Element eine vierte
Nebenschlusskapazität zur PCB-Leiterbahn hinzufügt;
wobei das zweite kapazitive Element relativ zum ersten
und zum zweiten Widerstand, zur ersten und zur dritten
Kapazität und zu einer charakteristischen Impedanz der PCB-
Leiterbahn bemessen ist, um mit dem ersten kapazitiven
Element die Frequenzgangkennlinie des Verbindungssystem im
Wesentlichen zu optimieren.
32. Verbindungssystem nach Anspruch 31, wobei:
das erste kapazitive Element ein erster Kondensator
ist, der an der PCB-Leiterbahn nahe einem ersten
Kontaktpunkt zwischen dem ersten leitenden Weg und der PCB-
Leiterbahn befestigt ist, und
das zweite kapazitive Element ein zweiter Kondensator
ist, der an der PCB-Leiterbahn nahe einem zweiten
Kontaktpunkt zwischen dem zweiten leitenden Weg und der
PCB-Leiterbahn befestigt ist.
33. Verbindungssystem nach Anspruch 31, wobei das erste
und das zweite kapazitive Element Durchkontakte umfassen.
34. Verbindungssystem nach Anspruch 31, wobei die
Frequenzgangkennlinie eine mit maximaler
Durchlassbandbreite, maximaler Durchlassebenheit und
maximaler Durchlassleistung ist.
35. Verbindungssystem nach Anspruch 31, wobei das erste
und das zweite kapazitive Element so bemessen sind, dass
das Verbindungssystem im Wesentlichen als mehrpoliger
Butterworth-Filter arbeitet.
36. Verbindungssystem nach Anspruch 31, wobei das erste
und das zweite kapazitive Element so bemessen sind, dass
das Verbindungssystem im Wesentlichen als mehrpoliger
Chebyshev-Filter arbeitet.
37. Verbindungssystem nach Anspruch 31, wobei die
charakteristische Impedanz der PCB-Leiterbahn im
Wesentlichen dem ersten und dem zweiten Widerstand
entspricht.
38. Verbindungssystem nach Anspruch 31, wobei die
charakteristische Impedanz der PCB-Leiterbahn im
Wesentlichen nicht mindestens einem des ersten und des
zweiten Widerstandes entspricht.
39. Verbindungssystem nach Anspruch 31, wobei der erste
und der zweite Widerstand im Wesentlichen unähnlich sind.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/258,184 US6208225B1 (en) | 1999-02-25 | 1999-02-25 | Filter structures for integrated circuit interfaces |
| PCT/US2000/004858 WO2000051232A1 (en) | 1999-02-25 | 2000-02-23 | Filter structures for integrated circuit interfaces |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE60000863D1 DE60000863D1 (de) | 2003-01-09 |
| DE60000863T2 true DE60000863T2 (de) | 2003-07-17 |
Family
ID=22979461
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE60040562T Expired - Lifetime DE60040562D1 (de) | 1999-02-25 | 2000-02-23 | Filterstrukturen für Schnittstellen zwischen integrierten Schaltungen |
| DE60000863T Expired - Lifetime DE60000863T2 (de) | 1999-02-25 | 2000-02-23 | Filterstrukturen für schnittstellen zwischen integrierten schaltungen |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE60040562T Expired - Lifetime DE60040562D1 (de) | 1999-02-25 | 2000-02-23 | Filterstrukturen für Schnittstellen zwischen integrierten Schaltungen |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6208225B1 (de) |
| EP (2) | EP1263136B1 (de) |
| JP (2) | JP2002538609A (de) |
| KR (1) | KR100638755B1 (de) |
| AU (1) | AU3007700A (de) |
| DE (2) | DE60040562D1 (de) |
| TW (1) | TWI228965B (de) |
| WO (1) | WO2000051232A1 (de) |
Families Citing this family (115)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232789B1 (en) | 1997-05-28 | 2001-05-15 | Cascade Microtech, Inc. | Probe holder for low current measurements |
| US5729150A (en) * | 1995-12-01 | 1998-03-17 | Cascade Microtech, Inc. | Low-current probe card with reduced triboelectric current generating cables |
| US5914613A (en) | 1996-08-08 | 1999-06-22 | Cascade Microtech, Inc. | Membrane probing system with local contact scrub |
| US7106570B2 (en) | 1997-04-08 | 2006-09-12 | Xzy Altenuators, Llc | Pathway arrangement |
| US6603646B2 (en) | 1997-04-08 | 2003-08-05 | X2Y Attenuators, Llc | Multi-functional energy conditioner |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US20030161086A1 (en) | 2000-07-18 | 2003-08-28 | X2Y Attenuators, Llc | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
| US6606011B2 (en) | 1998-04-07 | 2003-08-12 | X2Y Attenuators, Llc | Energy conditioning circuit assembly |
| US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7274549B2 (en) | 2000-12-15 | 2007-09-25 | X2Y Attenuators, Llc | Energy pathway arrangements for energy conditioning |
| US6650525B2 (en) | 1997-04-08 | 2003-11-18 | X2Y Attenuators, Llc | Component carrier |
| US7336467B2 (en) | 2000-10-17 | 2008-02-26 | X2Y Attenuators, Llc | Energy pathway arrangement |
| US6894884B2 (en) | 1997-04-08 | 2005-05-17 | Xzy Attenuators, Llc | Offset pathway arrangements for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US7110227B2 (en) | 1997-04-08 | 2006-09-19 | X2Y Attenuators, Llc | Universial energy conditioning interposer with circuit architecture |
| US7042703B2 (en) | 2000-03-22 | 2006-05-09 | X2Y Attenuators, Llc | Energy conditioning structure |
| US7110235B2 (en) | 1997-04-08 | 2006-09-19 | Xzy Altenuators, Llc | Arrangement for energy conditioning |
| US6018448A (en) * | 1997-04-08 | 2000-01-25 | X2Y Attenuators, L.L.C. | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
| US6034533A (en) * | 1997-06-10 | 2000-03-07 | Tervo; Paul A. | Low-current pogo probe card |
| US7427816B2 (en) | 1998-04-07 | 2008-09-23 | X2Y Attenuators, Llc | Component carrier |
| AU3478999A (en) | 1998-04-07 | 1999-10-25 | X2Y Attenuators, L.L.C. | Component carrier |
| US6256882B1 (en) | 1998-07-14 | 2001-07-10 | Cascade Microtech, Inc. | Membrane probing system |
| US6218910B1 (en) * | 1999-02-25 | 2001-04-17 | Formfactor, Inc. | High bandwidth passive integrated circuit tester probe card assembly |
| US6538538B2 (en) * | 1999-02-25 | 2003-03-25 | Formfactor, Inc. | High frequency printed circuit board via |
| US6578264B1 (en) | 1999-06-04 | 2003-06-17 | Cascade Microtech, Inc. | Method for constructing a membrane probe using a depression |
| JP2001202400A (ja) * | 2000-01-21 | 2001-07-27 | Nec Corp | 電源デカップリング回路生成システム及び電源デカップリング回路生成方法 |
| US6838890B2 (en) | 2000-02-25 | 2005-01-04 | Cascade Microtech, Inc. | Membrane probing system |
| US7113383B2 (en) | 2000-04-28 | 2006-09-26 | X2Y Attenuators, Llc | Predetermined symmetrically balanced amalgam with complementary paired portions comprising shielding electrodes and shielded electrodes and other predetermined element portions for symmetrically balanced and complementary energy portion conditioning |
| WO2002015360A1 (en) | 2000-08-15 | 2002-02-21 | X2Y Attenuators, L.L.C. | An electrode arrangement for circuit energy conditioning |
| US6646521B1 (en) * | 2000-09-15 | 2003-11-11 | Hei, Inc. | Connection for conducting high frequency signal between a circuit and a discrete electric component |
| US7433168B2 (en) * | 2000-10-17 | 2008-10-07 | X2Y Attenuators, Llc | Amalgam of shielding and shielded energy pathways and other elements for single or multiple circuitries with common reference node |
| US7193831B2 (en) | 2000-10-17 | 2007-03-20 | X2Y Attenuators, Llc | Energy pathway arrangement |
| DE10143173A1 (de) | 2000-12-04 | 2002-06-06 | Cascade Microtech Inc | Wafersonde |
| US6617943B1 (en) | 2001-07-27 | 2003-09-09 | Applied Micro Circuits Corporation | Package substrate interconnect layout for providing bandpass/lowpass filtering |
| WO2003052435A1 (en) | 2001-08-21 | 2003-06-26 | Cascade Microtech, Inc. | Membrane probing system |
| US6816031B1 (en) | 2001-12-04 | 2004-11-09 | Formfactor, Inc. | Adjustable delay transmission line |
| US7265565B2 (en) | 2003-02-04 | 2007-09-04 | Microfabrica Inc. | Cantilever microprobes for contacting electronic components and methods for making such probes |
| US20060053625A1 (en) * | 2002-05-07 | 2006-03-16 | Microfabrica Inc. | Microprobe tips and methods for making |
| US20060051948A1 (en) * | 2003-02-04 | 2006-03-09 | Microfabrica Inc. | Microprobe tips and methods for making |
| US20060238209A1 (en) * | 2002-05-07 | 2006-10-26 | Microfabrica Inc. | Vertical microprobes for contacting electronic components and method for making such probes |
| US7640651B2 (en) * | 2003-12-31 | 2010-01-05 | Microfabrica Inc. | Fabrication process for co-fabricating multilayer probe array and a space transformer |
| US7363705B2 (en) * | 2003-02-04 | 2008-04-29 | Microfabrica, Inc. | Method of making a contact |
| US20060006888A1 (en) * | 2003-02-04 | 2006-01-12 | Microfabrica Inc. | Electrochemically fabricated microprobes |
| US7531077B2 (en) | 2003-02-04 | 2009-05-12 | Microfabrica Inc. | Electrochemical fabrication process for forming multilayer multimaterial microprobe structures |
| US20050104609A1 (en) * | 2003-02-04 | 2005-05-19 | Microfabrica Inc. | Microprobe tips and methods for making |
| US7273812B2 (en) * | 2002-05-07 | 2007-09-25 | Microfabrica Inc. | Microprobe tips and methods for making |
| US20050184748A1 (en) * | 2003-02-04 | 2005-08-25 | Microfabrica Inc. | Pin-type probes for contacting electronic circuits and methods for making such probes |
| US7412767B2 (en) * | 2003-02-04 | 2008-08-19 | Microfabrica, Inc. | Microprobe tips and methods for making |
| WO2003100445A2 (en) | 2002-05-23 | 2003-12-04 | Cascade Microtech, Inc. | Probe for testing a device under test |
| US6724205B1 (en) | 2002-11-13 | 2004-04-20 | Cascade Microtech, Inc. | Probe for combined signals |
| US7002220B1 (en) | 2003-01-29 | 2006-02-21 | Marvell International Ltd. | ESD protection circuit |
| US6911739B1 (en) | 2003-01-29 | 2005-06-28 | Marvell International Ltd. | Methods and apparatus for improving high frequency input/output performance |
| US7180718B2 (en) * | 2003-01-31 | 2007-02-20 | X2Y Attenuators, Llc | Shielded energy conditioner |
| US20080211524A1 (en) * | 2003-02-04 | 2008-09-04 | Microfabrica Inc. | Electrochemically Fabricated Microprobes |
| US8613846B2 (en) * | 2003-02-04 | 2013-12-24 | Microfabrica Inc. | Multi-layer, multi-material fabrication methods for producing micro-scale and millimeter-scale devices with enhanced electrical and/or mechanical properties |
| US9244101B2 (en) * | 2003-02-04 | 2016-01-26 | University Of Southern California | Electrochemical fabrication process for forming multilayer multimaterial microprobe structures |
| US7567089B2 (en) * | 2003-02-04 | 2009-07-28 | Microfabrica Inc. | Two-part microprobes for contacting electronic components and methods for making such probes |
| US10416192B2 (en) | 2003-02-04 | 2019-09-17 | Microfabrica Inc. | Cantilever microprobes for contacting electronic components |
| US20080157793A1 (en) * | 2003-02-04 | 2008-07-03 | Microfabrica Inc. | Vertical Microprobes for Contacting Electronic Components and Method for Making Such Probes |
| EP1471575A1 (de) * | 2003-04-24 | 2004-10-27 | Samsung Electronics Co., Ltd. | RF Chipträger mit integrierten Induktoren und Verfahren zu seiner Herstellung |
| US9671429B2 (en) | 2003-05-07 | 2017-06-06 | University Of Southern California | Multi-layer, multi-material micro-scale and millimeter-scale devices with enhanced electrical and/or mechanical properties |
| US7414505B2 (en) | 2003-05-13 | 2008-08-19 | Samsung Electronics Co., Ltd. | High frequency inductor having low inductance and low inductance variation and method of manufacturing the same |
| US7057404B2 (en) | 2003-05-23 | 2006-06-06 | Sharp Laboratories Of America, Inc. | Shielded probe for testing a device under test |
| US7440252B2 (en) | 2003-05-29 | 2008-10-21 | X2Y Attenuators, Llc | Connector related structures including an energy conditioner |
| JP2006528868A (ja) | 2003-07-21 | 2006-12-21 | エックストゥーワイ アテニュエイターズ,エルエルシー | フィルタ組立体 |
| FR2860316B1 (fr) * | 2003-09-26 | 2006-05-19 | Cit Alcatel | Systeme de connexion de type bus, notamment pour fond de panier |
| KR20060120683A (ko) | 2003-12-22 | 2006-11-27 | 엑스2와이 어테뉴에이터스, 엘.엘.씨 | 내부적으로 차폐된 에너지 컨디셔너 |
| WO2005065258A2 (en) | 2003-12-24 | 2005-07-21 | Cascade Microtech, Inc. | Active wafer probe |
| US20080108221A1 (en) * | 2003-12-31 | 2008-05-08 | Microfabrica Inc. | Microprobe Tips and Methods for Making |
| US10641792B2 (en) | 2003-12-31 | 2020-05-05 | University Of Southern California | Multi-layer, multi-material micro-scale and millimeter-scale devices with enhanced electrical and/or mechanical properties |
| US7388424B2 (en) | 2004-04-07 | 2008-06-17 | Formfactor, Inc. | Apparatus for providing a high frequency loop back with a DC path for a parametric test |
| CA2570886A1 (en) | 2004-07-07 | 2006-02-16 | Cascade Microtech, Inc. | Probe head having a membrane suspended probe |
| US20060030179A1 (en) * | 2004-08-05 | 2006-02-09 | Palo Alto Research Center, Incorporated | Transmission-line spring structure |
| EP1789812A2 (de) | 2004-09-13 | 2007-05-30 | Cascade Microtech, Inc. | Doppelseitige sondierungsstrukturen |
| US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
| US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
| WO2006093831A2 (en) | 2005-03-01 | 2006-09-08 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
| GB2439862A (en) | 2005-03-01 | 2008-01-09 | X2Y Attenuators Llc | Conditioner with coplanar conductors |
| WO2006099297A2 (en) | 2005-03-14 | 2006-09-21 | X2Y Attenuators, Llc | Conditioner with coplanar conductors |
| US20060256489A1 (en) * | 2005-05-10 | 2006-11-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuits with impedance matching for radio-frequency applications |
| US7456655B1 (en) | 2005-05-16 | 2008-11-25 | Marvell Israel (Misl) Ltd. | System and process for overcoming wire-bond originated cross-talk |
| US7449899B2 (en) | 2005-06-08 | 2008-11-11 | Cascade Microtech, Inc. | Probe for high frequency signals |
| US7619419B2 (en) | 2005-06-13 | 2009-11-17 | Cascade Microtech, Inc. | Wideband active-passive differential signal probe |
| US8067997B2 (en) * | 2005-11-10 | 2011-11-29 | The Arizona Board Of Regents On Behalf Of The University Of Arizona | Apparatus and method of selecting components for a reconfigurable impedance match circuit |
| CN101395683A (zh) | 2006-03-07 | 2009-03-25 | X2Y衰减器有限公司 | 能量调节装置结构 |
| DE112007001399T5 (de) | 2006-06-09 | 2009-05-07 | Cascade Microtech, Inc., Beaverton | Messfühler für differentielle Signale mit integrierter Symmetrieschaltung |
| US7764072B2 (en) | 2006-06-12 | 2010-07-27 | Cascade Microtech, Inc. | Differential signal probing system |
| US7443186B2 (en) | 2006-06-12 | 2008-10-28 | Cascade Microtech, Inc. | On-wafer test structures for differential signals |
| US7403028B2 (en) | 2006-06-12 | 2008-07-22 | Cascade Microtech, Inc. | Test structure and probe for differential signals |
| US7723999B2 (en) | 2006-06-12 | 2010-05-25 | Cascade Microtech, Inc. | Calibration structures for differential signal probing |
| KR100816758B1 (ko) | 2006-11-07 | 2008-03-25 | 삼성전자주식회사 | 반사파억제를 통한 신호특성이 향상된 멀티 칩 패키지 모듈을 테스트하는 테스트 장치 |
| US7876114B2 (en) | 2007-08-08 | 2011-01-25 | Cascade Microtech, Inc. | Differential waveguide probe |
| KR20100096235A (ko) * | 2007-12-11 | 2010-09-01 | 캘리포니아 마이크로 디바이시즈 코포레이션 | 고속 인터페이스들의 보호를 위한 임피던스 보상된 esd 회로 및 이를 이용하는 방법 |
| US7888957B2 (en) | 2008-10-06 | 2011-02-15 | Cascade Microtech, Inc. | Probing apparatus with impedance optimized interface |
| WO2010059247A2 (en) | 2008-11-21 | 2010-05-27 | Cascade Microtech, Inc. | Replaceable coupon for a probing apparatus |
| US8242384B2 (en) | 2009-09-30 | 2012-08-14 | International Business Machines Corporation | Through hole-vias in multi-layer printed circuit boards |
| US8432027B2 (en) * | 2009-11-11 | 2013-04-30 | International Business Machines Corporation | Integrated circuit die stacks with rotationally symmetric vias |
| US8310841B2 (en) | 2009-11-12 | 2012-11-13 | International Business Machines Corporation | Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same |
| US8258619B2 (en) | 2009-11-12 | 2012-09-04 | International Business Machines Corporation | Integrated circuit die stacks with translationally compatible vias |
| US8315068B2 (en) | 2009-11-12 | 2012-11-20 | International Business Machines Corporation | Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same |
| US9646947B2 (en) * | 2009-12-22 | 2017-05-09 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Integrated circuit with inductive bond wires |
| JP6128756B2 (ja) * | 2012-05-30 | 2017-05-17 | キヤノン株式会社 | 半導体パッケージ、積層型半導体パッケージ及びプリント回路板 |
| US10154581B2 (en) | 2017-02-09 | 2018-12-11 | Cray Inc. | Method for impedance compensation in printed circuit boards |
| US10491997B2 (en) * | 2017-04-27 | 2019-11-26 | Cirrus Logic, Inc. | Controlling noise transfer function of signal path to reduce charge pump noise |
| CN110945784B (zh) * | 2017-07-25 | 2023-08-22 | Wjlp有限公司 | 电感-电容滤波器及相关联的系统和方法 |
| US11831290B2 (en) | 2017-07-25 | 2023-11-28 | Wjlp Company Inc. | Inductive-capacitive filters and associated systems and methods |
| WO2019213625A1 (en) * | 2018-05-03 | 2019-11-07 | De Rochemont Pierre L | High speed / low power server farms and server networks |
| US11239922B2 (en) | 2018-06-05 | 2022-02-01 | L. Pierre de Rochemont | Module with high peak bandwidth I/O channels |
| KR102678311B1 (ko) * | 2018-08-30 | 2024-06-25 | 삼성전자주식회사 | 패키지 볼을 갖는 반도체 패키지를 포함하는 전자 소자 |
| US11262383B1 (en) | 2018-09-26 | 2022-03-01 | Microfabrica Inc. | Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making |
| US12078657B2 (en) | 2019-12-31 | 2024-09-03 | Microfabrica Inc. | Compliant pin probes with extension springs, methods for making, and methods for using |
| JP7214039B2 (ja) | 2020-03-26 | 2023-01-27 | 三菱電機株式会社 | 高周波フィルタ |
| CN112290170B (zh) * | 2020-09-30 | 2021-12-28 | 中国航空工业集团公司雷华电子技术研究所 | 一种具有可调谐电路的射频垂直过渡结构 |
| US12355127B2 (en) | 2022-12-01 | 2025-07-08 | International Business Machines Corporation | Field-adjustable flex circuit transmission line filters |
Family Cites Families (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4023198A (en) * | 1974-08-16 | 1977-05-10 | Motorola, Inc. | High frequency, high power semiconductor package |
| US4213141A (en) * | 1978-05-12 | 1980-07-15 | Solid State Scientific Inc. | Hybrid transistor |
| US4354268A (en) | 1980-04-03 | 1982-10-12 | Santek, Inc. | Intelligent test head for automatic test system |
| US4342013A (en) * | 1980-08-25 | 1982-07-27 | Pilgrim Electric Co. | Bidirectional power line filter |
| JPS5873881A (ja) | 1981-10-29 | 1983-05-04 | Advantest Corp | Icテスタ |
| US4472725A (en) * | 1982-02-01 | 1984-09-18 | Century Iii Electronics Inc. | LC Delay line for feedforward amplifier |
| US4616178A (en) | 1982-05-27 | 1986-10-07 | Harris Corporation | Pulsed linear integrated circuit tester |
| US4837622A (en) | 1985-05-10 | 1989-06-06 | Micro-Probe, Inc. | High density probe card |
| JPH0294693A (ja) | 1988-09-30 | 1990-04-05 | Nec Corp | 同軸形スルーホールを有するプリント配線板 |
| US5012213A (en) | 1989-12-19 | 1991-04-30 | Motorola, Inc. | Providing a PGA package with a low reflection line |
| US5090118A (en) | 1990-07-31 | 1992-02-25 | Texas Instruments Incorporated | High performance test head and method of making |
| JPH04107940A (ja) | 1990-08-29 | 1992-04-09 | Hitachi Ltd | 半導体装置及びその構成部品 |
| US5172051A (en) | 1991-04-24 | 1992-12-15 | Hewlett-Packard Company | Wide bandwidth passive probe |
| GB2263980B (en) | 1992-02-07 | 1996-04-10 | Marconi Gec Ltd | Apparatus and method for testing bare dies |
| US5182220A (en) | 1992-04-02 | 1993-01-26 | United Microelectronics Corporation | CMOS on-chip ESD protection circuit and semiconductor structure |
| US5270673A (en) * | 1992-07-24 | 1993-12-14 | Hewlett-Packard Company | Surface mount microcircuit hybrid |
| US5424693A (en) | 1993-01-13 | 1995-06-13 | Industrial Technology Research Institute | Surface mountable microwave IC package |
| US5466892A (en) * | 1993-02-03 | 1995-11-14 | Zycon Corporation | Circuit boards including capacitive coupling for signal transmission and methods of use and manufacture |
| US5309019A (en) | 1993-02-26 | 1994-05-03 | Motorola, Inc. | Low inductance lead frame for a semiconductor package |
| US5536906A (en) | 1993-07-23 | 1996-07-16 | Texas Instruments Incorporated | Package for integrated circuits |
| US5544018A (en) * | 1994-04-13 | 1996-08-06 | Microelectronics And Computer Technology Corporation | Electrical interconnect device with customizeable surface layer and interwoven signal lines |
| US5521406A (en) * | 1994-08-31 | 1996-05-28 | Texas Instruments Incorporated | Integrated circuit with improved thermal impedance |
| AU4160096A (en) | 1994-11-15 | 1996-06-06 | Formfactor, Inc. | Probe card assembly and kit, and methods of using same |
| JPH08339872A (ja) * | 1995-02-07 | 1996-12-24 | Johnstech Internatl Corp | 電気コンタクトに制御インピーダンスを付与する装置 |
| US5546405A (en) | 1995-07-17 | 1996-08-13 | Advanced Micro Devices, Inc. | Debug apparatus for an automated semiconductor testing system |
| JP3127792B2 (ja) | 1995-07-19 | 2001-01-29 | 株式会社村田製作所 | Lc共振器およびlcフィルタ |
| US5642054A (en) | 1995-08-08 | 1997-06-24 | Hughes Aircraft Company | Active circuit multi-port membrane probe for full wafer testing |
| US5744869A (en) | 1995-12-05 | 1998-04-28 | Motorola, Inc. | Apparatus for mounting a flip-chip semiconductor device |
| JPH09321433A (ja) | 1996-05-29 | 1997-12-12 | Oki Electric Ind Co Ltd | 多層プリント配線板のバイアホール |
| US5917220A (en) | 1996-12-31 | 1999-06-29 | Stmicroelectronics, Inc. | Integrated circuit with improved overvoltage protection |
| US5901022A (en) | 1997-02-24 | 1999-05-04 | Industrial Technology Research Inst. | Charged device mode ESD protection circuit |
| AU6964698A (en) | 1997-04-16 | 1998-11-11 | Board Of Trustees Of The Leland Stanford Junior University | Distributed esd protection device for high speed integrated circuits |
| US5869898A (en) | 1997-04-25 | 1999-02-09 | Nec Corporation | Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof |
| EP0985231A1 (de) | 1997-05-15 | 2000-03-15 | Formfactor, Inc. | Lithodraphisch abgezeichnete mikroelektronische kontaktstrukturen |
| JP3668596B2 (ja) | 1997-08-07 | 2005-07-06 | 株式会社日立製作所 | 実装基板とそれを用いた電子装置 |
| US5919329A (en) * | 1997-10-14 | 1999-07-06 | Gore Enterprise Holdings, Inc. | Method for assembling an integrated circuit chip package having at least one semiconductor device |
| JP3955138B2 (ja) | 1997-11-19 | 2007-08-08 | 松下電器産業株式会社 | 多層回路基板 |
| US6008533A (en) | 1997-12-08 | 1999-12-28 | Micron Technology, Inc. | Controlling impedances of an integrated circuit |
| JP3132495B2 (ja) | 1999-01-19 | 2001-02-05 | 日本電気株式会社 | プリント配線基板及びその製造方法 |
-
1999
- 1999-02-25 US US09/258,184 patent/US6208225B1/en not_active Expired - Fee Related
-
2000
- 2000-02-22 TW TW089103016A patent/TWI228965B/zh not_active IP Right Cessation
- 2000-02-23 EP EP02010250A patent/EP1263136B1/de not_active Expired - Lifetime
- 2000-02-23 JP JP2000601733A patent/JP2002538609A/ja active Pending
- 2000-02-23 WO PCT/US2000/004858 patent/WO2000051232A1/en not_active Ceased
- 2000-02-23 KR KR1020017010807A patent/KR100638755B1/ko not_active Expired - Fee Related
- 2000-02-23 DE DE60040562T patent/DE60040562D1/de not_active Expired - Lifetime
- 2000-02-23 EP EP00908800A patent/EP1157459B1/de not_active Expired - Lifetime
- 2000-02-23 AU AU30077/00A patent/AU3007700A/en not_active Abandoned
- 2000-02-23 DE DE60000863T patent/DE60000863T2/de not_active Expired - Lifetime
-
2001
- 2001-03-23 US US09/816,889 patent/US6606014B2/en not_active Expired - Fee Related
-
2007
- 2007-02-22 JP JP2007043027A patent/JP2007173858A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20010054938A1 (en) | 2001-12-27 |
| KR100638755B1 (ko) | 2006-10-26 |
| JP2007173858A (ja) | 2007-07-05 |
| EP1157459A1 (de) | 2001-11-28 |
| EP1157459B1 (de) | 2002-11-27 |
| DE60040562D1 (de) | 2008-11-27 |
| US6208225B1 (en) | 2001-03-27 |
| AU3007700A (en) | 2000-09-14 |
| EP1263136A3 (de) | 2003-05-07 |
| WO2000051232A1 (en) | 2000-08-31 |
| TWI228965B (en) | 2005-03-01 |
| DE60000863D1 (de) | 2003-01-09 |
| JP2002538609A (ja) | 2002-11-12 |
| US6606014B2 (en) | 2003-08-12 |
| EP1263136A2 (de) | 2002-12-04 |
| EP1263136B1 (de) | 2008-10-15 |
| KR20010104352A (ko) | 2001-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60000863T2 (de) | Filterstrukturen für schnittstellen zwischen integrierten schaltungen | |
| DE60317905T2 (de) | Halbleiterbauelement | |
| EP1354502B1 (de) | Hochfrequenzleiterplattenkontaktlocher | |
| DE69920792T2 (de) | Hochfrequenz-Leistungsverstärkerschaltung und Hochfrequenz-Leistungsverstärkermodul | |
| DE69722168T2 (de) | Akustische Oberflächenwellenfilter mit erzeugten Dämpfungspolen durch Impedanzschaltungen | |
| DE60202401T2 (de) | Eingangsschaltung für Sendeempfänger | |
| DE3850729T2 (de) | Monolithischer integrierter Mikrowellenverstärker. | |
| DE10019840B4 (de) | Mehrschichtkondensator, dessen Verwendung als Entkopplungskondensator und eine Verdrahtungsplatine mit dem Mehrschichtkondensator | |
| DE19712065C2 (de) | Duplexer-Baueinheit | |
| DE112012001397B4 (de) | Hochfrequenzmodul | |
| DE69423684T2 (de) | Verbindungsstruktur zur Übersprechverringerung um die Chip-Ausgangsselektivität zu verbessern | |
| DE102013100286B3 (de) | Breitbandiges Filter in Abzweigtechnik | |
| DE60209980T2 (de) | Passive Bauelemente und Module für Empfänger | |
| DE102004011719A1 (de) | Halbleitervorrichtung mit symmetrischer Schaltung zur Verwendung in einem Hochfrequenzband | |
| DE69837520T2 (de) | Gedruckte Leiterplatte | |
| DE60119063T2 (de) | Schaltkreis zur Korrektur der Flachheit eines Durchlassbandes | |
| DE102007054621A1 (de) | Hochfrequenzfilter mit elektromagnetisch gekoppelten Verzweigungsleitungen | |
| DE102010025506A1 (de) | Halbleitervorrichtung | |
| DE112019000181B4 (de) | Elektrostatische schutzvorrichtung | |
| DE60311765T2 (de) | Leiterplatte für Hochgeschwindigkeitskommunikation | |
| DE102016216650B4 (de) | Halbleitervorrichtung | |
| DE69230315T2 (de) | Einrichtung zur Änderung der Impulsübergangszeit | |
| DE19810620A1 (de) | Frequenzkompensierte PIN-Diodendämpfungseinrichtung | |
| DE102006023431B4 (de) | Hochpassfilter | |
| DE102010036059B4 (de) | Elektrisches Bauelement zum Senden und Empfangen von WiMAX-Signalen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition |