DE4113621A1 - Anordnung zum bestimmen der bitrate eines binaersignals - Google Patents

Description

Die Erfindung betrifft Anordnungen zum Bestimmen oder Erkennen der Bitrate von Binärsignalen. Insbesondere betrifft die Erfindung Anordnungen zum Bestimmen der Bitrate eines eintreffenden Binärsignals oder Binäreingangssignals aus mehreren möglichen Werten dieser Bitrate.

Eine solche Funktion ist unter Verwendung von Schal­ tungen, die auf die unterschiedlichen Bitraten abgestimmt werden, schwer zu erzielen, da die statistische Natur von Binärsignalen bedeutet, daß kein wohldefiniertes Leistungs­ maximum vorliegt, das erkennbar ist.

Gleichermaßen ist es schwierig, diese Funktion einfach durch Versuch der Messung der minimalen Bitrate des ein­ treffenden Signals zu erzielen, da Rauschimpulse mit beträchtlicher Wahrscheinlichkeit dazu führen, daß sich zu geringe und schlechte Meßwerte ergeben.

Der vorliegenden Erfindung liegt die Aufgabe zugrun­ de, eine Bitrateerkennungsanordnung anzugeben, die gemäß einer Strategie verfährt, mit der diese Schwierigkeiten überwunden werden.

Diese Aufgabe wird durch den Gegenstand des Patent­ anspruchs 1 gelöst.

Danach kennzeichnet sich gemäß der Erfindung die Anordnung zum Bestimmen der Bitrate eines eintreffenden Binärsignals aus mehreren möglichen Werten dieser Bitrate dadurch, daß Einrichtungen vorgesehen sind, die in bezug auf jedes einer Anzahl von Paaren aufeinanderfolgender Bits gleichen oder ähnlichen Werts des eintreffenden Signals diejenige mehrerer Zeitspannen oder Zeitintervalle bestimmt, in der die Bitperiode dieses Paares aufeinan­ derfolgender Bits liegt, wobei diese Zeitspannen oder Zeitintervalle solche Längen aufweisen, daß die minimal mögliche Bitperiode von Signalen jeder Bitrate in einer anderen Zeitspanne liegt. Ferner sind Einrichtungen vorgesehen, die ansprechend auf das Ausgangssignal der Bestimmungseinrichtung in bezug auf jede solche Zeit­ spanne die Anzahl von Malen oder Zeitpunkten während der Anzahl von Paaren aufeinanderfolgender Bits sum­ mieren, zu denen die Bitperiode eines solchen Paares aufeinanderfolgender Bits in dieser Zeitspanne liegt. Ferner ist eine Einrichtung zum Ausnutzen oder Verwenden der Ausgangssignale der Summiereinrichtung vorgesehen, um anzuzeigen, welche der möglichen Bitraten die höchste ist, die in einer Zeitspanne liegt, für die die Anzahl von Zeitpunkten oder Malen einen vorbe­ stimmten Bruchteil der Anzahl von Paaren aufeinander­ folgender Bits übersteigt.

In einer vorteilhaften Weiterbildung der erfin­ dungsgemäßen Anordnung umfaßt die Einrichtung zum Bestimmen zweckmäßigerweise: eine Einrichtung, die ansprechend auf das erste Bit jedes solchen Paares aufeinanderfolgender Bits ähnlichen Werts die Erzeu­ gung von Impulsen einer Dauer gleich den jeweiligen Grenzen der Zeitspannen initiiert; eine Detektorein­ richtung oder Erfassungseinrichtung, die ansprechend auf das Auftreten des zweiten Bit jedes solchen Paares von Bits erfaßt, welcher dieser Impulse, falls über­ haupt welche vorliegen, noch existiert; und eine Decodiereinrichtung, die auf das Ausgangssignal der Detektoreinrichtung anspricht, um für jedes solche zweite Bit die Zeitspanne zu ermitteln, in der die Bitperiode des Paares aufeinanderfolgender Bits liegt, zu dem dieses zweite Bit gehört.

In einer solchen Anordnung decken die Zeitspannen vorzugsweise gemeinsam eine kontinuierliche zeitliche Spannweite ohne Überlappung ab und jeder solche Impuls weist eine Dauer gleich der gemeinsamen Grenze eines verschiedenen oder anderen Paares von Zeitspannen auf, die in dieser zeitlichen Spanne aneinandergrenzen.

Vorzugsweise umfaßt die Einrichtung zum Summieren mehrere Zähler, wobei einer jeweils für eine solche Zeitspanne die Summation ausführt und jeder solche Zähler einen maximalen oder vollen Zählwert aufweist, der dem vorbestimmten Bruchteil der Anzahl von Paaren aufeinanderfolgender Bits entspricht. Vorzugsweise um­ faßt die Einrichtung zum Ausnutzen mehrere Latcheinrich­ tungen, die jeweils so ausgelegt sind, daß sie ihren Betrieb aufnehmen, falls ein verschiedener oder anderer der Zähler übergeflossen ist, nachdem die Anzahl von Paaren aufeinanderfolgender Bits empfangen worden ist, es sei denn ein Zähler für eine Zeitspanne, in der die minimale Bitperiode einer höheren möglichen Bitrate liegt, ist auch bereits übergeflossen.

Zusammenfassend wirkt die erfindungsgemäße Anord­ nung so, daß sie ermittelt, in welcher mehrerer Zeit­ spannen die Bitperiode jedes Paares aufeinanderfolgender Bits ähnlichen Werts liegt. Es wird dann für jede Zeit­ spanne eine Zählung durchgeführt und die Bitrate aus den Zählwerten für ein bestimmtes Eingangssignal abge­ leitet.

Im folgenden wird die Erfindung an Rand von Zeich­ nungen näher erläutert. Es zeigen

Fig. 1 ein Blockschaltbild eines Ausführungsbei­ spiels der erfindungsgemäßen Anordnung und

Fig. 2 die Funktionsverläufe von Signalen, die an verschiedenen Punkten in dieser Anordnung in deren Betrieb auftreten.

Die Anordnung bestimmt die Bitrate eines eintref­ fenden Signals oder Eingangssignals aus vier möglichen Werten. Das eintreffende Signal (Fig. 2A) ist von der Art, in der ein Bit vom Wert "1" durch einen Impuls dargestellt ist, der sich nur über einen Teil einer Bitperiode, beispielsweise nur über die erste Hälfte, erstreckt, und in der ein Bit vom Wert "0" durch das Fehlen eines Impulses in einer Bitperiode dargestellt wird.

In der Fig. 1 wird das eintreffende Signal einem Eingang eines AND-Glieds 1 zugeführt, dessen Ausgangs­ signal die Operation eines ersten Impulsgenerators 3 initiiert. Das Ausgangssignal des Impulsgenerators 3 wiederum initiiert die Operation eines zweiten Impuls­ generators 5, dessen Ausgangssignal dazu verwendet wird, ein D-Flipflop 7 zu takten, das so ausgebildet ist, daß es als eine durch zwei teilende Schaltung wirkt. Das Ausgangssignal des Flipflop 7 wird einem Eingangsanschluß eines AND-Glieds 9 mit zwei Eingängen zugeführt, dessen anderes Eingangssignal vom Ausgang des ersten Impulsgenerators 3 abgeleitet wird. Das Ausgangssignal vom Flipflop 7 wird darüber hinaus dazu verwendet, die Betriebsfunktion dreier weiterer Impulsgeneratoren 11, 13 und 15 zu steuern. Die Aus­ gangssignale der Impulsgeneratoren 11, 13 und 15 werden einem Decodierer 17 zugeführt, der feststellt, ob an den Ausgängen der Impulsgeneratoren 11, 13 und 15 noch Impulse vorliegen, und der, wenn er durch einen Impuls vom Ausgang des AND-Gliedes 9 dazu aktiviert bzw. frei­ gegeben wird, einen Impuls zum Eingang eines geeigneten von vier AND-Gliedern 19, 21, 23 und 25 in Abhängigkeit davon leitet, welcher der Impulse, die seinem Eingang zugeführt werden, noch vorhanden ist, wobei diese Funktion weiter unten näher erläutert werden wird.

Die Impulse am Ausgang des AND-Gliedes 9 werden darüber hinaus in einem Hauptzähler 27 gezählt, dessen Ausgangssignal dem zweiten Eingang des AND-Gliedes 1 zugeführt wird.

Die Ausgangssignale der AND-Glieder 19, 21, 23, 25 werden jeweils den Eingängen von vier Zählern 29, 31, 33 bzw. 35 zugeführt, die gleiche volle oder maximale Zählwerte haben, die einen geringen Bruchteil des vollen oder maximalen Zählwerts vom Zähler 27 ausma­ chen. Die Ausgangssignale der Zähler 29, 31, 33 und 35 werden von einer Decodieranordnung, die drei AND-Glie­ der 37, 39 und 41 und vier Latch-Schaltungen 43, 45, 47 und 49 umfaßt, so benutzt, daß, wenn ein Impuls am Ausgang des Zählers 27 das Überfließen des Zählers 27 anzeigt, Information hinsichtlich der durch die rela­ tiven Zählwerte in den Zählern 29, 31, 33, 35 darge­ stellten Bitrate in den Latch-Schaltungen abspeicher­ bar ist.

Den zweiten Eingängen der AND-Glieder 19, 21, 23, 25 werden jeweils Signale vom Ausgang der Zähler 29, 31, 33 bzw. 35 zugeführt, so daß jedes AND-Glied 19, 21, 23 oder 25 gesperrt oder abgeschaltet wird, wenn der zuge­ ordnete Zähler 29, 31, 33 oder 35 überfließt.

Im Betrieb wird die Anordnung zunächst durch Anlegen eines Resetimpulses an das Flipflop 7, die Zähler 29, 31, 33, 35 und Latch-Schaltungen 43, 45, 47, 49 zurück­ gesetzt. An der Anstiegsflanke des ersten Impulses, d.h. eines Wertes "1" Bit, im eintreffenden Signal (Fig. 2A) nach dem Zurücksetzen, erzeugt der Impulsgenerator 3 einen Impuls kurzer Dauer im Vergleich zur minimal mög­ lichen Bitperiode in einem Signal der höchsten der vier möglichen Bitraten (Fig. 2B). Beispielsweise seien hier­ zu die vier Bitraten zu 704 kbit/s, 1544 kbit/s, 2048 kbit/s und 3152 kbit/s angenommen, wobei in diesem Fall der Impulsgenerator 3 zweckmäßigerweise einen Impuls einer Dauer von 30 ns erzeugt.

Ansprechend auf einen Ausgangsimpuls vom Impuls­ generator 3 erzeugt der Impulsgenerator 5 einen Impuls ähnlicher Dauer (Fig. 2C), der die Erzeugung eines Impulses vom Flipflop 7 (Fig. 2D) initiiert. Die Initiierung eines Impulses durch das Flipflop 7 akti­ viert das AND-Glied 9, d. h. gibt dieses frei, und initiiert die Erzeugung eines Impulses durch jeden der Impulsgeneratoren 11, 13 und 15 (Fig. 2E, 2F und 2G).

Die Dauern der Impulse, die von den Generatoren 11, 13 und 15 erzeugt werden, sind in Beziehung zu den minimal möglichen Bitperioden von Signalen der mögli­ chen Bitraten so ausgewählt, daß sie vier Zeitspannen oder Zeitintervalle definieren, die zusammen ohne Über­ lappung eine kontinuierliche Zeitspanne überdecken, wobei in jeder der vier Spannen oder Intervalle die minimal mögliche Bitperiode einer verschiedenen der vier möglichen Bitraten liegt.

So erzeugen die Generatoren 11, 13 und 15 geeigneterweise Impulse mit Impulsdauern von 440 ns, 600 ns bzw. 1,36/us, wobei die minimal möglichen Bitperioden von Signalen einer Bitrate von 3152 kbit/s, 2048 kbit/s, 1544 kbit/s und 704 kbit/s 317 ns, 488 ns 648 ns bzw. 1,42/us betragen. So liegen dann für dieses Ausführungsbeispiel die minimal möglichen Bitperioden jeweils in den vier Bereichen 0 bis 440 ns, 440 bis 600 ns, 600 ns bis 1,36/us bzw. 1,36/us bis ∞s, wobei die Impulse, die von den Generatoren 11, 13 und 15 erzeugt werden, die gemeinsamen Grenzen aneinandergren­ zender Zeitspannen oder Zeitintervalle in der zeitlichen Spannweite definieren.

Die Anstiegsflanke des nächsten Impulses (vom Wert "1" Bit) im eintreffenden Signal, folgend auf die Ini­ tiierung der Erzeugung von Impulsen durch die Genera­ toren 11, 13 und 15 (d. h. ein zweiter Impuls nach dem Zurücksetzen) ruft die Erzeugung eines weiteren Impulses durch den Generator 3 hervor, wobei dieser weitere Im­ puls, da das AND-Glied 9 nun freigegeben ist, den Zähler 27 inkrementiert und den Decodierer 17 freigibt bzw. aktiviert. Ist der Decodierer 17 durch das entsprechende Enable-Signal freigegeben, so führt er dem AND-Glied 19 einen Impuls zu, falls die Impulse, die von den drei Generatoren 11, 13 und 15 erzeugt werden, noch vorliegen, führt dem AND-Glied 21 einen Impuls zu, falls nur die Impulse von den Generatoren 13 und 15 noch existieren, führt dem AND-Glied 23 einen Impuls zu, falls nur noch der vom Generator 15 erzeugte Impuls existiert, und führt dem AND-Glied 25 einen Impuls zu, falls keiner der Im­ pulse der Generatoren mehr existiert. Infolgedessen wird ein Impuls zum AND-Glied 19, 21, 23 oder 25 in Überein­ stimmung damit zugeführt, ob die Zeit zwischen den Vorder­ flanken des ersten und zweiten Impulses des eintreffenden Signals, d. h. die Bitperiode dieser beiden Impulse, in der Zeitspanne liegt, die die minimal mögliche Bitperiode von Signalen der Bitrate 3152 kbit/s, 2048 kbit/s, 1544 kbit/s oder 704 kbit/s einschließt. Infolgedessen ist jedes AND-Glied 19, 21, 23, 25 und jeder der Zähler 29, 31, 33 und 15 auf eine andere Zeitspanne bezogen und infolgedessen auch auf eine andere der vier möglichen Bitraten.

Die Zähler 29, 31, 33 und 35 werden jeweils um eins inkrementiert, wenn ein Impuls dem jeweils zugeordneten AND-Glied 19, 21, 23 oder 25 zugeführt wird, bis der Zähler überfließt, wodurch das zugeordnete AND-Glied aus­ geschaltet wird. So wird beim ersten Paar aufeinander­ folgender Impulse des eintreffenden Sig als der eine oder andere der Zähler 29, 31, 33, 35, wenn der Decodierer 17 freigegeben ist, in Abhängigkeit davon, welche von den Generatoren 11, 13 und 15 erzeugte Impulse immer noch vorliegen, entsprechend der folgenden Tabelle um ein inkrementiert, wobei "1" anzeigt, daß ein Impuls noch existiert.

Der vom Generator 3 ansprechend auf die Vorderflanke des zweiten Impulses im eintreffenden Signal nach dem Zurücksetzen erzeugte Impuls ruft ebenfalls die Erzeugung eines weiteren Impulses durch den Generator 5 hervor, welcher den vom Flipflop 7 ansprechend auf den ersten, vom Generator 5 erzeugten Impuls, generierten Impuls be­ endet. Das Aufhören oder die Beendigung des Flipflop- Impulses beendet die Impulse, die von den Generatoren 11, 13 und 15 erzeugt werden, falls sie noch existieren, und schaltet darüber hinaus das AND-Glied 9 ab.

Die obige Operationsfolge, die zur Inkrementierung des einen oder anderen der Zähler 29, 31, 33, 35 führt (wenn er nicht bereits übergeflossen ist), wird für jedes Paar aufeinanderfolgender Impulse im eintreffenden Signal wiederholt, bis der Zähler 27 überfließt, wenn sein Ausgang das AND-Glied 1 durch ein entsprechendes Disable-Signal abschaltet bzw. sperrt.

Die Fig. 2A zeigt den Funktionsverlauf oder die Kurvenform des eintreffenden Signals, die bei einem eintreffenden Signal einer Bitrate von 2048 kbit/s antreffbar sind. Die folgende Tabelle zeigt an, welche Impulse der Impulsgeneratoren 11, 13 und 15 noch exi­ stieren, wenn der Decodierer 17 zu Zeitpunkten t₁, t₂ und t₃ (vgl. Fig. 2) freigegeben wird oder aktiviert wird, und damit, welcher der Zähler 29, 31, 33, 35 zu jedem solchen Zeitpunkt inkrementiert wird.

Für die vier möglichen Bitraten, die beispiel­ halber in Betracht gezogen sind, weisen die Zähler 29, 31, 33 und 35 jeweils zweckmäßigerweise einen vollen oder maximalen Zählwert von 8 auf, und der Zähler 27 weist demgegenüber einen relativ großen maximalen Zählwert von beispielsweise 2048 auf. Bei einem ein­ treffenden Signal einer Bitrate von 2048 kbit/s ist es, wenn der Zähler 27 überfließt, so gut wie sicher, daß der Zähler 31 infolge des Auftretens von zumindest neun Paaren aufeinanderfolgender Impulse unter einem Abstand von einer Bitperiode während einer vollständigen Zählung des Zählers 27 übergeflossen ist. Darüber hinaus ist es höchst wahrscheinlich, daß infolge des Auftretens auf­ einanderfolgender Impulse mit Abständen von zwei oder mehr Bitperioden während der vollen Zählung des Zählers 27 die Zähler 31 und 35 ebenfalls übergeflossen sind. Jedoch wird der Zähler 29 leer sein, da die minimal mögliche Zeit zwischen Impulsen im eintreffenden Signal zu lang ist, als daß die Impulse, die vom Generator 11 erzeugt werden, existieren, wenn der Decodierer 17 freigegeben wird.

Infolgedessen wird die Bitrate des eintreffenden Signals wie folgt dadurch angezeigt, welche der Zähler 29, 31, 33 und 35 übergeflossen sind. Falls nur der Zähler 35 übergeflossen ist, beträgt die Bitrate 704 kbit/s; falls der Zähler 33 übergeflossen ist, jedoch keiner der Zähler 29 oder 31, beträgt die Bit­ rate 1544 kbit/s; falls der Zähler 31, jedoch nicht der Zähler 29 übergeflossen sind, beträgt die Bitrate 2048 kbit/s und falls der Zähler 29 übergeflossen ist, beträgt die Bitrate 3152 kbit/s.

Diese Information wird mittels der AND-Glieder 37, 39, 41 decodiert und in der im folgenden dargelegten Weise in einer der Latch-Schaltungen 43, 45, 47, 49 gespeichert bzw. verriegelt, wenn der Zähler 27 über­ fließt.

Wie bereits erwähnt, sperrt jeder der Zähler 29, 31, 33 und 35 bei seinem Überfließen das AND-Glied 19, 21, 23 oder 25 durch ein entsprechendes Disable-Signal an dessen Eingang. Darüber hinaus sperrt der Zähler 29 bei seinem Überfließen sämtliche Decodier-AND-Glieder 37, 39 und 41, sperrt der Zähler 31, wenn er überfließt, nur die AND-Glieder 39 und 41 und sperrt der Zähler 33 bei seinem Überfließen nur das AND-Glied 41. Die Latch- Schaltung 43 wird durch einen Impuls am Ausgang des Zählers 29 betätigt, wenn dieser überfließt. Die Latch­ Schaltungen 45, 47 und 49 werden durch Impulse an den Ausgängen der Zähler 31, 33 bzw. 35 über die AND-Glieder 37, 39 bzw. 41 betätigt, wenn diese Zähler überfließen, es sei denn diese Glieder sind bereits gesperrt bzw. ausgeschaltet. Infolgedessen verhindern die AND-Glieder 37, 39, 41 die Operation einer Latch-Schaltung 45, 47 oder 49 durch Überfließen des entsprechenden Zählers 31, 33 oder 35, falls ein Zähler, der einer höheren mögli­ chen Bitrate zugeordnet ist, ebenfalls übergeflossen ist. Infolgedessen wird bei Freigabe durch das Überfließen des Zählers 27 nur diejenige der Latch-Schaltungen 43, 45, 47 und 49 den Latch-Vorgang ausführen, die dem übergeflossenen Zähler 29, 31, 33 oder 35 entspricht, der der schnellsten 8itrate zugeordnet ist.

Infolgedessen wird die eintreffende Signalbitrate dadurch angezeigt, welche der Latch-Schaltungen 43, 45, 47, 49 die Latch-Funktion ausführt, d. h. speichert, wobei die Latch-Schaltungen jeweils in entsprechender Weise wie die Zähler 29, 31, 33 und 35 einer jeweils anderen möglichen Bitrate zugeordnet sind.

Es ist unmittelbar einleuchtend, daß der volle Zählwert der Zähler 29, 31, 33, 35 so gewählt wird, daß er ein ausreichend großer Bruchteil des vollen Zähl­ werts vom Zähler 27 ist, um sicherzustellen, daß Rausch­ impulse kurzer Perioden kein Überfließen eines Zählers bewirken, der auf eine schnellere Bitrate als die der wahren Bitrate des eintreffenden Signals bezogen ist, bevor der Zähler 27 überfließt. Gleichzeitig wird der volle oder maximale Zählwert der Zähler 29, 31, 33, 35 so gewählt, daß er ein ausreichend geringer Bruchteil des vollen Zählwerts vom Zähler 27 ist, um sicherzustel­ len, daß der Zähler 29, 31, 33 oder 35, der zur Bitrate des eintreffenden Signals gehört, bevor der Zähler 27 überfließt, bereits übergeflossen ist.

Der volle oder maximale Zählwert des Zählers 27 wird dementsprechend natürlich im Hinblick darauf ge­ wählt, die Zeit, bevor eine der Latch-Schaltungen 43, 45, 47, 49 den Latch-Vorgang ausführt, um die Bitrate des eintreffenden Signals anzuzeigen, minimal zu halten.

Ferner sei darauf hingewiesen, daß, falls ein eintreffendes Signal sehr unüblichen Formats empfangen wird, das weniger als neun aufeinanderfolgende Impulse mit einem Abstand einer Bitperiode in 2049 aufeinander­ folgenden Paaren von Impulsen enthält, die Anordnung eine nicht korrekte Anzeige der Bitrate liefern wird. Eine erneute Bestimmung kann jedoch dann durch Zurück­ setzen initiiert werden.

Während das obige Beispiel für die erfindungsge­ mäße Anordnung Impulsgeneratoren 3, 5, 11, 13 und 15 umfaßt, die beispielsweise monostabile Schaltungen auf­ weisen, so ist doch unmittelbar klar, daß die Funk­ tionen dieser Generatoren in noch zweckmäßigerer Weise digital beispielsweise unter Verwendung eines Hoch­ frequenztaktes und von Frequenzzählern erzielbar sind.

Für den Fall der vier beispielhalber ausgewählten Bitraten sei ferner angemerkt, daß diese Bitraten ein kleinstes gemeinsames Vielfaches von 25 MHz bis -1,5% aufweisen und angenähert im Verhältnis 8 : 12 : 16 : 36 stehen. Infolgedessen kann eine Frequenzquelle von etwa 25 MHz innerhalb einer Phasenregelschleife (PLL) mit schmalem Zeitsteuerbereich und geeigneten Frequenz­ teilern zweckmäßigerweise dazu verwendet werden, sowohl die Impulse, die für die Bitrateerkennung erforderlich sind, als auch die Taktsignale der erfor­ derlichen Frequenzen zur Extraktion von Daten aus den eintreffenden Signalen der unterschiedlichen Bit­ raten zu erzeugen. Alternativ kann ein digitales Injektionssynchronisationssystem mit Frequenzteilung verwendet werden.

Claims (9)

1. Anordnung zum Bestimmen der Bitrate eines ein­ treffenden Binärsignals aus mehreren möglichen Werten der Bitrate, gekennzeichnet durch
eine Einrichtung (3, 5, 7, 11, 13, 15, 17), die bezüg­ lich jedes einer Anzahl von Paaren aufeinanderfolgender Bits von ähnlichem Wert des eintreffenden Signals die­ jenige mehrerer Zeitspannen bestimmt, in der die Bit­ periode dieses Paares aufeinanderfolgender Bits liegt, welche Zeitspannen solche Längen aufweisen, daß die minimal mögliche Bitperiode von Signalen jeder solchen möglichen Bitrate in einer anderen Zeitspanne liegt;
eine Einrichtung (29, 31, 33, 35), die auf das Aus­ gangssignal der Bestimmungseinrichtung anspricht, um in bezug auf jede solche Zeitspanne während der Anzahl von Paaren aufeinanderfolgender Bits die Anzahl von Zeitpunkten zu summieren, bei denen die Bitperiode eines solchen Paares aufeinanderfolgender Bits in dieser Zeitspanne liegt; und eine Einrichtung (43, 45, 47, 49) , die die Ausgangssig ale der Summiereinrichtung (29, 31, 33, 35) dazu benutzt, anzuzeigen, welche der möglichen Bitraten die höchste ist, die in einer Zeit­ spanne liegt, für die die Anzahl von Zeitpunkten einen vorbestimmten Bruchteil der Anzahl von Paaren aufein­ anderfolgender Bits übersteigt.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung zum Bestimmen (3, 5, 7, 11, 13, 15, 17) aufweist: eine Einrichtung (3, 5, 7, 11, 13, 15), die ansprechend auf das erste Bit jedes Paares aufein­ anderfolgender Bits ähnlichen Wertes die Erzeugung von Impulsen einer Dauer initiiert, die den jeweiligen Grenzen der Zeitspannen entspricht, eine Detektorein­ richtung (17), die ansprechend auf das Auftreten des zweiten Bit jedes solchen Paaren von Bits erfaßt, wel­ cher von diesen Impulsen, falls überhaupt noch welche vorhanden sind, noch vorhanden ist; und eine Decodier­ einrichtung (17), die ansprechend auf das Ausgangs­ signal der Detektoreinrichtung (17) für jedes solche zweite Bit die Zeitspanne anzeigt, in der die Bitperiode des Paares aufeinanderfolgender Bits, zu der das zweite Bit gehört, liegt.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Zeitspannen gemeinsam ohne Überlappung eine kontinuierliche zeitliche Spanne überdecken und daß jeder solche Impuls eine Dauer aufweist, die der ge­ meinsamen Grenze eines verschiedenen Paares von Zeit­ spannen entspricht, die in dieser zeitlichen Spanne aneinandergrenzen.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Einrichtung zum Initiieren (3, 5, 7, 11, 13, 15) aufweist: einen ersten Impulsgenerator (3), der anspre­ chend auf jeden Impuls des eintreffenden Signals einen Impuls relativ kurzer Dauer erzeugt, einen zweiten Impulsgenerator (5), der ansprechend auf jeden vom ersten Impulsgenerator (3) erzeugten Impuls einen Impuls ähnlicher Dauer wie der vom ersten Impulsgene­ rator (3) erzeugte Impuls erzeugt; eine um zwei teilen­ de Schaltung (7), die auf das Ausgangssignal des zwei­ ten Impulsgenerators (5) anspricht, und weitere Impuls­ generatoren (11, 13, 15), von denen jeder zur Erzeugung eines solchen Impulses einer Dauer gleich einer jeweili­ gen solchen gemeinsamen Grenze während der Erzeugung eines Impulses durch diese um zwei teilende Schaltung (7) freigegeben wird.

5. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Einrichtung zum Summieren (29, 31, 33, 35) mehrere Zähler (29, 31, 33, 35) , jeweils einen für die Summierung in bezug auf einen jeden solchen Zeit­ bereich, und von denen jeder einen vollen Zählwert gleich dem vorbestimmten Bruchteil dieser Anzahl von Paaren aufeinanderfolgender Bits aufweist, umfaßt, und daß die Einrichtung zum Ausnutzen (43, 45, 47, 49) mehrere Latch-Einrichtungen (43, 45, 47, 49) umfaßt, die jeweils in Betrieb gesetzt werden, falls ein verschiedener der Zähler (29, 31, 33, 35) nach Empfang der Anzahl von Paaren aufeinanderfolgender Bits über­ geflossen ist, es sei denn, daß ein Zähler (29, 31, 33) für eine Zeitspanne, in der die minimale Bitperiode einer höheren möglichen Bitrate liegt, ebenfalls übergeflossen ist.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Latch-Einrichtungen (43, 45, 47, 49) von den Ausgangssig alen der Zähler (29, 31, 33, 35) über eine AND-Glied-Decodieranordnung (37, 39, 41) betätigt werden.

7. Anordnung nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, daß jeder solche Zähler (29, 31, 33, 35) durch Impulse inkrementiert wird, die von der Einrichtung zum Bestim­ men (3, 5, 7, 11, 13, 15, 17) über ein entsprechendes AND-Glied (19, 21, 23, 25) zugeführt werden, das gesperrt wird, wenn der entsprechende Zähler (29, 31, 33, 35) überfließt.

8. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Hauptzähler (27) vorgesehen ist, der einen vollen Zählwert gleich der Anzahl von Paaren aufein­ anderfolgender Bits aufweist und dazu ausgelegt ist, ansprechend auf das zweite Bit jedes Paares aufeinander­ folgender Bits um eins inkrementiert zu werden, und daß die Einrichtung zum Ausnutzen (43, 45, 47, 49) dazu ausgelegt ist, beim Überfließen des Hauptzählers (27) freigegeben zu werden.

9. Anordnung nach Anspruch 8 bei dessen Rückbezug auf Anspruch 4, dadurch gekennzeichnet, daß der Hauptzähler (27) Eingangsimpulse vom ersten Impulsgenerator (3) über ein AND-Glied (9) erhält, das nur dann freigegeben ist, wenn die um zwei teilende Schaltung (7) einen Impuls erzeugt.