DE3818322A1

DE3818322A1 - Schaltungsanordnung zur zellaufloesung bei asynchroner zeitmultiplextechnik

Info

Publication number: DE3818322A1
Application number: DE19883818322
Authority: DE
Inventors: Tibor Dipl Ing Szigeti
Original assignee: Siemens AG; Standard Elektrik Lorenz AG; Siemens Corp
Current assignee: Siemens AG
Priority date: 1988-05-30
Filing date: 1988-05-30
Publication date: 1989-12-07
Anticipated expiration: 2008-05-31
Also published as: DE3818322C2

Description

Die Erfindung betrifft eine Schaltung zur Zellauflösung gemäß dem Ober begriff des Hauptanspruches.

Im Tagungsband des 5th ITC Seminares Traffic Engineering for ISDN (Lake Como (Italy) May 4-8, 1987) sind in dem Beitrag von P. Boyer, J.-R. Lonvion, L. Romoeuf: "Modelling the ATD transfer technique" eine Mög lichkeit und die Grundbegriffe der asynchronen Zeitmultiplextechnik be schrieben. Ziel der asynchronen Zeitmultiplextechnik ist es, dienstin tegrierende Netze zu schaffen, die für sämtliche Dienste genutzt werden können. Die Integration soll dabei bereits im Teilnehmernetz geschehen.

Bei der asynchronen Zeitmultiplextechnik ist eine taktgemäße Entkoppe lung zwischen den Teilnehmerendgeräten und dem Netz gegeben. Die kon tinuierlich vom Endgerät kommenden Daten werden zu Datenblöcken fester Länge, sogenannten Zellen strukturiert. Dabei beginnt jede Zelle mit dem Zellkopf von a byte. Darauf folgt der Informationsteil (Informa tionsfeld) mit b byte. Der Zellkopf dient u.a. zur Kennzeichnung des logischen Kanals einer virtuellen Verbindung.

Durch den Zellbildner werden sendeseitig in digitaler Form bereits vor liegende Signale zu Zellen gebündelt. In Bezug auf den Netztakt kann die Taktfrequenz der Signalquelle in beliebigem Verhältnis stehen. Der Zellauflöser soll empfangsseitig die statistisch ankommenden Zellen wieder in einen kontinuierlichen seriellen Datenstrom für die unter schiedlichen Endgeräte umwandeln.

In der Literatur werden Zellauflöser bereits prinzipiell erwähnt, jedoch wird deren Aufbau nicht beschrieben.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Zellauflösung bei Teilnehmerendgeräten anzugeben, wobei die statistisch ankommenden Zellen bytweise übernommen, zwischengespeichert und in einen kontinuierlichen seriellen Datenstrom für die unterschiedlichen Dienste umgewandelt werden.

Diese Aufgabe wird durch die im Hauptanspruch gekennzeichnete Erfindung gelöst.

Die mit der Erfindung erzielbaren Vorteile bestehen insbesondere darin, daß die Signale in paralleler Form verarbeitet werden. Dadurch ist es möglich, diese Signale für sämtliche Dienste mit FAST-TTL-Technik zu realisieren. Außerdem ist die Schaltungsanordnung flexibel und leicht für ein anderes Zellenformat durch Neuprogrammierung der Zähler zu ver ändern.

Ein Ausführungsbeispiel nach der Erfindung ist in der Zeichnung darge stellt und wird im folgenden näher beschrieben.

Es zeigt

Fig. 1 einen Empfangsbus im Teilnehmer-Anschlußnetz,

Fig. 2 ein Blockschaltbild des Zellauflösers,

Fig. 3 die Impulsdiagramme der wichtigsten Signale innerhalb der Blockschaltung nach Fig. 2.

In Fig. 1 ist eine bekannte Netzabschlußeinrichtung NT dargestellt, mit der von der Anschlußleitung Asl kommende Signale in den Empfangsbus EB eingespeist werden. In jedem Endgerät TE 1 bis TEn befindet sich eine Synchronisationseinrichtung, in der ein Takt T 2 und ein Anforderungsimpuls A für den Zellauflöser gewonnen werden und die Umwandlung der seriellen Daten in 8-bit-parallele Daten erfolgt. Der Anforderungsimpuls A für die Übernahme der 8-bit-parallelen Daten wird durch die Decodierung der Kopfadresse gewonnen, wodurch nur die für den betreffenden Zellauflöser bestimmten Zellen aus den empfangenen Datenstrom entnommen werden. Ein Takt T 1 für das Endgerät TE 1 steht durch die Taktrückgewinnung in einer der Taktrückgewinnung TR 1 zur Verfügung. Der Zellauflöser ZA wandelt die statistisch ankommenden Zellen wieder in einen kontinuierlichen seriellen Datenstrom D 1 zurück.

Anhand des in Fig. 2 dargestellten Blockschaltbildes des Zellauflösers wird die Funktion der Schaltungsanordnung nach der Erfindung vom Prinzip her erläutert.

Der Zellauflöser besteht aus einem Descrambler DSCR, einem Puffer speicher PSp und aus den die Steuerschaltung bildenden verschiedenen Zählern, Gattern usw. . Die vom Empfangsbus EB zur Verfügung stehenden n-byte-parallelen Daten werden mit einem Takt T 2 in ein Zwischen register ZR 1 übernommen.

Die zu dem betreffenden Teilnehmerendgerät TE 1 bis TEn gehörende Kopf adresse wird in der Synchronisationseinrichtung SEE (in Fig. 1) erkannt. Dadurch entsteht ein Impuls A, der als Startimpuls für den Zelltakt TZ dient. Der Impuls A wird in ein Schieberegister SR 1 mit dem Takt T 2 ein geschrieben. Die erste Stufe St 1 dient der Programmierung des De scramblers DSCR. Der Descrambler DSCR ist ein n-stufiger Parallelde scrambler, der vom Zwischenregister ZR 1 anstehende Daten in die ur sprüngliche Werte zurückführt. Der Descrambler DSCR ist nur während der Informationsfelddauer in Betrieb. Das Zwischenregister ZR 2 dient zur Austastung der neu entstandenen Daten D′. Durch Stufe St 2 des Schiebere gisters SR 1 wird das Flip-Flop FF 1 gesetzt. Dadurch wird der Ausgang Q des Flip-Flops FF 1 positiv und das Gatter G 1 freigegeben. Am Ausgang des Gatters G 1 entsteht für n × b Perioden der Zelltakt TZ mit einer Periodendauer T 2. Dieser Zelltakt TZ dient als Takt für den De scrambler DSCR und als Einlesetakt für den Pufferspeicher PSp. Nach einer Teilung von 1/n × b Perioden des Taktes TZ mit dem Teiler TE 1 entsteht ein Impuls, welcher den Flip-Flop FF 1 zurücksetzt. Dadurch wird das Gatter G 1 für den Takt T 2 gesperrt. Dieser Vorgang wird bei jeder ankommenden Zellanforderung A wiederholt.

Für die Synchronisierung des Pufferspeichers PSp, des Flip-Flop FF 4 und des Vorwärts-Rückwärts-Zählers VRZ 1 wird ein retriggerbarer Mono trigger MT verwendet. Diese Funktionseinheiten werden beim Einschalten der Stromversorgung durch die Einschaltlöschung EL und bei Ausfall des Takt T 2 rückgesetzt.

Die statistisch ankommenden Zellen werden im Pufferspeicher PSp zwischengespeichert. Je nach Art des Dienstes - unterschiedliche Bit raten - muß die Pufferspeicherkapazität unterschiedlich groß gewählt werden, wenn ein kontinuierlich abgehender Datenstrom erzeugt werden soll.

Im folgenden wird die Lesetakterzeugung LT beschrieben. Nach Einschalten des Taktes T 2 werden das Flip-Flop FF 4 und der Zähler VRZ 1 gelöscht. Der Ausgang Q des Flip-Flop FF 4 sperrt ein Gatter G 3 und dadurch den dienstorientierten Takt T 1. Wenn der Zähler VRZ 1 den Zählpuls vom Flip- Flop FF 2 vom Eingang 1 eines Gatters G 2 bekommt, wird der Zähler VRZ 1 als Vorwärtszähler geschaltet. Erhält der Zähler VRZ 1 den Zählimpuls durch den Eingang 2 des Gatters G 2, ist er als Rückwärtszähler ge schaltet.

Der Zähler VRZ 1 zählt bis zu der dem jeweiligen Dienst entsprechenden notwendigen Zellenzahl hoch. Nach dem Hochzählen des Zählers VRZ 1 bis zu der dem jeweiligen Dienst entsprechenden Zellenzahl wird durch einen Decodierer D ein Flip-Flop FF 4 gesetzt und der Ausgang Q des Flip- Flops FF 4 gibt den Takt T 1 durch das Gatter G 3 frei. Dadurch entsteht der Takt T 1′, der als serieller Schiebetakt zum Auslesen des Parallel- Serienwandlers P/SW dient. Der Takt T 1′ wird mit n=8 in einen Teiler TE 2 geteilt. Dieser Takt dient als Lesetakt für den Puffer speicher PSp und als paralleler Daten-Übernahmetakt vom Puffer speicher PSp im Parallel-Serienwandler P/SW. Danach wird dieser Takt durch den Teiler TE 3 durch b=32 geteilt und durch das Flip-Flop FF 3 und den Eingang 2 des Gatters G 2 als Zähltakt dem als Rückwärtszähler geschalteten Zähler VRZ 1 zugeführt. Das Flip-Flop FF 2 wird mit der Periodendauer T 2, das Flip-Flop FF 3 mit der Periodendauer T 2 synchroni siert, damit keine Kollision zwischen Vorwärts- und Rückwärtszählung zustandekommen kann.

Fig. 3 zeigt die zeitlichen Abläufe der wichtigsten Impulse innerhalb der Blockschaltung von Fig. 2.

Die erste Zeile zeigt die statistisch ankommenden Zellen. In der zweiten Zeile sind die Steuerpulse St 2 dargestellt. Die Dritte Zeile zeigt die Zelltaktpulse TZ. In der vierten Zeile wird der Datenverlauf an einer von 8 Datenleitungen am Eingang des Pufferspeichers PSp gezeigt. In der fünften Zeile ist der Lesetakt LT des Pufferspeichers dargestellt. Die sechste Zeile zeigt die Daten D 1 p am Ausgang des Pufferspeichers PSp. In der siebten Zeile sind die unabhängigen Taktpulse T 1 dargestellt. In der letzten Zeile ist der serielle Datenbitstrom D 1 aufgezeichnet.

Claims

1. Schaltung zur Zellauflösung bei asynchroner Zeitmultiplextechnik für den Anschluß von Teilnehmerendgeräten an ein in asynchroner Zeit multiplextechnik arbeitendes Breitbandnachrichtennetz
dadurch gekennzeichnet,
daß in einer Synchronisationseinrichtung (SEE) ein serielle Daten strom in einen parallelen Datenstrom umgewandelt wird,
daß ein Takt (T 2) aus dem parallelen Datenstrom abgeleitet wird und
daß ein Anforderungsimpuls (A) als Startimpuls für den Zellauflöser gewonnen wird.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der parallele Datenstrom ein 8-bit-Datenstrom ist.

3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Frequenz des Taktes (T 2) 25 MHz beträgt.

4. Schaltung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß der parallele Datenstrom im Zellauflöser in einem Pufferspeicher gespeichert werden.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der parallele Datenstrom aus dem Pufferspeicher mit einem Takt (T 1) kontinuierlich ausgelesen wird.