DE3842761A1 - Feldeffekttransistor-verbraucherkreis - Google Patents

Description

Die Erfindung bezieht sich auf einen Feldeffekttransistor- Verbraucherkreis und insbesondere auf einen Metall-Halb­ leiter-Feldeffekttransistor-Verbraucherkreis für eine Schal­ tung, wie beispielsweise eine integrierte Galliumarsenid- Logikschaltung oder für die Bitleitung einer integrierten Galliumarsenid-Speicherschaltung.

Im folgenden wird ein Feldeffekttransistor mit FET bezeich­ net und ein Metall-Halbleiter-Feldeffekttransistor (Ober­ flächenbarriere-Feldeffekttransistor) mit MESFET. Die Source-Elektrode, die Gate-Elektrode und die Drain-Elektro­ de eines FET wird lediglich Source, Gate und Drain genannt. Ein Enhancement-FET, d. h. ein FET, der sich normalerweise im abgeschalteten Zustand befindet, wird als EFET bezeich­ net. Ein Depletion-FET, d. h. ein FET, der sich normaler­ weise im eingeschalteten Zustand befindet, wird als DFET bezeichnet. Das Symbol Vdd bezeichnet die Versorgungsspan­ nung der in Rede stehenden Schaltung, und Vss bezeichnet das Erdpotential von 0 V.

Aufgrund ihrer hohen Arbeitsgeschwindigkeiten werden inte­ grierte Galliumarsenid-Logikeinrichtungen und Speicherein­ richtungen mehr und mehr in Cache-Speichern und peripheren logischen Einrichtungen für Hochgeschwindigkeits-Mikropro­ zessoren verwendet sowie in anderen digitalen Anwendungen, bei denen die Geschwindigkeit einen kritischen Faktor dar­ stellt. Der bei diesen Anwendungen weiterhin verwendete Schal­ tungsaufbau ist der direkt-gekoppelte FET-Logik-Aufbau (DCFL, d. h. direct-coupled FET logic), der beispielsweise in der ersten Ausgabe von Kagobutsu Handotai Debaisu II (Compound Semiconductor Devices II) von Imai, Ikoma, Sato und Fujimoto beschrieben ist, veröffentlicht von Kogyo Chosakai am 10. Januar 1985, vgl. insbesondere Seiten 6 und 9 sowie die Darstellung in Fig. 1.

Die in Fig. 1 dargestellte Einrichtung ist eine logische Inversionsschaltung mit einem Eingangsanschluß Vin 1, einem Ausgangsanschluß 2 und einem EFET 3, welches an seinem Gate ein Eingangssignal Vin vom Eingangsanschluß 1 aufnimmt und das invertierte Signal von der Source zum Ausgangsanschluß 2 leitet. Der Verbraucherkreis 10 gemäß dem Stand der Tech­ nik, der mit dieser logischen Schaltung verbunden ist, um­ faßt einen DFET 11, dessen Gate- und Source-Elektroden mit­ einander und mit dem Drain des EFET 3 elektrisch verbunden sind. Der Drain des EFET 3 und die Source des DFET 11 sind über eine Schottky-Diode 20, die zwischen dem Gate und dem Kanal des logischen Transistors der nächsten Stufe verbun­ den ist, ebenfalls mit Vss gekoppelt. Diese Diode wird im folgenden als parasitäre Diode bezeichnet. Der Drain des DFETs 11 ist mit Vdd verbunden; die Source des DFETs 3 ist mit Vss verbunden. Die Verbindung zwischen der Source und dem Gate des DFETs 11 stellt sicher, daß sich das DFET 11 stets im eingeschalteten Zustand befindet, der ein Fließen von Verbraucherstrom ermöglicht.

Die Betriebscharakteristika bzw. Betriebskennlinien dieser Schaltung sind in Fig. 2 dargestellt, welche die Beziehung zwischen dem Arbeitsstrom I und der Ausgangssignal-Spannung Vout zeigt. In Fig. 2 ist L die Belastungskurve des Verbrau­ cherkreises 10 in Fig. 1, Cl ist die Kennkurve des FET 3, wenn sich das Eingangssignal Vin im High-Zustand befindet, Ch ist die Kennkurve des EFET 3, wenn sich das Eingangssi­ gnal Vin im Low-Zustand befindet, und Cd ist die Durchlaß­ kennlinie der parasitären Diode 20 in die nächste Stufe. Wenn sich das Eingangssignal Vin im High-Zustand befindet, so arbeitet die Schaltung im Schnittpunkt Pl der L und Cl-Kur­ ven, und das Ausgangssignal Vout befindet sich auf Low- Potential Vl, welches ungefähr 0,1 V beträgt. Wenn sich das Eingangssignal Vin von High zu Low ändert, so ändert sich die Kennkurve des EFET 3 von Cl zu Ch. Wenn der Aus­ gangsanschluß Vout 2 nicht angeschlossen wäre, so würde die Schaltung am Punkt Pha arbeiten und die Ausgangsspan­ nung Vout würde nahe bei Vdd liegen. Nachdem die Schaltung mit einer logischen DCFL-Schaltung der nächsten Stufe ver­ bunden ist, kann sich die Ausgangsspannung nicht wesentlich über die Durchlaß-Einschaltspannung Vf der parasitären Diode 20 der nächsten Stufe erheben, welche daher das Aus­ gangssignal Vout auf einen Wert von ungefähr 0,6 V bis 0,8 V fixiert. Dementsprechend wird dies der High-Ausgangs­ pegel Vh, und die Schaltung arbeitet am Punkt Ph. Im Bereich zwischen dem Low-Ausgangspegel und dem High-Aus­ gangspegel wird das Belastungs-DFET 11 gesättigt und arbei­ tet als Konstantstromquelle, so daß der durch den Verbrau­ cherkreis fließende Strom an einem im wesentlichen konstan­ ten Wert Icr fixiert wird.

Das vergleichsweise kleine Pendeln des DCFL von 0,5 V bis 0,7 V und die extrem hohe Elektronenmobilität von Gallium­ arsenid ermöglichen es den Schaltungen gemäß Fig. 1, bei hohen Geschwindigkeiten zu arbeiten. Ein Problem bei der Schaltung gemäß Fig. 1 besteht jedoch darin, daß das rela­ tiv hohe Strom x Spannungs-Produkt am Punkt Ph einen unnöti­ gen Verbrauch bzw. Vergeudung von Energie im High-Zustand verursacht. Ein weiteres Problem liegt darin, daß, wenn ein Belastungs-DFET 11 mit einem großen Stromverstärkungs­ koeffizienten β verwendet wird, um die Steuerleistung der Schaltung zu vergrößern, das hieraus resultierende große Einfließen von Klemmstrom zum Gate des EFET der nächsten Stufe einen großen Spannungseffekt im Source-Widerstand dieses EFET erzeugt, was den Low-Pegel der Schaltung der nächsten Stufe anhebt. Nachdem das logische Pendeln bzw. Schwingen anfänglich nur 0,5 bis 0,7 V beträgt, reduziert das Anheben des Low-Pegels ernsthaft den Betriebsspielraum der Schaltung und kann zu Instabilität führen.

Es ist daher ein Ziel der vorliegenden Erfindung, einen FET-Verbraucherkreis zu schaffen, bei dem die vorstehend angeschnittenen Probleme des unnötig hohen Energieverbrauchs und des instabilen Schaltungsbetriebs gelöst sind.

Eine erfindungsgemäße Feldeffekttransistor-Verbraucherschal­ tung umfaßt einen ersten Feldeffekttransistor desjenigen Typs, der normalerweise eingeschaltet ist, wobei die Gate- und die Source-Elektroden desselben miteinander gegenseitig verbunden sind, sowie einen zweiten Feldeffekttransistor desjenigen Typs, der normalerweise eingeschaltet ist, des­ sen Gate-Elektrode mit der Schaltungs-Erde verbunden ist. Der erste Feldeffekttransistor und der zweite Feldeffekt­ transistor sind zwischen der Schaltungsversorgungsspannung und einem Knoten- bzw. Schaltungspunkt zur Verbindung mit einem Antriebsstromkreis bzw. äußeren Steuerkreis in Serie verbunden.

Im folgenden werden mehrere Ausführungsbeispiele der Erfin­ dung anhand der Zeichnung näher beschrieben. In der Zeich­ nung zeigt

Fig. 1 ein schematisches Diagramm, welches eine DCFL-Schal­ tung mit einem Verbraucherkreis gemäß dem Stand der Technik zeigt,

Fig. 2 eine Graphik, welche die Betriebskennlinien der Schaltung gemäß Fig. 1 zeigt,

Fig. 3 ein schematisches Diagramm eines FET-Verbraucher­ kreises, welches ein erfindungsgemäßes Ausführungsbeispiel zeigt,

Fig. 4 eine Graphik, welche die Betriebskennlinien der Schaltung gemäß Fig. 3 zeigt,

Fig. 5 ein schematisches Diagramm einer logischen Schal­ tung, welche den FET-Verbraucherkreis gemäß Fig. 3 bein­ haltet,

Fig. 6 eine graphische Darstellung, welche die Betriebskenn­ linien der Schaltung gemäß Fig. 5 darstellt,

Fig. 7 eine schematische Darstellung eines FET-Verbraucher­ kreises gemäß einem weiteren erfindungsgemäßen Ausführungs­ beispiel,

Fig. 8 eine graphische Darstellung, welche die Betriebskenn­ linien der Schaltung gemäß Fig. 7 darstellt,

Fig. 9 eine schematische Darstellung einer Speicherschal­ tung, welche einen FET-Verbraucherkreis gemäß Fig. 4 bein­ haltet, und

Fig. 10 eine graphische Darstellung, welche die Betriebs­ kennlinien der Schaltung gemäß Fig. 9 zeigt.

Im Falle des FET-Verbraucherkreises nach dem ersten erfin­ dungsgemäßen Ausführungsbeispiel gemäß Fig. 3 umfaßt dieser zwei Depletion-FETs, einen DFET 31 (den ersten Feldeffekt­ transistor) und einen DFET 32 (den zweiten Feldeffekttran­ sistor). Der Drain des DFET 31 ist mit der Versorgungsspan­ nung verbunden. Seine Source und sein Gate sind miteinander und mit dem Drain des DFET 32 verbunden. Die Source des DFET 32 ist mit einem Schaltungspunkt A verbunden, an den ein Antriebsstromkreis angeschlossen werden kann. Das Gate des DFET 32 ist mit dem Erdpotential Vss verbunden. Das DFET 31 und das DFET 32 sind so ausgebildet, daß der abso­ lute Wert |Vtd | ihrer Schwellenspannung Vtd geringer ist als die Versorgungsspannung Vdd, und das DFET 31 weist einen kleineren Transistor-Verstärkungskoeffizienten β auf als das DFET 32.

Fig. 4 ist eine Belastungskennlinien-Darstellung, welche die Beziehung zwischen dem Arbeitsstrom I und dem Potential Va beim Schaltungspunkt A zeigt. Die Kurve L 1 ist die Be­ lastungskennlinie des DFET 31. Die Kurve L 2 ist die Be­ lastungskennlinie des DFET 32. Die Kurve L ist die Be­ lastungskennlinie des gesamten Verbraucherkreises 30.

Wenn sich der Schaltungspunkt A bei Erdpotential Vss befin­ det, so ist die Gate-Source-Potentialdifferenz sowohl des DFET 31 als auch des DFET 32 Null V. Nachdem Null V < Vtd, befinden sich sowohl der DFET 31 als auch der DFET 32 im Ein-Zustand, so daß Strom fließen kann. Nachdem der DFET 31 jedoch einen kleineren Verstärkungsfaktor aufweist, wird er bei einem niedrigeren Pegel gesättigt, so daß der durch den Verbraucherkreis fließende Strom auf den Sätti­ gungspegel der Kurve L 1 begrenzt ist. Wenn das Potential am Schaltungspunkt A zu steigen anfängt, so bleiben das Gate und die Source des DFET 31 auf dem gleichen Potential und der DFET 31 bleibt im gesättigten Zustand, so daß er als Konstantstromquelle arbeitet und den Arbeitsstrom auf einen konstanten Wert begrenzt, der durch den flachen Teil der Kurven L F1 und L repräsentiert ist.

Wenn das Potential Va des Schaltungspunktes A ansteigt, so fällt die Gate-Source-Potentialdifferenz des DFET 32 um einen entsprechenden Betrag auf einen Wert geringer als Null V. Dementsprechend wird der DFET 32 schnell ungesät­ tigt und seine Leitfähigkeit beginnt abzunehmen, wie dies mit der Kurve L 2 gezeigt ist. Wenn das Potential Va ein bestimmtes Potential Vk übersteigt, welches beträchtlich kleiner ist als Vdd, so wird der DFET 32 der dominante, stromflußbegrenzende Faktor, und die Leitfähigkeit des Ver­ braucherkreises beginnt, entlang der Kurve L 2 scharf abzu­ fallen. Wenn das Potential Va des Schaltungspunktes A den absoluten Wert |Vtd | der Schwellenspannung Vtd erreicht, so ist der Stromfluß vollkommen abgeschnitten.

Fig. 5 ist eine schematische Darstellung, welche die Anwen­ dung eines Verbraucherkreises 30 gemäß erstem Ausführungs­ beispiel in einer logischen Schaltung zeigt. Diese logische Schaltung arbeitet als Inverter und umfaßt einen Eingangs­ anschluß 40 für ein Eingangssignal Vin, einen Ausgangsan­ schluß 41 für ein Ausgangssignal Vout, einen EFET 42 als Treiberelement, sowie den Verbraucherkreis gemäß Fig. 3. Der Drain des EFET 42 ist mit einem Schaltungspunkt A und mit dem Ausgangsanschluß 41 verbunden, sein Gate ist mit dem Eingangsanschluß 40 verbunden und seine Source ist mit dem Erdpotential Vss verbunden. Der Ausgangsanschluß 41 ist mit einer Parasitär-Diode 43 verbunden, welche am Eingang der logischen Schaltung der nächsten Stufe vorge­ sehen ist. Im Verbraucherkreis 30 sollte die Schwellenspan­ nung Vtd der DFETs 31 und 32 hinsichtlich des Absolutwertes nahe an Vf sein, der Einschaltspannung der parasitären Diode 43: |Vtd | = Vf («Vdd). Die DFETs 31 und 32 sollten vorzugsweise so ausgebildet sein, daß ihre Schwellenspan­ nung Vtd im wesentlichen im Bereich zwischen -0,7 V bis -0,8 V liegt.

Fig. 6 ist eine graphische Darstellung, welche die Betriebs­ kennlinien der Schaltung gemäß Fig. 4 durch Darstellung der Beziehung zwischen der Ausgangsspannung Vout und dem Arbeitsstrom I zeigt. Die Kurve L ist die Belastungskurve des Verbraucherkreises 30. Die Kurve Cl ist die Kennlinie des EFET 42, wenn sich das Eingangssignal Vn im High-Zu­ stand befindet. Die Kurve Ch ist die Kennlinie des EFET 42, wenn sich das Eingangssignal Vn auf Low-Pegel befindet. Die Kurve Cd ist die Durchlaßkennlinie der Diode 43.

Wenn das Eingangssignal Vn High ist, arbeitet die Schaltung am Punkt P 1, an dem die Kurve Cl die Kurve L schneidet, und das Ausgangssignal Vout befindet sich auf Low-Pegel Vl. Bei diesem Ausgangspegel arbeitet der DEFET 31 im Ver­ braucherkreis 30 als Konstantstromquelle, wie oben beschrieben, so daß die Belastungskurve L in diesem Bereich flach ist, und es kann selbst dann ein ausreichend kleines Low-Ausgangspotential Vl erreicht werden, wenn der Tran­ sistor-Verstärkungskoeffizient β des EFET 42 vergleichsweise klein ist. Wenn dann das Eingangssignal Vn in den Low-Zu­ stand gelangt, so verschiebt sich der Arbeitspunkt entwe­ der zum Schnittpunkt Pha der Belastungskurve L und der Kenn­ linie Ch oder zum Schnittpunkt Ph der Belastungskurve L und der Kennkurve Cd, je nachdem, welcher der beiden Punk­ te sich auf niedrigerem Potential befindet. Wie weiter oben angemerkt, reduziert dann der DFET 32 im Verbraucherkreis 30 die Leitfähigkeit des Verbraucherkreises 30 auf einen extrem niedrigen Pegel, so daß nur ein kleiner Arbeitsstrom I durch den Verbraucherkreis fließen kann. Selbst wenn dem­ nach im wesentlichen dieser gesamte Arbeitsstrom als Klemm­ strom Icr durch die parasitäre Diode 43 der nächsten Stufe fließt, die dann am Schnittpunkt Ph arbeitet, ist dieser Klemmstrom Icr ziemlich klein. Als Ergebnis hiervon wird durch den Klemmstrom Icr wenig Energie nutzlos verschwendet und das Einströmen des Klemmstroms Icr hebt den Low-Pegel in der nächsten Stufe nur geringfügig an, so daß der logi­ sche Betrieb stabiler ist als beim Stand der Technik.

Der Stromfluß durch die parasitäre Diode 43 kann weiter dadurch reduziert werden, daß die Schaltung so ausgebildet wird, daß |Vtd | < Vf. Der Punkt Pha wird dann links des Punktes Ph angeordnet, so daß die Schaltung im High-Aus­ gangszustand am Punkt Pha arbeitet. Nachdem Vh < |Vtd | und in diesem Fall |Vtd | < Vf, wird sich die parasitäre Diode 43 nicht einschalten und der Stromfluß durch diese wird somit im wesentlichen Null sein.

Fig. 7 ist eine schematische Darstellung eines neuartigen FET-Verbraucherkreises, welche ein zweites Ausführungsbei­ spiel der vorliegenden Erfindung darstellt. Dieses zweite Ausführungsbeispiel unterscheidet sich vom ersten Ausfüh­ rungsbeispiel dadurch, daß die beiden Belastungs- bzw. Ver­ braucher-DFETs 31 und 32 in umgekehrter Reihenfolge verbun­ den sind. Im einzelnen ist der Drain des DFETs 32 mit der Versorgungsspannung Vdd verbunden, sein Gate ist mit dem Erdpotential Vss verbunden und seine Source ist mit dem Drain des DFET 31 verbunden. Die Source und das Gate des DFET 31 sind untereinander und mit einem Schaltungspunkt A verbunden, mit dem auch ein Antriebsstromkreis (bzw. äußerer Stromkreis) verbunden werden kann. Der Verstärkungs­ koeffizient β des DFET 31 ist kleiner als derjenige des DFET 32, und die Schwellenspannung Vtd der DFETs 31 und 32 ist hinsichtlich des Absolutwertes im wesentlichen gleich zu Vdd. Die Drain-Source-Spannung des DFET 31 in Fig. 7 ist mit Vds bezeichnet, und die Gate-Source-Spannung des DFET 32 ist mit Vg bezeichnet.

Fig. 8 ist eine Belastungskennlinien-Darstellung, welche die Beziehung zwischen dem Potential Va am Schaltungspunkt A in Fig. 7 und dem Arbeitsstrom I zeigt. Die Kurve L 1 ist die Belastungskurve des DFET 31. Die Kurve L 2 ist die Be­ lastungskurve des DFETs 32. Die Kurve La ist eine Zusammen­ setzung der Kurven L 1 und L 2. Die Kurve L ist die Be­ lastungskurve der gesamten Schaltung.

Die Belastungskurve L des Verbraucherkreises 130 in Fig. 7 ist, ähnlich wie diejenige des Verbraucherkreises in Fig. 3, grundsätzlich bzw. im wesentlichen durch die kleinere der beiden Kurven L 1 und L 2 begrenzt, es besteht jedoch insofern ein Unterschied, als die Gate-Source-Spannung Vg des DFET 32 das Negative der Summe des Potentials Va des Schaltungspunkts A und der Drain-Source-Spannung Vds des DFET 31 ist, d. h. Vg = -(Va + Vds). Das heißt, die Gate- Source-Spannung des DFET 32 wird durch den Spannungsabfall Vds über den DFET 31 weiter reduziert. Die Gesamtbelastungs­ kurve L in Fig. 8 ist daher gegenüber der Kurve La, die durch die Kurven L 1 und L 2 definiert ist, um den Betrag Vds nach links verschoben. Mit dieser Belastungskennlinie besteht wie im Falle des ersten Ausführungsbeispiels ein feststehendes Potential Vk, bei dem die Leitfähigkeit des Verbraucherkreises schnell abfällt. Der Klemmstrom Icr kann im wesentlichen auf die Hälfte desjenigen einer DCFL-Schal­ tung gemäß dem Stand der Technik reduziert werden, indem Schaltungskonstanten ausgewählt werden, welche bewirken, daß sich die Kurven L 1 und L 2 am High-Pegel des Ausgangs­ signals Vout beispielsweise in der logischen Schaltung gemäß Fig. 5 schneiden.

Ein Verbraucherkreis gemäß vorliegender Erfindung weist nicht nur dann, wenn er als Belastung bzw. Verbraucher einer logischen Schaltung verwendet wird, überlegene Charak­ teristika auf, sondern auch dann, wenn er beispielsweise als Bit-Leitungs-Last einer Speicherschaltung verwendet wird. Fig. 9 zeigt eine schematische Darstellung eines Teils einer Spalte in einer Random-Access-Memory-Schaltung (RAM) unter Verwendung des neuen Verbraucherkreises 30 ge­ mäß Fig. 3.

Diese Speicherschaltung umfaßt eine Wortleitung Wi, ein Paar komplementärer Bit-Leitungen d und , ein Paar komple­ mentärer Lesedatenleitungen RD und , ein Paar komplemen­ tärer Schreibdatenleitungen WD und , eine Lesespalten­ adreßleitung RA und eine Schreibspaltenadreßleitung WA. Die komplementären Bit-Leitungen d und sind mit einem Paar Verbraucherkreise 30-1 und 30-2 verbunden, die mit den Verbraucherkreisen 30 gemäß Fig. 3 identisch sind und von denen eine jede ein Paar DFETs 31 und 32, die in Serie miteinander verbunden sind, umfaßt. Die Schwellenspannung Vtd der DFETs 31 und 32 ist im wesentlichen gleich dem Ab­ solutwert Vf, der Durchlaßspannung der parasitären Dioden in der Schaltung. Die beiden komplementären Bit-Leitungen d und und sind mit einer Vielzahl von Sechselementenspeicher­ zellen verbunden, von denen jede auch mit einer Wort­ leitung verbunden ist. Nur die i-te Wortleitung Wi und die mit ihr verbundene Speicherzelle ist in der Zeichnung ge­ zeigt. Zusätzlich sind die beiden komplementären Bit-Lei­ tungen d und die beiden komplementären Lesedatenlei­ tungen RD und mit einem Spaltenfühlverstärker 60 verbun­ den, die beiden komplementären Bit-Leitungen d und und die beiden komplementären Schreibdatenleitungen WD und sind mit einem Schreibdaten-Spaltenschalter 70 verbunden, und die beiden komplementären Schreibdatenleitungen WD und sind mit einem Schreibdaten-Antriebsstromkreis 80 ver­ bunden.

Die Speicherzelle 50 umfaßt eine Datenspeicher-Flip-Flop- Schaltung, die aus den EFETs 51 und 52 und den DFETs 53 und 54 besteht sowie einem Paar Verknüpfungs-EFETs 55 und 56, um den Betrieb des Datenspeicherns im Flip-Flop oder des Lesens der im Flip-Flop gespeicherten Daten zu toren.

Der Spaltenfühlverstärker 60 umfaßt ein Paar EFETs 61 und 62 mit einer gemeinsamen Source-Elektrode. Die Gates der EFETs 61 und 62 sind mit den komplementären Bit-Leitungen d und verbunden, ihre Drains sind mit den beiden komple­ mentären Lesedatenleitungen RD und verbunden. Der Spal­ tenfühlverstärker 60 umfaßt auch einen EFET 63, der in Serie zwischen der gemeinsamen Source der EFETs 61 und 62 und der Erde Vss geschaltet sind. Das Gate des EFET 63 ist mit der Leseadreßleitung RA verbunden. Wenn die Leseadreß­ leitung RA aktiv ist, so invertiert der Spaltenfühlverstär­ ker 60 und verstärkt die Signale auf den beiden komplemen­ tären Bit-Leitungen d und und plaziert die invertierten und verstärkten Signale auf die beiden komplementären Lese­ datenleitungen RD und . Der Schreibdaten-Spaltenschalter 70 umfaßt zwei Verknüpfungs-EFETs 71 und 72, die die beiden komplementären Bit-Leitungen d und mit den beiden komple­ mentären Schreibdatenleitungen WD und elektrisch verbin­ den, wenn die Schreibspaltenadreßleitung WA aktiv ist. Der Schreibdatenantriebsstromkreis 80 umfaßt EFETs 81, 82 und 83 sowie DFETs 84, 85 und 86, welche die beiden komple­ mentären Schreibdatenleitungen WD und entsprechend einem als Eingangssignal aufgenommenen Schreibdatensignal DAin treiben.

Fig. 10 ist eine graphische Darstellung der Betriebskenn­ linien der komplementären Bit-Leitungen d und gemäß Fig. 9. Die horizontale Achse stellt die Spannungen Vd und dieser Bit-Leitungen dar, die vertikale Achse stellt die Ströme Id und dieser Bit-Leitungen dar. Die Kurve L in Fig. 10 ist die Belastungskurve der Verbraucherkreise 30-1 und 30-2. Die gestrichelte Linie Lb, die zum Zwecke des Vergleichs gezeigt ist, ist die Belastungskurve eines Ver­ braucherkreises gemäß dem Stand der Technik, der aus einem einzigen DFET besteht, bei dem die Source-Elektrode und die Gate-Elektrode miteinander verbunden sind. Die Kurve Cwl ist eine Schreib-Kennlinie, die die Beziehung zwischen den Spannungen Vd und der kompelementären Bit-Leitungen d und und dem Strom zeigt, der zwischen der Bit-Leitung bei Low-Pegel und der Erde Vss des Schreibdatenantriebs­ stromkreises 80 fließt. Die Kurve Crl ist eine Lesekenn­ linie, die die Beziehung zwischen den Spannungen Vd und der beiden komplementären Bit-Leitungen d und und dem Strom zeigt, der zwischen der Bitlinie bei Low-Pegel und der Erde Vss der Speicherzelle 50 fließt. Eine Lesekenn­ linie, welche die Beziehung zwischen den Spannungen Vd und der beiden komplementären Bit-Leitungen d und und dem Strom zeigt, der zwischen der Bitleitung bei High-Pegel und der Erde Vss der Speicherzelle 50 fließt, ist auf der Achse Vd und .

Zunächst wird der Betrieb der Schaltung gemäß Fig. 9 für die Bit-Leitung d oder , die sich auf High-Pegel befindet, beschrieben.

Bei einem Lese- oder Schreib-Betrieb fließt der Strom von der Versorgungsspannung Vdd zur Bit-Linie d oder beim High- Pegel über drei Routen: durch die Verbraucherkreise 30-1 und 30-2, durch die Speicherzelle 50 und vom Schreibdatenan­ triebsstromkreis 80 durch den Schreibdaten-Spaltenschalter 70. Die beiden letztgenannten Routen werden durch die EFETs 55, 56, 71 und 72 getort; wenn die Bit-Leitungsspannung Vd oder gleich dem Potential der Wortleitung Wi und der Schreibspaltenadreßleitung WA ist, so wird der Stromfluß über diese Routen gestoppt. Die Wortleitung Wi wird mittels der parasitären Dioden in den Verknüpfungs-EFETs 55 und 56, die mit der Bit-Leitung d und , von denen sich eine auf Low-Pegel befindet (ungefähr 0,1 bis 0,2 V), verbunden sind, geklemmt bzw. geklammert, so daß das Potential dieser Leitungen ein Potential Vf + Vl (Potential der Source einer der FETs 55 und 56), welches im wesentlichen gleich Vf ist, nicht übersteigen kann. In ähnlicher Weise wird die Schreibspaltenadreßleitung WA mittels der parasitären Dio­ den in den Verknüpfungs-EFETs 71 und 72, die mit der Bit- Leitung d und , von denen eine sich auf Low-Pegel (unge­ fähr 0,1 bis 0,2 V) befindet, verbunden ist, geklemmt, so daß das Potential dieser Leitungen ein Potential Vf + Vl (Potential der Source einer der FETs 71 und 72), welches im wesentlichen gleich Vf ist, nicht übersteigen kann. Dem­ zufolge fließt, wenn das Potential der sich auf High-Pegel befindlichen Bit-Leitung d oder Vf übersteigt, Strom von Vdd zu dieser Bit-Leitung nur über die Verbraucherkreise 30-1 und 30-2. Wie weiter oben erklärt, fällt die Leitfähig­ keit des Verbraucherkreises 30 gemäß Fig. 3 abrupt ab, wenn das Potential des Schaltpunkts A |Vtd | übersteigt, was im wesentlichen gleich Vf ist, so daß der High-Pegel Vh auf der Bit-Leitung d oder im wesentlichen gleich ist |Vtd | (oder Vf). Daher ist der Betriebspunkt der Schaltung in Fig. 10 Ph. |Vtd | kann im wesentlichen gleich Vf gemacht werden, indem die Dosierung und die Energie eingestellt wird, mit der die Verunreinigung bzw. Störstellen während der Herstellung der DFETs ionen-implantiert werden. Bei einem Verbraucherkreis nach dem Stand der Technik, der nur einen einzigen DFET umfaßt, bei dem das Gate und die Source miteinander verbunden sind, fließt der Strom, bis das Potential der Bit-Leitung d oder die Versorgungsspan­ nung Vdd erreicht hat, so daß der Arbeitspunkt in Fig. 10 der Punkt Phb sein würde und der High-Pegel im wesentlichen Vdd sein würde.

Im folgenden wird der Betrieb der Bit-Leitungen d und beim Low-Pegel beschrieben.

Der Arbeitspunkt der Low-Bit-Leitung d oder in einem Schreibbetrieb ist der Schnittpunkt Pwl der Schreibkenn­ linie Cwl und der Belastungskurve L. Das Potential an diesem Punkt ist das Low-Schreibbitleitung-Potential Vwl, der Strom ist der Schreibbitleitungsstrom Iw. Bei einem Lesebetrieb ist der Arbeitspunkt der Schnittpunkt Prl der Lesekennlinie Crl und der Belastungskurve L. Das Potential an diesem Punkt ist das Low-Lesebitleitung-Potential Vrl. Vom Gesichtspunkt der Energieverschwendung her gesehen ist ein kleiner Schreibbitleitungsstrom Iw wünschenswert, und vom Gesichtspunkt des Schreibrandes bzw. des Schreibstör­ abstandes gesehen muß das Schreibbitleitung-Potential Vwl niedrig sein. Damit Daten schnell lesbar sind und um eine Schreib-Fehlfunktion zu verhindern, die auftreten würde, wenn eine von einer Leseoperation auf der Bit-Leitung ge­ lassene Restladung die Daten in der als nächstes ausgewähl­ ten Speicherzelle verursachen würde, zu invertieren, muß das logische Pendeln auf der Bit-Leitung bei einem Lese­ betrieb klein sein und muß im Bereich oberhalb des Low- Schreibbitleitung-Potentials Vwl stattfinden.

Wie weiter oben erläutert wird, wenn das Bitleitungs-Poten­ tial niedrig ist, der DFET 31 in der entsprechenden Ver­ braucherschaltung 30-1 oder 30-2 eine Konstantstromquelle, wodurch ein sich Abflachen der Kurve L bewirkt wird, so daß auf diese Weise der Transistor-Verstärkungskoeffizient b reduziert wird und ein kleiner Iw und ein ausreichend niedriger Vwl erzielt werden kann. Wenn das Potential Vd oder der Bit-Leitung d oder den festen Wert Vk über­ steigt, so wird die Leitfähigkeit der Verbraucherschaltun­ gen 30-1 oder 30-2 mittels des DFETs 32 jedoch schnell redu­ ziert, so daß sich die Kurve L nach unten neigt. Wenn die Kurve L einen steilen Abfall aufweist, der dadurch erreicht werden kann, daß die DFETs 32 so ausgebildet werden, daß sie einen großen Wert β aufweisen, dann werden sich die Ar­ beitspunkte Prl und Ph sehr nahe beieinander befinden und es wird nicht schwierig sein, sie im Potentialbereich ober­ halb Vwl zu plazieren, während die Bit-Leitungen ein kleines logisches Pendeln bzw. Schwingen aufweisen. Im Falle der Verbraucherschaltung gemäß dem Stand der Technik, die die Belastungskennlinie Lb aufweist, ist der Arbeits­ punkt für den Schreibbetrieb der gleiche Pwl wie im Falle dieses erfindungsgemäßen Ausführungsbeispiels, der Lesebe­ triebspunkt ist jedoch der Schnittpunkt Prlb der Kurve Lb mit der Lesekennlinie Crl.

Ein Vergleich der Kennlinien in Fig. 10 zeigt, daß sowohl die erfindungsgemäßen neuen Verbraucherschaltungen 30-1 und 30-2 als auch die Verbraucherschaltung gemäß dem Stand der Technik den erforderlichen kleinen Wert Iw, einen niedrigen Wert Vwl und ein geringes logisches Pendeln auf den Bit-Leitungen in einem Lesebetrieb realisieren können. Beim Stand der Technik jedoch befinden sich die Potentiale Vd und der Bit-Leitungen im Lesebetrieb nahe der Versor­ gungsspannung Vdd, wobei bei den neuartigen Verbraucher­ schaltungen 30-1 und 30-2 die Potentiale Vd und der Bit- Leitungen bei einem Lesebetrieb Werte in der Gegend von |Vtd | (was im wesentlichen gleich ist Vf) einnehmen, so daß sie höher als Vwl, jedoch deutlich unterhalb Vdd plaziert sind, wodurch eine Energieverschwendung reduziert wird. Ein weiterer Vorteil besteht darin, daß |Vtd | unab­ hängig von Vdd ist, so daß der Lesebetrieb durch Eliminie­ rung der Gefahr stabilisiert wird, daß ein Ansteigen der Versorgungsspannung Vdd bewirkt, daß die komplementären Bit-Leitungen d und mittels der parasitären Dioden der EFETs 61 und 62 im Spaltenfühlverstärker 60, mit dem die Bit-Leitungen d und verbunden sind, geklemmt werden, eine Gefahr, die beim Stand der Technik besteht. Ein weiterer Vorteil der erfindungsgemäßen neuen Verbraucherschaltung besteht darin, daß die Wortleitungen Wi von logischen Schal­ tungen wie derjenigen gemäß Fig. 5 einschließlich der Ver­ braucherschaltung 30 gemäß Fig. 3 betrieben werden können, wodurch ein Klemmstromfluß zur Speicherzelle 50 unterdrückt wird, so daß deren Bistabilität verbessert wird.

Die Erfindung ist nicht auf die vorstehend beschriebenen Ausführungsbeispiele beschränkt. Obwohl die Feldeffekttran­ sistoren dieser Ausführungsbeispiele MESFETs in einer Galliumarsenid-integrierten Schaltung sind, können insbe­ sondere auch andere Transistorarten verwendet werden, bei­ spielsweise MESFETs in einem Silikon-IC oder PNP-Übergang- Feldeffekttransistoren. Die Verbraucherschaltungen 30 und 130 der vorstehend beschriebenen Ausführungsbeispiele kön­ nen auch bei anderen Schaltungen als logischen Schaltungen oder Speicherschaltungen angewandt werden.

Claims (9)

1. Feldeffekttransistor-Verbraucherkreis zur Verwendung in einer elektronischen Schaltung mit einem Spannungsversor­ gungsanschluß, einem Erdanschluß und einem Antriebs-Schal­ tungspunkt zum Anschluß an einen Antriebsstromkreis, gekennzeichnet durch
einen ersten Feldeffekttransistor derjenigen Art, die normalerweise eingeschaltet ist, wobei die Gate-Elektrode und die Source-Elektrode desselben untereinander verbunden sind, und
einen zweiten Feldeffekttransistor derjenigen Art, die normalerweise eingeschaltet ist, wobei die Gate-Elektrode desselben mit dem Erdpotential verbunden ist,
wobei der erste Feldeffekttransistor und der zweite Feld­ effekttransistor zwischen dem Versorgungsspannungsanschluß und dem Antriebsschaltungspunkt in Serie geschaltet sind.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Transistorverstärkungskoeffizient des ersten Feld­ effekttransistors geringer ist als der Transistorverstär­ kungskoeffizient des zweiten Feldeffekttransistors.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Schwellenspannung des ersten Feldeffekttransistors und des zweiten Feldeffekttransistors einen kleineren abso­ luten Wert aufweist als die Versorgungsspannung.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der erste Feldeffekttransistor und der zweite Feld­ effekttransistor Metall-Halbleiter-Feldeffekttransistoren sind.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der erste Feldeffekttransistor und der zweite Feld­ effekttransistor auf einem Halbleiter-Compound-Substrat hergestellt sind.

6. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der erste Feldeffekttransistor und der zweite Feld­ effekttransistor PN-Übergangs-Feldeffekttransistoren sind.

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß der erste Feldeffekttransistor auf einem Halbleiter- Compound-Substrat hergestellt ist.

8. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Drain-Elektrode des ersten Feldeffekttransistors mit dem Spannungsversorgungsanschluß verbunden ist und daß die Drain-Elektrode des zweiten Feldeffekttransistors mit der Source-Elektrode des ersten Feldeffekttransistors verbunden ist und daß weiterhin die Source-Elektrode des zweiten Feldeffekttransistors mit dem Antriebs-Schaltungs­ punkt verbunden ist.

9. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Drain-Elektrode des zweiten Feldeffekttransistors mit dem Spannungsversorgungsanschluß verbunden ist und daß die Drain-Elektrode des ersten Feldeffekttransistors mit der Source-Elektrode des ersten Feldeffekttransistors und die Source-Elektrode des ersten Feldeffekttransistors mit dem Antriebs-Schaltungspunkt verbunden ist.