DE3738670C2 - Leitfähigkeitsmodulierter MOSFET - Google Patents

Description

Die Erfindung bezieht sich auf eine leitfähigkeitsmodulierte Vertikal-MOSFET-Einrichtung nach dem Oberbegriff des Anspruchs 1. Eine solche Einrichtung ist aus IEEE Electron Divice Letters, Vol. EDL-6, 1985, S. 224-226, bekannt.

In dieser Druckschrift sind Transistoren mit durch Protonenimplantation isoliertem Gate beschrieben, die kürzere Ein- und Ausschaltzeiten aufweisen, wobei die Protonenbereichsschicht direkt auf der Anodenschicht ausgebildet ist.

Aus JP-61-216 363 A ist ein leitfähigkeitsmodulierter MOSFET bekannt, bei dem zur Verminderung der Ausschaltzeit ein N+-Bereich in Form einer Insel in Nachbarschaft zur Grenzfläche zwischen einem Drainbereich und einem Anodenbereich und gegenüber mehreren P-leitenden Bereichen, die an der Oberfläche des Drainbereichs angeordnet sind, ausgebildet ist.

Die US-PS 42 59 683 beschreibt eine schnellschaltende Halbleitervorrichtung mit einem Bereich verminderter Ladungsträgerlebensdauer, der innerhalb der Vorrichtung dort angeordnet ist, wo beim Ausschalten der Vorrichtung die meisten Ladungsträgerrekombinationen auftreten. Dieser Bereich verminderter Ladungsträgerlebensdauer ruft eine schnelle Ladungsträgerrekombination beim Ausschalten hervor, wodurch die Schaltgeschwindigkeit entsprechend gesteigert wird.

Die US-PS 46 20 211 beschreibt eine Halbleitervorrichtung mit isoliertem Gate, bei der eine Rekombinationsschicht nahe dem pn-Übergang zwischen Source- und Kanalbereichen liegt. Die Rekombinationsschicht, die durch Einführen einer großen Zahl von Kristallgitterfehlern in die Zone um den pn-Übergang zwischen Source- und Kanalbereich ausgebildet wird, hat einen nachteiligen Einfluß auf das Betriebsverhalten des leitfähigkeitsmodulierten MOSFET, vergrößert die Gate-Schwellenspannung und führt zu großen Schwankungen der Gate-Schwellenspannung bei der Herstellung, steigert den Widerstand des Kanalbereichs, vermindert den sogenannten "latchup" und erhöht den Widerstand der n-Basisschicht.

Ein weiteres bekanntes Beispiel einer leitfähigkeitsmodulierten MOSFET-Einrichtung das in der US-PS 43 64 073 offenbart ist, zeigt Fig. 9 dieser Anmeldung. Gemäß Fig. 9 enthält sie einen p⁺-Anodenbereich 21 zur Zuführung zu injizierender Löcher und einen n-Basisbereich 22, der virtuell als Drain dient. Zwischen dem Anodenbereich 21 und dem n-Basisbereich 22 ist eine n⁺-Pufferschicht 23 ausgebildet, mit der der Wirkungsgrad der Löcherinjektion gesteuert wird.

In der Oberseite des n-Basisbereichs 22 sind wenigstens ein p-Kanalbereich 26 und ein n⁺-Sourcebereich 27 durch eine Diffusionsselbstausrichttechnik (DSA-Technik) ausgebildet. Ein isoliertes Gate ist auf der Oberseite des Kanalbereichs 26 zwischen dem n⁺-Sourcebereich 27 und dem n-Basisbereich 22 ausgebildet. Das isolierte Gate enthält einen Gateisolationsoxydfilm 28 auf der Halbleiteroberfläche und eine Gateelektrode 29 auf dem Oxydfilm 28.

Eine Sourceelektrode 33 ist mit dem Sourcebereich 27 und dem Kanalbereich 26 verbunden, und eine Anodenelektrode 34 ist auf der Unterseite des Anodenbereiches 21 ausgebildet.

Die Zuführung einer erforderlichen positiven Spannung zur Anodenelektrode 34 und einer Gatespannung oberhalb einer Schwellenspannung zur Gateelektrode 29 ändert einen Kanalabschnitt 26a, der eine Oberflächenschicht des Kanalbereichs 26 gerade unterhalb der Gateelektrode 29 ist, in einen leitfähigen Zustand, in welchem Elektronen von dem n⁺-Sourcebereich 27 durch diesen Kanalabschnitt 26a in den n-Basisbereich 22 fließen. Andererseits werden eine große Anzahl von Löchern (Minoritätsträger) von dem p⁺-Anodenbereich 21 in den n-Basisbereich 22 injiziert. Die Pufferschicht 23 steuert den Wirkungsgrad dieser Löcherinjektion.

Im n-Basisbereich 22 verschwindet ein Teil der injizierten Löcher durch Rekombination mit Elektronen, die durch den Kanalabschnitt 26a zugeführt werden, jedoch strömt ein anderer Teil der Löcher in den Kanalbereich 26 und erreicht die Sourceelektrode 33. Dennoch sammelt sich eine große Anzahl von Trägern in dem n-Basisbereich 22, so daß die Leitfähigkeit moduliert oder gesteigert wird und der Durchlaßwiderstand dramatisch sinkt.

Dieser leitfähigkeitsmodulierte MOSFET ist durch einen sehr niedrigen Durchlaßwiderstand und eine hohe Durchbruchsspannung gekennzeichnet.

In dem leitfähigkeitsmodulierten MOSFET werden jedoch ein parasitärer pnp-Transistor Q₁ und ein parasitärer npn-Transistor Q₂ gebildet, die miteinander verbunden sind, um einen pnpn-Thyristor zu bilden, wie in der in Fig. 10 dargestellten Äquivalenzschaltung gezeigt ist.

Ein Widerstand Rb ist ein Basiswiderstand des Transistors Q₂, der in dem Kanalbereich 26 erzeugt wird.

In diesem Aufbau wird ein Spannungsabfall Ib · Rb über dem Widerstand Rb durch einen Strom Ib aufgrund der Löcher erzeugt, die von dem p⁺-Anodenbereich 21 äquivalent dem Emitter Q₁ injiziert werden und den Kanalbereich 26 äquivalent dem Kollektor Q₁ erreichen. Wenn dieser Spannungsabfall eine Basisschwellenspannung (0,6 V) von Q₂ überschreitet, dann wird der Transistor Q₂ eingeschaltet und vergrößert seinen Kollektorstrom, d. h. den Basisstrom des Transistors Q₁. Der Strom Ib, der der Kollektorstrom von Q₁ ist, wird daher größer, und der Basisstrom von Q₂ wird ebenfalls größer. Auf diese Weise wird eine Rückkopplungsschleife gebildet, und die Vorrichtung geht in einen verriegelten Zustand über, der nur durch ein Abschalten der Versorgungsspannung gelöscht werden kann.

Um eine solche Verriegelung zu verhindern, ist es wichtig, den Widerstand Rb, der im Kanalbereich 26 gebildet wird, und den durch Rb fließenden Strom Ib zu vermindern.

Bei konventionellen leitfähigkeitsmodulierten MOSFETs ist daher der Wirkungsgrad der Löcherinjektion durch Ausbildung der n⁺-Pufferschicht 23 benachbart zum p⁺-Anodenbereich vermindert, oder die Stromverstärkungen der parasitären Transistoren Q₁ und Q₂ werden durch Einführung eines Lebensdauertöters in ein Substrat durch Golddiffusion oder Bestrahlung mit Elektronen herabgesetzt.

Es ist jedoch nicht möglich, den Durchlaßwiderstand ausreichend zu vermindern, wenn der Löcherinjektionswirkungsgrad herabgesetzt wird, und der Lebensdauertöter wird daher über das gesamte Substrat verteilt, so daß daraus die Tendenz erwächst, daß das Gesamtbetriebsverhalten des MOSFET beeinträchtigt wird, und es wird schwierig, die Gateschwellenspannung im Fabrikationsvorgang auf einen vorbestimmten Wert zu bringen.

Der Erfindung liegt daher die Aufgabe zugrunde, eine leitfähigkeitsmodulierte MOSFET-Einrichtung der eingangs genannten Art anzugeben, die ein gesteigertes Widerstandsverhalten gegen Verriegelung und einen ausreichend niedrigen Durchlaßwiderstand aufweist und die in einem Fabrikationsvorgang hoher Ausbeute hergestellt werden kann.

Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.

Vorteilhafte Ausführungsformen der Erfindung sind Gegenstand der Unteransprüche.

In den dargestellten Ausführungsformen der Erfindung ist der erste Leitfähigkeitstyp der p-Typ und der zweite Leitfähigkeitstyp der n-Typ.

Der Leitfähigkeitsmodulationsbereich wird auf dem Hochkonzentrationsbereich ausgebildet, um eine Leitfähigkeitsmodulation aufgrund von Minoritätsträgern zu erfahren, die von dem Hochkonzentrationsbereich injiziert werden, und um die Rekombination der Minoritätsträger mit Majoritätsträgern zu verbessern.

Die erste Basisschicht wird auf dem Leitfähigkeitsmodulationsbereich ausgebildet und dient faktisch als Drain. Der Kanalbereich wird in einer Oberfläche der ersten Basisschicht ausgebildet, und der Sourcebereich wird im Kanalbereich ausgebildet. Die Gateelektrode wird auf dem Kanalbereich ausgebildet, der zwischen dem Sourcebereich und der ersten Basisschicht liegt, jedoch ist die Gateelektrode von der Halbleiteroberfläche durch eine Gateisolationsschicht isoliert, die zwischen der Gateelektrode und der Halbleiteroberfläche angeordnet ist.

Der Leitfähigkeitsmodulationsbereich enthält eine zweite Basisschicht vom zweiten Leitfähigkeitstyp, die auf dem Hochkonzentrationsbereich ausgebildet ist, um die Minoritätsträger aufzunehmen, die von dem Hochkonzentrationsbereich injiziert werden, und eine Rekombinationsschicht, beispielsweise eine n-dotierte polykristalline Siliciumschicht, die auf der zweiten Basisschicht ausgebildet ist, um die Injektion von Minoritätsträgern in die erste Basisschicht zu behindern.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigt

Fig. 1 einen Vertikalschnitt durch eine leitfähigkeitsmodulierte MOSFET-Einrichtung nach einem ersten Ausführungsbeispiel der Erfindung;

Fig. 2A bis 2H Darstellungen eines Verfahrens zum Herstellen der Einrichtung nach Fig. 1;

Fig. 2I und 2J Darstellungen von Siliciumplättchen, die jeweils anstelle eines Siliciumplättchens W₂ nach Fig. 2A verwendet werden können;

Fig. 3 ein Äquivalenzschaltbild der Einrichtung nach Fig. 1 zur Erläuterung der inneren Verbindung von parasitären Transistoren, die in der Einrichtung ausgebildet werden;

Fig. 4A und 4B graphische Darstellungen der Verunreinigungskonzentrationsverteilung und der elektrischen Feldverteilung in der Einrichtung nach Fig. 1;

Fig. 5 einen Vertikalschnitt durch eine leitfähigkeitsmodulierte MOSFET-Einrichtung nach einer zweiten Ausführungsform der Erfindung;

Fig. 6 ein Äquivalenzschaltbild der Einrichtung nach Fig. 5;

Fig. 7A und B graphische Darstellungen der Verunreinigungskonzentrationsverteilung und der elektrischen Feldstärkeverteilung längs einer Linie VII-VII von Fig. 5;

Fig. 8A und 8B graphische Darstellungen einer Verunreinigungskonzentrationsverteilung und einer elektrischen Feldverteilung längs einer Linie VIII-VIII von Fig. 5;

Fig. 9 einen Vertikalschnitt durch eine konventionelle leitfähigkeitsmodulierte MOSFET-Einrichtung, und

Fig. 10 ein Ersatzschaltbild der Einrichtung nach Fig. 9.

Eine erste Ausführungsform der Erfindung wird anschließend unter Bezugnahme auf die Fig. 1 bis 4B näher erläutert.

Fig. 1 zeigt den Aufbau einer leitfähigkeitsmodulierten MOSFET-Einrichtung der ersten Ausführungsform. Die Einrichtung nach Fig. 1 enthält eine p⁺-Anodenschicht (eine Schicht hoher Verunreinigungskonzentration) 1, die als eine Löcherquelle dient, und eine zweite Basisschicht 2 vom n-Typ, die auf der p⁺-Anodenschicht 1 ausgebildet ist. Die Leitfähigkeit der zweiten Basisschicht 2 wird durch Löcher (Minoritätsträger) moduliert, die von der p⁺-Anodenschicht 1 injiziert werden. Die Einrichtung enthält weiterhin eine erste Basisschicht 4 vom n-Typ, die oberhalb der zweiten Basisschicht 2 ausgebildet ist. Die erste n-Basisschicht 4 dient im Betrieb als Drain. Um den Durchlaßwiderstand zu verringern, ist die Verunreinigungskonzentration der ersten n-Basisschicht 4 höher als die der zweiten n-Basisschicht 2, und die Dicke der ersten n-Basisschicht 4 ist so klein wie möglich.

Zwischen der zweiten n-Basisschicht 2 und der ersten n-Basisschicht 4 ist eine Rekombinationsschicht 3 ausgebildet, um die Löcherinjektion in die erste n-Basisschicht 4 zu behindern. Bei dieser Ausführungsform wird eine polykristalline n*-Siliciumschicht als Rekombinationsschicht 3 verwendet. Das polykristalline Silicium hat eine große Anzahl von Fallen an den Korngrenzen. Löcher rekombinieren daher in der Rekombinationsschicht 3 aus polykristallinem n*-Silicium sehr schnell.

Es ist wünschenswert, die Dicke der Rekombinationsschicht 3 zu vermindern, um den Durchlaßwiderstand herabzusetzen. Es ist jedoch notwendig, die Dicke der Rekombinationsschicht gleich oder größer als etwa 100 Å zu machen, um einen Tunneleffekt von Löchern zu verhindern und eine wirksame Rekombination von Löchern sicherzustellen.

Anstelle der polykristallinen Siliciumschicht kann auch als Rekombinationsschicht 3 eine ionenimplantierte Kristallbeschädigungsschicht verwendet werden, die man durch Bombardierung mit Ionen, beispielsweise O⁺, Si⁺ und N⁺ erhält, die eine niedrige Diffusionsrate haben und dazu neigen, Fallen im Kristallgitter des Trägermaterials hervorzurufen.

Die Einrichtung nach Fig. 1 enthält weiterhin wenigstens eine Gruppe aus einem p⁺-Wellbereich 5 zur Herabsetzung eines Basiswiderstandes Rb eines parasitären Transistors, einem p-Kanalbereich 6 und einem n⁺-Sourcebereich 7. Diese Bereiche 5, 6 und 7 werden in einem oberen Abschnitt der ersten n-Basisschicht 4 ausgebildet, und eine Oberseite der ersten n-Basisschicht 4 wird selektiv durch diese Bereiche 5, 6 und 7 besetzt. Eine Gateelektrode 9 ist oberhalb des Kanalbereiches 6 zwischen dem Sourcebereich 7 und dem ersten n-Basisbereich 4 ausgebildet und von dem Kanalbereich 6 durch eine Gateoxydschicht 8 isoliert.

Weiterhin sind ein p⁺-Schutzring 10, ein Feldoxydfilm 11 und ein zwischenliegender Isolierfilm 12 durch Niederschlag von PSG ausgebildet. Eine obere Sourceelektrode 13 ist mit dem Kanalbereich 6 durch den n⁺-Sourcebereich 7 und den p⁺-Wellbereich 5 verbunden. Eine untere Anodenelektrode 14 ist an der Unterseite der Anodenschicht 1 ausgebildet.

Die Fig. 2A bis 2H zeigen ein Beispiel eines Verfahrens zum Herstellen der Halbleitereinrichtung nach Fig. 1.

In einem in Fig. 2A gezeigten Schritt wird ein (100)-orientiertes Siliciumplättchen W₂, das eine spezifische Leitfähigkeit von 100 Ωcm und eine Dicke von 200 µm hat, hergestellt. Ein Teil des Siliciumplättchens W₂ wird die zweite n-Basisschicht 2. Sodann wird die p⁺-Anodenschicht 1 durch Diffusion in der Unterseite des Siliciumplättchens W₂ so hergestellt, daß die p⁺-Anodenschicht 1 eine Oberflächenkonzentration von 1 × 10²⁰ cm^-3 und eine Tiefe von etwa 10 µm hat. Andererseits wird die Rekombinationsschicht 3 durch Aufwachsen einer n-dotierten polykristallinen Siliciumschicht auf der Oberseite des Plättchens W₂ ausgebildet. Die Verunreinigungskonzentration der n-dotierten polykristallinen Siliciumschicht 3 dieses Beispiels ist 1 × 10¹⁸ cm^-3, und ihre Dicke beträgt etwa 100 Å. Weiterhin wird ein weiteres Siliciumplättchen W₁, das die erste n-Basisschicht 4 wird, vorbereitet. Beispielsweise ist das Siliciumplättchen W₁ ein (100)-orientiertes mit einer spezifischen Leitfähigkeit von 1 Ωcm und einer Dicke von 380 µm.

In dem Schritt in Fig. 2B werden die beiden Siliciumplättchen W₁ und W₂ direkt miteinander verbunden, indem man beide Plättchen nach Kochen in H₂SO₄, um die Siliciumoberfläche hydrophil zu machen, übereinanderlegt und die übereinanderliegenden Plättchen auf eine Temperatur von 1000°C oder mehr erhitzt.

Das Verfahren zum Verbinden von Siliciumplättchen ist aus der JP-OS 60-51 700 bekannt.

Im Schritt nach Fig. 2C wird die Dicke der ersten n-Basisschicht 4 des vereinigten Siliciumchip auf 10 bis 20 µm durch Schleifen oder andere Verfahren vermindert.

Im Schritt gemäß Fig. 2D wird der Feldoxydfilm 11 auf der ersten n-Basisschicht 4 durch Aufwachsen einer SiO₂-Schicht bis zu einer Dicke von 6000 Å durch Oxydation der Oberfläche der ersten n-Basisschicht 4 ausgebildet. Sodann wird wenigstens ein Loch an einer vorbestimmten Stelle in dieser SiO₂-Schicht durch Photoätzung geöffnet, und der Gateisolierfilm 8 wird in diesem Loch durch Aufwachsen einer SiO₂-Schicht bis zu einer Dicke von etwa 1000 Å im Loch ausgebildet. Anschließend wird die Gateelektrode 9 durch Niederschlagen einer polykristallinen Siliciumschicht einer vorbestimmten Dicke auf dem Gateisolierfilm 8 und durch Entfernen unnötiger Teile durch Photoätzung ausgebildet.

In dem Schritt gemäß Fig. 2E werden der p⁺-Wellbereich 5 und der p⁺-Schutzring 10 selektiv durch Ionenimplantation und Diffusion derart ausgebildet, daß die Oberflächenkonzentration 1 × 10²⁰ cm^-3 und die Tiefe 5 µm beträgt.

In dem Schritt gemäß Fig. 2F wird der Kanalbereich 6 durch Ionenimplantation von Bor (B⁺) und durch Diffusion unter Verwendung der Gateelektrode 9 als Maske ausgebildet. Die Oberflächenkonzentration des Kanalbereichs 6 beträgt 1 × 10¹⁷ cm^-3, die Tiefe liegt bei etwa 3 µm.

In dem Schritt gemäß Fig. 2G wird der n⁺-Sourcebereich 7 durch Ionenimplantation von Phosphor (P⁺) oder Arsen (As⁺) und durch Diffusion unter Verwendung der Gateelektrode 9 als Maske ausgebildet.

In dem Schritt gemäß Fig. 2H wird der zwischenliegende Isolierfilm 12 durch PSG-Niederschlag über der Gateelektrode 9 ausgebildet. Sodann wird nach Öffnen eines Kontaktlochs durch Photoätzung die Sourceelektrode 13 durch einen Aluminiumfilm ausgebildet.

Wenn die ionenimplantierte Kristallbeschädigungsschicht als Rekombinationsschicht 3 anstelle der polykristallinen Siliciumschicht verwendet wird, dann wird ein Siliciumplättchen W₃ gemäß Fig. 2I im Schritt 2A anstelle des Plättchens W₂ verwendet. Das Plättchen W₃ weist eine Kristallbeschädigungsschicht 18 mit einer Vielzahl von Gitterdefekten auf, die durch Ionenimplantation, beispielsweise O⁺, Si⁺ oder N⁺ mit ausreichend hoher Dosis in die Oberfläche der zweiten n-Basisschicht 2 aufweist. Bei dieser Ionenimplantation sind die Elemente O, Si und N wünschenswert, weil sie so schwierig zu diffundieren sind, daß bei den nachfolgenden Wärmebehandlungen keine Schwierigkeiten erwachsen. Es ist jedoch möglich, andere Elemente zu verwenden, die eine niedrige Diffusionsrate haben.

Fig. 2J zeigt ein weiteres Siliciumplättchen W₄, das anstelle des Plättchens W₂ verwendet werden kann. Das Siliciumplättchen W₄ trägt eine amorphe Siliciumschicht 19, die auf der Oberfläche der zweiten n-Basisschicht 2 niedergeschlagen ist. Während der späteren Wärmebehandlung ändert sich die Schicht 19 vom amorphen Zustand in den polykristallinen Zustand. Die Rekombinationsschicht 3, die von dem Plättchen W₄ gebildet wird, ist daher die gleiche, wie die Rekombinationsschicht, die man von dem Plättchen W₂ erhält.

Die Halbleitereinrichtung nach Fig. 1 arbeitet wie folgt:

Wenn eine vorbestimmte positive Spannung an die Anodenelektrode 14 angelegt wird und eine Gatespannung gleich oder größer als eine Schwellenspannung an die Gateelektrode 9 angelegt wird, dann wird eine Oberflächenschicht (Kanal) des Kanalbereiches 6 unmittelbar unter der Gateelektrode 9 invertiert, und der Pfad zwischen dem n⁺-Sourcebereich 7 und der ersten n-Basisschicht 4 wird leitfähig.

Andererseits werden eine große Zahl von Löchern (Minoritätsträger) von der p⁺-Anodenschicht 1 in die zweite n-Basisschicht 2 injiziert. Die injizierten Löcher modulieren die Leitfähigkeit der zweiten n-Basisschicht 2, und der Widerstand dieser Schicht wird ausreichend herabgesetzt.

Ein Teil der Löcher diffundiert durch die zweite n-Basisschicht 2 und erreicht die Rekombinationsschicht 3. In der Rekombinationsschicht 3 werden die Löcher durch die Fallen gefangen, die in der Rekombinationsschicht 3 reichlich existieren, und sie verschwinden durch Rekombination mit Elektronen. Die Rekombinationsschicht 3 behindert daher den Durchgang von Löchern in die erste n-Basisschicht 4 und verhindert ein Einströmen von Löchern in den Kanalbereich 6.

Wie durch die Äquivalenzschaltung nach Fig. 3 dargestellt ist, wird dementsprechend der Kollektor des parasitären pnp-Transistors Q₁ von der Basis des parasitären npn-Transistors Q₂ getrennt, so daß die parasitäre Thyristorstruktur zerstört wird. Daher und teilweise wegen der Herabsetzung des Basiswiderstandes Rb aufgrund des p⁺-Wellbereiches 5 ist die leitfähigkeitsmodulierte MOSFET-Einrichtung dieser Ausführungsform frei von dem eingangs erwähnten Verriegelungseffekt.

Der Durchlaßwiderstand der Einrichtung während des Betriebs wird hauptsächlich von den Widerständen der zweiten n-Basisschicht 2, der ersten n-Basisschicht 4 und des Kanalbereichs 6 gebildet. Unter diesen wird der Widerstand der zweiten n-Basisschicht 2 durch die Leitfähigkeitsmodulation ausreichend herabgesetzt. Der Durchlaßwiderstand der Einrichtung wird daher durch die Widerstände der ersten n-Basisschicht 4 und des Kanalbereichs 6 hauptsächlich bestimmt.

Bei dieser Ausführungsform wird daher die erste n-Basisschicht 4 so dünn wie möglich gemacht und mit einer höheren Verunreinigungskonzentration versehen, als die zweite n-Basisschicht 2. Fig. 4A zeigt ein Beispiel eines Verunreinigungskonzentrationsprofils für die Einrichtung nach dieser Ausführungsform. In Fig. 4A bezeichnen die Zahlen 2, 3 und 4 die Schichten 2, 3 und 4 der Einrichtung.

Die Durchbruchsspannung kann in geeigneter Weise bestimmt werden, indem man eine geeignete Form des Verunreinigungskonzentrationsprofils der zweiten n-Basisschicht 2, der Rekombinationsschicht 3 und der ersten n-Basisschicht 4 wählt.

Um den Durchlaßwiderstand herabzusetzen und gleichzeitig die Durchbruchsspannung zu steigern, ist es hilfreich, die Verunreinigungskonzentration der ersten n-Basisschicht 4 zu steigern und die Verunreinigungskonzentration der zweiten n-Basisschicht 2 herabzusetzen.

In der ersten n-Basisschicht 4 erstrecken sich Sperrschichtbereiche von den benachbarten Kanalbereichen 6 und bringen einen Abschnüreffekt hervor, und das Feld des Kanals wird geschwächt. Die jeweilige Durchbruchsspannung wird daher durch den Punkt bestimmt, bei welchem das Feld im Substrat das stärkste ist.

Fig. 4B zeigt ein Beispiel einer elektrischen Feldstärkeverteilung im Substrat. Die Durchbruchsspannung ist eine Spannung, die zugeführt wird, wenn die Feldstärke einen kritischen Wert Ecrit eines Lawinendurchbruchs erreicht, und die Durchbruchsspannung wird durch eine in Fig. 4B gezeigte Fläche bestimmt.

Die Feldstärkeverteilung nach Fig. 4B wird durch die folgende Poisson-Gleichung ausgedrückt:

wobei W die Lage eines Endes eines Sperrbereiches ist und ρ eine Verunreinigungskonzentration ist. Obgleich die Verunreinigungskonzentrationen der ersten n-Basisschicht 4 und der Rekombinationsschicht 3 groß sind, ist es möglich, die elektrische Feldstärke herabzusetzen und die Durchbruchsspannung durch Herabsetzung der Verunreinigungskonzentration der zweiten n-Basisschicht 2 zu vergrößern, so daß sich ein Sperrbereich 15 ausdehnt.

Die Einrichtung nach dieser Ausführungsform bietet die folgenden Vorteile:

• (A) Im Gegensatz zur bekannten Einrichtung nach Fig. 9 erfordert der Aufbau dieser Ausführungsform keine Einschränkung in der Löcherinjektion von der p⁺-Anodenschicht 1 in die zweite n-Basisschicht 2, so daß dieser Aufbau die Leitfähigkeit modulieren und den Durchlaßwiderstand ausreichend herabsetzen kann.
• (B) Die Rekombinationsschicht 3 dient dazu, die Minoritätsträger zu fangen und das Einströmen von Minoritätsträgern in den Kanalbereich 6 zu verhindern, so daß ein Verriegeln vermieden wird.
• (C) Die Einrichtung nach dieser Ausführungsform vermeidet die Notwendigkeit, einen Lebensdauertöter in das Substrat einzubringen. Die Gateschwellenspannung wird daher stabil und die Fertigungsausbeute verbessert.

Eine zweite Ausführungsform der vorliegenden Erfindung ist in den Fig. 5 bis 8B dargestellt.

Die MOSFET-Einrichtung nach Fig. 5 ist im wesentlichen identisch mit dem Aufbau nach Fig. 1, unterscheidet sich jedoch in der Rekombinationsschicht 3. Die Rekombinationsschicht 3 der zweiten Ausführungsform hat wenigstens einen Bereich 3a hoher Verunreinigungskonzentration, der unmittelbar unter dem p⁺-Wellbereich 5 liegt, und wenigstens einen Bereich 3b niedriger Verunreinigungskonzentration, der den Bereich 3a hoher Verunreinigungskonzentration umgibt. In der zweiten Ausführungsform ist die Fähigkeit, einem Durchbruch zu widerstehen, vergrößert, indem die Verunreinigungskonzentration des Bereiches 3a der Rekombinationsschicht 3 unmittelbar unter dem p⁺-Wellbereich 5 größer als jene in dem Bereich 3b ist, der den Bereich 3a umgibt.

Der Bereich 3b niedriger Konzentration ist im wesentlichen bis zum gleichen Niveau dotiert, wie die Rekombinationsschicht 3 der ersten Ausführungsform. Das heißt, die Verunreinigungskonzentration des Bereiches 3b niedriger Konzentration ist auf einen geeigneten Wert innerhalb eines Bereiches eingestellt, der geeignet ist, Löcher (Minoritätsträger) an der Bewegung in die erste n-Basisschicht 4 zu behindern, indem eine Rekombination der Löcher hervorgerufen wird.

Die Einrichtung nach der zweiten Ausführungsform der Erfindung kann mit demselben Verfahren, wie die erste Ausführungsform hergestellt werden. Der Bereich 3a hoher Verunreinigungskonzentration wird durch Ionenimplantation oder andere Verfahren vor dem Schritt von Fig. 2B ausgebildet, in welchem die Siliciumplättchen W₁ und W₂ (oder W₃ oder W₄) vereinigt werden.

In einigen Fällen ist die Einrichtung nach der ersten Ausführungsform aus dem folgenden Grunde unbefriedigend. Wie Fig. 1 zeigt, ist der p⁺-Wellbereich 5 tiefer als der p-Kanalbereich 6. Das heißt, die n-Seite (die erste n-Basisschicht 4) des pn-Übergangs 16 zwischen dem Kanalbereich 6 und der ersten n-Basisschicht 4 ist dicker, als die n-Seite (die erste n-Basisschicht 4) des p⁺n-Übergangs 17 zwischen dem p⁺-Wellbereich 5 und der ersten n-Basisschicht 4. Dementsprechend tendiert die elektrische Feldstärke, die am pn-Übergang 16 mit der dickeren n-Seite erzeugt wird, dazu, größer zu werden, als die elektrische Feldstärke, die am Übergang 17 erzeugt wird, und diese Tendenz nimmt zu, wenn die Verunreinigungskonzentration der ersten n-Basisschicht 4 größer wird. Als Folge davon kann der pn-Übergang 16 einen Lawinendurchbruch aufgrund der Zuführung eines Hochspannungsstoßes von einer Last, beispielsweise einer induktiven Last, erfahren. Wenn der Lawinendurchbruch an dem pn-Übergang 16 auftritt, fließt ein Strom durch den Kanalbereich 16 hohen Widerstandes, und dieser schaltet den parasitären npn-Transistor Q₂ gemäß Fig. 3 ein, so daß die Möglichkeit besteht, daß die Einrichtung wegen eines Sekundärdurchbruchs dauerhaft zerstört wird.

In der Einrichtung gemäß der zweiten Ausführungsform ist der Bereich 3a hoher Verunreinigungskonzentration in der Rekombinationsschicht 3 unmittelbar unter dem p⁺-Wellbereich 5 niedrigen Widerstandes ausgebildet, um die elektrische Feldstärke am p⁺n-Übergang 17 größer zu machen, als am pn-Übergang 16.

Wenn ein Hochspannungsstoß der so aufgebauten Einrichtung zugeführt wird, tritt ein Lawinendurchbruch zuerst am p⁺n-Übergang 17 auf, und sein Strom fließt nicht durch den Kanalbereich 6. Der Aufbau der zweiten Ausführungsform kann daher eine dauerhafte Zerstörung der Einrichtung aufgrund eines Sekundärdurchbruchs vermeiden.

In der zweiten Ausführungsform ist der Bereich 3a hoher Konzentration in einem Breitenbereich ausgebildet, der dem p⁺n-Übergang 17 gegenübersteht, so daß das Stromdurchleitvermögen vergrößert wird und die Größe der Serienwiderstände herabgesetzt ist. Die leitfähigkeitsmodulierte MOSFET-Einrichtung nach der zweiten Ausführungsform der Erfindung ist daher hinsichtlich der Fähigkeit, einem Durchbruch aufgrund von Spannungsstößen zu widerstehen, verbessert.

Fig. 6 zeigt eine Äquivalenzschaltung der in Fig. 5 dargestellten Einrichtung. Wie Fig. 6 zeigt, ist eine Zenerdiode ZD, die von p⁺n-Übergang 17 gebildet wird, dem parasitären npn-Transistor Q₂ parallelgeschaltet. Die Durchbruchsspannung des p⁺n-Übergangs 17, d. h. die Zenerspannung der Zenerdiode ZD wird durch die Verunreinigungskonzentration des hochkonzentrierten Bereiches 3a bestimmt.

Die Verunreinigungskonzentrationsprofile und die elektrischen Feldstärkeverteilungen der Einrichtung nach Fig. 5 sind in den Fig. 7A, 7B, 8A und 8B dargestellt. Die Kurven gemäß den Fig. 7A und 7B sind längs einer Linie VII-VII von Fig. 5 genommen, die durch die p⁺n-Verbindung 17 verläuft, und die Kurven nach den Fig. 8A und 8B sind längs einer Linie VIII-VIII von Fig. 5 genommen, die durch den pn-Übergang 16 läuft.

Die elektrische Feldstärke, die am p⁺n-Übergang 17 entwickelt wird, ist höher, als die am pn-Übergang 16 entwickelte, wie man aus dem Vergleich zwischen den Charakteristika der Fig. 7B und 8B entnimmt.

Obgleich in den vorangehend erläuterten Ausführungsformen die vorliegende Erfindung an einem n-Kanal-leitfähigkeitsmodulierten MOSFET angewendet ist, sei doch verstanden, daß die vorliegende Erfindung auch an einem leitfähigkeitsmodulierten MOSFET vom p-Kanaltyp anwendbar ist. In letztgenanntem Falle wird die Schicht hoher Konzentration eine Kathode.

Claims (7)

1. Leitfähigkeitsmodulierte Vertikal-MOSFET-Einrichtung mit einem Halbleiterkörper mit einer Unterschicht einer ersten Leitfähigkeit und hoher Konzentration, die eine Unterseite des Halbleiterkörpers bildet, einer Basisschicht einer zweiten Leitfähigkeit, die eine Oberseite des Halbleiterkörpers bildet, einem Kanalbereich vom ersten Leitfähigkeitstyp, der sich von der Oberseite in die Basisschicht erstreckt, einem Sourcebereich vom zweiten Leitfähigkeitstyp, der sich von der Oberseite in den Kanalbereich erstreckt, und einer Rekombinationsschicht zum Begünstigen der Rekombination von Minoritätsträgern, die in der Basisschicht ausgebildet und durch diese vom Kanalbereich getrennt ist, einer unteren Drainelektrode, die an der Unterseite ausgebildet ist, einer isolierten Gateelektrode, die auf dem Kanalbereich zwischen dem Source- und dem Basisbereich ausgebildet ist, und einer oberen Sourceelektrode, die auf dem Sourcebereich ausgebildet ist, dadurch gekennzeichnet, daß die Rekombinationsschicht (3) an einer solchen Stelle ausgebildet ist, daß sie die Basisschicht in eine auf der Rekombinationsschicht (3) ausgebildete obere Basisschicht (4) und eine zwischen der Unterschicht (1) und der Rekombinationsschicht liegende untere Basisschicht (2) unterteilt, so daß die untere Basisschicht (2) eine Leitfähigkeitsmodulation aufgrund der von der Unterschicht injizierten Minoritätsträger erfährt.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die obere Basisschicht (4) dünner als die untere Basisschicht (2) ist.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verunreinigungskonzentration in der oberen Basisschicht (4) höher als in der unteren Basisschicht (2) ist.

4. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Rekombinationsschicht (3) eine dotierte Polykristallinesiliziumschicht ist.

5. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Rekombinationsschicht (3) eine Dicke von etwa 10^-2 µm ist.

6. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die obere Basisschicht (4) als erstes Einkristall ausgebildet ist, die untere Basisschicht (2) als zweites Einkristall ausgebildet ist und die Rekombinationsschicht (3) eine Grenze zwischen den ersten und zweiten Einkristallen bildet.

7. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleiterkörper weiterhin einen Grabenbereich (17) vom ersten Leitfähigkeitstyp hat, der sich an den Kanalbereich (6) anschließt und der tiefer als letzterer ist, und daß die Rekombinationsschicht (3) einen ersten Bereich (3b), der der Unterseite des Kanalbereichs gegenübersteht, und einen zweiten Bereich (3a), der der Unterseite des Grabenbereichs gegenübersteht, aufweist und eine Verunreinigungskonzentration hat, die größer als die des ersten Bereichs ist.