DE3719582A1 - Schaltungsanordnung zur erzeugung eines phasenreferenzsignals - Google Patents

Description

Die Erfindung geht aus von einer Schaltungsanordnung nach der Gattung des Hauptanspruchs.

Zur Phasenregelung eines Motors ist es bekannt, bei einem digitalen Phasenregler mit Hilfe eines Zählers ein Phasenreferenzsignal zu erzeugen. Der Zähler wird dabei von einem Phasenreferenzimpuls gestartet und mit einer Frequenz getaktet, welche höher als die Wiederholfrequenz des Phasenreferenzimpulses ist. Von dem zu regelnden Motor wird als Ist-Wert der Phasenlage ein Abtastimpuls abgenommen, was beispielsweise mit Hilfe eines opto-elektronischen Impulsgebers erfolgen kann. Der Zählerstand, der zur Zeit des Abtastimpulses auftritt, stellt ein Maß für den Phasenunterschied zwischen dem Abtastimpuls und dem Phasenreferenzimpuls dar und kann in an sich bekannter Weise zur Regelung verwendet werden.

Zum schnellen Einrasten einer solchen Regelung ist es wichtig, daß die Bestimmung dieses Phasenunterschiedes innerhalb eines größten Teils der Periodendauer des Phasenreferenzimpulses möglich ist - daß also der Zähler durch den Phasenreferenzimpuls gestartet wird und seinen Höchststand erst kurz vor dem folgenden Phasenreferenzimpuls erreicht. Für eine sehr genaue Phasenregelung werden Zähler mit einer entsprechend großen Kapazität benötigt. So entspricht beispielsweise bei der Verwendung eines 8-Bit-Zählers die Genauigkeit der Phasenmessung einem 256stel der Periodendauer. Diese Genauigkeit ist jedoch nicht für alle Anwendungen derartiger Regelschaltungen ausreichend. Es ist zum Beispiel zur Phasenregelung des Kopfrades eines Videobandgerätes eine wesentlich höhere Genauigkeit erforderlich.

Die erfindungsgemäße Schaltungsanordnung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß eine sehr genaue Phasenregelung möglich ist, ohne daß ein Einrasten der Regelung erschwert wird. Selbst größere Störungen des eingeregelten Zustandes können mit der erfindungsgemäßen Schaltungsanordnung gut ausgeregelt werden.

Als weiterer Vorteil der erfindungsgemäßen Schaltungsanordnung ist anzusehen, daß es durch die optimale Anpassung der Regelkreisverstärkung und der zeitlichen Auflösung der Regelgröße möglich ist, für die obengenannten Anwendungen einen digitalen Regler ohne Analog/Digital-Wandlung der Regelgröße zu verwenden. Im übrigen ist die erfindungsgemäße Schaltungsanordnung nicht auf die obengenannte Anwendung beschränkt, sondern für verschiedenartige Phasenregelungen vorteilhaft, bei welchen es auf eine hohe Genauigkeit bei gutem Einrastverhalten ankommt.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung an Hand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:

Fig. 1 ein Blockschaltbild des Ausführungsbeispiels und

Fig. 2 Zeitdiagramme des als Analogsignal dargestellten Phasenreferenzsignals.

Dem Eingang 1 der Schaltungsanordnung nach Fig. 1 wird ein Phasenreferenzimpuls zugeführt, während dem Eingang 2 ein Abtastimpuls zugeleitet wird, der die Ist-Phasenlage des zu regelnden Motors bzw. Kopfrades darstellt. Ein Bezugstaktsignal wird dem Eingang 3 zugeführt, wobei die Frequenz des Bezugstaktsignals wesentlich größer als die Frequenz des Phasenreferenzimpulses ist. Bei einer praktisch ausgeführten Schaltungsanordnung beträgt die Frequenz des Phasenreferenzimpulses 150 Hz, während das bei 3 zugeführte Bezugstaktsignal eine Frequenz von 10 MHz aufweist. Ein Load-Eingang eines programmierbaren Zählers 4 ist mit dem Eingang 1 verbunden. Ein Dateneingang D des programmierbaren Zählers 4 ist an Ausgänge eines Nur-Lese-Speichers 5 angeschlossen. Das Bezugstaktsignal wird vom Eingang 3 dem Takteingang des programmierbaren Zählers 4 und einem Teiler 6 zugeführt, dessen Teilerverhältnis von Signalen steuerbar ist, die vom Nur-Lese-Speicher 5 zugeführt werden. Es hat sich als günstig erwiesen, das Teilerverhältnis x in Zweierschritten zu variieren.

Das frequenzgeteilte Taktsignal - im folgenden Zählimpulse genannt - werden dem Takteingang eines Zählers 7 zugeführt, dessen Zählerstand das Phasenreferenzsignal bildet. Der Zähler 7 kann vom programmierbaren Zähler 4 durch ein Signal gestartet werden, das vom programmierbaren Zähler 4 bei Erreichen eines vorgegebenen Zählerstandes, beispielsweise beim Überlauf, abgegeben wird. Durch den bei 1 zugeführten Phasenreferenzimpuls wird der Zähler 7 rückgesetzt.

Die parallelen Datenausgänge des Zählers 7 sind einerseits mit einem Register 8 und andererseits mit Eingängen eines Fensterkomparators 9 verbunden. Mit Hilfe des bei 2 zugeführten Abtastimpulses wird der zu diesem Zeitpunkt im Zähler 7 vorhandene Zählerstand in das Register 8 eingeschrieben. Den Ausgängen 10 des Registers kann dieser Wert zur weiteren Verarbeitung entnommen werden. Der Fensterkomparator ist in an sich bekannter Weise aufgebaut und gibt ein Ausgangssignal ab, wenn das Phasenreferenzsignal während des Abtastimpulses innerhalb eines mittleren Wertebereiches liegt. Mit diesem Signal wird ein Eingang SR/SL eines bidirektionalen Schieberegisters 11 beaufschlagt, das außerdem über einen Eingang 12 mit Taktimpulsen versorgt wird, die jeweils kurz vor einem Phasenreferenzimpuls auftreten. Zwei Eingänge DR und DL des bidirektionalen Schieberegisters 11 sind mit Potentialen beaufschlagt, welche einer 1 bzw. 0 entsprechen. Je nach Wert des dem Eingang SR/SL zugeführten Signals wird der Inhalt des bidirektionalen Schieberegisters 11 nach rechts oder nach links geschoben. Der Inhalt des bidirektionalen Schieberegisters 11 wird dem Nur-Lese-Speicher 5 als Adresse zugeführt.

Die Funktion der Schaltungsanordnung nach Fig. 1 wird im folgenden an Hand von Fig. 2 näher erläutert. Nach dem Einschalten wird beim Eintreffen des ersten Phasenreferenzimpulses über den Eingang 1 der Zähler 4 auf einen derartigen Wert gesetzt, daß das Startsignal bereits nach kurzer Zeit abgegeben wird, wie es in Fig. 2a) zum Zeitpunkt t 1 dargestellt ist. Der Teiler 6 wird mit einem hohen Teilerverhältnis x betrieben, so daß die Zählimpulse eine relativ niedrige Frequenz aufweisen und der Zähler 7 relativ langsam getaktet wird. Er erreicht seinen Endwert zum Zeitpunkt t 2 kurz vor Eintreffen des folgenden Phasenreferenzimpulses, der zum Vergleich in Fig. 2d) dargestellt ist. Der als Analogsignal dargestellte Zählerstand ist in den Fig. 2a) bis 2c) als gerade Linie dargestellt, verläuft in Wirklichkeit jedoch treppenförmig, wobei die Breite jeweils einer Stufe eine Ungenauigkeit der Regelung zur Folge hat.

Sobald die Regelung eingerastet ist und die Phasenabweichung so klein ist, daß das Phasenreferenzsignal während des Auftretens des Abtastimpulses innerhalb des gestrichelt dargestellten Bereichs liegt, wird vom Fensterkomparator 9 ein Impuls an das bidirektionale Schieberegister 11 abgegeben, der zur Folge hat, daß die dem Nur-Lese-Speicher 5 zugeführte Adresse geändert wird. Dieses bewirkt wiederum, daß der programmierbare Zähler 4 auf einen Wert gesetzt wird, der einen späteren Startimpuls zur Folge hat (t 3). Gleichzeitig wird das Teilerverhältnis derart eingestellt, daß der Zähler 7 schneller - nämlich zum Zeitpunkt t 4 - seinen Endwert erreicht. Durch das schnellere Takten des Zählers 7 ist eine entsprechend genauere Regelung möglich. Befindet sich das Phasenreferenzsignal dann wiederum in dem gestrichelt dargestellten Bereich, so werden ein neuer Anfangswert für den programmierbaren Zähler 4 sowie ein neues Teilerverhältnis eingestellt, so daß sich das in Fig. 2c) dargestellte Verhalten ergibt. Eine weitere Veränderung des in Fig. 2c) dargestellten Verlaufs ist ohne weiteres möglich. Dabei dreht sich dieses Kurvenstück um den Mittelpunkt des Regelbereichs, bei welchem im eingeschwungenen Zustand der Abtastimpuls liegt. Dadurch werden Sprünge bei der Regelung vermieden, wenn von einer Steigung zu einer anderen umgeschaltet wird.

Sollte durch eine Störung während des eingeschwungenen Zustandes die Regelung aus dem jeweils eingestellten Bereich geraten, so nimmt das Ausgangssignal des Fensterkomparators 9 den entsprechend anderen logischen Wert ein, worauf der Inhalt des bidirektionalen Schieberegisters in die andere Richtung geschoben wird. Dieses hat wiederum eine Abflachung des rampenförmigen Teils der in Fig. 2 dargestellten Kurve zur Folge, so daß die Störung gut ausgeregelt wird.

Die Erfindung ist nicht auf das dargestellte Ausführungsbeispiel beschränkt, sondern kann auch in anderer Weise verwirklicht werden. So kann beispielsweise die von dem bidirektionalen Schieberegister 11 und von dem Nur-Lese-Speicher 5 gebildete Logikschaltung mit Hilfe eines entsprechend programmierten Mikroprozessors verwirklicht werden. Dieser kann auch weitere Aufgaben innerhalb der erfindungsgemäßen Schaltungsanordnung wahrnehmen, sofern es im Hinblick auf die erforderliche Geschwindigkeit möglich ist.

Claims (8)

1. Schaltungsanordnung zur Erzeugung eines Phasenreferenzsignals für einen digitalen Phasenregler, dadurch gekennzeichnet, daß ein Zähler (7) vorgesehen ist, dessen Zählerstand das Phasenreferenzsignal darstellt und daß dem Zähler ein Taktsignal mit veränderbarer Frequenz zuführbar ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Zähler (7) ferner ein Startsignal zuführbar ist, dessen zeitliche Lage in Bezug auf einen Phasenreferenzimpuls veränderbar ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Phasenlage des Startimpulses und die Frequenz des Taktsignals gemeinsam derart veränderbar sind, daß sich bei einer derartigen Veränderung das Phasenreferenzsignal zu einem der Sollphasenlage entsprechenden Zeitpunkt nicht ändert.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß den Zählerstand darstellende Ausgangssignale des Zählers (7) einem Fensterkomparator (9) zuführbar sind, welchem ferner ein Abtastimpuls zugeleitet ist, der eine Ist-Phasenlage darstellt, und daß in Abhängigkeit vom Ausgangssignal des Fensterkomparators (9) die Phase des Startsignals und die Frequenz des Taktsignals festgelegt werden.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß das Ausgangssignal des Fensterkomparators (9) einer Logikschaltung (5, 11) zuführbar ist, daß erste Ausgangssignale der Logikschaltung (5, 11) einem weiteren Zähler (4) als Anfangswert zuführbar sind und daß zweite Ausgangssignale der Logikschaltung (5, 11) einem Frequenzteiler (6) zur Bestimmung des Teilungsverhältnisses zuführbar sind.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der weitere Zähler (4) ein programmierbarer Zähler ist, dessen Datenausgang mit einem Ausgangssignal der Logikschaltung (5, 11) und dessen Load-Eingang mit einem Phasenreferenzimpuls beaufschlagt ist.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß ein Bezugstakt, dessen Frequenz wesentlich höher als die Frequenz des Phasenreferenzimpulses ist, dem weiteren Zähler (4) und dem Teiler (6) zuführbar ist.

8. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Logikschaltung (5, 11) von einem bidirektionalen Schieberegister (11) und einem Nur-Lese-Speicher (5) gebildet ist.