DE3618874A1 - Effektivwertberechnungsschaltung fuer digitale leistungsschalter - Google Patents
Effektivwertberechnungsschaltung fuer digitale leistungsschalterInfo
- Publication number
- DE3618874A1 DE3618874A1 DE19863618874 DE3618874A DE3618874A1 DE 3618874 A1 DE3618874 A1 DE 3618874A1 DE 19863618874 DE19863618874 DE 19863618874 DE 3618874 A DE3618874 A DE 3618874A DE 3618874 A1 DE3618874 A1 DE 3618874A1
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- input
- counter
- output
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004364 calculation method Methods 0.000 title description 15
- 230000006870 function Effects 0.000 claims description 7
- 230000003750 conditioning effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims 3
- 239000004020 conductor Substances 0.000 description 36
- 230000014509 gene expression Effects 0.000 description 20
- 238000012935 Averaging Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007620 mathematical function Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/02—Measuring effective values, i.e. root-mean-square values
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
- H02H3/093—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current with timing means
- H02H3/0935—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current with timing means the timing being determined by numerical means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Keying Circuit Devices (AREA)
Description
9840.6-41PS-06339 General Electric Company
Ef fekt ivwertberechnung s schaltung
für digitale Leistungsschalter
Ein digitaler Leistungsschalter, der in der Technik sehr hoch integrierter Schaltungen implementierbar ist, ist in
einer weiteren Patentanmeldung P 36 00 172.4 der Anmelderin angegeben.
Die Schaltung stellt eine digitale Realisierung der überstrombestimmung
und der Zeitverzögerung zum Unterbrechen des Stroms in einem Stromkreis bei einem Vergleich mit vorbestimmten
Stromwerten dar. Die Schaltung enthält einen Spitzenerfassungs-A/D-Wandler, wobei der zusammengesetzte
abgefühlte Stromkreisstrom mit dem Ausgangssignal eines
D/A-Wandlers und ein fester Taktimpuls mit dem Ergebnis
dieses Vergleiches verglichen wird. Ein I2t-Digitalwert,
der durch den Spitzenwert des zusammengesetzten Stroms gesteuert wird, wird als Maß für den Strom, der durch den geschützten
Stromkreis fließt, benutzt.
Wenn der Spitzenstrom in einem geschützten Stromkreis auf industriellem Gebiet abgefühlt wird, kommt es zu Fehlauslösungen,
die durch verzerrte Stromwellenformen verursacht werden, bei denen sich die 5. und 7. harmonischen Komponenten
zu dem Spitzenwert addieren können, was zur Folge hat, daß der Spitzenwert vorbestimmte Langzeit- und Kurzzeitaufnahmewerte
überschreitet, was zu sogenannter "Fehlauslösung"
mit dem damit verbundenen Verlust an Produktivität führt. Der elektrische Stromkreis muß unabhängig getestet werden,
um sicherzustellen, daß tatsächlich kein Fehlerstrom vorhanden ist, bevor die Leistungsschalter wieder geschlossen
werden können und die industrielle Ausrüstung in Betrieb gesetzt werden kann. Diese Bedingung ist noch vorherrschender
in elektrischen Übertragungs- und Verteilungssystemen, bei
denen die Leistungsfaktorkorrektur durch Hinzufügen von großen Kondensatorbatterien angewandt wird, durch welche
die sinusförmigen Wellenformkomponenten verzerrt werden können. Wenn sehr induktive Belastungen benutzt werden, wie
beispielsweise große Induktionsöfen, wird die abgefühlte Stromwellenform harmonisch verzerrt, so daß sich die 7.
harmonische Komponente zu dem Spitzenstromwert addiert, wodurch ein scheinbarer überstromzustand hervorgerufen wird,
obgleich der tatsächliche Effektivstromwert deutlich unterhalb der zugelassenen Grenzen liegt. Es ist festgestellt
worden, daß die Stromwellenformverzerrung kein Problem ist,
wenn der Effektivwert des Stroms abgefühlt wird, statt des Spitzenwerts, wie es bei industriellen Leistungskreisen
bislang üblich ist. Die Effektivwerterfassung gestattet auch eine realistischere Auswertung der tatsächlichen
Wärmeeinwirkung auf die Hauptsammeischienen, die durch die Stromkreisunterbrechungsausrüstung innerhalb des geschützten
Stromkreises geschützt sind.
/i Die Erfindung schlägt deshalb einen digitalen Leistungsschalter
für den Stromkreisschutz vor, wobei die Effektivwertberechnung auf kontinuierlicher Basis als ein Maß des
durch den geschützten Stromkreis fließenden zusammengesetzten Stroms durchgeführt wird.
Der digitale Überstromschutz erfolgt durch Erzeugen einer
Impulsreihendarstellung des Stroms mit einer Frequenz, die zu dem Quadrat der Amplitude des analogen Stromsignals proportional
ist. Der quadrierte Stromwert wird über einem vor-
geschriebenen Intervall integriert, und daraus wird ein Effektivwert oder quadratischer Mittelwert bestimmt.
Ausführungsbeispiele der Erfindung werden im folgenden unter Bezugnahme auf die Zeichnungen näher beschrieben. Es
zeigt:
Fig. 1 eine schematische Darstellung einer Frequenzmultiplizierschaltung
nach der Erfindung,
Fig. 2 eine graphische Darstellung der Impulspläne
für die in der Schaltung nach Fig. 1 erzeugten Frequenzimpulse,
Fig. 3 eine schematische Darstellung einer Frequenzquadrierschaltung
nach der Erfindung,
Fig. 4 eine schematische Darstellung einer weiteren Frequenzmultiplizierschaltung nach der Erfindung,
Fig. 5 eine schematische Darstellung einer weiteren Frequenzquadrierschaltung nach der Erfindung,
Fig. 6 eine schematische Darstellung einer Effektivwertschutzschaltung
nach der Erfindung,
Fig. 7 eine schematische Darstellung einer Leistungsberechnungsschaltung
nach der Erfindung,
Fig. 8 eine schematische Darstellung einer Effektivwertberechnungsschaltung
nach der Erfindung,
Fig. 9 eine schematische Darstellung einer 4-Bit-
Effektivwertberechungsschaltung nach der Erfindung, und
Fig. 10 eine schematische Darstellung einer Mehrfacheffektivberechnungsschaltung
nach der Erfindung .
Eine Frequenzmultiplizierschaltung 10 ist in Fig. 1 dargestellt und besteht aus einer Eingangsleitung 11, die mit
einer Quelle A einer Frequenz f verbunden ist. Die Quelle kann einen Spannungs/Frequenz- oder V/F-Wandler aufweisen,
der die Größe eines Strom- oder Spannungsanalogsignals in eine Frequenz umwandelt, die dann digital verarbeitet werden
kann. Das analoge Eingangssignal könnte beispielsweise die Vorspannung einer Varaktordiode steuern, die als frequenzbestimmende
Komponente eines Schwingkreises innerhalb eines Oszillators benutzt wird, so daß die Schwingungsfrequenz
von dem Wert des Eingangssignals abhängt. Ein Vorteil des
Spannungs/Frequenz-A/D-Wandlers besteht darin, daß er eine digitale Darstellung des Mittelwertes des Eingangssignals
während des Umwandlungsintervalls liefert. Die f -Frequenz-Eingangsleitung 11 ist mit einem Eingang eines UND-Gliedes
12 verbunden. Eine gesonderte Quelle der Frequenz B ist über eine Eingangsleitung 13 mit einem durch N teilenden
Zähler 14 verbunden, und der Ausgang des Zählers ist mit dem Setzeingang S eines RS-Flipflops 15 verbunden. Der Rücksetzeingang
R ist mit einem festen Zeitgeber 17 verbunden, der Freigabeeingang EN des Zeitgebers ist mit dem Ausgang Q
des Flipflops und mit dem anderen Eingang des UND-Glieds 12 über einen Leiter 16 verbunden. Der Zeitgeber 17 ist freigegeben,
wenn das Flipflop "gesetzt" ist, d.h., wenn der Ausgang Q in einem "hohen" oder "H"-Zustand ist. Die Ausgangsleitung
18 liefert eine Frequenz fQ,die eine Funktion des Produkts aus f,, fß ist, wie es die Impulspläne in Fig. 2
zeigen. Die Diagramme in Fig. 2 stellen einen Einzelzyklusimpulsplan dar, der auf einer gemeinsamen Zeitbasisachse für
jede der Klemmen der Frequenzmultiplizierschaltung 10 dargestellt ist. Jeder der dargestellten Impulse repräsentiert
das Vorhandensein (1) oder NichtVorhandensein (0) eines
SpannungssignalS/ d.h. einen "hohen" (H) oder einen "niedrigen"
(L) Zustand wie angegeben. Der Zyklus beginnt, wenn der Binärzähler 14 seine Zählung beendet. Ein H-Ausgangssignal
setzt das Flipflop 15, und ein Η-Signal an dem Ausgang Q wird dann an einen Eingang des UND-Glieds angelegt. Wenn
ein Eingang den H-Signalpegel führt, folgt das Ausgangssignal
des UND-Glieds auf der Leitung 18 dem Zustand des anderen Eingangs und ist eine Funktion der Frequenz f auf der
Eingangsleitung 11. Wenn das Flipflop 15 gesetzt wird, beginnen zwei weitere Prozesse. Der feste Zeitgeber 17 wird
gestartet, und der Binärzähler 14 startet ab seinem maximalen
Zählwert. Nach einem Zeitinkrement t setzt das Flipflop den Zeitgeber zurück, und es erscheinen keine Signale auf der
Ausgangsleitung 18 aus dem UND-Glied. Die Beziehung zwischen dem H- und dem L-Zustand auf der Eingangsleitung für f , ist
bei 19 zum Vergleich mit dem Eingangssignal gezeigt, das durch die Impulse zunehmender Impulsbreite von 1 bis N für
die Eingangsleitung 13 mit der Frequenz fo wie bei 20 gezeigt
dargestellt ist. Der Zustand des Ausgangs Q des Flipflops ist bei 21 zum Vergleich mit dem Zustand des konstanten
Zeitgebers, der bei 22 gezeigt ist, dargestellt. Die Zeitverzögerung t ist die Zeit, in der der Ausgang Q auf
dem H-Signalpegel bleibt. Der Zustand des Binärzählers 14, der als durch N teilender Zähler dargestellt ist, ist bei
23 gezeigt, und der Zustand der Ausgangsleitung 18, die die Ausgangsfrequenz fQ aus dem UND-Glied 12 führt, ist bei 24
dargestellt.
Die mathematische Beziehung zwischen der Impulszahl p, die die Frequenz fQ auf der Ausgangsleitung 18 darstellt, ist
durch folgenden Ausdruck gegeben:
p = T^- = f
1/f
Cl
Das Flipflop 15 bleibt rückgesetzt und blockiert die Impulse, bis der Zyklus durch den Binärzähler 14 beendet ist. Der Binärzähler
startet einen neuen Zyklus, nachdem η Impulse, auf der die Frequenz f_ führenden Eingangsleitung 13 empfangen
worden sind. Die Zeit für den Gesamtzyklus ist durch folgenden Ausdruck gegeben:
T - η X
f b f b
Die Ausgangsfrequenz f hat einen Wert über dem Zyklus, der
durch folgenden Ausdruck gegeben ist:
fo = T
Das Einsetzen der obigen Ergebnisse in diesen Ausdruck er gibt:
57^T n
Fig. 3 zeigt eine Frequenzquadrierschaltung 26, in der die Erequenzquelle B, die in Fig. 1 dargestellt ist, eliminiert
und der Binärzähler 14 mit der die einzelne Frequenz f,. führenden
Eingangsleitung 11 verbunden ist. Gleiche Elemente wie in Fig . 1 sind mit gleichen Bezugszeichen versehen, und
die Schaltung arbeitet auf die oben beschriebene Weise mit dem folgenden Ergebnis.
Die Zeit für den Gesamtzyklus ist nun durch folgenden Ausdruck gegeben:
τ - -H-fa
aus der sich durch Substitution ergibt
f = — X f 2
on a
on a
Eine vereinfachte Frequenzmultiplizierschaltung 87 ist in
Fig· 4 gezeigt, gemäß welcher die Frequenzquelle A mit einem Eingang des durch N teilenden Zählers 88 über die Eingangsleitung 11 und die Frequenzquelle B über die Eingangsleitung
13 mit den Klemmen CLK eines DSQ-Flipflops 89 und eines DQ-Flipflops
90 verbunden ist. Eine Taktfrequenz wird über eine Eingangsleitung 9 an den Eingang eines Vorwärtszählers 91
angelegt. Die Klemme PRESET des durch N teilenden Zählers 88 und die Freigabeklemme EN des VorwärtsZählers 91 sind über
einen Leiter 93 miteinander und mit dem Ausgang Q des DQ-Flipflops
90 verbunden. Der Ausgang Q des DSQ-Flipflops 89 ist mit dem Eingang D des DQ-Flipflops verbunden, und der
Ausgang S des DSQ-Flipflops ist mit der Ausgangsleitung 18 über einen Leiter 92 verbunden. Die m-Datenbits aus dem Vorwärts
zähler 91 werden an einen Eingang des durch N teilenden Zählers
88 über einen Mehrfachleiter 94 angelegt.
Wenn der Zählerstand des durch N teilenden Zählers 88 gleich "0" Impulsen ist, wird der Vorwärtszähler 91 für eine Periode
der Eingangsfrequenz fÄ freigegeben. Während dieser Periode summiert der Vorwärtszähler f^-^/f^. Impulse, wobei
größer als der Maximalwert von entweder f, oder f_ ist.
A D
Die Zeit t zwischen "0" Impulsen ist durch folgenden Ausdruck gegeben:
* - (fCLK/fB>
(1/fA} = ^- '
deshalb fÄUg = K f& fß/ wobei
XLK
Eine vereinfachte Frequenzquadrierschaltung 95 ist in Fig. 5
gezeigt, wobei die Frequenzquelle A mit einem Eingang eines durch N teilenden Zählers 88 über die Eingangsleitung 11
verbunden ist. Der feste Taktimpuls wird über die Eingangs-
leitung 9 an einen Eingang des Vorwärtszählers 91 angelegt. Die Klemme PRESET des durch N teilenden Zählers ist mit dem
Freigabeeingang EN des VorwärtsZählers über eine Leitung 96
und mit der Ausgangsleitung 18 über eine Leitung 97 verbunden. Das m-Bit-Datenausgangssignal aus dem Vorwärtszähler
wird in den durch N teilenden Zähler über den Leiter 98 eingegeben.
Die Frequenzquadrierschaltung 95 arbeitet auf ähnliche Weise wie die vorgenannte Frequenzmultiplizierschaltung 87, mit
der Ausnahme, daß der Vorwärtszähler nun f_TT-/fa Zählungen
während einer Periode der Eingangsfrequenz f- summiert, wenn
der Zählerstand des durch N dividierenden Zählers 88 gleich "0" Impulsen ist. Der durch N teilende Zähler ist auf den
Vorwärtszählerwert (£ρτΚ/^δ) an ^er Hinterflanke des "0"-Impulses
eingestellt, und der Vorwärtszähler wird gelöscht. Die Zeit t zwischen "0" Impulsen ist nun durch folgenden
Ausdruck gegeben:
* ' {fCLK/fA) <1/fA>
Und
fQ = 1 Impuls / (fCLK/f2 A) Sekunden
was sich vereinfacht zu:
fo = K fA 2 wobei K = 1/fCLK.
Ein Verwendungszweck der Frequenzquadrierfunktion ist der einer Stromaufbereitungsschaltung, die aus dem V/F-Wandler
27 und der Frequenzquadrierschaltung 26 innerhalb der EffektivüberStromschutzschaltung
besteht, die in Fig. 6 insgesamt mit 57 bezeichnet ist. Die Schutzschaltung findet Verwendung
innerhalb eines digitalen Leistungsschalters, wie er in der oben erwähnten weiteren Patentanmeldung der Anmelderin beschrieben
ist. Die digitalen I2t-Funktions- und Spitzenerfassungs-A/D-Wandlerschaltungen
innerhalb des betreffenden
361δ874
digitalen Leistungsschalters werden durch die Quadrier- und Spannungsfrequenzwandlerschaltungen 26 und 27 ersetzt, die
die Stromaufbereitungsfunktion erfüllen. Die Aufnahme- und Auslöseschaltungen 29 und 30 sind mit den in der erwähnten
weiteren Patentanmeldung der Anmelderin beschriebenen identisch, wobei drei Strommeßwandler, die in jede der drei Leistungsphasen
in einem geschützten Stromkreis eingefügt sind, einen kontinuierlichen Stromwert an einen Bürdewiderstand
abgeben, was einen Spannungswert ergibt, der zu dem Absolutwert des gemessenen Stroms proportional ist. Dieser Spannungswert
wird über die Eingangsleitung 85 an einen Spannungs-Frequenzwandler
27 abgegeben, der einen Frequenzwert fT erzeugt, welcher sich im Verhältnis zu dem gemessenen
Strom verändert. Dieser Wert wird über die Eingangsleitung
11 an die Quadrierschaltung 26 angelegt, welche die in Fig.
3 dargestellten Elemente enthält und eine Ausgangsfrequenz fQ, deren Wert proportional zu f,2 ist, liefert und über den
Leiter 18 an einen mittelnden Zähler 28 und über den Leiter 31 an die Aufnahmeschaltung 29 abgibt. Die Aufnahmeschaltung
29 spricht auf vorbestimmte Werte des abgefühlten Stroms an, der nun durch f_2 dargestellt wird, wogegen der mittelnde
Zähler 28 eine Zeitverzögerung über den Leiter 32 liefert, die zu dem Kehrwert des Mittelwerts des Quadrats des Stroms
wie angegeben proportional ist. Dieser Wert wird in der Auslöseschaltung 30 zum Bestimmen der charakteristischen
Lang- und Kurzzeitverzögerungen vor dem Betätigen der Auslösevorrichtung benutzt. Bei dem Effektivwertschutz wird die
Quadratwurzel des mittleren Quadrats quadriert, um den Zeitfaktor zu liefern, derbeim Bestimmen des ZeitüberStroms vor
dem Auslösen benutzt wird, d.h. I2t. Da das das mittlere
Quadrat darstellt, kann das Ausgangssignal des mittelnden
Zählers 28 wie angegeben direkt benutzt werden. Die Aufnahmeschaltung 29 muß ebenfalls das quadrierte Frequenzausgangssignal,
d.h. f-j-2 , mitteln, um das Aufnehmen auf der
Basis des Quadrats der Auslöseaufnahmeeinstellung zu bestimmen, wie es ausführlich in der erwähnten weiteren Patentanmeldung
der Anmelderin beschrieben ist.
Die Frequenzmultiplizierschaltung 10 nach Fig. 1 wird in der Leistungsberechnungsschaltung 86 benutzt, die in Fig.
dargestellt ist. Der Schaltungsspannungswert V wird in einem Gleichrichter 33 gleichgerichtet, und die Gleichspannung
wird an einen Spannungs-Frequenzwandler 27A angelegt, und ein Polaritätssignal, das der Polarität des Eingangsspannungssignals
entspricht, wird an einen Eingang eines EXKLUSIV-NOR-Glieds 35 angelegt. Der Stromwert innerhalb des
geschützten Stromkreises wird mit einem gesonderten Gleichrichter 34 gleichgerichtet, und der Gleichstromwert wird
einem gesonderten Spannungs-Frequenzwandler 27B zugeführt. Wieder wird ein Eingangssignal, das der Polarität des Eingangsstroms
entspricht, an den anderen Eingang des EXKLUSIV-NOR-Glieds 35 angelegt. Die Frequenzdarstellung f„ der
gleichgerichteten Stromkreisspannung, die dem Frequenzmultiplizierer
über den Leiter 36 zugeführt wird, und die Frequenzdarstellung f- des gleichgerichteten Stromkreistroms,
die dem Frequenzmultiplizierer über den Leiter 37 zugeführt wird, werden in dem Frequenzmultiplizierer ständig multipliziert,
um eine Ausgangsfrequenz f zu erzeugen, die zu dem Produkt der beiden Frequenzen proportional ist und
über den Leiter 18 an die Klemme CT eines Vorwärts-Rückwärtszählers
39 angelegt wird. Die Spannungs- und Strompolaritätssignale werden in dem EXKLUSIV-NOR-Glied 35 miteinander
multipliziert, das als IN-PHASE-Detektor benutzt wird. Das IN-PHASE-Signal steuert den Zustand des Vorwärts-Rückwärts-Zählers
durch die Verbindung über den Leiter 38 mit der Klemme U/D. Der Übertragsausgang C des Vorwärts/Rückwärtszählers
liefert die mittleren Vorwärtsieistungsimpulse über
den Leiter 40, und der Zehnerübertragsausgang B liefert die Anzeige einer Leistungsumkehr über den Leiter 41.
Der Effektivwert des StromkreisStroms und der Stromkreisspannung
kann innerhalb des geschützten Stromkreises weitere nützliche Verwendungszwecke haben, beispielsweise zur Messung.
Die Effektivwertberechungsschaltung 57, die in Fig.
gezeigt ist, kann den Frequenzwert f , der durch die Frequenzquadrierschaltung
26 nach Fig. 3 geliefert wird, nehmen und diesen Wert als die Frequenzdarstellung des Quadrats des
StromkreisStroms, f 2,über die Eingangsleitung 18 liefern
und durch die Verbindung eines durch N teilenden Zählers 42, eines Vorwärtszählers 44, eines "M + 1" - Bit-Speicherglieds
49 und eines m-Bit-Volladdierers 50 einen m-Bit-Effektivwert
auf der Mehrfachausgangsleitung 56 erzeugen. Vor dem Beschreiben der Einzelheiten der Effektivwertbestimmungsschaltung
ist es hilfreich, die mathematischen Funktionen zu beschreiben, die darin ausgeführt werden. Eine bekannte
iterative Prozedur zum Berechnen der Quadratwurzel irgendeiner Zahl ist durch folgenden Ausdruck gegeben:
wobei i den Iterationsindex des Reihenausdrucks, A. den
letzten Schätzwert des Quadratwurzelwertes und X die Zahl darstellt, die gleich dem Quadratwert ist. Diese Reihe konvergiert
sehr schnell bei dem Quadratwurzelwert mit einem vernünftigen Anfangswert für A. Der Effektivwert oder quadratische
Mittelwert eines elektrischen Signals über einer vorgeschriebenen Zeit T ist durch folgenden Ausdruck gegeben
Effektivwert = (X2 mittel/t) \
wobei X2..Tmm„T gleich dem Mittelwert des Quadrats des Sig-
JXlX L IHjL·
nals X ist und wobei der Effektivwert gleich dem quadratischen
Mittelwert ist.
In der Effektivwertschaltung 57 nach Fig. 8 wird die vorgenannte
mathematische Funktion digital folgendermaßen ausgeführt. Das Eingangssignal, das in der Frequenz proportional
zu dem Quadrat eines EingangsStroms I ist, wie es bei der
Frequenzquadrierschaltung 26 nach Fig. 3 der Fall ist, wird über die Eingangsleitung 18 an den Eingang eines durch N
teilenden Zählers 42 angelegt. Der Teilungsfaktor dieses Zählers ist ein m-Bit-Digitalwert, der in Beziehung zu dem
weiter oben beschriebenen Ausdruck "A-" steht. Das Ausgangssignal des durch N teilenden Zählers wird über den Leiter
43 an einen einfachen binären Vorwärtszähler 44 angelegt. Das m-Bit-Ausgangssignal des Vorwärtszählers, das an einen
m-Bit-Volladdierer 50 über den Leiter 51 angelegt wird,
entspricht dem Glied X * A.. Das SAMPLE-Signal ist ein Zeitsteuerimpuls
aus einem Taktgeber (nicht dargestellt), der zum Realisieren der Berechnung eines Effektivwertsignals
vorgesehen ist, wobei dessen Periode der vorgeschriebenen Zeit T in dem früheren Ausdruck für die Effektivwertberechnung
entspricht. Der SAMPLE-Zeitsteuerimpuls auf der Eingangsleitung 45 wird an die Klemme PR des durch N teilenden
Zählers 42 über den Leiter 46 und an einen Eingang eines "m + 1"-Bit-Speicherglieds 49 über den Leiter 47 angelegt.
Der SAMPLE-Zeitsteuerimpuls wird an den Eingang CLR des VorwärtsZählers 44 über den Leiter 48 angelegt. Die m + 1
Datenbits aus dem m-Bit-Volladdierer 50 werden an das " m + 1"-Bit-Speicherglied 49 über den Leiter 53 angelegt. Die m
höchstwertigen Datenbits aus dem "m + 1"-Bit-Speicherglied
werden an einen Eingang des durch N teilenden Zählers 42 angelegt, und das niedrigstwertige Datenbit wird an den Eingabeeingang
ei (CARRY-IN) des m-Bit-Volladdierers 50 über die Leitung 52 angelegt, und dem anderen Eingang des m-Bit-Volladdierers
50 werden die m höchstwertigen Datenbits über die Leiter 54 und 55 zugeführt. Die Ausgangsleitung 56, die
die Leiter 54, 55 verbindet, führt den resultierenden binären Effektivwert.
Bei der Ausführung der Effektivwertberechnung arbeitet die
Effektivwertschaltung folgendermaßen. Beim Empfang des SAMPLE-Impulses ist der Vorwärtszähler 44 auf null gelöscht
worden und ein neuer Wert A^ ist in dem durch N teilenden
Zähler 42 gesetzt worden. Für eine Zeitspanne T summiert der Vorwärtszähler 44 Impulse mit der folgenden Frequenz:
. SA-
f = f 2 *■ A
EFFEKTIV I " i*
Nach der Zeitspanne T hat der Vorwärtszähler 44 f 2 X T * A1
Zählwerte summiert, was einem Eingang des m-Bit-Volladdierers
50 über den Leiter 51 zugeführt wird. Ein weiterer Eingang des m-Bit-Volladdierers empfängt den letzten Schätzwert A..
Beim Empfang des SAMPLE-Impulses werden die beiden Eingangssignale an dem m-Bit-Volladdierer und das CARRY-IN-Bit aus
dem niedrigstwertigen Bit des "m + 1"-Bit-Speicherglied 49 addiert, und das Ausgangssignal ist das m-Bit + das Übertragsbit
(m + 1), was durch folgenden Ausdruck dargestellt
wird
Äi + fI2 X T * Ai'
Ein neuer Schätzwert des Effektivwerts kann erzielt werden, indem dieser Ausdruck durch 2 dividiert wird. In Binärschreibweise
wird das erreicht, indem der Dividend A.+1 um
ein Bit verschoben wird. Das erfolgt in der Effektivwertschaltung
nach der Erfindung durch Verwendung des Übertragsbits des "m + 1"-Addierers als dem höchstwertigen Bit (MSB
oder most significant bit) des neuen Schätzwerts und unter Verwendung der m-1 höchstwertigen Ausgangssignale der m-Bit-Volladdiererstufen.
Die Hinterflanke des SAMPLE-Impulses wird benutzt, um den neuen Effektivschätzwert zu speichern,
den Vorwärtszähler 44 auf null zu löschen und den durch N
teilenden Zähler 42 voreinzustellen.
Eine 4-Bit-Effektivwertberechnungsschaltung 58 ist in Fig.
gezeigt, in der der durch N teilende Zähler 42, der Vorwärtszähler 44, das "m + 1"-Bit-Speicherglied 49 und der m-Bit-Volladdierer
50 der Effektivwertschaltung 57 nach Fig.
durch den durch N teilenden Zähler 59, den 4-Bit-Vorwärtszähler 60, das 4-Bit-Speicherglied 65 bzw. den 4-Bit-Volladdierer
83 ersetzt worden sind. Die Frequenz, die den quadrierten Strom darstellt (fI 2),wird an den durch N teilenden
Zähler 59 mittels der Eingangsleitung 18 angelegt, und das Ausgangssignäl des durch N teilenden Zählers wird, an einen
Eingang des VorwärtsZählers 60 mittels eines Leiters 61 angelegt.
Die SAMPLE-Impulse werden an die Stiftklemme 9 des durch N teilenden Zählers über einen Leiter 63, an die Verriegelungsklemme
LC des Speicherglieds 65 und an die Löschklemme CLR des Vorwärts-RückwärtsZählers 60 über einen Leiter
62 angelegt. Die Speichergliedausgangsklemmen sind mit den Stiftklemmen 10, 11, 12 und 13 des durch N teilenden
Zählers 59 über Leiter 64, 66, 67 bzw. 68 verbunden. Die Speichergliedeingangsklemmen sind mit der Übertragsklemme
CY und mit den Ausgangsklemmen A -A2 des 4-Bit-Volladdierers
83 wie angegeben verbunden. Der Eingabeeingang CYIN des 4-Bit-Volladdierers
ist mit einem Ausgang des Speicherglieds 65 zum Erzeugen des niedrigstwertigen Datenbits (LSB oder
least significant bit) an dem 4-Bit-Volladdierer über einen
Leiter 84 verbunden. Das höchstwertige Datenbit (MSB) wird von dem Vorwärtszähler 60 an den 4-Bit-Volladdierer 83 über
einen Leiter 69 angelegt, und das niedrigstwertige Datenbit (LSB) wird an den 4-Bit-Volladdierer über einen Leiter 72
angelegt. Die übrigen Eingangsklemmen des 4-Bit-Volladdierers sind mit den Zählerausgangsklemmen durch Leiter 73 und
74 verbunden. Die Leiter 66, 67 und 68, die das Speicherglied 65 und den 4-Bit-Volladdierer miteinander verbinden,
führen das 4-Bit-Effektivwertausgangssignal. Das niedrigstwertige Bit (LSB) des AusgangsSignaIs des 4-Bit-Volladdierers
83 wird beim Berechnen des nächsten Ergebnisses durch Verschleifen in den Eingabeeingang benutzt, der die
niedrigstwertige Addiererstufe umfaßt, um ein "Aufrunden" des aufgegebenen Datenbits zu bewirken. Für praktische
Zwecke muß der Vorwärtszähler 60 am "Umschalten", d.h. am
Oberschreiten des maximalen Zählwerts und dem Zurückkehren nach null gehindert werden. Eine Schaltungsanordnung ist erforderlich,
um entweder den Zähler auf einem maximalen Zählwert zu halten oder alle Eingangssignale des 4-Bit-Volladdierers
auf ein Maximum zu setzen. Die Wahl der Anzahl der
- ir -
• a v
Bits an Auflösung ist mit dem interessierenden maximalen Eingangssignal und mit der Periode P, für die der Effektivwert gewünscht wird, verknüpft. Bei stationären Bedingungen
gelten folgende mathematische Ausdrücke:
= (fl 2 X T * A1 + A1 ) + 2
Bei dem m-Bit-Volladdierer 50 nach Fig. 9 erfolgt die Sättigung
bei f_2max, was folgender Ausdruck verdeutlicht:
A1 = 2m-1 = f^max XT * (2m-1.)
Das ergibt vereinfacht:
u u rI max x L'
Die tatsächliche Auflösung für die 4-Bit-Effektivwertschaltung
58, die in Fig. 9 gezeigt ist, ist 2m - 1, mit
m = 4. Wenn der Effektivwert über einem einzelnen 60-Hz-Zyklus erwünscht ist, wobei die Periode T 16,6 ms beträgt,
sollte die Freguenzquadrierschaltung 26, die in Fig. 3 gezeigt ist, bei vollem Analogeingangssignal für eine Impulsfrequenz
ausgelegt sein, die durch folgenden Ausdruck gegeben ist:
f-r2™=,, = (2m-1)2 * T = 152 * 0,1666 = 13500 Hz.
j. max
Da die Effektivwertschaltung das Eingangssignal nicht verändert, können mehrere Schaltungen mit veränderlichen Perioden
parallel geschaltet werden, um die Effektivwerte über verschiedenen
Zeitintervallen zu messen und noch höhere Auflösungen zu erzielen.
Fig. 10 zeigt eine Mehrfacheffektivwertberechnungsschaltung 75,
wobei eine 8-Bit-Effektivwertschaltung 78 mit einer 11-Bit-Effektivwertschaltung
79 parallel geschaltet ist. Eine Fre-
-Af-
• au*
quenz f _2, die zu dem quadrierten Stromkreisstrom proportional
ist, wird in die 8-Bit-Effektivwertschaltung 78 über eine Leitung 18 und in die 11-Bit-Effektivwertschaltung 79
über eine Leitung 77 eingegeben. Ein SAMPLE-Impuls, der eine Frequenz von 60 Hz hat, wird in die 8-Bit-Effektivwertschaltung
über einen Leiter 76 eingegeben, und ein zusätzlicher SAMPLE-Impuls, der eine Periode T von einer Sekunde
hat, wird in die 11-Bit-Effektivwertschaltung über einen
Leiter 82 eingegeben. Ein effektives 7,5-Bit-Effektivwertsignal erscheint auf einem Leiter 80 und wird alle 16,6 ms
aktualisiert, während ein effektives 10,4-Bit-Effektivwertsignal
auf einem Leiter 81 erscheint und jede Sekunde aktualisiert wird. Der mathematische Ausdruck für diese kombinierte
Schaltung ist für eine maximale Quadratfrequenz f 2 von 2 mHz über einem Zeitinterfall von 16,6 ms, d.h.
einem 60-Hz-Zyklus gegeben, mit folgenden Ergebnissen:
(2m-i) 2 s 2zIn = f2 T
Das Auflösen nach m ergibt folgenden Ausdruck:
Das Auflösen nach m ergibt folgenden Ausdruck:
max T) In (2 χ 106/60
m = Ί
In2 2 (0,693)
Der Wert für m ist gleich 7,5 bei dem angegebenen Beispiel und ergibt eine Auflösung von 0,5 %. Obgleich diese Auflösung
für Steuerzwecke geeignet ist, ist ein Intervall von
einer Sekunde für T für Meßzwecke akzeptabler,und der Wert m
für das Zeitintervall von einer Sekunde ergibt folgenden Ausdruck:
m = 1/2ln (2 X 106) * 0,693 = 10,4 mit einer
Auflösung von 0,07%.
* 25-
Es ist somit gezeigt worden, daß die Verwendung einer Frequenzmultiplizierschaltung
eine Effektivwertdarstellung von Analogspannungs- und -stromwerten ergibt. Die Verwendung der
Spannungs-Frequenzwandlerschaltung nach der Erfindung in Kombination mit Frequenzmultiplizierern und Vorwärts-Rückwärtszählern
ergibt eine Einrichtung zur genauen Leistungsund Leistungsumkehranzeige. Die Effektivwertschaltung führt
die Effektivwertberechnung in Kombination mit der digitalen Überstromerfassungs- und -Unterbrechungsmöglichkeit aus.
Wenn mehrere Effektivwertunterschaltungen in Kaskade geschaltet werden, kann die Auflösung mit ausreichender Genauigkeit
erzielt werden, um zum Messen benutzt zu werden, wo sehr genaue Werte der Stromkreisspannung und des Stromkreisstroms
erforderlich sind.
- Leerseite
Claims (27)
1. Frequenzmultiplizierschaltung für ein geschütztes Energieverteilungssystem,
gekennzeichnet durch:
ein Verknüpfungsglied (12) mit einem Eingang zum Anschluß an eine erste Frequenzquelle (A);
einen Binärzähler (14) mit einem Eingang zum Anschluß an eine zweite Frequenzquelle (B);
einen Zeitgeber (17), der eine feste Taktfrequenz liefert; und
ein Flipflop (15), das den Zähler (14), den Zeitgeber (17) und das Verknüpfungsglied (12) miteinander verbindet,zum Erzeugen
einer Ausgangsfrequenz (fQ), die eine Funktion der
ersten und der zweiten Eingangsfrequenz (fw fB) ist.
2. Frequenzmultiplizierschaltung nach Anspruch 1, dadurch
gekennzeichnet, daß das Verknüpfungsglied (12) ein UND-Glied ist und daß ein weiterer Eingang des UND-Glieds mit einem
Ausgang (Q )des Flipflops (15) verbunden ist.
3. Frequenzmultiplizierschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Binärzähler (14) ein durch N
teilender Zähler ist und daß ein Ausgang des durch N teilenden Zählers mit einem Setzeingang (S) des Flipflops (15) verbunden
ist.
4. Frequenzmultiplizierschaltung nach Anspruch 2 oder 3, dadurch
gekennzeichnet, daß ein Ausgang des Zeitgebers (17) mit einem Rücksetzeingang (R) des Flipflops (15) verbunden
ist und daß der Ausgang (Q) des Flipflops (15) mit einem
Freigabeeingang (EN) des Zeitgebers (17) verbunden ist, um den Zeitgeber freizugeben, wenn das Flipflop (15) gesetzt
und der Ausgang (Q) in einem Η-Zustand ist.
5. Frequenzmultiplizierschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste und die zweite
Frequenzquelle (A, B) jeweils einen Spannungs-Frequenzwandler
aufweisen.
6. Frequenzquadrierschaltung für ein geschütztes Energieverteilungssystem,
gekennzeichnet durch: ein Verknüpfungsglied (12) mit einem Eingang zum Anschluß an
eine Frequenzquelle (A), die einen Strom in einem geschützten Stromkreis darstellt;
einen Binärzähler (14), der einen Eingang hat, welcher mit der Frequenzquelle (A) verbunden ist, und einen Ausgang, der
mit einem Setzeingang (S) eines RS-Flipflops (15) verbunden
ist, wobei ein Ausgang (Q) des Flipflops (15) mit einem weiteren Eingang des Verknüpfungsglieds (12) verbunden ist; und
einen Zeitgeber (17), der eine feste Taktfrequenz liefert, wobei ein Ausgang des Zeitgebers mit einem Rücksetzeingang
(R) des Flipflops (15) und ein Freigabeeingang (EN) des Zeitgebers (17) mit dem Ausgang (Q) des Flipflops und dem
anderen Eingang des Verknüpfungsglieds (12) verbunden ist,
wodurch ein Ausgang des Verknüpfungsglieds (12) ein Vielfaches der Eingangsfrequenz (f ) liefert.
7. Frequenzquadrierschaltung nach Anspruch 6, dadurch gekennzeichnet,
daß das Verknüpfungsglied (12) ein UND-Glied ist und daß der Binärzähler (14) ein durch N teilender Zähler
ist.
8. Frequenzquadrierschaltung nach Anspruch 6 oder 7, dadurch
gekennzeichnet, daß die Frequenzquelle (A) einen Spannungsfrequenzwandler aufweist und daß die Spannung aus dem Stromkreisstrom
gewonnen wird.
·■ 3 -
9. Stromaufbereitungsschaltung für einen digitalen Leistungsschalter,
gekennzeichnet durch:
eine Spannungs-Frequenzwandlereinrichtung (27), durch die der in einem geschützten Stromkreis fließende Strom zuerst
in eine Spannung umgewandelt wird, die ihrerseits in eine Eingangsfrequenz (fj) umgewandelt wird, wobei die Eingangsfrequenz mehrere Impulse aufweist, die zu dem Stromkreisstrom
proportional sind.
eine Frequenzquadrierschaltung (26), die ein UND-Glied (12), einen durch N dividierenden binären Zähler (14) und einen
digitalen Zeitgeber (17) aufweist, welche durch ein RS-Flipflop
(15) miteinander verbunden sind, wobei ein Eingang des UND-Glieds (12) und des durch N teilenden Zählers (14) gemeinsam
mit dem Spannungs-Frequenzwandler (27) verbunden sind, wobei ein Setzeingang (S) des Flipflops (15) mit einem
Ausgang des durch N teilenden Zählers (14) verbunden ist, wobei ein Ausgang des Zeitgebers (1.7) mit einem Rücksetzeingang
(R) des Flipflops (15) verbunden ist und wobei ein Ausgang (Q) des Flipflops (15) gemeinsam mit einem Freigabeeingang
(EN) des Zeigebers (17) und mit einem weiteren Eingang des UND-Glieds (12) verbunden ist zum Erzeugen einer Ausgangsfrequenz
(fQ) des UND-Glieds (12), die proportional zu einem Vielfachen der Eingangsfrequenz (f ) ist;
eine digitale Aufnahmeschaltung (29), die aus der zweiten Frequenz bestimmt, wann der Stromkreisstrom vorbestimmte
Aufnahmewerte übersteigt; und
eine Auslöseschaltung (30), die mit der zweiten Frequenz
über einen Zähler (28) verbunden ist, wobei ein Zeitinkrement in umgekehrtem Verhältnis zu der zweiten Frequenz erzeugt
wird und wobei die Auslöseschaltung dann einen Auslösevorgang
einleitet, wenn der Stromkreisstrom den Aufnahmewert für vorbestimmte Zeitspannen übersteigt.
10. Leistungsbestimmungsschaltung zum Berechnen der elektrischen Leistung und der Leistungsumkehr in einer Energieverteilungsschaltung,
gekennzeichnet durch:
einen ersten Spannungs-Frequenzwandler (27A), der mit einer
Quelle (33) gleichgerichteter Spannung in einem elektrischen Energieverteilungssystem verbunden ist, zum Erzeugen einer
ersten Frequenz (f ), die zu der Systemspannung (V) proportional ist;
einen zweiten Spannungs-Frequenzwandler (27B) , der mit einer Quelle (34) gleichgerichteten Stroms in dem elektrischen
Energieverteilungssystem verbunden ist, zum Erzeugen einer zweiten Frequenz (f ), die zu dem Systemstrom (I) proportional
ist;
eine Frequenzmultiplizierschaltung (10), die einen ersten und einen zweiten Eingang hat, welche mit dem ersten und zweiten
Frequenzwandler (27A, 27B) verbunden sind,zum Erzeugen einer
dritten Frequenz (fQ) an einem Ausgang, die zu dem Produkt
der ersten und zweiten Frequenz (fw fß) proportional ist;
ein Verknüpfungsglied (35), das einen Eingang hat, der mit einem Polaritätssignal (νρΟτ) aus der Quelle (33) gleichgerichteter
Spannung verbunden ist, und einen weiteren Eingang, der mit einem Polaritätssignal (1PQ1-) aus der Quelle (34)
gleichgerichteten Stroms verbunden ist, um ein Signal an einem Ausgang zu liefern, wenn der Systemstrom (I) und die
Systemspannung (V) in Phase sind; und einen Vorwärts-Rückwärtszähler (39) mit einem Zähleingang
(CT), der mit dem Frequenzmultiplizierschaltungsausgang verbunden ist,zum Empfangen der dritten Frequenz (fQ) , und mit
einem Vorwärts-Rückwärtseingang (U/D) , der mit dem Verknüpfungsgliedausgang verbunden ist,zum Empfangen des Verknüpfungsgliedausgangssignals
und zum Liefern eines Übertragsausgangssignals, das die Leistung innerhalb des Systems darstellt
,und eines Zehnerübertragsausgangssignals, das die Leistungsumkehr in dem System darstellt.
11. Leistungsbestimmungsschaltung nach Anspruch 10, dadurch gekennzeichnet, daß das Verknüpfungsglied (35) ein EXKLUSIV-NOR-Glied
ist.
12. Effektivwertbestimmungsschaltung, gekennzeichnet durch:
einen durch N dividierenden Zähler (42) , der mit einem Frequenzmultiplizierer
verbunden ist und eine erste Eingangsfrequenz empfängt, die zu einem Vielfachen des Stroms proportional
ist, der in einer Leistungsschaltung fließt, und
mit einer Abtastfrequenzquelle (SAMPLE) zum Empfangen einer zweiten Eingangsfrequenz, die einen vorbestimmten Zählwert
an einem Eingang (PR) hat, und eine Ausgangsfrequenz (£___,_„__„) an einem Ausgang erzeugt, die kleiner als die
erste Frequenz ist;
einen Vorwärtszähler (44), der mit dem durch N teilenden Zähler
(42) verbunden ist, zum Empfangen der zweiten Frequenz an einem ersten Eingang und der Abtastfrequenz an einem
Löscheingang (CLR), wobei der Vorwärtszähler (44) eine m-Bit-Darstellung der ersten Frequenz an einem Ausgang liefert;
und
ein "m + 1"-Bit-Speicherglied (49), das einen ersten Eingang
hat, der mit der Abtastfrequenzquelle verbunden ist, und einen Ausgang, der mit einem zweiten Eingang des durch N teilenden
Zählers (42), mit einem Effektivwertausgang, der eine Effektivwertdarstellung des Leistungsschaltungsstroms liefert,
und mit einem Eingabeeingang (CI) eines m-Bit-Addierers (50) verbunden ist, wobei ein x-jeiterer Eingang des m-Bit-Addierers
mit dem Vorwärtszählerausgang und ein Ausgang des m-Bit-Addierers mit einem zweiten Eingang des "m + 1"-Bit-Speicherglieds
(49) verbunden ist.
13. Effektivwertbestimmungsschaltung nach Anspruch 12, dadurch
gekennzeichnet, daß die Ausgangsfrequenz gleich der ersten Eingangsfrequenz dividiert durch den m-Bit-Binärwert
aus den m höchstwertigen Bits (MSB) des "m + 1"-Bit-Speicherglieds
(49) ist.
14. Effektivwertbestimmungsschaltung nach Anspruch 12 oder
13, dadurch gekennzeichnet, daß das "m + 1"-Bit-Speicherglied
(49) ein m-Datenbit an seinen durch N dividierenden Zähler (42) abgibt, das ein höchstwertiges Datenbit (MSB)
darstellt, und ein 1-Datenbit an den m-Bit-Addierer (50),
das ein niedrigstwertiges Datenbit (LSB) darstellt.
15. Effektivwertbestinutiungsschaltung nach einem der Ansprüche
12 bis 14, dadurch gekennzeichnet, daß der m-Bit-Addierer
(50) ein "m + 1"-Datenbit an das "m + 1"-Bit-Speicherglied
(49) abgibt.
16. Effektivwertbestimmungsschaltung nach einem der Ansprüche
12 bis 15, dadurch gekennzeichnet, daß das "m + 1"-Bit-Speicherglied
(49) m-Datenbits an den Effektivwertausgang abgibt, die dem Effektivwert des Leistungsschaltungsstroms
äquivalent sind.
17. Effektivwertbestimmungsschaltung nach Anspruch 12, gekennzeichnet
durch:
einen zweiten durch N teilenden Zähler, einen zweiten Vorwärtszähler,
ein zweites "m + 1"-Bit-Speicherglied und einen zweiten m-Bit-Volladdierer, die zu dem durch N teilenden Zähler
(42), dem Vorwärtszähler (44), dem "m + 1"-Bit-Speicherglied
(49) bzw. dem m-Bit-Volladdierer (50) elektrisch parallel geschaltet sind, und mit einer dritten Eingangsfrequenz,
die einen zweiten vorbestimmten Zählwert hat, zum Liefern eines zweiten Datenbits an einem zweiten Effektivwertausgang,
das dem Effektivwert des Leistungsschaltungsstroms äquivalent ist.
18. Effektivwertbestimmungsschaltung nach Anspruch 17, dadurch
gekennzeichnet, daß der erste m-Bit-Volladdierer (50)
ein 8-Bit-Volladdierer ist und daß der zweite m-Bit-Volladdierer
ein 11-Bit-Volladdierer ist, wobei das erste Datenbit ein 8-Datenbit an dem Effektivwertausgang und das zweite
Datenbit ein 11-Datenbit an dem zweiten Effektivwertausgang
umfaßt.
19. Frequenzmultiplizierschaltung für ein geschütztes Energieverteilung
s sy stem, gekennzeichnet durch:
ein erstes und ein zweites Flipflop (89, 90), die miteinander
und mit einer ersten Eingangsfrequenzquelle (B) verbunden sind;
einen durch N teilenden Zähler (88), der mit dem Ausgang des zweiten Flipflops (90) und mit einer zweiten Eingangsfrequenzquelle
(A) verbunden ist; und
einen Vorwärtszähler (91), der mit dem Ausgang des zweiten
Flipflops (90) und mit einer festen Taktimpulsquelle verbunden ist, wobei der durch N teilende Zähler (88) eine Ausgangsfrequenz
(fQ) liefert, die eine Funktion der ersten und zweiten Frequenz (fw fR) ist.
20. Frequenzmultiplizierschaltung nach Anspruch 19, dadurch gekennzeichnet, daß eine Taktklemme (CLK) des ersten Flipflops (89) mit einer Taktklemme (CLK) des zweiten Flipflops
(90) und mit der ersten Frequenzquelle (B) verbunden ist.
21. Frequenzmultiplizierschaltung nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß das zweite Flipflop (90) ein
DQ-Flipflop ist und daß die Q-Klemme des zweiten Flipflops
(90) mit einer Voreinstellklemme (PRE) des durch N teilenden
Zählers (88) und mit einer Freigabeklemme (EN) des Vorwärtszählers (91) verbunden ist.
22. Frequenzmultiplizierschaltung nach einem der Ansprüche 19 bis 21, dadurch gekennzeichnet, daß der Vorwärtszähler
(91) m Datenbits an den durch N teilenden Zähler (88) abgibt.
23. Frequenzmultiplizierschaltung nach einem der Ansprüche 19 bis 22, dadurch gekennzeichnet, daß das erste Flipflop
(89) ein DSQ-Flipflop ist und daß die S-Klemme des DSQ-Flipflops
(89) mit einem Ausgang des durch N teilenden Zählers (88) verbunden ist.
24. Frequenzquadrierschaltung für ein geschütztes Energieverteilungssystem,
gekennzeichnet durch:
einen durch N teilenden Zähler (88) mit einem Eingang, der mit einer Eingangsfrequenzquelle (A) verbunden ist; und
einen Vorwärtszähler (91) mit einem Eingang, der mit einer festen Taktimpulsquelle verbunden ist, wobei eine Voreinstellklemme (PRE) des durch N teilenden Zählers (88) mit
einer Freigabeklemme (EN) des Vorwärtszählers (91) verbunden ist und wobei der Vorwärtszähler eine Ausgangsfrequenz liefert, die gleich einem Vielfachen der Eingangsfrequenz (fA) ist.
einen Vorwärtszähler (91) mit einem Eingang, der mit einer festen Taktimpulsquelle verbunden ist, wobei eine Voreinstellklemme (PRE) des durch N teilenden Zählers (88) mit
einer Freigabeklemme (EN) des Vorwärtszählers (91) verbunden ist und wobei der Vorwärtszähler eine Ausgangsfrequenz liefert, die gleich einem Vielfachen der Eingangsfrequenz (fA) ist.
25. Frequenzquadrierschaltung nach Anspruch 24, gekennzeichnet durch eine Verbindung (96, 97) zwischen der Voreinstellklemme
(PRE) des durch N teilenden Zählers (88) , der Freigabeklemme (EN) des VorwärtsZählers (91) und einem Ausgang
des durch N teilenden Zählers (88).
26. Frequenzquadrierschaltung nach Anspruch 24 oder 25, dadurch
gekennzeichnet, daß der Vorwärtszähler (91) m Datenbits
an den durch N teilenden Zähler (88) abgibt.
27. Frequenzquadrierschaltung nach einem der Ansprüche 24 bis 26, dadurch gekennzeichnet, daß die Vorwärtszählerausgangsfrequenz
gleich dem Quadrat der Eingangsfrequenz (fÄ) ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/743,337 US4658323A (en) | 1985-06-10 | 1985-06-10 | RMS calculation circuit for digital circuit interrupters |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3618874A1 true DE3618874A1 (de) | 1986-12-11 |
Family
ID=24988404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19863618874 Withdrawn DE3618874A1 (de) | 1985-06-10 | 1986-06-05 | Effektivwertberechnungsschaltung fuer digitale leistungsschalter |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4658323A (de) |
| JP (1) | JPS6224511A (de) |
| CN (3) | CN1005226B (de) |
| CA (1) | CA1245289A (de) |
| DE (1) | DE3618874A1 (de) |
| FR (1) | FR2583168B1 (de) |
| IT (1) | IT1190008B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3813413A1 (de) * | 1988-04-21 | 1989-11-09 | Telefunken Electronic Gmbh | Quadrierschaltung |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4782422A (en) * | 1987-07-27 | 1988-11-01 | Sundstrand Corporation | I2 t monitoring circuit |
| US4823226A (en) * | 1987-09-17 | 1989-04-18 | Square D Company | Phase loss detection circuit including transient protection |
| US4819118A (en) * | 1988-06-02 | 1989-04-04 | Westinghouse Electric Corp. | Electromagnetic contactor tandem control system for thermal protection of a bidirectional motor drive |
| US5019936A (en) * | 1989-03-31 | 1991-05-28 | Square D Company | Voltage-to-frequency squared circuit |
| US5117325A (en) * | 1990-01-23 | 1992-05-26 | Cooper Industries, Inc. | Controllable recloser for power line |
| US5014025A (en) * | 1990-05-03 | 1991-05-07 | General Electric Company | Actuator-accessory reset arrangement for molded case circuit interrupter or electric switch |
| ZA926652B (en) * | 1991-09-26 | 1993-03-16 | Westinghouse Electric Corp | Circuit breaker with protection against sputtering arc faults |
| US5434509A (en) * | 1992-07-30 | 1995-07-18 | Blades; Frederick K. | Method and apparatus for detecting arcing in alternating-current power systems by monitoring high-frequency noise |
| US5432455A (en) * | 1992-07-30 | 1995-07-11 | Blades; Frederick K. | Method and apparatus for detecting arcing in alternating current power systems by monitoring high-frequency noise |
| US6360177B1 (en) * | 1992-11-10 | 2002-03-19 | Shenandoah Electronic Intelligence, Inc. | Voltage scanning, measurement, storage and reporting device |
| US5321378A (en) * | 1993-04-08 | 1994-06-14 | General Electric Company | Molded case circuit breaker current transformer adapter unit |
| US5450268A (en) * | 1993-08-11 | 1995-09-12 | Square D Company | Method and apparatus for RMS current approximation |
| AU743303B2 (en) * | 1993-08-11 | 2002-01-24 | Square D Company | Method and apparatus for rms current approximation |
| US5506743A (en) * | 1993-10-08 | 1996-04-09 | Square D Company | Solid state overload relay with phase unbalance protection having RMS current approximation |
| US5495082A (en) * | 1994-06-27 | 1996-02-27 | General Electric Company | Handle interlock arrangement for high ampere-rated circuit breaker operating handles |
| US5504285A (en) * | 1994-09-12 | 1996-04-02 | General Electric Company | Circuit breaker indicating flag interlock arrangement operating springs |
| US5575381A (en) * | 1994-09-30 | 1996-11-19 | General Electric Company | Interlock for high ampere-rated circuit breaker contact closing springs |
| US5719738A (en) * | 1994-12-27 | 1998-02-17 | General Electric Company | Circuit breaker remote closing operator |
| US5594221A (en) * | 1995-02-10 | 1997-01-14 | General Electric Company | High ampere-circuit breaker secondary disconnect arrangement |
| US5823323A (en) * | 1997-02-03 | 1998-10-20 | General Electric Company | Circuit breaker contact position indicating unit |
| JP4780865B2 (ja) * | 2001-07-19 | 2011-09-28 | 富士通セミコンダクター株式会社 | 周波数逓倍装置 |
| US7844211B2 (en) * | 2004-12-01 | 2010-11-30 | Kaonetics Technologies, Inc. | Ionizing communication disruptor unit |
| US8136987B2 (en) * | 2008-12-31 | 2012-03-20 | Intel Corporation | Ratio meter for temperature sensor |
| US8463571B2 (en) | 2010-11-12 | 2013-06-11 | International Business Machines Corporation | Performing reliability analysis of signal wires |
| JP2013151000A (ja) * | 2012-01-25 | 2013-08-08 | Daihen Corp | 溶接電源の保護制御方法 |
| JP2013184193A (ja) * | 2012-03-08 | 2013-09-19 | Daihen Corp | 溶接電源の保護制御方法 |
| CN105098717B (zh) * | 2014-05-20 | 2018-10-09 | 施耐德电气工业公司 | 接触器保护方法及装置 |
| DE102016000034B4 (de) | 2016-01-04 | 2023-04-20 | Liebherr-Elektronik Gmbh | Festkörperstromsteuerung mit halbanalogem Überstromschutz |
| CN112867928B (zh) | 2018-07-17 | 2024-09-17 | 哈勃股份有限公司 | 用于电力分配系统装置的电压采集器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3739156A (en) * | 1971-07-21 | 1973-06-12 | Chandler Evans Inc | Frequency multiplier |
| IN143431B (de) * | 1975-05-14 | 1977-11-26 | Westinghouse Electric Corp | |
| US4034269A (en) * | 1975-12-12 | 1977-07-05 | General Electric Company | Protective relay circuits |
| US4038695A (en) * | 1976-04-19 | 1977-07-26 | General Electric Company | Static trip unit for circuit protective devices |
| US4056774A (en) * | 1976-10-29 | 1977-11-01 | Westinghouse Electric Corporation | Electronic watthour meter circuit |
| US4250449A (en) * | 1978-11-24 | 1981-02-10 | Westinghouse Electric Corp. | Digital electric energy measuring circuit |
| US4339722A (en) * | 1979-05-23 | 1982-07-13 | Micro Consultants Limited | Digital frequency multiplier |
| GB2140633A (en) * | 1983-04-29 | 1984-11-28 | Plessey Co Plc | Load tripping circuits |
-
1985
- 1985-06-10 US US06/743,337 patent/US4658323A/en not_active Expired - Fee Related
-
1986
- 1986-06-03 FR FR868607936A patent/FR2583168B1/fr not_active Expired
- 1986-06-05 DE DE19863618874 patent/DE3618874A1/de not_active Withdrawn
- 1986-06-06 CA CA000511055A patent/CA1245289A/en not_active Expired
- 1986-06-09 IT IT20723/86A patent/IT1190008B/it active
- 1986-06-10 JP JP61132937A patent/JPS6224511A/ja active Pending
- 1986-06-10 CN CN86103901.7A patent/CN1005226B/zh not_active Expired
-
1989
- 1989-02-09 CN CN89100749A patent/CN1034833A/zh active Pending
- 1989-02-09 CN CN89100750A patent/CN1034834A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3813413A1 (de) * | 1988-04-21 | 1989-11-09 | Telefunken Electronic Gmbh | Quadrierschaltung |
| US4962439A (en) * | 1988-04-21 | 1990-10-09 | Telefunken Electronic Gmbh | Squaring circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1190008B (it) | 1988-02-10 |
| IT8620723A1 (it) | 1987-12-09 |
| FR2583168B1 (fr) | 1989-06-30 |
| CN1034833A (zh) | 1989-08-16 |
| IT8620723A0 (it) | 1986-06-09 |
| CN86103901A (zh) | 1986-12-10 |
| CA1245289A (en) | 1988-11-22 |
| JPS6224511A (ja) | 1987-02-02 |
| FR2583168A1 (fr) | 1986-12-12 |
| US4658323A (en) | 1987-04-14 |
| CN1005226B (zh) | 1989-09-20 |
| CN1034834A (zh) | 1989-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3618874A1 (de) | Effektivwertberechnungsschaltung fuer digitale leistungsschalter | |
| DE3121448C2 (de) | Elektronischer Elektrizitätszähler | |
| DE69508527T2 (de) | Vorrichtung zum Schutz und zur Leistungsmessung eines elektrischen Wechselspannungssystems mittels Multifunktionsabtasttechnik | |
| DE69120880T2 (de) | Abtastende Messeinrichtung | |
| DE3130878C2 (de) | ||
| DE3145162A1 (de) | Verfahren zur messung und ueberwachung der drehzahl von schnellaufenden maschinen | |
| DE2308489A1 (de) | Verfahren und einrichtung zur fehlerortseingrenzung auf leitungen | |
| DE69306144T2 (de) | Überstrom-Detektorkreis für einen Stromunterbrecher | |
| EP0569740B1 (de) | Verfahren zur selbsttätigen Kalibration von Elektrizitätszählern und Anordnung zur Durchführung des Verfahrens | |
| DE2815253A1 (de) | Umformer zur anzeige der durch einen satz von starkstromleitungen fliessenden gesamtleistung | |
| WO1980001206A1 (fr) | Procede de mesure de puissance electrique | |
| EP1700130B1 (de) | Energiezähleranordnung | |
| DE3234780A1 (de) | Einrichtung zum feststellen einer mechanischen bewegung | |
| DE2758812A1 (de) | Elektronischer zweiweg-kilowattstundenzaehler | |
| DE3427620A1 (de) | Einrichtung zur erfassung des gleichstromanteils in einer wechselspannung | |
| DE3883674T2 (de) | Multiplikator und Wattstundenmesser. | |
| DE2519668C3 (de) | Anordnung zur Erzeugung einer dem Produkt zweier analoger elektrischer Größen proportionalen Folge von Impulsen | |
| DE2633476C2 (de) | ||
| DE3207528C2 (de) | ||
| DE3045033C2 (de) | ||
| DE2753734A1 (de) | Verfahren und einrichtung zur kurzschlussueberwachung von elektrischen leitungen | |
| EP0165512B1 (de) | Messverfahren zur Ermittlung der Differenz zwischen einer Wechselspannung und einer zweiten Spannung sowie Messvorrichtung zu seiner Anwendung | |
| DE3524581A1 (de) | Verfahren und schaltung zur schnellen ermittlung elektrischer groessen von wechselstromsystemen | |
| DE69424459T2 (de) | Verfahren und Vorrichtung zur Erfassung der Frequenz einer Spannungsversorgung | |
| DE3421728C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8128 | New person/name/address of the agent |
Representative=s name: VOIGT, R., DIPL.-ING., PAT.-ANW., 6232 BAD SODEN |
|
| 8141 | Disposal/no request for examination |