[go: up one dir, main page]

DE3618865A1 - Maximallaengen-schieberegister-schaltfolge-generator - Google Patents

Maximallaengen-schieberegister-schaltfolge-generator

Info

Publication number
DE3618865A1
DE3618865A1 DE19863618865 DE3618865A DE3618865A1 DE 3618865 A1 DE3618865 A1 DE 3618865A1 DE 19863618865 DE19863618865 DE 19863618865 DE 3618865 A DE3618865 A DE 3618865A DE 3618865 A1 DE3618865 A1 DE 3618865A1
Authority
DE
Germany
Prior art keywords
flip
flop circuits
gates
output
applies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863618865
Other languages
English (en)
Other versions
DE3618865C2 (de
Inventor
Masahiro Hamatsu
Takao Tokio/Tokyo Kurihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60122070A external-priority patent/JPS61280134A/ja
Priority claimed from JP60122071A external-priority patent/JPS61280135A/ja
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Publication of DE3618865A1 publication Critical patent/DE3618865A1/de
Application granted granted Critical
Publication of DE3618865C2 publication Critical patent/DE3618865C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0022—PN, e.g. Kronecker
    • H04J13/0025—M-sequences
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Electronic Switches (AREA)
  • Communication Control (AREA)

Description

Maximallängen-Schieberegister-Schaltfolge-
Generator
10
Die Erfindung betrifft einen Maximallängen-Schieberegister-Schaltfolge-Generator, der für eine Signal Verschleierung oder-geheimhaltung geeignet ist und in einem Breitspektrum-Nachrichtenverbindungssystem verwandt wird, das so ausgebildet ist, daß es eine Nachrichtenverbindung über eine Korrelation zwischen einer als Maximallängen-Schieberegister-Schaltfolge bekannten M Codierung von einer Sendestation und einer derartigen M Codierung bewirkt, die von einem Empfänger erzeugt wird.
\hf 25 Eine als Maximallängen-Schieberegister-Schaltfolge bekannte M Codierung ist eine lineare Codierung, die über eine außerordentlich einfache Schaltungsanordnung erzeugt werden kann und somit in weitem Umfang bei Breitspektrum-Nachrichtenverbindungssystemen verwandt wird. Fig.5 der zugehörigen Zeichnung zeigt das Blockschaltbild eines bekannten. M Codierungs-Generators einfachen Typs, der Flip-Flop-Schaltungen SR1 bis SRg, ein Exklusiv-ODER-Glied (+) und einen Eingang IN, an dem ein Taktimpuls CL liegt, sowie einen Ausgang OUT aufweist, an dem in bekannter Weise auf einen ankommenden Taktimpuls CL ansprechend eine M Codierung ausgegeben wird.
Aufgrund der Linearität sind M Codierungen vom Standpunkt
der Signalverschleierung den nicht-linearen Codierungen unterlegen. Daher wurden M Codierungen bisher als unbedeutend angesehen, wenn eine hohe Geheimhaltung benötigt wird.
Durch die Erfindung soll ein M Codierungs-Generator geschaffen werden, der eine hohe Geheimhaltung oder Verschleierung in einem Breitspektrum-Nachrichtenverbindungssystem oder ähnlichem gewährleistet.
Dazu umfaßt der erfindungsgemäße Maximallängen-Schieberegister-Schaltfolge-Generator eine Vielzahl von Flip-Flop -Schaltungen,
eine Vielzahl von Schaltverknü fungsgliedern,von denen jedes an der Eingangsstufe ein Flip-Flop-Schalter jund in Reihe damit geschaltet ist": ■
eine Einrichtung zum Anlegen eines Taktimpulses an die Flip-Flop-Schaltungen,
eine Vielzahl von UND-Gliedern, von denen jedes zwei Eingänge aufweist, von denen einer mit dem Ausgang einer der Flip-Flop-Schaltungen verbunden ist, eine Einrichtung, die die Ausgangssignale der UND-Glieder einem der Schaltverknüpfungsglieder der ersten Stufe jeweils rückführt,
eine erste Verriegelungseinrichtung, die einen Anfangszustand der Flip-Flop-Schaltungen festlegt und hält, eine zweite Verriegelungseinrichtung, die an den anderen Eingang jedes UND-Gliedes ein Rückführungshaltesignal zum Halten des rückgeführten Zustandes der Ausgangssignale der Flip-Flop-Schaltungen legt,
eine Einrichtung, die einen Taststeuerimpuls an die Schaltverknüpfungsglieder legt,
einen Mikroprozessor, der auf den Taststeuerimpuls ansprechend der ersten und der zweiten Verriegelungseinrich-
(θ'
tung ein Anweisungssignal liefert, das den Anfangszustand und den rückgeführten Zustand der Flip-Flop-Schaltungen angibt, und
eine Einrichtung, die eine M Codierung aus dem Ausgangs signal der Flip-Flop-Schaltungen der ersten Stufe entnimmt.
Da verschiedene Zustände der in Reihe geschalteten Flip-Flop-Schaltungen wahlweise durch die Verriegelungseinrichtung festgelegt werden und die Verriegelungsarten der Verriegelungseinrichtung nacheinander geändert werden können, kann die M Ausgangscodierung der erfindungsgemäßen Vorrichtung der Reihe nach in ihrem Format und ihrer Phase geändert werden. Unabhängig von der Benutzung einer linearen M Codierung kann daher die erfindungsgemäße Vorrichtung eine hohe Signalverschleierung und- geheimhaltung bei der Nachrichtenverbindung sicherstellen.
Im folgenden werden anhand der zugehörigen Zeichnung besonders bevorzugte Ausführungsbeispiele der Erfindung näher beschrieben. Es zeigen:
Fig . 1 in einem Blockschaltbild ein Ausführungsbeispiel des erfindungsgemäßen M Codierungs-Generators einfachen Typs in einem Breitspektrum-Nachrichtenverbindungssystem,
Fig . 2 die Ausbildung einer Schaltverknüpfungsschaltung in der in Fig.1 dargestellten Schaltung,
Fig.3 ein Zeitdiagramm zur Erläuterung der Arbeitsweise der in Fig.1 dargestellten Vorrichtung,
Fig.4 eine Abwandlungsform der in Fig.1 dargestellten
Anordnung, und
Fig.5 in einem Blockschaltbild einen bekannten M Codierungs-Generator einfachen Typs.
Fig.1 zeigt in einem Blockschaltbild ein Ausführungsbeispiel des erfindungsgemäßen M Codierungs-Generators einfachen Typs, der sich am besten für die Verwendung in einem Breitspektrum-Nachrichtenverbindungssystem eignet. Der M Codierungs-Generator enthält Flip-Flop-Schaltungen SR. bis SR , die alle in Reihe geschaltet sind. Mit den einzelnen Eingängen der Flip-Flop-Schaltungen SR- bis SR sind Schaltverknüpfungsschaltungen G1 bis G verbunden, von denen jede aus NAND-Gliedern NAND, bis NAND, bestehen kann, wie es in Fig.2 dargestellt ist. Die einzelnen Ausgangssignale der Flip-Flop-Schaltungen SR., bis SR werden der Flip-Flop-Schaltung der ersten Stufe über UND-Glieder AND1 bis ANDn und über Exklusiv-ODER-Glieder EXOR1 bis EXORnrückgeführt. Ein Verriegelungsglied 1 verriegelt einen Anfangszustand der Flip-Flop-Schaltungen, der durch eine gewählte Kombination von zwei Stufen jeweiliger Flip-Flop-Schaltungen bestimmt ist, und ein Verriegelungsglied 2 steuert die UND-Glieder. Diese Verriegelungsglieder arbeiten auf ein Anweisungssignal ansprechend, das von einem Mikroprozessor kommt. Ein Speicher steuert ein Programm zum Ausführen der verschiedenen Schritte dieser Steuervorgänge. Ein Tastsignal-Oszillator STB OSC und ein Taktsignal-Oszillator CLOCK OSC, die Takt- und Tastsignale dem M Codierungs-Generator eingeben können, können so ausgebildet sein, daß sie beispielsweise im Sende- oder Empfangscomputer im Breitspektrum-Nachrichtenübertragungssystem enthalten sind.
Aus einem Vergleich der Fig.1 und 5 ergibt sich, daß die
Flip-Flop-Schaltungen SR1 bis SR in Fig.1 denselben Schaltungszustand wie in Fig.5 einnehmen können und daher dieselbe M Codierung wie die bekannte Schaltung erzeugen können .
Gemäß der Erfindung kann jedoch die M Codierung in der gewünschten Weise im Format und in der Phase in der folgenden Weise geändert werden.
Es sei dabei zunächst angenommen, daß eine M Codierung (erste Version einer M Codierung) vom M Codierungs-Ausgang OUT geliefert wird. Wenn zu diesem Zeitpunkt ein Tastimpuls STBI eingegeben wird, arbeitet die Vorrichtung in der folgenden Weise.
Daten vom Verriegelungsglied 1 werden den Flip-Flop-Schaltungen SR1 bis SR über die Verknüpfungsschaltungen G, bis G eingegeben und an deren Eingänge gelegt. Wie es in Fig.3 dargestellt ist, treten die Daten an den Ausgängen der Flip-Flop-Schaltungen auf die ansteigende Flanke a des Taktimpulses CL ansprechend auf. Die Daten vom Verriegelungsglied 1 sind der Anfangszustand der Flip-Flop-Schaltungen SR1 bis SRn.
Daten vom Verriegelungsglied 3 werden vom Verriegelungsglied 2 ausgegeben, und die UND-Glieder AND1 bis AND werden dadurch angeschaltet. Die Rückführungsleitungen h.. bis h werden daher auf einen Zustand umgeschaltet, der eine zweite Version einer M Codierung erzeugen kann.
g5 Das hat zur Folge, daß auf den Taktimpuls CL ansprechend nach der ansteigenden Flanke a der M .Codierungs-Ausgang die zweite Version der M Codierung liefert. Das heißt, daß die M Codierung von der ersten Version auf die zweite
Version umgeschaltet wird.
Andererseits liegt der Tastimpuls STBI am Mikroprozessor über einen Inverter INV, so daß er als Unterbrechungsimpuls P dient, der den Mikroprozessor auslöst, um eine dritte Version der M Codierung vorzubereiten, die anschließend erzeugt wird. Das heißt, daß der Mikroprozessor dann, wenn er durch den Unterbrechungsimpuls P ausgelöst wird, an die Verriegelungsglieder 1 und 3 jeweils ein Anweisungssignal legt, das den Anfangszustand der Flip-Flop-Schaltungen SR1 bis SR und eine EIN-AUS-Kombination der UND-Glieder AND^ bis ANDn (rückgeführter Zustand der Flip-Flop-Schaltungen) angibt, die für die Erzeugung der dritten Version der M Codierung benötigt werden.
Wenn ein Tastimpuls STB2 eingegeben wird, wird gleichfalls die M Codierung von der zweiten Version auf die dritte Version umgeschaltet.
In Fig.3 sind die Zeitintervalle T.. bis T, zum Erzeugen der ersten, zweiten und dritten Version der M Codierung und die Zeiten T..1 bis T,' während der Zeitintervalle T, bis T, dargestellt, die für die Vorbereitung eines Anweisungssignals zum Erzeugen einer anschließenden Version der M Codierung im anschließenden Zeitintervall T,, T^ oder T, 3Q benötigt werden. T ' ist nämlich die Zeit für die zweite Version der M Codierung, T-' ist die Zeit für die dritte Version der M Codierung und T,1 ist die Zeit für die erste Version der M Codierung. Die Zeitpunkt t, und t~ sind die Umschaltzeitpunkte der M Codierung von der ersten auf die gg zweite Version oder von der zweiten auf die dritte Version
Fig.4 zeigt eine andere Ausbildung der in Fig.1 dargestellten Schaltung und unterscheidet sich von der in Fig.1 dar-
gestellten Schaltung einfach darin, daß weiterhin Verriegelungsglieder 4 und 5 und ein Multiplexer vorgesehen sind. Die jeweiligen Ausgangssignale der Flip-Flop-Schaltungen werden dem Schaltverknüpfungsglied G.. der ersten Stufe über den Multiplexer rückgeführt, und die jeweiligen Exklusiv-ODER-Glieder EXOR1 bis EXORn-1 sind jeweils zwischen die zugehörige Flip-Flop-Schaltung und ein Schaltverknüpfungsglied der folgenden Stufe geschaltet.
Die Grundarbeitsweise der Erzeugung der M Codierung durch die Schaltungsanordnung von Fig.4 ist mit der der Schaltungsanordnung von Fig.1 identisch. In Fig.4 steuert jedoch der Multiplexer die Rückführung der jeweiligen Signale der Flip-Flop-Schaltungen zum Schaltverknüpfungsglied G1 auf eine Anweisung ansprechend, die vom Mikroprozessor über die Verriegelungsglieder 4 und 5 kommt,und werden die Exklusiv-ODER-Glieder vom Multiplexer und vom Verriegelungsglied 2 gesteuert. Die Ausbildung von Fig.4 erlaubt daher eine größere Variation der M Codierung im Format und in der Phase als es bei der in Fig.1 dargestellten Ausbildung der Fall ist.
Da in der beschriebenen Weise die erfindungsgemäße Ausbildung eine nacheinander erfolgende Änderung der M Codierung im Format und in der Phase erlaubt, sichert sie
QQ eine hohe Geheimhaltung und Verschleierung in der Nachrichtenverbindung trotz der Benutzung von linearen M Codierungen. Da gleichfalls nicht nur die Schaltungszustände der Rückführungsleitungen, sondern auch die Anfangszustände der Flip-Flop-Schaltungen in der gewünschten Weise gewählt werden können, kann die Anzahl der Übertragungskanäle durch eine wahlweise Kombination einer gewünschten Version und einer Anfangsphase der M Codierung erhöht werden. Der einfache Schaltungsaufbau der erfindungsgemäßen
Vorrichtung erlaubt weiterhin eine monolithische Schaltungsintegration, so daß sich ein mit geringen Kosten verbundener und zuverlässig arbeitender M Codierungs-Generator ergibt.
- Lee ite -

Claims (2)

Patentanwälte Dipl.:-Inu. H. WEijckMA-N-N^Dipl.-Phys. Dr. K. Fincke Dipl.-Ino. R Ä.-Wh^kma-nn-.-'Dipl.-Chem. B. Huber Dr.-Ing. H. Liska, Dipl.-Phys. Dr. J. Prechtel 8000 MÜNCHEN 86 ( POSTFACH 860 820 -Qi JUill 1986 MÖHLSTRASSE 22 TELEFON (089) 980352 TELEX 5 22621 TELEGRAMM PATENTWKICKMANN MÜNCHEN P/Li FP-86-20 CLARION CO.,LTD., Tokio / Japan 35-2, Hakusan 5-chome, Bunkyo-ku Maximallängen-Schieberegister-Schaltfolge-Generator PATENTANSPRÜCHE
1. Maximallängen-Schieberegister-Schaltfolge-Generator, gekennzeichnet durch eine Vielzahl von Flip-Flop-Schaltungen (SR1-SR ). eine Vielzahl von Schaltverknüpfungsgliedern (G--G). von denen jedes an der Eingangsstufe einer Flip-Flop-Schaltung (SR1-SRn) angeordnet und in Reihe damit geschaltet ist,
eine Einrichtung (CLOCK OSC), die einen Taktimpuls an die Flip-Flop-Schaltungen (SR,-SR ) legt, eine Vielzahl von UND-Gliedern (AND1-ANDn), von denen jedes zwei Eingänge aufweist, von denen einer mit dem Ausgang einer der Flip-Flop-Schaltungen (SR1-SR ) verbunden ist,
eine Einrichtung, die die jeweiligen Ausgangsignale der UND-Glieder (AND--AND ) zum Schaltverknüpfungsglied (G.) der ersten Stufe rückführt, eine erste Verriegelungseinrichtung (LATCH,), die einen Anfangszustand der Flip-Flop-Schaltungen (SR--SR ) einstellt und hält,
eine zweite Verriegelungseinrichtung (LATCH2,LATCH 3), die an den anderen Eingang jedes UND-Gliedes AND ) ein Rückführungshaltesignal zum Halten des rückgeführten Zustandes der Ausgangssignale der Flip-Flop-Schaltungen (SR1-SRn) legt,
eine Einrichtung (STB OSC), die einen Taststeuerimpuls an die Schaltverknüpfungsglieder (Cj-G ) legt, einen Mikroprozessor, der auf den Taststeuerimpuls anspricht und der ersten und der zweiten Verriegelungseinrichtung (LATCHl-3) ein Anweisungssginal liefert, das den Anfangszustand und den rückgeführten Zustand der Flip-Flop-Schaltungen (SR1-SRn) angibt, und eine Einrichtung, die eine M Codierung vom Ausgang der Flip-Flop-Schaltung (SR1) der ersten Stufe abgibt.
(Fig.1)
2. Maximallängen-Schieberegister-Schaltfolge-Generator, gekennzeichnet durch
eine Vielzahl von Flip-Flop-Schaltungen (SR1-SR ),
3Q eine Vielzahl von Schaltverknüpfungsgliedern (G--G ), von denen sich jedes an der Eingangsstufe einer der Flip-Flop-Schaltungen (SR1-SRn) befindet und in Reihe damit geschaltet ist,
eine Einrichtung, die einen Taktimpuls an die Flip-Flop-Schaltungen (SR1-SRn) legt,
einen Multiplexer, mit dem die jeweiligen Ausgänge der Flip-Flop-Schaltungen (SR1-SRn) verbunden sind, eine Vielzahl von UND-Gliedern (AND1-AND ), von denen
jedes zwei Eingänge aufweist, von denen einer mit dem Ausgang des Multiplexers verbunden ist, wobei die UND-Glieder (AND,-AND ) jeweils einen Ausgang haben, der mit dem Eingang eines der Schaltverknüpfungsglieder (G1-G ) verbunden ist,
eine erste Verriegelungseinrichtung (LATCH1), die einen Anfangszustand der Flip-Flop-Schaltungen (SR..-SR ) einstellt und hält,
eine zweite Verriegelungseinrichtung (LATCH2,3), die an den anderen Eingang jedes UND-Gliedes (AND1-AND ) ein Rückführungshaltesignal zum Halten des rückgeführten Zustandes des Ausgangssignals des Multiplexers legt,
eine Einrichtung, die einen Taststeuerimpuls an die Schaltverknüpfungsglieder (G1-G ) legt, eine dritte Verriegelungseinrichtung (LATCH4,5), die durch den Taststeuerimpuls gesteuert wird, um dem Multiplexer ein Wählsignal zum Wählen der Ausgangssignale der Flip-Flop-Schaltungen (SR,-SR ) zu liefern und dieses Wählsignal im Multiplexer zu halten, und einen Mikroprozessor, der auf den Taststeuerimpuls anspricht und der ersten, der zweiten und der dritten Verriegelungseinrichtung (LATCH1,2,3,4,5) ein Anweisungssignal, das den Anfangszustand und den rückgeführten Zustand der Flip-Flop-Schaltungen (SR1SR ) angibt, und das Wählsignal liefert. (Fig.4).
DE3618865A 1985-06-05 1986-06-05 Maximallängen-Schieberegisterschaltfolgen-Generator Expired - Fee Related DE3618865C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60122070A JPS61280134A (ja) 1985-06-05 1985-06-05 スペクトラム拡散通信方式におけるｍ系列符号発生装置
JP60122071A JPS61280135A (ja) 1985-06-05 1985-06-05 スペクトラム拡散通信方式におけるｍ系列符号発生装置

Publications (2)

Publication Number Publication Date
DE3618865A1 true DE3618865A1 (de) 1986-12-11
DE3618865C2 DE3618865C2 (de) 1994-04-21

Family

ID=26459287

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3618865A Expired - Fee Related DE3618865C2 (de) 1985-06-05 1986-06-05 Maximallängen-Schieberegisterschaltfolgen-Generator

Country Status (5)

Country Link
US (1) US4785410A (de)
DE (1) DE3618865C2 (de)
FR (1) FR2583239B1 (de)
GB (1) GB2178273B (de)
NL (1) NL8601440A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3722906A1 (de) * 1986-07-11 1989-01-19 Clarion Co Ltd Steuervorrichtung fuer einen maximallaengen-linearwiederholungsfolgegenerator

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864525A (en) * 1986-07-11 1989-09-05 Clarion Co., Ltd. Maximum length shift register sequence generator
JP2577894B2 (ja) * 1986-09-25 1997-02-05 クラリオン株式会社 擬似ランダム雑音符号発生回路
JP2577923B2 (ja) * 1987-07-31 1997-02-05 クラリオン株式会社 擬似ランダム雑音符号発生器
US4974184A (en) * 1988-05-05 1990-11-27 Honeywell Inc. Maximum length pseudo-random test pattern generator via feedback network modification
US4860353A (en) * 1988-05-17 1989-08-22 General Instrument Corporation Dynamic feedback arrangement scrambling technique keystream generator
JPH0250512A (ja) * 1988-08-10 1990-02-20 Clarion Co Ltd 疑似ランダム雑音符号発生装置
JP2579539B2 (ja) * 1988-10-11 1997-02-05 クラリオン株式会社 スペクトラム拡散通信装置
US5224165A (en) * 1988-10-25 1993-06-29 Hughes Aircraft Company High speed word generator
FR2641921B1 (fr) * 1988-12-30 1991-03-15 Portenseigne Radiotechnique Dispositif generateur de sequence pseudo-aleatoire
US5048021A (en) * 1989-08-28 1991-09-10 At&T Bell Laboratories Method and apparatus for generating control signals
US5126959A (en) * 1989-11-20 1992-06-30 Clarion Co., Ltd. Code generation control device
US5068872A (en) * 1989-11-27 1991-11-26 Raytheon Company Apparatus and method for short cycling sequences of a p-code generator
US5239496A (en) * 1989-12-27 1993-08-24 Nynex Science & Technology, Inc. Digital parallel correlator
JP2841882B2 (ja) * 1991-02-04 1998-12-24 日本電気株式会社 疑似乱数パタン発生器
JPH0522281A (ja) * 1991-07-15 1993-01-29 Mitsubishi Electric Corp 秘話装置
US5228054A (en) * 1992-04-03 1993-07-13 Qualcomm Incorporated Power-of-two length pseudo-noise sequence generator with fast offset adjustment
FR2694471A1 (fr) * 1992-07-29 1994-02-04 Philips Electronics Nv Procédé pour modifier des séquences pseudo-aléatoires et dispositif servant à embrouiller ou à désembrouiller des informations.
MY113275A (en) * 1993-08-10 2002-01-31 Sony Corp Method and apparatus for generating diffusion code.
US5365585A (en) * 1993-08-30 1994-11-15 Motorola, Inc. Method and apparatus for encryption having a feedback register with selectable taps
GB2304941B (en) * 1995-06-24 1999-09-08 Motorola Ltd Feedback and shift unit
JP3556461B2 (ja) * 1998-03-18 2004-08-18 富士通株式会社 Ｍ系列の位相シフト係数算出方式
US6154101A (en) * 1998-11-23 2000-11-28 Qualcomm Incorporated Fast slewing pseudorandom noise sequence generator
US6240432B1 (en) * 1998-12-28 2001-05-29 Vanguard International Semiconductor Corporation Enhanced random number generator
US9134370B2 (en) 1999-11-23 2015-09-15 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6874109B1 (en) 1999-11-23 2005-03-29 Janusz Rajski Phase shifter with reduced linear dependency
US8533547B2 (en) 1999-11-23 2013-09-10 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6684358B1 (en) 1999-11-23 2004-01-27 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
US6327687B1 (en) 1999-11-23 2001-12-04 Janusz Rajski Test pattern compression for an integrated circuit test environment
US9664739B2 (en) 1999-11-23 2017-05-30 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US7493540B1 (en) 1999-11-23 2009-02-17 Jansuz Rajski Continuous application and decompression of test patterns to a circuit-under-test
US6353842B1 (en) 1999-11-23 2002-03-05 Janusz Rajski Method for synthesizing linear finite state machines
EP1242885B1 (de) 1999-11-23 2009-10-07 Mentor Graphics Corporation Ständige anwendung und dekompression von prüfmustern zu einer zu testenden integrierten schaltung
US6557129B1 (en) 1999-11-23 2003-04-29 Janusz Rajski Method and apparatus for selectively compacting test responses
JP2003122560A (ja) * 2001-10-17 2003-04-25 Oki Electric Ind Co Ltd 乱数発生システム及び乱数発生方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL302458A (de) * 1963-01-30
US3515805A (en) * 1967-02-06 1970-06-02 Bell Telephone Labor Inc Data scrambler
US3700806A (en) * 1967-09-18 1972-10-24 Csf Key generators for cryptographic devices
US3681708A (en) * 1969-04-29 1972-08-01 Bendix Corp Pseudo-random frequency generator
US3609327A (en) * 1969-10-22 1971-09-28 Nasa Feedback shift register with states decomposed into cycles of equal length
GB1322362A (en) * 1970-06-16 1973-07-04 Maritsas D Generating pseudo-random sequences
US3920894A (en) * 1974-03-11 1975-11-18 Bell Telephone Labor Inc Pseudo-random parallel word generator
US3946215A (en) * 1974-09-30 1976-03-23 The Boeing Company Pseudo-random code generator
DE2457027B2 (de) * 1974-12-03 1977-02-03 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum programmieren von anordnungen zum erzeugen zufallsaehnlicher binaerzeichenfolgen
US4291386A (en) * 1978-11-30 1981-09-22 Sperry Corporation Pseudorandom number generator
US4355366A (en) * 1980-11-28 1982-10-19 Ncr Corporation Circuitry for minimizing auto-correlation and bias in a random number generator
US4375620A (en) * 1980-12-15 1983-03-01 The United States Of America As Represented By The Secretary Of The Navy Pseudo-atmospheric noise generator with control of temporal characteristics
JPS57194621A (en) * 1981-05-26 1982-11-30 Nec Corp Random number generator
US4511988A (en) * 1981-07-17 1985-04-16 Urien Michel Electronic event or bit generator having a predetermined occurrence rate with a predetermined event or bit distribution
US4611183A (en) * 1984-04-30 1986-09-09 Motorola, Inc. Digital decorrelating random data generator

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TIETZE, SCHENK: Halbleiter-Schaltungstechnik, 3.Aufl., Springer-Verlag Berlin u.a. 1974, S.590-593 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3722906A1 (de) * 1986-07-11 1989-01-19 Clarion Co Ltd Steuervorrichtung fuer einen maximallaengen-linearwiederholungsfolgegenerator

Also Published As

Publication number Publication date
DE3618865C2 (de) 1994-04-21
FR2583239B1 (fr) 1990-11-16
GB2178273A (en) 1987-02-04
GB8613513D0 (en) 1986-07-09
FR2583239A1 (fr) 1986-12-12
NL8601440A (nl) 1987-01-02
US4785410A (en) 1988-11-15
GB2178273B (en) 1988-12-14

Similar Documents

Publication Publication Date Title
DE3618865A1 (de) Maximallaengen-schieberegister-schaltfolge-generator
DE1537062C3 (de) Schlüsselgenerator
DE3884048T2 (de) Nichtlinearer Zufallsfolgegenerator.
DE2715631A1 (de) Verschluesselung und absicherung von daten
DE2058285C3 (de) Verfahren und Vorrichtung zur chiffrierten Übermittlung von Informationen
DE2154019C3 (de) Zufallskodegenerator
DE19821004C2 (de) Sequenzgenerator
DE3722907A1 (de) Maximallaengen-schieberegister-folgegenerator
DE2355786A1 (de) Verfahren und anordnung zur decodierung von codes mit minimaler redundanz
DE2543355A1 (de) Vorrichtung zum erzeugen von pulsierenden signalen eines mehrfrequenz-codes
DE3819706A1 (de) Vorrichtung zum erzeugen einer linear auftretenden maximallaengencodefolge
DE2316904C3 (de) Dateneingab evorrichtung
DE2061493A1 (de) Ziffernanzeigeeinrichtung fur Rechner
DE2121117C1 (de) Elektrische Schaltung mit einem Codegenerator
EP0146865B1 (de) Verfahren zum Erzeugen zufallsähnlicher Binärzeichenfolgen
DE1537949A1 (de) Schaltungsanordnung zur Chiffrierung und Dechiffrierung impulsfoermig uebertragener Nachrichten
DE2758012A1 (de) Schaltungsanordnung zur erzeugung einer binaercodierten impulsfolge
DE2724110C2 (de) Quasi-Zufallsgenerator
DE1524884A1 (de) Verfahren und Schaltungsanordnung zur UEbertragung digitaler Nachrichten unter Bildung und Einfuegung von Pruefbits
DE2620736A1 (de) Einrichtung zur bildung eines eins-aus-zehn-codes zur speicheradressierung
DE2142413B2 (de) Vorrichtung zur Erzeugung von SchlUsselimpulsfolgen
DE1449906C (de) Dekodierer zum Verarbeiten redundan ter Digitalfolgen eines systematischen Ko
DE1254177C2 (de) Anordnung zur Chiffrierung und/oder Dechiffrierung mit einem Schluesselgenerator
DE2039445B3 (de) Schlüsselgenerator
DE1512617C (de)

Legal Events

Date Code Title Description
8120 Willingness to grant licences paragraph 23
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee