[go: up one dir, main page]

DE3615519A1 - Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten - Google Patents

Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten

Info

Publication number
DE3615519A1
DE3615519A1 DE19863615519 DE3615519A DE3615519A1 DE 3615519 A1 DE3615519 A1 DE 3615519A1 DE 19863615519 DE19863615519 DE 19863615519 DE 3615519 A DE3615519 A DE 3615519A DE 3615519 A1 DE3615519 A1 DE 3615519A1
Authority
DE
Germany
Prior art keywords
etching
isotropic
anisotropic
carried out
electrode spacing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863615519
Other languages
English (en)
Inventor
Virinder Dr Ing Grewal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19863615519 priority Critical patent/DE3615519A1/de
Priority to US07/019,367 priority patent/US4764245A/en
Priority to JP62108706A priority patent/JPS62263638A/ja
Publication of DE3615519A1 publication Critical patent/DE3615519A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H10W20/082
    • H10P50/283

Landscapes

  • Drying Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in aus SiO2 bestehenden Isolationsschichten, wie sie als Zwischenoxidschichten bei der Herstellung hochintegrierter Halbleiterschaltungen verwendet werden, durch Trockenätzen in einem fluorhaltige Ätzmittel enthaltendem Plasma.
Die in der VLSI-Technologie (=very large scale integration) auftretenden Stufen zwischen den verschiedenen Verdrahtungsebenen (Polysilizium 1, Polysilizium 2 und Aluminiumleiterbahnebene) erfordern ein Einebnen des Zwischenoxids mit guten Fließeigenschaften bereits bei niedrigen Temperaturen, um eine umproblematische Kantenbedeckung an den auftretenden Stufen zu gewährleisten. Phosphor- bzw. Bor-dotiertes Silikatglas (BSG, PSG bzw. PBSG) erfüllt diese Forderung sehr gut. In diese, als Zwischenoxid bezeichneten Schichten müssen Kontaktlöcher geätzt werden, welche auch den Anforderungen an die Aluminiumkantenbedeckung genügen.
Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung solcher Kontaktlöcher mit abgeschrägten Flanken (sogenannten sloped walls) anzugeben, welches folgende Forderungen erfüllt:
  • 1. Das Verfahren soll möglichst in einer Trockenätzanlage durchführbar sein.
  • 2. Der Flankenwinkel soll reproduzierbar zwischen 60° und 90° einstellbar sein.
  • 3. Die Ätzung soll gleichmäßig (± 5%) auf der ganzen Siliziumkristallscheibe erfolgen.
  • 4. Die Kontaktlöcher sollen gut maßhaltig sein.
  • 5. Die Selektivität zwischen dem Oxid und dem darunterliegenden polykristallinen Silizium soll im Verhältnis von mindestens 10-15 : 1, zwischen dem Oxid und dem als Ätzmaske dienenden Photolack im Verhältnis von mindestens 4 : 1 sein.
Aus einem Bericht von J. S. Chang aus dem Solid State Technology/April 1984, Seiten 214 bis 219 und einem Bericht von Choe, Knapp und Jacob aus der gleichen Zeitschrift, Seiten 177 bis 183, sind Verfahren zum Abschrägen von Kontaktlochflanken (sogenannten sloped walls) über den Photolackabtrag bekannt. Das Prinzip dieser Verfahren liegt in der gleichzeitigen Erosion des geflossenen Photolackes während der anisotropen Oxidätzung mit Trifluormethan (CHF3) bzw. Mischungen aus Trifluormethan und Sauerstoff als Ätzgase. Durch die Menge der Sauerstoffzugabe wird die Erosionsrate des Lackes bestimmt.
Bei Siliziumkristallscheiben, die in der VLSI-Technik verarbeitet werden, treten große topographische Unterschiede auf, so daß die sogenannte trilevel-Technik verwendet werden muß. Dies beruht darauf, daß zuerst eine einebnende relativ dicke (ca. 1,5-2,5 µm) Lackschicht auf die Siliziumscheibe aufgebracht wird. Auf diese wird eine SOG-Schicht (Spin-on-Glas) und darauf eine Photolackschicht aufgebracht. Nach dem Belichten und Entwickeln der Photolackschicht wird die SOG-Schicht anisotrop geätzt. Diese SOG-Schicht dient als Maske für die Strukturierung der Lackschicht in einem reaktiven Ionenätz- Plasma mit Sauerstoff (O2RIE zum Beispiel AME-HEX). Der Prozeß der Erzeugung abgeschrägter Flanken bei der Kontaktlochätzung über dem Photolackabtrag kann deshalb hier nicht eingesetzt werden.
Die Kombination zwischen naßchemischen isotropen und anisotropen Trockenätzprozessen hat den Nachteil, daß bei den naßchemischen Verfahren die Oxid-Ätzrate stark von der Dotierung abhängig ist. Hier ist oft die laterale Ätzrate um vieles größer als die vertikale Ätzrate. Für eine gute Abschrägung mit den obengenannten Forderungen ist auch dieser Prozeß nur bedingt einsetzbar.
Die Erfindung löst die gestellte Aufgabe durch ein Verfahren der eingangs genannten Art, welches dadurch gekennzeichnet ist, daß ein isotrope und anisotrope Ätzschritte enthaltender Ätzprozeß verwendet wird, in welchem der erste Schritt isotrop in einer freie Fluor- Atome enthaltenden Atmosphäre und alle weiteren Schritte zunächst unter Beibehaltung der isotropen Ätzkomponente in einer freie CF3-Radikale und -Ionen enthaltenden Atmosphäre durchgeführt wird, wobei mit fortschreitender Ätzung der Gehalt an Fluor-Atomen zugunsten der Bildung von CF3-Radikalen und -Ionen im Plasma unter gleichzeitiger Verringerung des Elektrodenabstandes im Reaktor verschoben wird.
Dabei liegt es im Rahmen der Erfindung, daß als Ätzgas für die isotrope Ätzkomponente Tetrafluorkohlenstoff (CF4) und/oder Trifluorammoniak (NF3) mit Sauerstoff gemischt und für die anisotrope Ätzkomponente Tetrafluorkohlenstoff mit Trifluormethan und Argon oder Helium oder Stickstoff gemischt verwendet wird, und daß der Elektrodenabstand bei der isotropen Ätzung auf größer 1 cm und bei der anisotropen Ätzung auf kleiner 1 cm eingestellt wird.
Der Prozeß kann mit kontinuierlicher Änderung der Gasmischung und des Elektrodenabstandes in einem Einscheiben- Plattenreaktor durchgeführt werden.
Es kann aber auch so verfahren werden, daß der Prozeß stufenweise durchgeführt wird, wobei in der ersten Stufe isotrop und in der letzten Stufe anisotrop geätzt wird. Dabei ist es vorteilhaft, daß, wenn eine hohe Selektivität zum polykristallinen Silizium gefordert wird, die letzte Stufe in einer anderen, speziell für hohe Selektivität geeigneten Kammer (zum Beispiel Typ AME-HEX 8110) durchgeführt wird.
Ein solcher, aus sechs Stufen bestehender kombinierter isotroper/anisotroper Ätzprozeß wird nachfolgend anhand der Figur, welche ein Simulationsmodell darstellt, noch näher beschrieben. Dabei sind mit dem Bezugszeichen 11 das polykristalline Silizium (zum Beispiel die Oberfläche einer Gate-Elektrode), mit 12 die aus Bor-dotiertem Phosphorsilikatglas bestehende Oxidschicht, mit 13 der durch Belichtung und Entwicklung strukturierte Photolack, mit 14 das Kontaktloch und mit 15 seine abgeschrägten Flanken bezeichnet. Die Zahlen 1 bis 6 zeigen den jeweiligen Ätzstand nach den einzelnen Ätzschritten an, wobei der Ätzschritt 1 ein reiner isotroper Ätzprozeß und der Ätzschritt 6 ein reiner anisotroper Ätzschritt ist.
Folgende Parameter werden bei den einzelnen Stufen eingestellt:
  • Stufe 1: Ätzgas bestehend aus einer Gasmischung Tetrafluorkohlenstoff mit 10% Sauerstoff (30 sccm) und Trifluorammoniak mit einem Gesamtdruck von 312 Pa; Elektrodenabstand 3-5 cm.
  • Stufe 2: Ätzgas bestehend aus einer Gasmischung aus CF4, CHF3 und Helium oder Argon oder aus C2F6, CHF3 und Argon oder Helium; Gesamtdruck 312 Pa. Elektrodenabstand: 0,8 cm
  • Stufe 3: Ätzgas bestehend aus einer Gasmischung Tetrafluorkohlenstoff mit 10% Sauerstoff (30 sccm) und Trifluorammoniak mit einem Gesamtdruck von 312 Pa; Elektrodenabstand 3-5 cm.
  • Stufe 4: Ätzgas bestehend aus einer Gasmischung aus CF4, CHF3 und Helium oder Argon oder aus C2F6, CHF3 und ARgon oder Helium; Gesamtdruck 312 Pa. Elektrodenabstand: 0,8 cm.
  • Stufe 5: Ätzgas bestehend aus einer Gasmischung Tetrafluorkohlenstoff mit 10% Sauerstoff (30 sccm) und Trifluorammoniak mit einem Gesamtdruck von 312 Pa; Elektrodenabstand 3-5 cm.
  • Stufe 6: Ätzgas bestehend aus Tetrafluorkohlenstoff, Trifluormethan und Argon mit einem Gesamtdruck von 312 Pa; Elektrodenabstand 0,8 cm.

Claims (7)

1. Verfahren zum Erzeugen von Kontaktlöchern (14) mit abgeschrägten Flanken (15) in aus SiO2 bestehenden Isolationsschichten (12), wie sie als Zwischenoxidschichten bei der Herstellung hochintegrierter Halbleiterschaltungen verwendet werden, durch Trockenätzen in einem fluorhaltigen Ätzmittel enthaltenden Plasma, dadurch gekennzeichnet, daß ein isotrope und anisotrope Ätzschritte 1 bis 6 enthaltender Ätzprozeß verwendet wird, in welchem der erste Schritt (1) isotrop in einer freie Fluor-Atome enthaltenden Atmosphäre und alle weiteren Schritte 2 bis 6 zunächst unter Beibehaltung der isotropen Ätzkomponente in einer freien CF3-Radikale und -Ionen enthaltenden Atmosphäre durchgeführt wird, wobei mit fortschreitender Ätzung der Gehalt an Fluor-Atomen zugunsten der Bildung von CF3-Radikale und -Ionen im Plasma unter gleichzeitiger Verringerung des Elektrodenabstandes im Reaktor verschoben wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Ätzgas für die isotrope Ätzkomponente Tetrafluorkohlenstoff (CF4) und/oder Trifluorammoniak (NF3) mit Sauerstoff gemischt und für die anisotrope Ätzkomponente Tetrafluorkohlenstoff mit Trifluormethan und Argon oder Helium oder Stickstoff gemischt verwendet wird, und daß der Elektrodenabstand der isotropen Ätzung auf größer 1 cm und bei der anisotropen Ätzung auf kleiner 1 cm eingestellt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Prozeß (1 bis 6) durch kontinuierliche Änderung der Gasmischung und des Elektrodenabstandes in einem Einscheiben-Plattenreaktor durchgeführt wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Prozeß in mindestens zwei Stufen durchggeführt wird, wobei in der ersten Stufe (1) isotrop und in der letzten Stufe (6) anisotrop geätzt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die letzte Stufe (6) in einer Ätzkammer durchgeführt wird, in der eine hohe Selektivität zum polykristallinen Silizium gewährleistet ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß anstelle von Trifluorammoniak (NF3) Schwefelhexafluorid (SF6) verwendet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Druck im Reaktor auf einen Bereich zwischen 40 Pa und 533 Pa eingestellt wird.
DE19863615519 1986-05-07 1986-05-07 Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten Withdrawn DE3615519A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19863615519 DE3615519A1 (de) 1986-05-07 1986-05-07 Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
US07/019,367 US4764245A (en) 1986-05-07 1987-02-26 Method for generating contact holes with beveled sidewalls in intermediate oxide layers
JP62108706A JPS62263638A (ja) 1986-05-07 1987-05-01 傾斜側面接触孔の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863615519 DE3615519A1 (de) 1986-05-07 1986-05-07 Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten

Publications (1)

Publication Number Publication Date
DE3615519A1 true DE3615519A1 (de) 1987-11-12

Family

ID=6300378

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863615519 Withdrawn DE3615519A1 (de) 1986-05-07 1986-05-07 Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten

Country Status (3)

Country Link
US (1) US4764245A (de)
JP (1) JPS62263638A (de)
DE (1) DE3615519A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282820A1 (de) * 1987-03-13 1988-09-21 Siemens Aktiengesellschaft Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
WO1991013378A1 (fr) * 1990-03-01 1991-09-05 Commissariat A L'energie Atomique Procede de connexion entre une fibre optique et un microguide optique
EP0459252A3 (en) * 1990-05-18 1992-03-18 Kabushiki Kaisha Toshiba Method of forming a thin film pattern with a trapezoidal cross section
EP0465044A3 (en) * 1990-06-27 1992-03-25 American Telephone And Telegraph Company Method of etching for integrated circuits with planarized dielectric
EP0504912A1 (de) * 1991-03-22 1992-09-23 Shimadzu Corporation Trockenätzverfahren und Anwendung davon
DE4139462A1 (de) * 1991-10-16 1993-04-22 Samsung Electronics Co Ltd Verfahren zur verbindung von schichten in einer halbleitervorrichtung
DE4331549A1 (de) * 1993-09-16 1995-04-13 Gold Star Electronics Verfahren zur Herstellung einer ULSI-Halbleitereinrichtung
EP0862222A4 (de) * 1996-09-19 1999-12-01 Ngk Insulators Ltd Halbleitereinrichtung und dessen herstellungsverfahren

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2592284B2 (ja) * 1988-03-26 1997-03-19 株式会社 半導体エネルギー研究所 炭素または炭素を主成分とする被膜をエッチングする方法
JPH01268886A (ja) * 1988-04-18 1989-10-26 Fujitsu Ltd プラズマドライエッチング方法
US5205902A (en) * 1989-08-18 1993-04-27 Galileo Electro-Optics Corporation Method of manufacturing microchannel electron multipliers
US5086248A (en) * 1989-08-18 1992-02-04 Galileo Electro-Optics Corporation Microchannel electron multipliers
US5254213A (en) * 1989-10-25 1993-10-19 Matsushita Electric Industrial Co., Ltd. Method of forming contact windows
JP3033104B2 (ja) * 1989-11-17 2000-04-17 ソニー株式会社 エッチング方法
US5212147A (en) * 1991-05-15 1993-05-18 Hewlett-Packard Company Method of forming a patterned in-situ high Tc superconductive film
US5203957A (en) * 1991-06-12 1993-04-20 Taiwan Semiconductor Manufacturing Company Contact sidewall tapering with argon sputtering
JP3146561B2 (ja) * 1991-06-24 2001-03-19 株式会社デンソー 半導体装置の製造方法
US5164331A (en) * 1991-10-03 1992-11-17 Hewlett-Packard Company Method of forming and etching titanium-tungsten interconnects
JP2913936B2 (ja) * 1991-10-08 1999-06-28 日本電気株式会社 半導体装置の製造方法
JP2921258B2 (ja) * 1992-04-28 1999-07-19 日本電気株式会社 絶縁膜のエッチング方法
JP2789969B2 (ja) * 1992-11-12 1998-08-27 住友金属工業株式会社 半導体装置のコンタクトホール形成方法
US5308415A (en) * 1992-12-31 1994-05-03 Chartered Semiconductor Manufacturing Pte Ltd. Enhancing step coverage by creating a tapered profile through three dimensional resist pull back
US5453403A (en) * 1994-10-24 1995-09-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method of beveled contact opening formation
JPH08186095A (ja) * 1994-12-28 1996-07-16 Kawasaki Steel Corp コンタクトホールの形成方法およびエッチング装置
US6040247A (en) * 1995-01-10 2000-03-21 Lg Semicon Co., Ltd. Method for etching contact
KR100227636B1 (ko) * 1995-12-29 1999-11-01 김영환 반도체 소자의 콘택 홀 형성 방법
US6015761A (en) * 1996-06-26 2000-01-18 Applied Materials, Inc. Microwave-activated etching of dielectric layers
EP0871213A3 (de) * 1997-03-27 1999-03-03 Siemens Aktiengesellschaft Verfahren zur Bildung von Kontaktbohrungen mit variablem Seitenwandprofil
US6001538A (en) * 1998-04-06 1999-12-14 Taiwan Semiconductor Manufacturing Company Ltd. Damage free passivation layer etching process
US6737358B2 (en) * 2002-02-13 2004-05-18 Intel Corporation Plasma etching uniformity control
US6784110B2 (en) 2002-10-01 2004-08-31 Jianping Wen Method of etching shaped features on a substrate
US7154086B2 (en) * 2003-03-19 2006-12-26 Burle Technologies, Inc. Conductive tube for use as a reflectron lens
JP4571785B2 (ja) * 2003-05-30 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7476609B2 (en) * 2005-10-28 2009-01-13 Stmicroelectronics S.A. Forming of a cavity in an insulating layer
US20080073516A1 (en) * 2006-03-10 2008-03-27 Laprade Bruce N Resistive glass structures used to shape electric fields in analytical instruments
US7585778B2 (en) * 2007-03-27 2009-09-08 Applied Materials, Inc. Method of etching an organic low-k dielectric material
DE102009032854B4 (de) * 2009-07-13 2015-07-23 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung von Bipolartransistorstrukturen in einem Halbleiterprozess
CA2792551A1 (en) * 2011-01-17 2012-07-26 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
CN104752158B (zh) * 2013-12-30 2019-02-19 北京北方华创微电子装备有限公司 硅深刻蚀方法
DE102019133935B4 (de) * 2019-09-30 2022-11-03 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zum ausbilden von transistorabstandshal-terstrukturen

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3945030A (en) * 1973-01-15 1976-03-16 Signetics Corporation Semiconductor structure having contact openings with sloped side walls
DE2610014A1 (de) * 1975-03-14 1976-09-23 Western Electric Co Zerstaeubungsaetzen mit hoher aufloesung
DE2632093A1 (de) * 1975-09-04 1977-03-17 Ibm Verfahren zum herstellen von durchgehenden bohrungen
DE2800180A1 (de) * 1977-01-11 1978-07-13 Alsthom Atlantique Duennschicht-aetzverfahren durch plasmazersetzung eines gases
DE2832740A1 (de) * 1977-07-27 1979-02-01 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung
DE3140890A1 (de) * 1980-10-20 1982-06-16 Western Electric Co., Inc., 10038 New York, N.Y. Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE3141680A1 (de) * 1980-10-29 1982-06-16 RCA Corp., 10020 New York, N.Y. "verfahren zum herstellen einer metall/dielektrikum-schichtstruktur"
DE3215411A1 (de) * 1982-04-24 1983-10-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6024059A (ja) * 1983-07-19 1985-02-06 Sony Corp 半導体装置の製造方法
JPS6066823A (ja) * 1983-09-22 1985-04-17 Semiconductor Energy Lab Co Ltd 半導体エッチング方法
US4522681A (en) * 1984-04-23 1985-06-11 General Electric Company Method for tapered dry etching
US4666555A (en) * 1985-08-23 1987-05-19 Intel Corporation Plasma etching of silicon using fluorinated gas mixtures
US4680085A (en) * 1986-04-14 1987-07-14 Ovonic Imaging Systems, Inc. Method of forming thin film semiconductor devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3945030A (en) * 1973-01-15 1976-03-16 Signetics Corporation Semiconductor structure having contact openings with sloped side walls
DE2610014A1 (de) * 1975-03-14 1976-09-23 Western Electric Co Zerstaeubungsaetzen mit hoher aufloesung
DE2632093A1 (de) * 1975-09-04 1977-03-17 Ibm Verfahren zum herstellen von durchgehenden bohrungen
DE2800180A1 (de) * 1977-01-11 1978-07-13 Alsthom Atlantique Duennschicht-aetzverfahren durch plasmazersetzung eines gases
DE2832740A1 (de) * 1977-07-27 1979-02-01 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung
DE3140890A1 (de) * 1980-10-20 1982-06-16 Western Electric Co., Inc., 10038 New York, N.Y. Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE3141680A1 (de) * 1980-10-29 1982-06-16 RCA Corp., 10020 New York, N.Y. "verfahren zum herstellen einer metall/dielektrikum-schichtstruktur"
DE3215411A1 (de) * 1982-04-24 1983-10-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP-Z? Japanese J. Appl. Physics, Bd.21, Nr.1, Jan.1982, S.L4-L6 *
US-Z: J.Electrochem. Soc.: Solid State Science andTechnology, Bd.132, No.8, Aug. 1985, S.1954-1957 *
US-Z:Solid State Technology, Apr.1984,S.214-219 *
US-Z:Solid State Technology, Jan.1983,S.115-124 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282820A1 (de) * 1987-03-13 1988-09-21 Siemens Aktiengesellschaft Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
WO1991013378A1 (fr) * 1990-03-01 1991-09-05 Commissariat A L'energie Atomique Procede de connexion entre une fibre optique et un microguide optique
US5239601A (en) * 1990-03-01 1993-08-24 Commissariat A L'energie Atomique Connection process between an optical fibre and an optical microguide
EP0459252A3 (en) * 1990-05-18 1992-03-18 Kabushiki Kaisha Toshiba Method of forming a thin film pattern with a trapezoidal cross section
US5127989A (en) * 1990-05-18 1992-07-07 Kabushiki Kaisha Toshiba Method of forming a thin film pattern with a trapezoidal cross section
EP0465044A3 (en) * 1990-06-27 1992-03-25 American Telephone And Telegraph Company Method of etching for integrated circuits with planarized dielectric
CN1036868C (zh) * 1991-03-22 1997-12-31 株式会社岛津制作所 干刻方法及其应用
EP0504912A1 (de) * 1991-03-22 1992-09-23 Shimadzu Corporation Trockenätzverfahren und Anwendung davon
US5234537A (en) * 1991-03-22 1993-08-10 Shimadzu Corporation Dry etching method and its application
DE4139462A1 (de) * 1991-10-16 1993-04-22 Samsung Electronics Co Ltd Verfahren zur verbindung von schichten in einer halbleitervorrichtung
DE4331549A1 (de) * 1993-09-16 1995-04-13 Gold Star Electronics Verfahren zur Herstellung einer ULSI-Halbleitereinrichtung
EP0862222A4 (de) * 1996-09-19 1999-12-01 Ngk Insulators Ltd Halbleitereinrichtung und dessen herstellungsverfahren
US6075269A (en) * 1996-09-19 2000-06-13 Ngk Insulators, Ltd. Semiconductor device and process for manufacturing the same

Also Published As

Publication number Publication date
US4764245A (en) 1988-08-16
JPS62263638A (ja) 1987-11-16

Similar Documents

Publication Publication Date Title
DE3615519A1 (de) Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
DE10016340C1 (de) Verfahren zur Herstellung von flaschenförmigen Tiefgräben zur Verwendung in Halbleitervorrichtungen
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE68929503T2 (de) Veraschungsverfahren zum Entfernen einer organischen Schicht auf einer Halbleiteranordnung während ihrer Herstellung
DE3627311A1 (de) Verfahren zum aetzen von silizium
DE4142469B4 (de) Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen
DE3242113A1 (de) Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
DE4001372A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE69626562T2 (de) Verfahren zum isotropen Ätzen von Silizium, das hochselektiv gegenüber Wolfram ist
DE10245179A1 (de) Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand
DE3118839A1 (de) Trockenaetzverfahren
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE4133332A1 (de) Verfahren zum aetzen von halbleiterbausteinen
DE3537047C2 (de) Verfahren zur lokalen Oxidation von Silizium
EP0286855A1 (de) Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat
EP0282820A1 (de) Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
DE68914099T2 (de) Flankenabschrägen von Löchern durch dielektrische Schichten zur Erzeugung von Kontakten in integrierten Schaltkreisen.
DE102013100709A1 (de) Vorrichtungen und Verfahren zum Polieren, Ätzen und Reinigen mit einer mit Gas gemischten Flüssigkeit
DE4202447A1 (de) Verfahren zum aetzen von nuten in einem silizium-substrat
EP0126969A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsiliziden bzw. Silizid-Polysilizium bestehenden Schichten für integrierte Halbleiterschaltungen durch reaktives Ionenätzen
DE69416808T2 (de) Verfahren zur Herstellung einer mehrschichtigen Halbleitervorrichtung
DE19821191B4 (de) Plug-Herstellungsverfahren für Halbleitervorrichtung
DE3852370T2 (de) Flankenstruktur aus organischem Material.

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/306

8130 Withdrawal