DE3609680A1 - Method and device to enable an auxiliary data storage unit to be used in a data processing system with separate program and data storage units - Google Patents
Method and device to enable an auxiliary data storage unit to be used in a data processing system with separate program and data storage unitsInfo
- Publication number
- DE3609680A1 DE3609680A1 DE19863609680 DE3609680A DE3609680A1 DE 3609680 A1 DE3609680 A1 DE 3609680A1 DE 19863609680 DE19863609680 DE 19863609680 DE 3609680 A DE3609680 A DE 3609680A DE 3609680 A1 DE3609680 A1 DE 3609680A1
- Authority
- DE
- Germany
- Prior art keywords
- storage unit
- data
- data processing
- processing system
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/0623—Address space extension for memory modules
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
B e s c h r e i b u n g Verfahren und Einricht#ung#z#um Nutzbarmachen D e c e r i n g Procedure and setup # z # to make it usable
einer Hilfs-Datenspeichereinheit bei einem Datenverarbeitungssystem mit getrennten Programm- und Daten-Speichereinheiten. an auxiliary data storage unit in a data processing system with separate program and data storage units.
Die Erfindung bezieht sich allgemein auf Datenverarbeitungssysteme und insbesondere auf ein Verfahren und eine Einrichtung zum Erweitern des verfügbaren Speichers zum Speichern von Daten bei Datenverarbeitungssystemen, bei denen die Datenspeichereinheit und die Programmspeichereinheit gesondert sind.The invention relates generally to data processing systems and more particularly to a method and apparatus for expanding what is available Memory for storing data in data processing systems in which the The data storage unit and the program storage unit are separate.
Es ist bekannt, Datenverarbeitungseinheiten mit gesonderten Programmspeichereinheiten und Datenspeichereinheiten auszurüsten. Diese Architektur, die als Harvard-Architektur bezeichnet wird, schafft bestimmte Leistungssteigerungen dadurch, daß die Befehlsabrufoperation und die Befehlsausführungsoperation bequem in einer Folge von Unteroperationen ausgeführt werden können, was auch als "pipelining" bezeichnet wird.It is known to have data processing units with separate program storage units and equip data storage units. This architecture known as Harvard architecture provides certain performance enhancements by having the instruction fetch operation and conveniently performing the instruction execution operation in a series of sub-operations can be, which is also referred to as "pipelining".
Es ist auch bekannt, eine Modifizierung der Harvard-Architektur einzusetzen, die einen Weg vom Datenspeicher des Datenverarbeitungssystems zur Programmspeichereinheit vorsieht. Zu dem vom Datenverarbeitungssystem gesetzten Befehl können spezielle Befehle hinzugefügt werden, um es dem Datenverarbeitungssystem zu ermöglichen, von diesem Datenweg Gebrauch zu machen. Ein Beispiel für solch ein Datenverarbeitungssystem ist der Mikroprozessor TMS 32010 von Texas Instruments. Bei diesem Datenverarbeitungssystem hat der spezielle Befehl zum Lesen von Daten aus der Programmspeichereinheit und zu der Datenspeichereinheit die mnemotechnische Bezeichnung TBLR, während der spezielle Befehl zum Schreiben von Daten aus der Datenspeichereinheit in die Prgrammspeichereinheit die mnemotechnische Bezeichnung TBLW aufweist. Das Merkmal der Überführung von Daten aus der Datenspeichereinheit zur Programmspeichereinheit hat sich als sehr nützlich erwiesen, ist aber mit dem Nachteil behaftet, daß in der Programmspei -chereinheit gespeicherte Datensignalgruppen, wenn sie zu das Systenprogramm bildenden Signalgruppen hinzugefügt werden, zwangsweise durch die Größe des Programmspeichers beschränkt sind, wodurch auch die Programmgröße und -flexibilität Beschränkungen erfahren.It is also known to use a modification of the Harvard architecture, one way from the data memory of the data processing system to the program storage unit provides. For the command set by the data processing system, special Commands are added to it to the data processing system make it possible to use this data path. An example of such a The data processing system is the TMS 32010 microprocessor from Texas Instruments. In this data processing system, the special command to read data the mnemonic from the program storage unit and to the data storage unit Designation TBLR, while the special command for writing data from the data storage unit in the program memory unit has the mnemonic designation TBLW. That Feature of transferring data from the data storage unit to the program storage unit has been found to be very useful, but has the disadvantage that in the program storage unit stored data signal groups when they are part of the system program forming signal groups are added, compulsorily by the size of the program memory are limited, which also limits the size and flexibility of the program Experienced.
Es bestand daher ein Bedürfnis für ein mit der Harvard-Architektur ausgerüstetes Datenverarbeitungssystem, das von der Flexibilität spezieller Befehle zur Überführung von Datensignalgruppen zwischen der Programmspeichereinheit und der internen Datenspeichereinheit Gebrauch machen kann, ohne Beschränkunge an der Programmgröße herbeizuführen.There was therefore a need for one with Harvard architecture Equipped data processing system that benefits from the flexibility of special commands for transferring data signal groups between the program storage unit and can make use of the internal data storage unit without any restrictions on the Bring about program size.
Demgemäß besteht ein Ziel der Erfindung darin, ein verbessertes Datenverarbeitungssystem zu schaffen.Accordingly, it is an object of the invention to provide an improved data processing system to accomplish.
Ein weiteres Ziel der Erfindung besteht darin, ein verbessertes Datenverarbeitungssystem zu schaffen, das eine modifizierte Harvard-Architektur aufweist.Another object of the invention is to provide an improved data processing system to create that has a modified Harvard architecture.
Ein weiteres Ziel der Erfindung besteht darin, zusätzlichen Speicherraum für eine Datenverarbeitungseinheit zu schaffen, die eine modifizierte Harvard-Architektur besitzt.Another object of the invention is to provide additional Storage space for a data processing unit that uses a modified Harvard architecture owns.
Ein weiteres Ziel der Erfindung besteht auch noch darin, einen Hilfs-Datenspeicher zu schaffen, der für die Überführung von Datensignalgruppen zwischen dem Datenspeicher einer Datenverarbeitungseinheit und der Hilfs-Speichereinheit verwendet werden kann.Another object of the invention is to provide an auxiliary data memory to create the one for the transfer of data signal groups between the data memory a data processing unit and the auxiliary storage unit can be used.
Diese und weitere Ziele werden gemäß der Erfindung durch ein Datenverarbeitungssystem erreicht, bei dem die interne Da tenspeichere inhei t und die Programmspeichereìnheit typischerweise getrennt benutzt werden, während gleichwohl unter der Steuerung spezieller Befehle ein Datenweg zur Überführung von Daten zwischen den beiden Speichereinheiten geschaffen wird. Es wird eine Hilfs-Speichereinheit hinzugefügt, die die gleiche, Adressengestaltung wie die Programmspeichereinheit aufweist. Es wird eine Einrichtung beschrieben, die dazu dient, die Hilfs-Datenspeicherein heit zu aktivieren und die Programm-Speichereinheit zu entaktivieren, wenn die speziellen Befehle identifiziert sind. Auf diese Weise können die in der Hilfs-Datenspeichereinheit gespeicherten zusätzlichen Datensignalgruppen der internen Datsnspeichereinheit der Datenverarbeitungseinheit verfügbar gemacht werden.These and other objects are achieved in accordance with the invention by a data processing system achieved in which the internal data storage unit and the program storage unit typically used separately while nonetheless under the control of more specific ones Commands a data path for transferring data between the two storage units is created. An auxiliary storage unit is added which has the same Has address design as the program storage unit. It becomes a facility described, which is used to activate the auxiliary data storage unit and the Deactivate program storage unit when the special commands are identified are. In this way, the stored in the auxiliary data storage unit additional data signal groups of the internal data storage unit of the data processing unit be made available.
Diese uni weitere Ziele der Erfindung ergeben sich in näheren Einzelheiten aus der nachstehenden Beschreibung eines Ausführungsbeispieles anhand der Zeichnung. In der Zeichnung zeigt: Fig. 1 ein schematisches Blockschaltbild einer Einrichtung, in der die Erfindung verwirklicht ist, Fig. 2 ein Ablaufdiagramm der verschiedenen Signale der erfindungsgemäßen Einrichtung, und Fig. 3 ein Ablaufdiagramm der die Überführung von Daten anz#eigenden Systemsignale.These and other objects of the invention will become apparent in more detail from the following description of an exemplary embodiment with reference to the drawing. The drawing shows: FIG. 1 a schematic block diagram of a device, in which the invention is embodied, Fig. 2 is a flow chart of the various Signals of device according to the invention, and FIG. 3 shows a flow chart the system signals indicating the transfer of data.
Gemäß Fig. 1 kann eine Datenverarbeitungseinheit 10, die eine interne Datenspeichereinheit 101 aufweist, an eine Datenhauptleitung 15 und an eine System-Adressenhauptleitung 14 angeschlossen werden. Die Datenverarbeitungseinheit 10 legt auch ein Taktsignal an eine Eingangsklemme eines invertierenden Verstärkers 27 und an eine Taktklemme eines Multivibrators 23 vom D-Typ an. Die Ausgangsklemme des invertierenden Verstärkers 27 ist an eine Taktklemme eines Multivibrators 22 vom D-Typ und an eine Taktklemme eines Multivibrators 24 vom D-Typ angeschlossen.According to FIG. 1, a data processing unit 10, which has an internal Data storage unit 101 has to a data main line 15 and to a system address main line 14 can be connected. The data processing unit 10 also applies a clock signal to an input terminal of an inverting amplifier 27 and to a clock terminal of a D-type multivibrator 23. The output terminal of the inverting amplifier 27 is connected to a clock terminal of a D-type multivibrator 22 and to a clock terminal of a D-type multivibrator 24 is connected.
Eine logische UND-Torschaltung 20 empfängt an einer invertierten Klemme ein in Fig. 1 als COMPEs bezeichnetes invertiertes Steuer-oder Freigabesignal. Das invertierte Ausgangssignal der UND-Torschaltung 20 liegt an einer invertierenden Steuer- oder Freigabeklemme einer Befehlsidentifizierungseinhet 16 und an einer invertierten Eingangsklemme einer Befehlsidentifizierungseinheit 17 an.A logic AND gate circuit 20 receives on an inverted terminal an inverted control or enable signal designated as COMPEs in FIG. 1. That The inverted output signal of the AND gate circuit 20 is applied to an inverting one Control or release terminal of a command identification unit 16 and on one inverted input terminal of a command identification unit 17.
Die invertierende Ausgangsklemme der Befehlsidentifizierungseinheit 16 ist an eine invertierende Klemme einer logischen ODER-Torschaltung 21 angeschlossen, und eine invertierende Ausgangsklemme der Befehlsidentifizierungseinheit 17 ist mit einer invertierenden Eingangsklemme einer logischen ODER-Torschaltung 21 verbunden. Die Befehlsidentifizierungseinheit 16 und die Befehlsidentifizierungseinheit 17 sind beide an die System-Datenhauptleitung 15 angeschlossen. Die Ausgangsklemme der logischen ODER-Torschaltung 21 ist mit der D-Klemme der Multivibratoreinheit 22 vom D-Typ verbunden , während die Ausgangsklemme Q des Multivibrators 22 ein Signal Q1 an die D-Klemme des Multivibrators 23 vom D-Typ anlegt. Die invertierte Ausgangsklemme des Multivibrators 22 vom D-Typ, die mit Q1 bezeichnet ist, ist mit einer ersten Eingangsklemme einer logischen UND-Torschaltung 26 verbunden. Die Ausgangsklemme Q des Multivibrators 23 vom D-Typ ist an eine D-Klemme des Multivibrators 24 vom D-Typ und an eine erste Eingangsklemme einer logischen ODER-Torschaltung 25 angeschlossen. Eine Ausgangsklemme Q des Multivibrators legt ein Signal Q3 an eine zweite Eingangsklemme der logischen ODER-Torschaltung 25 an, während die invertierende Ausgangsklemme Q3 an den Hilfs-Datenspeicher 12 angelegt ist.The inverting output terminal of the command identifier 16 is connected to an inverting terminal of a logical OR gate circuit 21, and an inverting output terminal of the command identifying unit 17 is connected to an inverting input terminal of a logical OR gate circuit 21. The command identification unit 16 and the command identification unit 17 are both connected to the main system data line 15. The output terminal the logical OR gate circuit 21 is connected to the D terminal of the multivibrator unit 22 of the D-type, while the output terminal Q of the multivibrator 22 is a Signal Q1 is applied to the D-terminal of the D-type multivibrator 23. The inverted Output terminal of the D-type multivibrator 22, labeled Q1, is associated with a first Input terminal of a logical AND gate circuit 26 connected. The output terminal Q of the D-type multivibrator 23 is connected to a D-terminal of the multivibrator 24 from D-type and connected to a first input terminal of a logical OR gate circuit 25. An output terminal Q of the multivibrator applies a signal Q3 to a second input terminal of the logical OR gate circuit 25, while the inverting output terminal Q3 is applied to the auxiliary data memory 12.
Das invertiert Ausgangssignal der logischen ODER-Torschaltung 25 liegt an einer invertierenden Klemme der logischen UND-Torschaltung 20 und an einer zweiten Eingangsklemme der logischen UND-Torschaltung 26 an. Ein invertiertes Ausgangssignal von der logischen UND-Torschaltung 26 ist an die Programmspeichereinheit 11 angeschlossen. Die Hilfs-Datenspeichereinheit 12 und die Programmspeichereinheit 11 sind beide mit der Datenhauptleitung 15 und der System-Adressenhauptleitung 14 verbunden.The inverted output signal of the logical OR gate circuit 25 is present at an inverting terminal of the logical AND gate circuit 20 and at a second Input terminal of the logical AND gate circuit 26. An inverted output signal from the logical AND gate circuit 26 is connected to the program memory unit 11. The auxiliary data storage unit 12 and the program storage unit 11 are both connected to the data main line 15 and the system address main line 14.
Die Fig. 2 zeigt ein Ablaufdiagramm für drei Zyklen einer Leseoperation. Das COMPEN-Signal geht auf ein negatives logisches Niveau , das die Identifizierungseinheiten 16 und 17 aktiviert. Die Identifizierung eines passenden Befehls durch die Einheiten 16 und 17 bewirkt, daß das Ausgangssignal der ODER-Torschaltung 21 ins Positive geht.FIG. 2 shows a flow diagram for three cycles of a read operation. The COMPEN signal goes to a negative logic level which the identification units 16 and 17 activated. The units' identification of a suitable order 16 and 17 causes the output signal of the OR gate circuit 21 to be positive goes.
Während des nächsten Taktzyklus wird das Signal Q1 ein positives logisches Niveau und Q1 wird zu einem negativen logischen Niveau. Das Programmsteuersignal geht hoch wodurch die Programmspeichereinheit dagegen gesperrt wird, entweder auf die Adressensignalgruppe oder die Opcode-Siqnalgruppe auf der Datenhauptleitung anzusprechen. Zur gleichen Zeit während der Änderung des Taktzyklus während der Mitte der Periode nimmt das Ausgangssignal Q2 des Multivibrators 23 vom D-Typ einen positiven logischen Wert während des in der Mitte liegenden Taktüberganges an und verbleibt für ein ganzes Taktintervall auf dem positiven Wert. Das Ausgangssignal des Multivibrators 24 erhält während der dritten Taktperiode ein positives logisches Niveau , und es hat während des restlichen Betriebes einen negativen logischen Wert. Der Ausgang der invertierten ODER-Torschaltung 25 nimmt während der dritten Taktperiode ein negatives logisches Niveau an. Der Programmspeicher wird während des zweiten und des dritten Zyklus durch das Ausgangssignal der invertierenden UND-Torschaltung 26 entaktiviert, während der Hilfs-Datenspeicher 12 während des dritten Taktzyklus aktiviert wird. In Fig. 3 sind das die Speicherprogrammeinheit 11 sperrende Signal PROG CS und das den Datenspeicher aktivierende Signal DATA CS gezeigt.During the next clock cycle, the Q1 signal becomes a positive logic Level and Q1 becomes a negative logical level. The program control signal goes high whereby the program storage unit is locked against it, either on the address signal group or the opcode signal group on the main data line to address. At the same time while changing the clock cycle during the In the middle of the period, the output signal Q2 of the D-type multivibrator 23 takes a positive logical value during the middle bar transition on and remains at the positive value for an entire clock interval. The output signal of the multivibrator 24 receives a positive logic during the third clock period Level, and it has a negative logical value for the rest of the operation. The output of the inverted OR gate circuit 25 decreases during the third clock period a negative level of logic. The program memory is used during the second and the third cycle by the output of the inverting AND gate circuit 26 inactivated while auxiliary data store 12 is during the third clock cycle is activated. In FIG. 3, these are signals that block the memory program unit 11 PROG CS and the data memory activating signal DATA CS are shown.
Erläuterungshalber sind die Signale auf der Adressen leitung sowie die Signale auf der Datenleitung für diese Operation für die Leseoperation dargestellt.For the sake of explanation, the signals are on the address line and the signals on the data line for this operation are shown for the read operation.
Arbeitsweise der bevorzu#t#en#Ausführun#s#form Wie oben erläutert, sind in einer in der Harvard-Architektur verwirklichten Datenverarbeitungseinheit die Datenspeichereinheit und die Programmspeichereinheit gesondert.Working method of the preferred # execution As explained above, are in a data processing unit implemented in the Harvard architecture the data storage unit and the program storage unit separately.
Diese Trennung kann Verbesserungen der Leistungsfähigkeit des Datenverarbeitungssystems herbeiführen, die allgemein bekannt sind. Wie aus Fig. 1 ersichtlich, sind der Programmspeicher 11 und die interne Datenspeichereinheit 101 der Datenverarbeitungseinheit 10 getrennte Einheiten, wobei die interne Datenspeichereinheit durch gesonderte Adressen- und Daten-Hauptleitungen an den Rest der Datenverarbcitugseinhcit (ALU) 10 angeschlossen ist. Es sind auch weitere elektrische Verbindungen wie die Takt-HauptLeitung und die Steuersignal-Hauptleitung vorhanden, doch brauchen diese Hilfs-Signalübertragungsbauteile für das Verständnis der vorliegenden Erfindung nicht erläutert zu werden. Um den für die Datensignalgruppen zur Verfügung stehenden Speicherraum zu erweitern, ist die Hilfs-Datenspeichereinheit 12 an die Adressenhauptleitung 14 und an die Datenhauptleitung 15 angeschlossen. Um sicherzustellen, daß der spezielle Lesebefehl und der spezielle Schreibbefehl verwendet werden, müssen der Hilfs-Datenspeicher 12 aktiviert und die normalerweise zugängliche Programmspeichereinheit 11 entaktiviert werden. Um dies zu erreichen, wird die Datenhauptleitung 15 durch eine Befehlsidentifizierungseinheit 16 und die Befehlsidentifizierungseinheit 17 zur Identifizierung jedes der speziellen Befehle, d.h. des Lesebefehls und des Schreibbefehls, überwacht.This separation can improve the performance of the data processing system bring about that are well known. As can be seen from Fig. 1, the program memory 11 and the internal data storage unit 101 of the data processing unit 10 are separated Units, the internal data storage unit by separate address and Main data lines connected to the rest of the data processing unit (ALU) 10 is. There are also other electrical connections such as the main clock line and the control signal main line is present, but these need auxiliary signal transmission components not explained for the understanding of the present invention will. To expand the memory space available for the data signal groups, is the auxiliary data storage unit 12 to the main address line 14 and to the Main data line 15 connected. To ensure that the special read command and the special write command must be used, the auxiliary data memory 12 activated and the normally accessible program storage unit 11 deactivated will. To achieve this, the main data line 15 is provided with a command identification unit 16 and the instruction identification unit 17 for identifying each of the special Commands, i.e. the read command and the write command, are monitored.
Eine an die logische UND-Torschaltung 20 angeschlossene Steuerleitung gibt die Hilfs-Speichereinheit durch Aktivieren der Befehlsidentifizierungseinheit 16 und 17 durch eine logische UND-Torschaltung 20 frei. Diese Steuerleitung erlaubt im Bedarfsfalle die normale Operation des speziellen Lesebefehls und des speziellen Schreibbefehls.A control line connected to the logical AND gate circuit 20 gives the auxiliary storage unit by activating the command identification unit 16 and 17 by a logical AND gate circuit 20 free. This control line allows if necessary, the normal operation of the special read command and the special Write command.
Wenn einer der speziellen Befehle aus der Speichereinheit 11 abgerufen wird, werden die Befehlsidentifizierungseinheiten 16 und 17 aktiviert, die ein Signal über die Torschaltung der Multivibratoreinheit 22 vom D-Typ anlegen.When one of the special commands is retrieved from the memory unit 11 is activated, the command identification units 16 and 17 are activated, which a signal Apply via the gate circuit of the D-type multivibrator unit 22.
Die drei Multivibratoren 22, 23 und 24 vom D-Typ schaffen Signale zur Entaktivierung der Programmspeichereinheit 11 und zur Aktivierung der Hilfs-Datenspeichereinheit 12 während des dritten Taktzyklus des speziellen Befehles.The three D-type multivibrators 22, 23 and 24 provide signals for deactivating the program storage unit 11 and for activating the auxiliary data storage unit 12 during the third clock cycle of the special instruction.
Es findet so eine Übertragung einer Angabe oder von Daten zwischen dem Datenspeicher der Datenverarbeitungseinheit 10 und der Hilfs-Datenspeichereinheit 12 ohne Einbeziehung der Programmspeichereinheit 11 statt, wie dies sonst im normalen Betriebe der Fall wäre. Während des dritten Taktzyklus des speziellen Befehls wird die Torschaltung 20 entaktiviert, um einen möglichen Konflikt beim Zugang zur Hilfs-Datenspeichereinheit 12 oder zur Programm-Speichereinheit 11 zu verhindern. Nach dem dritten Taktzyklus des speziellen Befehls wird die Schaltung in ihren ursprünglichen Zustand zurückgeführt, und die logische UND-Torschaltung 20 kann erneut für eine anschließende Identifizierung spezieller Lese- und Schreibbefehle freigegeben werden.There is such a transfer of an indication or of data between the data memory of the data processing unit 10 and the auxiliary data storage unit 12 without the involvement of the program storage unit 11 instead, as is otherwise normal Operations would be the case. During the third clock cycle of the special instruction, the gate circuit 20 is deactivated to avoid a possible conflict in access to the auxiliary data storage unit 12 or to the program storage unit 11 to prevent. After the third clock cycle of special command will keep the circuit in its original State returned, and the logical AND gate circuit 20 can again for a subsequent identification of special read and write commands are enabled.
An dem vorstehend erläuterten Ausführungsbeispiel können vielerlei Abwandlungen vorgenommen werden, ohne daß der Rahmen der Erfindung überschritten wird.Many things can be done in the exemplary embodiment explained above Modifications can be made without exceeding the scope of the invention will.
Claims (16)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8507617A GB2174517B (en) | 1985-03-23 | 1985-03-23 | Apparatus and method for utilizing an auxiliary data memory unit in a data processing system having separate program and data memory units |
| US06/764,215 US4747039A (en) | 1985-03-23 | 1985-08-09 | Apparatus and method for utilizing an auxiliary data memory unit in a data processing system having separate program and data memory units |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3609680A1 true DE3609680A1 (en) | 1986-09-25 |
Family
ID=26289021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19863609680 Withdrawn DE3609680A1 (en) | 1985-03-23 | 1986-03-21 | Method and device to enable an auxiliary data storage unit to be used in a data processing system with separate program and data storage units |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3609680A1 (en) |
-
1986
- 1986-03-21 DE DE19863609680 patent/DE3609680A1/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2629459C2 (en) | ||
| DE1951552C3 (en) | Storage device secured by a protection key | |
| DE3686436T2 (en) | STORAGE SYSTEM WITH HIGH PERFORMANCE. | |
| CH619309A5 (en) | ||
| EP0010186B1 (en) | Apparatus for handling tagged pointers | |
| EP1183690B1 (en) | Memory array with address scrambling | |
| DE1774870C3 (en) | Device for addressing a memory cell of a memory in a data processing system | |
| DE2054830C3 (en) | Information processing system with means for accessing memory data fields of variable length | |
| DE3228405A1 (en) | EMULATOR FOR GENERATING A SEQUENCE OF CONTROL SIGNALS | |
| DE3911721C2 (en) | ||
| DE1574499B2 (en) | Storage arrangement for binary data using a closed data circulation loop | |
| DE3234782C2 (en) | Driver circuit for a display device | |
| DE1524773C3 (en) | Addressing system for storage devices | |
| DE1909090C3 (en) | Protection device for the main memory of a computer system | |
| DE2064473B2 (en) | Circuit for determining the address of information sought contained in a memory of a data processing system | |
| DE69223714T2 (en) | Semiconductor memory device and output control method | |
| DE2136270A1 (en) | Method and comparator for comparing two binary numbers | |
| DE3410497A1 (en) | COMPUTER ARRANGEMENT | |
| DE3916811C2 (en) | ||
| DE10105627B4 (en) | A multi-port memory device, method and system for operating a multi-port memory device | |
| EP0035772B1 (en) | Microprogramme control apparatus | |
| DE3609680A1 (en) | Method and device to enable an auxiliary data storage unit to be used in a data processing system with separate program and data storage units | |
| DE1952020C3 (en) | Circuit arrangement for adding or subtracting a binary number to or from the content of an associative memory | |
| DE3326898C2 (en) | data processing machine | |
| DE3885935T2 (en) | Digital in-circuit tester with channel memory erasure protection. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |