DE3531991A1 - Verfahren zur rbertragung von digitalen daten - Google Patents

Description

Die Erfindunge bezieht sich auf ein Verfahren zur Übertragung von digitalen Daten, die in Form eines aus Bits bestehenden Datenstroms über Lichtwellenleiter von einem Sender zu einem Empfänger übertragen werden, bei welchem
- der Datenstrom auf der Senderseite in Datenblöcke mit jeweils n Bits unterteilt wird,
- die Datenblöcke in einem Festwertspeicher mit vorher festgelegter Zuordnung in Sendeblöcke mit (n + 1) Bits umgesetzt werden,
- die Sendeblöcke auf die Übertragungsstrecke gegeben und mit erhöhter Geschwindigkeit übertragen werden,
- die Sendeblöcke auf der Empfängerseite in einem Festwertspeicher mit gleicher Zuordnung wie auf der Senderseite wieder in Datenblöcke mit n Bits umgesetzt werden und
- Sendeblöcke, die wegen Verfälschung ihrer Binärinformation nicht in Datenblöcke umgesetzt werden können zur Fehlererkennung ausgewertet werden (Zeitschrift "Frequenz 34 (1980) 2", Seiten 45 bis 52).

Bei Übertragung von digitalen Daten über Lichtwellenleiter - im folgenden kurz "LWL" genannt - können Fehler auftreten. Die sogenannten "Bitfehler" können beispielsweise dann entstehen, wenn der Sendepegel zu niedrig ist, wenn der sendende Laser defekt ist, wenn die Leitungsdämpfung zu hoch ist oder wenn die Empfängerseite nicht empfindlich genug ist. Damit sichergestellt werden kann, daß die Übertragung einwandfrei ist, muß dieselbe ständig überwacht werden. Dazu kann beispielsweise ein Verfahren verwendet werden, wie es eingangs beschrieben ist. Bei diesem Verfahren werden binäre Blockcodes verwendet, die unter Einsatz eines Codealphabets zur Überwachung des Übertragungssystems benutzt werden. Ein bei diesem bekannten Verfahren verwendeter Code mit gutem Wirkungsgrad ist der sogenannte 5B6B-Code, bei dem ein Datenblock mit n = 5 Bits in einen Sendeblock mit (n + 1) = 6 Bits umgesetzt wird. Das Verfahren läßt sich mit unterschiedlichen Wirkungsgraden auch für andere Werte von "n" durchführen. Stellvertretend für alle Möglichkeiten wird im folgenden auf den 5B6B-Code mit n = 5 eingegangen.

Bei diesem Code müssen 2⁵ möglichen Datenblöcken mit 5 Bits geeignete Sendeblöcke mit jeweils 6 Bits zugeordnet werden. Es wird dabei ein aus einem positiven Mode und einem negativen Mode bestehendes Codealphabet gebildet. Der positive Mode enthält nur ausgewogene und positive Wörter, wobei die Anzahl der Einsen im Wort größer als die Anzahl der Nullen ist, während der negative Mode lediglich ausgewogene und negative Wörter enthält, wobei die Anzahl der Nullen größer als die Anzahl der Einsen ist. Die gewünschte Blockstruktur wird bei diesem Verfahren als Codealphabet in Festwertspeichern abgelegt. Wenn bei der Übertragung der Daten am Festwertspeicher der Empfängerseite ein Sendeblock ankommt, dessen binäre Information dort nicht abgelegt ist, dann kann dieser Sendeblock nicht in einen Datenblock zurückgewandelt werden. Es liegt dann ein Fehler im Übertragungssystem vor, der ausgewertet wird. Dieses Verfahren hat sich bei der Fehlerüberwachung von digitalen Übertragungssystemen bewährt.

Der Erfindung liegt die Aufgabe zugrunde, das bekannte Überwachungsverfahren zur Übertragung zusätzlicher Information auszunutzen, ohne dabei die Qualität der Fehlerüberwachung negativ zu beeinflussen.

Diese Aufgabe wird bei einem Verfahren der eingangs geschilderten Art gemäß der Erfindung dadurch gelöst,
- daß auf der Senderseite in gleichbleibenden Abständen unter Umgehung des Festwertspeichers anstelle eines Sendeblocks ein Informationblock mit (n + 1) Bits in den Datenstrom eingefügt wird.
- daß der Informationsblock aus einem der Datenblöcke mit n Bits besteht, dem ein aus mindestens einem Hilfsdatenstrom entnommenes Informationsbit hinzugefügt wird,
- daß das Informationsbit den Datenblöcken immer an der gleichen Position hinzugefügt wird,
- daß die Frequenz des Hilfsdatenstroms mindestens um den Faktor "2" niedriger als die Frequenz des Datenstroms ist,
- daß das Informationsbit auf der Empfängerseite aus dem Informationsblock herausgefiltert wird und
- daß der n Bits aufweisende Datenblock des Informationsblocks unter Umgehung des Festwertspeichers wieder in den Datenstrom eingefügt wird.

Das Wort "Hilfsdatenstrom" wurde gewählt, um den Datenstrom, aus dem das Informationsbit entnommen wird, gegenüber dem eigentlichen Datenstrom im Beschreibungstext abgrenzen zu können. Tatsächlich handelt es sich aber ebenso um einen digitalen Datenstrom wie bei dem eigentlichen Datenstrom.

Der Faktor "2", um den die Frequenz des Hilfsdatenstroms niederiger ist als die des Datenstroms, gilt für den Fall, daß die Datenblöcke aus nur einem Bit bestehen und daß jeder zweite Sendeblock durch einen Informationsblock ersetzt wird. Wegen der dazu erforderlichen hohen Übertragungsgeschwindigkeit ist ein solches Verfahren allerdings nur mit sehr großem Schaltungsaufwand realisierbar. Bei Einsatz eines dem 5B6B-Code entsprechenden Verfahrens ergibt sich bereits ein Faktor "12", wenn auch bei diesem Verfahren jeder zweite Sendeblock durch einen Informationsblock ersetzt wird. Der Faktor wird um so größer, je größer die Anzahl der verbleibenden Sendeblöcke ist, bevor anstelle eines Sendeblocks ein Informationsblock eingefügt wird.

Durch Einfügen des das Informationsbit enthaltenden Informationsblocks anstelle eines Sendeblocks ist es möglich, neben dem eigentlichen Datenstrom mindestens einen weiteren als Hilfsdatenstrom bezeichneten Datenstrom gleichzeitig im gleichen System zu übertragen. Der jeweils wievielte Sendeblock durch einen Informationsblock ersetzt wird, hängt von der geforderten Genauigkeit bei der Ermittlung der Bitfehlerrate ab. So kann vorzugsweise jeder 11. Sendeblock durch einen Informationsblock ersetzt werden. Dementsprechend ist auch die Frequenz des Hilfsdatenstroms zu wählen, dem das Informationsbit entnommen wird.

Der Datenstrom wird durch dieses Verfahren in keiner Weise beeinflußt bzw. verfälscht. Es werden nur auf der Senderseite in festen Abständen Datenblöcke speziell codiert, ohne daß dabei ihre binären Informationen verändert werden. Diese spezielle Codierung wird auf der Empfängerseite rückgängig gemacht und die Datenblöcke in ihrer ursprünglichen Form weitergegeben.

Das Verfahren nach der Erfindung wird im folgenden als Ausführungsbeispiel anhand der Zeichnungen erläutert.

Es zeigen:

Fig. 1 eine senderseitige Schaltung zur Realisierung des Verfahrens nach der Erfindung.

Fig. 2 die entsprechende empfängerseitige Schaltung.

Fig. 3 einen möglichen Zusatz zur Schaltung nach Fig. 1,

Fig. 4 einen möglichen Zusatz zur Schaltung nach Fig. 2.

In der folgenden Beschreibung wird die Erfindung anhand des bekannten 5B6B-Codes erläutert. Der Buchstabe "n" beträgt damit "5". Jeder Datenblock hat also 5 bits und jeder Sendeblock hat 6 Bits. Prinzipiell kann die Erfindung aber auch bei anderen Blockcodeverfahren angewendet werden. Der Wirkungsgrad der einzelnen Verfahren gibt hier sinnvolle Grenzen an.

An welcher Stelle das Informationsbit dem jeweiligen Datenblock hinzugefügt wird, ist beliebig. Vorzugsweise wird das Informationsbit an letzter Stelle hinzugefügt.

Das Senden der Datenblöcke (Fig. 1) mit einer um 6/5 erhöhten Bitrate macht es erforderlich, zwei unterschiedliche Taktfrequenzen bereitzustellen, deren Verknüpfungsverhältnis 6/5 in bekannter Schaltungstechnik, z. B. PLL, realisiert werden kann. Der Takt mit der niedrigeren Frequenz - beispielsweise 138 MHz - liest den bei E ₁ankommenden Datenstrom in ein Schieberegister 1 ein. Das Schieberegister 1 setzt sich beispielsweise aus fünf Flip-Flops zusammen. Ein Taktteiler 2 erzeugt nach jeweils fünf Taktperioden einen Impuls, der einen Zwischenspeicher 3 veranlaßt, die im Schieberegister 1 enthaltene Information zu übernehmen.

Die Ausgänge des Zwischenspeichers 3 steuern einen Festwertspeicher 4 - im folgenden kurz "PROM 4" genannt - der jeweils einem Datenblock mit 5 Bits einen Sendeblock mit 6 Bits und eine Information über den Folgemode zuweist. Die Information über den Folgemode wird in einem Flip-Flop 7 zwischengespeichert. Das Flip-Flop 7 wird von dem gleichen Impuls getriggert, der auch den Zwischenspeicher 3 ansteuert. Damit erhält jeder Datenblock eine Information, aus welchem Mode (positiv oder negativ) der zuzuweisende Sendeblock entnommen werden soll.

Der Takt mit der höheren Frequenz - hier also 167 MHz - steuert einen Taktteiler 8 an, der nach jeweils sechs Taktperioden einen Impuls erzeugt. Für die Dauer dieses Impulses wird ein Schieberegister 9 auf Einlesen geschaltet. Hierbei wird dann der jeweils zugewiesene Sendeblock eingelesen, sofern die Umschalter 10 (Multiplexer) den Sendeblock des PROMs 4 ausgeben. Mit dem ausgangsseitigen Takt von 167 MHz wird dann der Sendeblock bei A ₁ aus dem Schieberegister 9 ausgelesen und auf die Übertragungsstrecke gegeben.

Damit ist in Kurzfassung das bekannte Überwachungsverfahren nach dem 5B6B-Code auf der Sender- bzw. Codierseite beschrieben. Dieses Verfahren wird gemäß der Erfindung zur zusätzlichen Übertragung von Informationen ausgenutzt, indem in gleichbleibenden Abständen ein Sendeblock durch einen Informationsblock ersetzt wird. Welcher Sendeblock dabei fortgelassen wird, hängt von zwei Grenzen ab, zwischen denen einerseits die Fehlerüberwachung noch gewährleistet ist und andererseits die Übertragungsqualität der zu übertragenden Information noch ausreicht. In diesem Sinne kann der 5. Sendeblock als untere Grenze angesehen werden, während der 15. Sendeblock die obere Grenze sein kann. Die folgenden Ausführungen gelten für den 11. Sendeblock, so daß jeder 11. Sendeblock durch einen Informationsblock ersetzt wird, der ein Informationsbit enthält. Dies geschieht beispielsweise wie folgt:

Der Ausgangsimpuls des Taktteilers 8 triggert auch einen Impulsteiler 12, der nach jeweils elf Eingangsimpulsen einen Ausgangsimpuls liefert. Für die Dauer dieses Ausgangsimpulses schalten die Umschalter 10 um. Die Verbindungen zum PROM 4 sind dadurch unterbrochen, während fünf der sechs Umschalter 10 jetzt direkt mit dem Zwischenspeicher 3 verbunden sind. Von dort wird unter Umgebung des PROMs 4 ein Datenblock mit 5 Bits direkt übernommen und anstelle eines vom PROM 4 codierten Sendeblocks in das Schieberegister 9 eingelesen. An 6. Stelle wird dabei über den freigebliebenen 6. Umschalter (in Fig. 1 ganz links) ein frei verfügbares Informationsbit IB hinzugefügt, das eine zusätzliche Nutzinformation trägt. Dieses Informationsbit wird dem Hilfsdatenstrom entnommen. Der Ausgangsimpuls des Impulsteilers 12 verriegelt dabei über ein logisches Gatter 13 (ODER-Verknüpfung) und das Flip-Flop 7 den Zwischenspeicher 3 für den Folgemode für die Dauer eines Datenblocks. Es wird damit bewirkt, daß der nächste zu codierende Datenblock in den Mode gewiesen wird, der eigentlich für den vorherigen Datenblock vorgesehen war.

Die Frequenz des Hilfsdatenstroms soll entsprechend obigen Ausführungen deutlich unterhalb der Frequenz des Datenstroms liegen. Wenn zur Übertragung beispielsweise das bekannte 140-Mbit-System verwendet wird, dann wird wegen der Umwandlung des Datenblocks mit 5 Bits in einen Sendeblock mit 6 Bits die Übertragungsgeschwindigkeit auf 167 Mbit/s gesteigert. Wird jetzt jeder 11. Datenblock durch einen Informationsblock ersetzt, dann darf die Frequenz des Hilfsdatenstroms nicht über 2,53 Mbit/s (167 : 66) liegen.

Wird für den Hilfsdatenstrom das ebenfalls bekannte 256-kbit-System eingesetzt, dann könnte bei den oben geschilderten Bedingungen jedes Informationsbit dieses Hilfsdatenstroms 9- bis 10mal übertragen werden. Es könnten dann also problemlos auch Informationsbits aus mehr als einem Hilfsdatenstrom hinzugefügt werden.

Das gilt auch, wenn statt des 140-Mbit-Systems beispielsweise das ebenfalls bekannte 34-Mbit-System unter den gleichen Bedingungen für den Datenstrom verwendet wird. Als oberen Grenze für die Frequenz des Hilfsdatenstroms ergäben sich hier 621,2 Kbit/s (41.000 : 66), so daß ein Informationsbit des 256-kbit-Systems 2- bis 3mal übertragen werden könnte.

Der aus Sendeblöcken und Informationsblöcken bestehende Datenstrom wird über den Ausgang A ₁ ausgelesen und über die angeschlossene Übertragungsstrecke übertragen. Der Datenstrom gelangt am Ende der Übertragungsstrecke zum Empfänger (Fig. 2) und wird diesem über den Eingang E ₂ zugeführt. Anhand von Fig. 2 wird zunächst die an sich bekannte Fehlererkennung bei Verwendung des 5B6B-Codes erläutert:

Ein Schieberegister 14 liest den bei E ₂ ankommenden Datenstrom ein. Das Schieberegister 14 setzt sich aus sechs Flip-Flops zusammen, die hier mit einer Frequenz von 167 MHz getaktet werden. Der Takt kann mit bekannter Schaltungstechnik aus dem ankommenden Datenstrom gewonnen werden. Ein Taktteiler 16 erzeugt nach jeweils sechs Taktperioden einen Impuls, der einen Zwischenspeicher 17 veranlaßt, die im Schieberegister 14 enthaltene Information zu übernehmen. Die im Zwischenspeicher 17 gespeicherten Sendeblöcke mit 6-Bits werden in einen Festwertspeicher 18 - im folgenden kurz "PROM 18" genannt - gegeben und von diesem wieder in einen Datenblock mit 5 Bits zurückgewandelt. Über die Umschalter 19 steht ein solcher Datenblock nunmehr vor einem Schieberegister 20.

Die Empfängerschaltung wird - wie im Sender - außer mit dem Takt 167 MHz zusätzlich mit einem zweiten Takt versorgt, dessen Frequenz jedoch um den Faktor 5/6 niedriger liegt - hier also mit 139 MHz. Ein von diesem Takt gesteuerter Taktteiler 21 erzeugt nach jeweils fünf Taktperioden einen Impuls, für dessen Dauer das aus fünf Flip-Flops bestehende Schieberegister 20 auf "Einlesen" geschaltet wird. Hierbei wird der an den Ausgängen der Umschalter 19 bereitgestellte Datenblock in das Schieberegister 20 übernommen.

Bei der Decodierung der Sendeblöcke durch das PROM 18 gibt es bei fehlerhafter Übertragung des Datenstroms Decodierzustände, die wegen ihrer verfälschten Binärinformation nicht in einen Datenblock zurückgewandelt werden können. Erkennt das PROM 18 einen solchen verfälschten Sendeblock, dann wird ein Fehlerimpuls F abgegeben. Häufen sich solche Fehler, dann liegt am Ausgang X eine hohe Fehlerquote vor. Es wird dann angenommen, daß die Schaltung nicht im Raster der gesendeten Datenblöcke liegt. Die Schaltung läuft dann nicht synchron. Über den der Synchronisierung dienenden Eingang S ₁ wird dann ein Impuls auf den Taktteiler 16 gegeben, der bewirkt, daß der eingangsseitige Takt (167 MHz) für eine Periodendauer unwirksam wird. Damit wird das Einlesen der Daten um ein Bit versetzt. Dieser Vorgang wiederholt sich so lange, bis die Schaltung synchron läuft, d. h. bis das PROM 18 die Sendeblöcke auch tatsächlich im Blockraster einliest. Die Fehlerquote am Ausgang X ist dann auf einen deutlich verminderten Wert gesenkt.

Wenn die Überwachungsschaltung einen LDS-Zähler 32 enthält, der die laufende digitale Summe zählt, dann wird der bei E ₂ ankommende Datenstrom auch zu diesem Zähler geführt. Der LDS-Zähler 32 gibt dann einen Fehlerimpuls ab, wenn die dem jeweiligen System zugeordnete Summe - beispielsweise ± 3 - über- oder unterschritten ist. Es erfolgt dadurch eine Einzelfehlermarkierung EF, aus welcher bei diesem bekannten Blockcodeverfahren die Bitfehlerrate abgeleitet werden.

Die Rückgewinnung des Informationsbits aus dem Datenstrom geschieht wie folgt:

Die Ausgangsimpulse des Taktteilers 16 triggern einen Impulsteiler 22, der nach jeweils elf Eingangsimpulsen einen Ausgangsimpuls erzeugt. Durch diesen Ausgangsimpuls werden für seine Dauer die fünf Umschalter 19 umgeschaltet. Es wird dadurch eine direkte Verbindung zum Zwischenspeicher 17 hergestellt. Dadurch wird der im Zwischenspeicher 17 anstehende Informationsblock unter Umgebung des PROMs 18 direkt zu den Umschaltern 19 geführt. Der ursprüngliche Datenblock mit 5 Bits wird von den Umschaltern 19 an das Schieberegister 20 weitergereicht. Der ausgangsseitige Takt liest die Daten insgesamt aus dem Schieberegister 20 aus. Am Ausgang A ₂ haben die Daten dann wieder ihre ursprüngliche Form.

Das an 6. Stelle des Informationsblocks hinzugefügte Informationsbit steht an 6. Stelle im Zwischenspeicher 17. Es wird vom Ausgangsimpuls des Impulsteilers 22 in einem Flip-Flop 23 abgespeichert. Am Ausgang A ₃ steht damit wieder die binäre Information des Informationsbits IB zur Verfügung.

Zur Rückgewinnung des Informationsbits IB auf dem geschilderten Wege muß zunächst der das Informationsbit aufweisende Informationsblock auf der Empfängerseite gefunden werden. Das geschieht wie folgt:

Da der Informationsblock für die Fehlerüberwachung nicht mit verwendet werden darf, wird der Fehlerausgang des PROMS 18 über ein Gatter 33 und eine Inverterstufe 35 bei jedem 11. Sendeblock gesperrt - der Informationsblock ersetzt im hier geschilderten Ausführungsbeispiel jeden 11. Sendeblock. Dabei wird zu Beginn der Informationsblock nur zufällig erfaßt. In diesem Falle wäre der am Ausgang X ermittelte Fehler gleich Null. Wenn der Fehlerausgang des PROMS 18 - was zu Beginn der Fall sein wird - während des Sendeblocks gesperrt wird, dann stellt sich am Ausgang X eine konstante Fehlerquote mit dem oben erwähnten verminderten Wert ein. Der Synchronisierimpuls S ₂ hält dann den Taktteiler 22 für die Dauer einer Periode eines Steuerimpulses an. Das wird so oft wiederholt, bis der Informationsblock gefunden ist, also solange, bis am Ausgang X kein Fehler mehr angezeigt wird.

Der ausgewogene Code kann bei der geschilderten Übertragung im System des 5B6B-Codes durch das Einfügen des Informationsblocks gestört werden. Diese Tatsache muß auch für den LDS-Zähler 32 berücksichtigt werden. Für die Dauer des Informationsblocks muß der LDS-Zähler 32 also gesperrt werden. Das kann wie folgt geschehen:

Der LDS-Zähler 32 wird von der höheren Frequenz (167 MHz) getaktet. Er erhält - nach Synchronisierung der Schaltung - vom Taktteiler 22 außerdem über das Gatter 34 immer dann einen Impuls, wenn der Informationsblock im Schieberegister 14 steht und wird durch diesen Impuls für die Dauer des Informationsblocks, also für 6 Takte, gesperrt. Gleichzeitig ist auch der Fehlerausgang des PROMS 18 - wie oben beschrieben - durch einen Steuerimpuls des Taktteilers 22 über das Gatter 33 gesperrt.

Für die in Zwischen-Regeneratoren der Übertragungsstrecke vorhandenen LDS-Zähler gilt das gleiche wie für den LDS-Zähler 32 der Empfängerseite. Auch diese LDS-Zähler müssen für die Dauer der Informationsblöcke gesperrt werden. Die in den Zwischen-Regeneratoren erforderliche Synchronisierung erfolgt über eine Auswertung des Einzelfehlers EF.

Die vorangehende Beschreibung gilt für das Hinzufügen eines Informationsbits aus nur einem Hilfsdatenstrom zu einem Datenblock, so daß vorzugsweise anstelle jedes 11. Sendeblocks ein Informationsblock tritt. Bei entsprechender Frequenz und davon abhängiger Abtastgeschwindigkeit können auch Informationsbits aus mehr als einem Hilfsdatenstrom hinzugefügt werden, so wie es weiter oben schon erwähnt wurde. So ist es beispielsweise möglich, entsprechend der Schaltung nach Fig. 3 Informationsbits aus vier Hilfsdatenströmen zu Datenblöcken hinzuzufügen.

Zur Durchführung dieses Verfahrens wird an den Taktteiler 12 ein weiterer Taktteiler 24 angeschlossen, der nach jeweils vier Taktperioden einen Impuls abgibt, der als Steuersignal auf einen Umschalter 25 gegeben wird. An den Umschalter 25 sind außerdem vier Hilfsdatenströme D ₁ bis D ₄ angeschlossen. Nach Maßgabe des Steuersignals des Taktteilers 24 wird vom Umschalter 25 jeweils ein Informationsbit IB eines der Hilfsdatenströme auf den 6. Umschalter 10 gegeben und dort, wie schon für Fig. 1 beschrieben, einem Datenblock hinzugefügt, so daß sich ein Informationsblock mit 6 Bits ergibt.

Solange nur Informationsbits eines Hilfsdatenstromes verwendet werden, reicht die oben beschriebene Synchronisierung zur Rückgewinnung der binären Information aus. Bei mehr als einem Hilfsdatenstrom ist eine zusätzliche Synchronisierung der unterschiedlichen Hilfsdatenströme erforderlich. Dazu kann beispielsweise der Anschluß D ₄ des Umschalters 25 verwendet werden, der mit dem Ausgang eines Taktteilers 26 verbunden ist. Der Taktteiler 26 ist mit dem Taktteiler 24 verbunden und liefert nach je zwei Takten einen Impuls. Es erfolgt dadurch die richtige Zuordnung der Informationsbits aus den einzelnen Hilfsdatenströmen.

Auf der Empfängerseite werden die Informationsbits der vier Hilfsdatenströme nach Fig. 4 beispielsweise wie folgt getrennt zurückgewonnen:

Der Taktteiler 22 steuert einen zusätzlichen Taktteiler 27, der nach jeweils vier Eingangsimpulsen einen Ausgangsimpuls liefert, der einem Decoder 28 zugeführt wird. Über einen Zwischenspeicher 29 werden die Informationsbits an die zugehörigen Ausgänge der Hilfsdatenströme gegeben. Im Zwischenspeicher 29 wird immer nur die Information gespeichert, die dem betreffenden Decodierzustand entspricht.

D ₄ ist wie schon für die Senderseite beschrieben der Synchronisierkanal. Er wird vorzugsweise mit der Bitfolge 010101.... belegt. Die an D ₄ liegende Signalfolge wird mit einer von einem Taktteiler 30 erzeugten Signalfolge als Referenz verglichen. Der Taktteiler 30 liefert nach je zwei Eingangsimpulsen einen Ausgangsimpuls. Der Vergleich erfolgt mittels eines EXOR-Gatters 31. Wenn am Ausgang A ₄ ein Fehler festgestellt wird, dann stimmt die Synchronisierung nicht. Über S ₃ wird der Taktteiler 27 dann solange veranlaßt, jeweils einen Raster bzw. Takt weiterzugehen, bis bei A ₄ kein Fehler mehr vorliegt. Die Informationsbits werden dann den Ausgängen D ₁ bis D ₃ richtig zugeordnet.

Die Erfindung wurde im Vorangehenden zum Teil mit speziellen Zahlenangaben von Frequenzen bzw. Bitraten erläutert. Dabei werden nur international genormte Übertragungssysteme erwähnt. Selbstverständlich ist das Verfahren auch anwendbar, wenn nicht genormte Übertragungssysteme eingesetzt werden.

Der Synchronisierkanal D ₄ enthält keine eigentliche Dateninformation, da er nur der Synchronisierung der anderen Datenströme D ₁ bis D ₃ dient. Prinzipiell ist es möglich, auch über den Synchronisierkanal noch eine Information zu übertragen, die dann allerdings wesentlich niederfrequenter als die anderen Datenströme sein muß. Diese Zusatzinformation kann beispielsweise aus einem Datenstrom von 300 Bit/s entnommen werden. Das wäre beispielsweise ein digitalisiertes Telemetriesignal, das auch die Bezeichnung "ISM"-Signal hat.

Claims (5)

1. Verfahren zur Übertragung von digitalen Daten, die in Form eines aus Bits bestehenden Datenstroms über Lichtwellenleiter von einem Sender zu einem Empfänger übertragen werden, bei welchem
- der Datenstrom auf der Senderseite in Datenblöcke mit jeweils n Bits unterteilt wird,
- die Datenblöcke in einem Festwertspeicher mit vorher festgelegter Zuordnung in Sendeblöcke mit (n + l) Bits umgesetzt werden,
- die Sendeblöcke auf die Übertragungsstrecke gegeben und mit erhöhter Geschwindigkeit übertragen werden,
- die Sendeblöcke auf der Empfängerseite in einem Festwertspeicher mit gleicher Zuordnung wie auf der Senderseite wieder in Datenblöcke mit n Bits umgesetzt werden und
- Sendeblöcke, die wegen Verfälschung ihrer Binärinformation nicht in Datenblöcke umgesetzt werden können zur Fehlererkennung ausgewertet werden,
dadurch gekennzeichnet,
- daß auf der Senderseite in gleichbleibenden Abständen unter Umgebung des Festwertspeichers (4) anstelle eines Sendeblocks ein Informationsblock mit (n + 1) Bits in den Datenstrom eingefügt wird,
- daß der Informationsblock aus einem der Datenblöcke mit n Bits besteht, dem ein aus mindestens einem Hilfsdatenstrom entnommenes Informationsbit hinzugefügt wird,
- daß das Informationsbit den Datenblöcken immer an der gleichen Position hinzugefügt wird,
- daß die Frequenz des Hilfsdatenstroms mindestens um den Faktor "2" niedriger als die Frequenz des Datenstroms ist,
- daß das Informationsbit auf der Empfängerseite aus dem Informationsblock herausgefiltert wird und
- daß der n Bits aufweisende Datenblock des Informationsblocks unter Umgehung des Festspeichers (18) wieder in den Datenstrom eingefügt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß aus dem Bereich zwischen dem 5. Sendeblock und dem 15. Sendeblock des Datenstroms jeweils ein Sendeblock durch einen Informationsblock ersetzt wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jeder 11. Sendeblock durch einen Informationsblock ersetzt wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, das Informationsbits von drei oder mehr Hilfsdatenströmen hinzugefügt werden, von denen ein Hilfsdatenstrom der Synchronisierung dient.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein auf der Empfängerseite vorhandener LDS-Zähler (32) während der Dauer jedes auf der Empfängerseite anstehenden Informationsblocks gesperrt wird.