DE3510559A1

DE3510559A1 - CIRCUIT FOR AUTOMATIC TUNING FOR FM RECEIVERS

Info

Publication number: DE3510559A1
Application number: DE19853510559
Authority: DE
Inventors: Jens 1000 Berlin Hansen
Original assignee: HuC Elektronik Hansen and Co
Current assignee: HuC Elektronik Hansen and Co
Priority date: 1985-03-21
Filing date: 1985-03-21
Publication date: 1986-09-25
Also published as: EP0217839A1; WO1986005637A1; AU5589586A

Abstract

The circuit is specially intended for receivers having narrow-band carried filters. Such receivers usually have a mixing phase controlled by an oscillator, at least one filter for filtering out the intermediate frequency signals and a demodulator. The sharpness tuning is effected by way of a closed loop regulation. In one embodiment the mean value of the exit voltage of the demodulator is formed and compared with a desired voltage which gives the reference position of the intermediate frequency signal. The frequency of the oscillator is readjusted on the basis of the difference between the mean value and the desired voltage value. In another embodiment the mean value of the intermediate frequency is formed and compared with a desired frequency which gives the reference position of the intermediate frequency. The frequency of the oscillator is then readjusted on the basis of the difference between the mean value of the intermediate frequency and the desired frequency.

Description

Schaltung zur automatischen Scharfabstimmung fürCircuit for automatic arming for

FM-Empfänger Schaltung zur automatischen Scharfabstimmung für FM-Empfänger Die Erfindung bezieht sich auf eine Schaltung zur automatischen Scharfabstimmung für FM-Empfänger nach dem Oberbegriff des Hauptanspruchs.FM receiver Circuit for automatic sharpening for FM receivers The invention relates to a circuit for automatic Sharp tuning for FM receivers according to the preamble of the main claim.

Bei bekannten FM-Empfängern wird das empfangene Signal über eine oder mehrere Mischstufen in zwischenfrequente Signale umgewandelt, die über Zwischenfrequenzfilter einem Demodulator zugeleitet werden,in dem sie in Niederfrequenzsignale umgewandelt werden. Um Störungen so gering als möglich zu halten, ist man bestrebt, die Filter schmalbandig auszubilden (DE-OS 30 48 263), wobei von der Ausgangsspannung des Demodulators eine Nachsteuerspannung abgeleitet wird, die die Resonanzfrequenz des dem Demodulator vorgeschalteten schmalbandigen Zwischenfrequenzfilters derart verschiebt, daß der jeweilige Momentanwert der Zwischenfrequenz stets innerhalb des Durchlaß- bereiches des Filters liegt. Da diese Mitlauffilter sehr schmalbandig ausgeführt sind, ist es wichtig, daß eine sehr gute Scharfabstimmung des zu empfangenen Senders vorgenommen wird. Eine manuelle Scharfabstimmung reicht im allgemeinen für einen guten Empfang nicht aus.In known FM receivers, the received signal is via an or Several mixer stages converted into intermediate-frequency signals via intermediate-frequency filters be fed to a demodulator, in which they are converted into low-frequency signals will. In order to keep interference as low as possible, efforts are made to use the filter form narrowband (DE-OS 30 48 263), with the output voltage of the demodulator an adjustment voltage is derived, which is the resonance frequency of the demodulator upstream narrow-band intermediate frequency filter shifts such that the the respective instantaneous value of the intermediate frequency is always within the area of the filter. Since these tracking filters are designed to be very narrow-band it is important that the station to be received is very well focussed will. Manual focus adjustment is generally sufficient for good reception not from.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung zur automatischen Scharfabstimmung für FM-Empfänger insbesondere für Empfänger mit schmalbandigen Mitlauffiltern zu schaffen, die in genauer und einfacher Weise gewährleistet, daß der Träger im Resonanzbereich des Filters liegt.The invention is therefore based on the object of a circuit arrangement for automatic focus adjustment for FM receivers, especially for receivers with to create narrow-band tracking filters that ensure, in a more precise and simple manner, that the carrier lies in the resonance range of the filter.

Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 oder des Anspruchs 2 in Verbindung mit den Merkmalen des Oberbegriffs gelöst.According to the invention, this object is achieved by the characterizing features of claim 1 or claim 2 in conjunction with the features of the preamble solved.

Die analoge und die digitale Schaltungsanordnung bietet in mittelbarer und unmittelbarer Weise eine schnelle und genaue Nachregelung der Zwischenfrequenz in dem Resonanzbereich des oder der Filter, so daß ein einwandfreier und scharfer Empfang des gewünschten Senders gewährleistet wird.The analog and the digital circuit arrangement offers indirect and immediate and quick and precise readjustment of the intermediate frequency in the resonance range of the filter or filters, so that a flawless and sharp Reception of the desired station is guaranteed.

Durch die in den Unteransprüchen angegebenen Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen möglich. Besonders vorteilhaft ist, daß der Oszillator in dem Fall, in welchem die Feldstärke beispielsweise durch Abschattung einen bestimmten Wert unterschreitet, den Frequenzwert unmittelbar vor der Abschaltung durch eine Speichervorrichtung beibehält und somit nicht aus dem eingestellten Empfangsbereich herausläuft. Bei Funkgeräten ist es besonders vorteilhaft, daß im stand by Betrieb eine Einrichtung vorgesehen ist, die das Mitlauffilter durch ständiges schrittweises Erhöhen und/oder Verringern der Oszillatorfrequenz über den zulässigen Frequenztoleranzbereich des Kanals gewobbelt wird.The measures specified in the subclaims are advantageous Further training and improvements possible. It is particularly advantageous that the oscillator in the case in which the field strength, for example due to shadowing, is a certain Value falls below the frequency value immediately before shutdown by a Maintains storage device and thus not from the set Reception area runs out. In the case of radios, it is particularly advantageous that in stand by operation a device is provided that the tracking filter through constant gradually increasing and / or decreasing the oscillator frequency over the permissible Frequency tolerance range of the channel is swept.

Die Erfindung ist in der Zeichnung dargestellt und wird in der nachfolgenden Beschreibung näher erläutert. Es zeigen: Fig. 1 ein erstes Ausführungsbeispiel der schaltungsgemäßen Ausgestaltung der vorliegenden Erfindung; Fig. 2 ein zweites Ausführungsbeispiel der schaltungsgemäßen Ausgestaltung der vorliegenden Erfindung; und Fig. 3 eine Schaltung zur schrittweisen Veränderung der Oszillatorfrequenz.The invention is illustrated in the drawing and is described in the following Description explained in more detail. There are shown: FIG. 1 a first exemplary embodiment of FIG circuit configuration of the present invention; Fig. 2 shows a second embodiment the circuit configuration of the present invention; and FIG. 3 a Circuit for gradually changing the oscillator frequency.

In Fig. 1 ist mit 10 die Mischstufe bezeichnet, dem das durch den Pfeil bezeichnete Empfangssignal zugeführt wird, das direkt von der Empfangs stufe kommt oder über eine oder mehrere Misch- und Filterstufen in zwischenfrequente Signale umgewandelt wurde. Der Mischstufe 10 werden die Ausgangs signale eines Oszillators 12 zugeleitet, der als feststehender, nicht manuell durchstimmbarer spannungsgesteuerter Oszillator ausgebildet ist. Der Ausgang der Mischstufe 10 ist an ein ZF-Filter 13 angeschlossen, das beispielsweise aus mehreren Mitlauffiltern besteht. Das ZF-Filter 13 ist mit dem Eingang eines Demodulators 14 verbunden, an dessen Ausgang die niederfrequenten Signale anstehen, die aus einer Gleichspannung überlagerten Wechselspannung bestehen. Die Ausgangssignale des Demodulators 14 werden in bekannter Weise über einen Lautsprecher 15 in akustische Signale umgewandelt. Der Ausgang des Demodulators ist außerdem mit einem Tiefpaß 16 mit einer großen Zeitkonstante verbunden, der über einen Inverter 17 an den Istwert-Eingang eines invertierenden Integralreglers 18 angeschlossen ist. Der Sollwert-Eingang des Integralreglers 18 ist mit einem, eine feste Gleichspannung vorgebenden Spannungsteiler 19 verbunden. Der Ausgang des Integralreglers 18 steht über eine Sample and Hold-Schaltung mit dem spannungsgesteuerten Oszillator 12 in Verbindung. Der Ausgang des ZF-Filters 13 führt auf eine Gleichrichtschaltung 21, die mit einem als Schmitt-Trigger ausgebildeten Schwellenwertschalter 22 verbunden ist.In Fig. 1, 10 denotes the mixer to which the The received signal marked arrow is supplied, which stage directly from the reception or via one or more mixer and filter stages in intermediate-frequency signals was converted. The mixer 10 is the output signals of an oscillator 12, which is a fixed, non-manually tunable voltage-controlled oscillator is trained. The output of the mixer 10 is connected to an IF filter 13, which consists, for example, of several tracking filters. The IF filter 13 is with connected to the input of a demodulator 14, at the output of which the low-frequency Signals are present which consist of an alternating voltage superimposed on a direct voltage. The output signals of the demodulator 14 are in a known manner via a loudspeaker 15 converted into acoustic signals. The output of the demodulator is also connected to a low-pass filter 16 with a large time constant, which is via an inverter 17 is connected to the actual value input of an inverting integral controller 18 is. The setpoint input of the integral controller 18 is a fixed DC voltage predetermined voltage divider 19 connected. The output of the integral controller 18 is via a sample and hold circuit with the voltage controlled oscillator 12 in Link. The output of the IF filter 13 leads to a rectifier circuit 21, connected to a threshold switch 22 designed as a Schmitt trigger is.

Der Ausgang des Schwellenwertschalters 22 ist an einen Eingang der Sample and Hold-Schaltung 20 angeschlossen.The output of the threshold switch 22 is connected to an input of the Sample and hold circuit 20 connected.

Die Wirkungsweise der Schaltungsanorndung nach Fig. 1 soll im folgenden beschrieben werden.The mode of operation of the circuit arrangement according to FIG. 1 is described below to be discribed.

Die im Ausgangssignal des Demodulators 14 enthaltene Gleichspannung, um die der Wechselanteil schwankt, ist ein Maß für die Lage des Zwischenfrequenzsignals.The DC voltage contained in the output signal of the demodulator 14, by which the alternating component fluctuates is a measure of the position of the intermediate frequency signal.

Der Tiefpaß 16 mit großer Zeitkonstante filtert diesen Gleichanteil aus dem Ausgangssignal des Demodulators 14 heraus, die als Gleichspannung über den Inverter 17 den Ist-Wert am Integralregler 18 bildet. Die der Soll-ZF entsprechende feste vorgegebene Sollspannung wird vom Spannungsteiler 19 erzeugt und dem Sollwert-Eingang zugeführt. Weicht der Istwert der Spannung vom Sollwert ab, so liefert der Integralregler 18 ein Regelsignal, das über die Sample and Hold-Schaltung 20 dem spannungsgesteuerten Oszillator -12 zugeführt wird, dessen Ausgangsfrequenz sich abhängig vom Regelsignal ändert, wodurch sich die Frequenz des Zwischenfrequenzsignals in Richtung der Sollfrequenz verschiebt. Diese so beschriebene Schaltung bildet einen geschlossenen Regelkreis, der bewirkt, daß das Zwischenfrequenzsignal immer im Resonanzbereich des ZF-Filters 13 liegt.The low-pass filter 16 with a large time constant filters this direct component from the output signal of the demodulator 14 out, as a DC voltage over the Inverter 17 forms the actual value at integral controller 18. The one corresponding to the target IF Fixed predetermined setpoint voltage is generated by the voltage divider 19 and the setpoint input fed. If the actual value of the voltage deviates from the setpoint, the integral controller delivers 18 a control signal, which via the sample and hold circuit 20 to the voltage-controlled Oscillator -12 is fed, the output frequency of which depends on the control signal changes, whereby the frequency of the intermediate frequency signal in the direction of the target frequency shifts. The circuit described in this way forms a closed control loop, which means that the intermediate frequency signal is always in the resonance range of the IF filter 13 lies.

Wenn keine weiteren Vorkehrungen getroffen würden, so würde zum Beispiel bei einer Feldstärkeverringerung aufgrund einer Abschattung das ZF-Signal aus dem Resonanzbereich des ZF-Filters herauslaufen, da aufgrund des Rauschens die Regelspannung einen undefinierten Wert einnimmt. Nach erneutem Anwachsen der Feldstärke (Ende der Abschattung) könnte der vorher eingestellte Sender dann nicht mehr empfangen werden.If no further precautions were taken, for example would in the event of a reduction in the field strength due to shadowing, the IF signal from the The resonance range of the IF filter runs out because the control voltage is due to the noise assumes an undefined value. After the field strength has increased again (end of the previously set station could then no longer receive will.

Am diesen Nachteil zu vermeiden, ist die Sample and Hold-Schaltung 20 vorgesehen.One of the main ways to avoid this disadvantage is the sample and hold circuit 20 provided.

Das Ausgangssignal des ZF-Filters 13, das ein Maß für die Feldstärke ist, wird über die Gleichrichterschaltung 21 gleichgerichtet und dem Schwellenwertschalter 22 zugeleitet.The output signal of the IF filter 13, which is a measure of the field strength is, is rectified via the rectifier circuit 21 and the threshold switch 22 forwarded.

Bei Unterschreiten der gleichgerichteten Spannung des durch den Schwellenwertschalter 22 vorgegebenen Schwellenwertes, das heißt bei Abfallen der Feldstärke unter einen bestimmten Wert, ändert sich der logische Ausgangszustand des Schwellenwertschalters 22 von 0 auf 1 oder umgekehrt. Diese Änderung des logischen Zustandes wird dem Steuereingang der Sample and Hold-Schaltung 20 mitgeteilt, die den gerade anliegenden Regelwert vom Integralregler 18 speichert und solange an den spannungsgesteuerten Oszillator 12 liefert, bis die Feldstärke wieder ansteigt und der Schwellenwertschalter 22 abermals seinen logischen Ausgangszustand ändert.When the rectified voltage falls below the threshold value switch 22 predetermined threshold value, that is, when the field strength drops below a certain value, the logical output state of the threshold value switch changes 22 from 0 to 1 or vice versa. This change in the logical state is the control input the sample and hold circuit 20 communicated the currently applied control value from the integral controller 18 stores and while on the voltage controlled oscillator 12 delivers until the field strength rises again and the threshold value switch 22 again changes its logical initial state.

Durch diese Maßnahme bleibt das Zwischenfrequenzsignal auch bei Verringerung der Feldstärke im eingestellten Sendebereich.As a result of this measure, the intermediate frequency signal remains even when it is reduced the field strength in the set transmission range.

Der Gleichspannungsanteil des Ausgangssignals des Demodulators 14 kann sich aufgrund von unterschiedlichen Toleranzen der Bauelemente während der Lebensdauer des Empfängers in geringem Maße ändern, so daß dem entsprechend der am Integralregler liegende Sollwert geändert werden muß. Dies wird durch ein im Spannungsteiler 19 vorgesehenes Potentiometer 23 erreicht, das eine Verstellung der Sollwertspannung am Eingang des Reglers 18 um ein geringes Maß erlaubt. Eine andere Möglichkeit zur Kompensation der unterschiedlichen Toleranzen besteht in einer Veränderung des Arbeitspunktes des ZF-Filters, das üblicherweise Kapazitätsdioden aufweist. Der Arbeitspunkt wird über einen Spannungsteiler eingestellt, der durch Vorsehen eines veränderbaren Widerstandes ebenfalls im geringen Maße veränderbar gemacht werden kann.The DC voltage component of the output signal of the demodulator 14 can change due to different tolerances of the components during the Change the lifespan of the receiver to a small extent, so that according to the setpoint at the integral controller must be changed. This is done by an im Voltage divider 19 provided potentiometer 23 achieved that an adjustment the setpoint voltage at the input of the controller 18 is allowed to a small extent. One Another possibility to compensate for the different tolerances is a change in the Working point of the IF filter, which is usually Has capacitance diodes. The operating point is set using a voltage divider, which can also be changed to a small extent by providing a variable resistor can be done.

In Fig. 2 ist ein weiteres Ausführungsbeispiel dargestellt, das in digitaler Weise arbeitet.In Fig. 2, a further embodiment is shown, which is shown in works digitally.

Gleiche Bauteile sind dabei mit den gleichen Bezugszeichen versehen. Das ZF-Filter 13 ist in diesem Ausführungsbeispiel als mehrere hintereinander angeordnete Mitlauffilter dargestellt, wobei die Steuerung bzw. Regelung dieser Mitlauffilter ebenso wie in der Fig. 1 nicht dargestellt ist, da sie nicht Gegenstand der vorliegenden Anmeldung ist. Der Ausgang des ZF-Filters ist über einen Begrenzerverstärker 25 mit dem Zähleingangeines ersten Zählers 26 verbunden, dessen Ausgang an den -Rücksetzeingang eines zweiten Zählers 27 angeschlossen ist, wobei dieser Zähler Impulse mit einer fest vorgegebenen Sollfrequenz erhält, was durch den Pfeil 28 angedeutet ist.The same components are provided with the same reference numerals. In this exemplary embodiment, the IF filter 13 is arranged as several one behind the other Tracking filter shown, the control or regulation of this tracking filter as is not shown in FIG. 1, since it is not the subject of the present invention Registration is. The output of the IF filter is via a limiter amplifier 25 connected to the counting input of a first counter 26, the output of which is connected to the reset input a second counter 27 is connected, this counter pulses with a is given a fixed predetermined setpoint frequency, which is indicated by the arrow 28.

Der Ausgang des zweiten Zählers 27 ist mit dem Rücksetzeingang des ersten Zählers 26 verbunden. Der Ausgang des ersten Zählers 26 ist an den einen Eingang eines UND-Gatters 29 angeschlossen, an dessen anderem Eingang der Ausgang des Schwellenwertschalters 22 liegt. Entsprechend ist der Ausgang des zweiten Zählers 27 mit einem UBD-Gatter 30 verbunden, das ebenfalls an den Ausgang des Schwellenwertschalters 22 angeschlossen ist.The output of the second counter 27 is connected to the reset input of the first counter 26 connected. The output of the first counter 26 is to one The input of an AND gate 29 is connected, at the other input of which the output of the threshold switch 22 is. The output of the second counter is corresponding 27 connected to a UBD gate 30, which is also connected to the output of the threshold value switch 22 is connected.

Die Ausgänge der UND-Gatter 29, 30 sind jeweils mit einem ersten und einem zweiten Steuereingang 31, 32 eines programmierbaren Teilers 33 verbunden. Der Teiler 33 ist Bestandteil einer PLL-Schaltung 34, die in bekannter Weise einen Phasenvergleicher 35, einen Tiefpaß 36 und einen spannungsgesteuerten Oszillator 37 aufweist. Der Teiler 33 ist mit einem Eingang des Phasenvergleichers 35 verbunden, an dessen anderem Eingang eine Impulsquelle 38 liegt, die Impulse mit einer niedrigen Sollfrequenz der sogenannten Referenzfrequenz liefert. Der Ausgang der PLL-Schaltung 34 ist gegebenenfalls über einen weiteren Teiler 39 mit dem Mischer 10 verbunden.The outputs of the AND gates 29, 30 are each with a first and a second control input 31, 32 of a programmable divider 33 is connected. The divider 33 is part of a PLL circuit 34, which in a known manner Phase comparator 35, a low-pass filter 36 and a voltage-controlled oscillator 37 has. The divider 33 is connected to an input of the phase comparator 35, at the other input is a pulse source 38, the pulses with a low The reference frequency supplies the so-called reference frequency. The output of the PLL circuit 34 is optionally connected to the mixer 10 via a further divider 39.

Am Ausgang des ZF-Filters liegt das modulierte Zwischenfrequenzsignal. Dieses Wechselsignal wird auf den Begrenzerverstärker 25 gegeben, an dessen Ausgang die Zwischenfrequenz als Rechtecksignal vorliegt, welches auf den ersten Zähler 26 geleitet wird. Der zweite Zähler 27 erhält die Impulse 28 mit der Sollfrequenz für das Zwischenfrequenzsignal. Die Impulse werden sowohl vom Zähler 26 für eine Freguenzmittelwertbildung als auch vom Zähler 27 während einer festen vorgegebenen Zählperiode gezählt, die durch einen vorgegebenen Endzählerstand festgelegt ist, wobei die vorgegebenen Endzählerstände für beide Zähler je nach gelieferter Sollfrequenz unterschiedlich sein können. Wird der Endzählerstand erreicht, so wird ein Ausgangsimpuls geliefert. Erreicht beispielsweise der Zähler 27 den fest vorgegebenen Zählerstand vor dem ersten Zähler 26, wird durch den am Ausgang des zweiten Zählers 27 anstehenden Impuls der erste Zähler 26 rückgesetzt, bevor dieser den fest vorgegebenen Zählerstand erreicht. Entsprechendes gilt umgekehrt, wenn der erste Zähler 26 zuerst auf den Endzählerstand läuft.The modulated intermediate frequency signal is at the output of the IF filter. This alternating signal is given to the limiter amplifier 25, at its output the intermediate frequency is present as a square wave signal, which is sent to the first counter 26 is directed. The second counter 27 receives the pulses 28 with the setpoint frequency for the intermediate frequency signal. The pulses are both from the counter 26 for one Frequency averaging as well as from the counter 27 during a fixed predetermined Counting period, which is determined by a specified end counter reading, the specified final counter readings for both counters depending on the target frequency supplied can be different. If the final count is reached, an output pulse is generated delivered. If, for example, the counter 27 reaches the fixed, predetermined count before the first counter 26, the pending at the output of the second counter 27 Impulse the first counter 26 is reset, before this the fixed Counter reading reached. The same applies in reverse if the first counter 26 comes first runs to the end counter.

Wenn die Feldstärke ausreichend hoch ist, wird das betreffende Ausgangssignal über eines der UND-Gatter 29, 30 weitergeleitet und gelangt auf einen der Steuereingänge 31, 32 des programmierbaren Teilers 33.If the field strength is sufficiently high, the relevant output signal forwarded via one of the AND gates 29, 30 and reaches one of the control inputs 31, 32 of the programmable divider 33.

Der Teiler teilt die Ausgangsfrequenz des spannungsgesteuerten Oszillators 37 auf die Referenzfrequenz herunter, wobei bei Anliegen eines Impulses am Steuereingang 31 der Teilungsfaktor jeweils schrittweise erhöht, d.h. inkrementiert und bei Anliegen von Ausgangsimpulsen am Steuereingang 32 der Teilungsfaktor des Teilers 33 jeweils um einen Schritt verringert, d.h. dekrementiert wird. Die Frequenzregelung des Oszillators 37 durch In- bzw. Dekrementieren des Teilers 33 ist derart, daß die Zwischenfrequenz auf die am Zähler 27 anliegende Sollfrequenz geregelt wird.The divider divides the output frequency of the voltage controlled oscillator 37 down to the reference frequency, whereby when a pulse is applied to the control input 31 the division factor is increased step by step, i.e. incremented and when there are concerns of output pulses at the control input 32, the division factor of the divider 33 in each case is reduced by one step, i.e. decremented. The frequency control of the oscillator 37 by incrementing or decrementing the divider 33 is such that the intermediate frequency is regulated to the setpoint frequency applied to the counter 27.

Um eine gute Regelgenauigkeit der geschlossenen Regelschleife nach Fig. 2 zu erhalten, sollte die Frequenz der Impulsquelle 38 sehr niedrig sein. Bei einer niedrigen Referenzfrequenz muß ein Tiefpaß mit einer niedrigen Grenzfrequenz gewählt werden, so daß damit auch die Regel zeit verhältnismäßig lang ist. Um ein schnelleres Einschwingverhalten zu realisieren, kann ein Teiler 39 zwischen PLL-Schaltung 34 und Mischstufe 10 vorgesehen sein, der die Ausgangsfrequenz der PLL-Schaltung 34 herunterteilt. Durch diese Maßnahme kann eine höhere Frequenz für die Referenzfrequenz gewählt werden, so daß die Einschwingzeit des Tiefpasses 36 verkürzt wird. Das Ausführungsbeispiel nach Fig. 2 wird vorzugsweise für den Funk bei Funkempfängern verwendet, bei denen im stand by Betrieb nur Rauschen und keine genügend hohe Feldstärke vorhanden ist. Um daher einen Sender zu finden, muß das Mitlauffilter 13 über den Toleranzbereich des Kanals gewobbelt werden. Eine Schaltungsanordnung zur Durchführung ist in Fig. 3 dargestellt, wobei die Schaltung als Zusatz schaltung zu dem Regelkreis nach Fig. 2 dient und einige Bauteile aus Fig.2 hier ebenfalls dargestellt sind. Der nicht dargestellte Schwellenschalter 22 ist mit einem Zeitgeber 40 verbunden, dessen Ausgang mit dem einen Eingang zweier UND-Gatter 41 verbunden ist. An den zweiten Eingängen der UND-Gatter 41, 42 liegen die Ausgänge zweier weiterer UND-Gatter 43, 44, deren einer Eingang mit dem Ausgang eines an einer Impulsquelle, beispielsweise der Impulsquelle 38, liegenden Teilers 45 verbunden sind. An den anderen Eingängen liegt der Ausgang eines weiteren Teilers 46 mit einem kleineren Teilungsverhältnis, wobei zu dem UND-Gatter 44 ein Inverter 47 ewischengeschaltet ist.In order to achieve a good control accuracy of the closed control loop To obtain Fig. 2, the frequency of the pulse source 38 should be very low. at a low reference frequency must be a low-pass filter with a low cut-off frequency be chosen so that the rule time is relatively long. To a To achieve faster transient response, a divider 39 between the PLL circuit 34 and mixing stage 10 can be provided, which is the output frequency the PLL circuit 34 is divided down. This measure allows a higher frequency be chosen for the reference frequency, so that the settling time of the low-pass 36 is shortened. The embodiment of FIG. 2 is preferably used for Radio used in radio receivers that only have noise and in stand-by mode the field strength is insufficient. In order to find a station, you have to the tracking filter 13 can be wobbled over the tolerance range of the channel. One Circuit arrangement for implementation is shown in Fig. 3, the circuit serves as an additional circuit to the control circuit of FIG. 2 and some components Fig.2 are also shown here. The threshold switch, not shown 22 is connected to a timer 40, the output of which is connected to one input of two AND gate 41 is connected. At the second inputs of the AND gates 41, 42 lie the outputs of two further AND gates 43, 44, one input to the output a divider connected to a pulse source, for example the pulse source 38 45 are connected. The output of another divider is at the other inputs 46 with a smaller division ratio, with an inverter to the AND gate 44 47 is switched on.

Am Ausgang des Teilers 45 liegt eine Impulsfolge mit einer zu der am Ausgang des Teilers 46 liegenden Impulsfolge höheren Frequenz. Die Ausgänge der UND-Gatter 43, 44 liefern jeweils wechselseitig für eine durch den Teiler 46 vorgegebene Zeit eine Impulsfolge. Ist eine ausreichend hohe Feldstärke am Ausgang des ZF-Filters 13 gegeben, so werden diese Impulsfolgen an den UND-Gattern 41, 42 gesperrt.At the output of the divider 45 is a pulse train with one to the at the output of the divider 46 lying pulse train higher frequency. The outputs of the AND gates 43, 44 each supply alternately for one through the divider 46 given Time a pulse train. Is there a sufficiently high field strength at the output of the IF filter 13 given, these pulse sequences are blocked at the AND gates 41, 42.

Liegt die Feldstärke für einen durch den Zeitgeber 40 vorgegebenen Zeitraum unter dem durch den Schwellenwertschalter 22 vorgegebenen Wert, so schalten die UND-Gatter 41, 42 durch und die Impulsfolgen gelangen über die ODER-Gatter 48, 49 auf die Steuereingänge 31, 32 des programmierbaren Teilers 33 der PLL-Schaltung 34. Durch die an dem Steuereingang 31 liegende Impulsfolge wird der eingestellte Kanalbereich von niedrigen Frequenzen zu höheren Frequenzen schrittweise durchfahren, während er durch die an dem Steuereingang 32 liegende Impulsfolge schrittweise von hohen Frequenzen zu niedrigeren Frequenzen durchfahren wird.Is the field strength for a given by the timer 40 Period of time below the value specified by the threshold value switch 22, so switch the AND gates 41, 42 through and the pulse trains pass through the OR gates 48, 49 to the control inputs 31, 32 of the programmable divider 33 of the PLL circuit 34. The pulse sequence at the control input 31 becomes the set Step through the channel range from low frequencies to higher frequencies, while it gradually changes from the pulse train at the control input 32 high frequencies are passed through to lower frequencies.

Wird ein Sender gefunden, so steigt die Feldstärke und der Schwellenwertschalter 22 schaltet die Wobbelschaltung nach Fig. 3 ab.If a transmitter is found, the field strength and the threshold switch increases 22 switches off the wobble circuit according to FIG. 3.

Selbstverständlich ist diese Schaltung nach Fig. 3 nicht nur für Funkgeräte sondern auch für andere Empfänger verwendbar.Of course, this circuit according to FIG. 3 is not only for radio devices but can also be used for other recipients.

- Leerseite -- blank page -

Claims

Claims 1. Circuit for automatic sharpening for FM receiver, especially for receivers with narrow-band tracking filters, with a mixer controlled by an oscillator, at least one filter for filtering out the IF signals and a demodulator, d u r c h e k e n n n -z e i c h n e t that the mean value of the output voltage of the demodulator (14) is formed, the compared with a reference voltage indicating the reference position of the intermediate frequency and that depending on the deviation between the mean value and the target voltage, the Frequency of the oscillator (12) is readjusted.

2. Circuit for automatic arming for FM receivers, especially for receivers with narrow-band tracking filters, with one of one Oscillator controlled mixer, at least one filter to filter out the IF signals and a demodulator, characterized in that the mean value of the IF frequency is formed, which is with a reference position of the intermediate frequency indicating setpoint frequency is compared and that depending on the deviation between the mean value and the setpoint frequency the frequency of the oscillator (34) is readjusted.

3. A circuit according to claim 1, characterized in that the formation of the mean value takes place via a low-pass filter (16) with a large time constant.

4. A circuit according to claim 1 or 3, characterized in that for Comparison an integral regulator (18) is provided, at one input of which the mean value voltage and the nominal voltage is applied to the other input thereof, with a control signal in the event of a deviation is delivered.

5. Circuit according to one of claims 1, 3 or 4, characterized in that that the oscillator (12) is a fixed, not manually tunable voltage-controlled Oscillator is.

6. Circuit according to claim 1 or one of claims 3 to 5, characterized characterized in that to compensate for tolerances and long-term changes Target voltage can be adjusted within small limits.

7. A circuit according to claim 6, characterized in that the adjustment takes place via a potentiometer (23) in a voltage divider that specifies the setpoint voltage (19) is included.

8. A circuit according to claim 1 or one of claims 3 to 5, characterized characterized in that to compensate for tolerances and long-term changes Working point of the IF filter (13) can be changed.

9. A circuit according to claim 2, characterized in that the averaging d about a first counter (26) by counting the predetermined by the intermediate frequency Pulses over a specified counting period.

10. Circuit according to claim 2 or 9, characterized in that the comparison of the mean value of the IF frequency with the nominal frequency by comparison the count of the first counter (26) with the count of a second, with Pulses (28) with set frequency clocked counter (27) takes place, depending on a control signal is issued to the counter readings.

11. Circuit according to claim 2, 9 or 10, characterized in that that the oscillator is designed as a PLL circuit (34) with a divider (33), wherein the divider is a programmable divider (33) whose division ratio depends by comparing the mean value of the IF frequency with the target frequency step by step is increased or decreased.

12. Circuit according to claim 10 or 11, characterized in that the output of the first counter (26) with the reset input of the second counter (27) and the output of the second counter (27) with the reset input of the first Counter is connected and that the output of the first counter (27) to the control input (31) of the divider (33) to gradually increase the divider ratio and the second counter (27) to the control input (32) to decrease gradually the division ratio of the divider (33) is connected.

13. A circuit according to claim 11, characterized in that between PLL circuit (34) and mixer (10) a divider (39) for dividing down the oscillator frequency is provided.

14. Circuit according to one of claims 1 to 13, characterized in that that a blocking circuit (20,29,30) is provided, which depends on the field strength blocks or lets through the control signals.

15. Circuit according to claim 14 and one of claims 1, 3 to 8, characterized in that the blocking circuit as a sample and hold circuit (20) is formed, which is connected between the integral controller (18) and the oscillator (12) is.

16. Circuit according to claim 14 and one of claims 2, 9 to 13, characterized in that the blocking circuit is designed as an AND gate (29,30) is.

17. Circuit according to one of claims 14 to 16, characterized in that that between the output of the IF filter (13) and blocking circuit (20,29,30) a rectifier circuit (21) and a threshold switch (22) is switched.

18. Circuit according to one of claims 2, 9 to 14, 16 and 17, characterized characterized in that in the absence of a sufficiently high field strength over a certain period of time the IF filter (13) over the tolerance range of the channel is swept.

19. A circuit according to claim 18, characterized in that the wobble by constantly increasing and / or decreasing the dividing ratio the programmable divider (33) of the PLL circuit (34) is carried out.