DE3509963A1 - Junction-feldeffekttransistor mit selbstjustierendem gate - Google Patents

Description

F.-J.Tegude - 1

Junction-Feldeffekttransistor mit selbst justierendem Gate

Die Erfindung betrifft einen Junction-Feldeffekttransistor (JFET) mit se lbstj ustierendem Gate aus anisotrop ätzbarem Halbleitermaterial und ein Verfahren zu dessen Herstellung.

Ein Junction-Fe Ideffekttransistors mit se lbstjustierendem Gate ist aus IEEE Electron Device Letters, Vol. EDL-5 No. 7, July 1984, 285-287, bekannt. Er weist aber an den Randgebieten der Source- und Drainkontakte eine ungünstige Stromverteilung auf, die zu hohen parasitären Widerständen führt und somit die Steilheit beschränkt.

Se lbstjustierend bedeutet, daß die Lage des Gates zwischen Source und Drain nicht mit einem Maskenjustierschritt festgelegt werden muß. Das selbstjustierende Gate ermöglicht durch- das Entfallen des kritischen Justier-Schritts eine wesentliche Verkleinerung der Kontaktabstände des Transistors, der dadurch bessere Kennwerte aufweist. Um einen Junction-Feldeffekttransistor mit selbst justierendem Gate herstellen zu können, wird eine anisotrop ätzbare Halbleiterschicht benötigt. Der anisotrope Effekt sollte dabei stark ausgebildet sein, was durch eine entsprechende Kristallstruktur gefördert wird. Gut eignen sich aus Ga,As,In und P zusammengesetzte

ZT/P2-Se/Gn

13.03.1985 -/-

F.-J.Tegude - 1

Halbleiter mit einer Kristallstruktur vom Zinkblendetyp. Mit einem anisotropen Ätzmittel lassen sich bei entsprechender Orientierung des Kristalls zur Ätzmaske überhängende Flanken oder auch Schrägen erzielen (Journal of Crystal Growth 58 (1982) 409-416). Dies läßt sich dadurch erklären, daß der Ätzabtrag in verschiedenen kristallographischen Richtungen unterschiedlich ist. Das gilt vor allem für Verbindungshalbleiter, z.B. der Gruppen III/V oder II/VI.

Der Erfindung liegt daher die Aufgabe zugrunde, insbesondere die Steilheit des Junction-Fe Ideffekttransistors zu erhohen.

Die Aufgabe wird bei einem gattungsgemäßen Junction-Fe Ideffekttransistor durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.

Vorteilhafte Ausgestaltungen der Erfindung und ein Verfahren zur Herstellung sind den Unteransprüchen zu entnehmen .

Die mit der Erfindung erzielten Vorteile liegen darin, daß durch das versenkte Gate eine günstige Stromverteilung an den Source- und Drainkontakten auftritt, was letztlich auch die Steilheit des Transistors erhöht.

Im folgenden wird der erfindungsgemäße Aufbau und die Herstellung des Junction-FeIdeffekttransistors anhand zweier Ausführungsbeispiele in den Figuren 1 bis 6 erläutert. Es zeigen:

ZT/P2-Se/Gn

13.03.1985 -/-

F.-J.Tegude - 1

Fig. 1 den Querschnitt eines erfindungsgemäßen

Junction-FeLdeffekttransistors nach der Diffusion,

Fig. 2 den Querschnitt nach dem anisotropen Xtzen, Fig. 3 den Querschnitt nach der Meta LLbeschichtung, Fig. 4 den Querschnitt eines fertigen Bauelements,

Fig. 5 einen Ausschnitt der Draufsicht des in Fig. dargesteLLten BaueLements und

Fig. 6 den Querschnitt nach einer schräg aufgedampften Met a LLbeschichtung.

Die einzeLnen Herste L Lungsstufen des erfindungsgemäßen Junction-FeLdeffektrransistors sind in den Figuren 1 bis 4 und 6 dargesteLLt. Die Transistoren werden dabei wie üblich nicht als Einzelstücke sondern als ganze Serie auf einem Wafer hergestellt. Die Beschreibung erfolgt exemplarisch für ein einzelnes Bauelement. In Fig. 1 ist eine auf ein halbisolierendes HaLb Leitersubstrat 2 mittels Epitaxie aufgebrachte n-Kana l-HaLb Lei terschicht 1 zu sehen. Das Halbleitersubstrat 2 besteht aus eisen-dotiertem Indiumphosphit. Die n-KanaL-HaLb Leiterschicht 1 ist eine dazu gitterangepaßte und mit Zinn p-dotierte Indium-Ga11 ium-Arsenidschicht. Darüber liegt eine aus Siliziumnitrat (Si₇N.) bestehende Diffusionsmaske 3.

3 4

Durch selektive Diffusion wird der Gate-Bereich 5 mit Zink p-diffundiert. Der Gate-Bereich 5 wird dabei durch laterale Diffusion breiter aLs die öffnung der Di ffusi onsmaske.

ZT/P2-Se/Gn

13.03.1985 -/-

F.-J.Tegude - 1 .

Beim nächsten Schritt (Fig. 2) wird

H_SO -H-O-H-O als Ätzmittel zur anisotropen 2 4 d. d. d

Ätze verwendet. Hierbei dient die Diffusionsmaske 3 als Ätzmaske. Die Halbleiterschicht 1 weist eine Kristallstruktur vom Zinkblendetyp auf, sie muß so orientiert sein, daß die (100)-Ebene die Oberfläche zur Ätzmaske bildet, und daß die COTT]-Richtung parallel zur Längsachse der schlitzförmigen Maskenöffnung 4 liegt. Nur in dieser Anordnung wird die Flanke 7 durch anisotropes Ätzen erzielt. Das Ätzen darf nur im p-diffundierten Gebiet 5 erfolgen.

Nach Entfernen der Ätzmaske 3 im CF.-Plasma wird dem

Wafer zur Herstellung der Metallkontakte die Metallschicht senkrecht aufgedampft. Sie besteht aus einer AuGe-Legierung und weist eine reine Au-Oberflache auf.

Aufgrund der überhängenden Flanken entstehen Unterbrechungen 9 der Metallschicht (Fig. 3) und somit eine Aufteilung in Source 10, Drain 11 und Gate 12.

Ein zweiter Ätzgang (Fig. 4), der nicht unbedingt a η isotrop sein muß, unterbricht die sperrfreie Verbindung zwischen Source 10 und Drain 11 im p-diffundierten Gebiet 5. Hierbei werden die Metallschichten 10, 11, 12 als Maske benut zt.

In Fig. 5 ist die Spiegelsymmetrie des Junction-FeLdeffekttransistors zu erkennen.

Erfolgt das Aufdampfen der Metallschicht nicht senkrecht zur Oberfläche der Halbleiterschicht sondern schräg dazu, erreicht man eine asymmetrische Anordnung zwischen den Source-, Drain- und Gatekontakten. Die in Fig. 6

ZT/P2-Se/Gn

13.03.1985 . -/-

F.-J.Tegude - 1

dargestellte Anordnung zeigt, daß der Gate-Kontakt 12 näher am Source-Kontakt 10 liegt. Dadurch wird der gegenkoppelnde parasitäre Widerstand zwischen Source und Gate noch weiter verkleinert und insbesondere die Steilheit des Transistors verbessert.

Bei den vorliegenden Beispielen wurde eine n-dotierte Halbleiterschicht 1 und ein p-diffundiertes Gebiet 5 verwendet. Grundsätzlich kann die Art der Dotierung auch entgegengesetzt erfolgen, hat aber den Nachteil, daß die Transporteigenschaften der Ladungsträger in einem p-dotierten Kanal schlechter sind, was sich auf die Kenngrössen des Transistors negativ auswirkt. Trotzdem findet der letztere Typ dennoch seine Anwendung, wenn beide Typen in einer entsprechenden Schaltungsanordnung als komplementäres Paar angeordnet sind.

ZT/P2-Se/Gn

13.03.1985 -/-

Claims (1)

1. Standard Elektrik Lorenz
   AktiengeseLLschaft
   Stuttgart

   F.-J.Tegude - 1

   Patentansp rüche

   Junction-FeLdeffekttransistor (JFET) mit selbstjustierendem Gate aus anisotrop ätzbarem Halbleitermaterial, dadurch gekennzeichnet, daß der Gate-Kontakt (12) in einer Vertiefung einer Schicht (1) liegt und die Kontakte von Source (10) und Drain (11) an der Oberfläche dieser Schicht (1) L i egen.

   2. Junction-Fe Ideffekttransistör nach Anspruch 1, dadurch gekennzeichnet, daß die aus einem anisotrop ätzbaren Halbleitermaterial bestehende Schicht (1) auf einer halb-isolierenden Schicht (2) gitterangepaßt aufgewachsen i st.

   3. Junction-Fe Ideffekttransist οr nach Anspruch 2, dadurch gekennzeichnet, daß die anisotrop ät2bare Schicht

   (1) aus Ga 11ium-Indium-Arsenid und die halb-isolierende Schicht (2) aus halbleitendem Indiumphosphid bestehen.

   ZT/P2-Se/Gn

   13.03.1985 -/-

   F.-J.Tegude - 1

   4. Verfahren zur Herstellung eines Junction-Fe Ideffekttransistors nach den Ansprüchen 1 bis 3, gekennzeichnet durch folgende Verfahrensschritte:

   a) Gitteranpepaßtes Aufwachsen einer η-dotierten HaIb-Leiterschicht (1) auf einer halbisolierenden Schicht (2), wobei die Halbleiterschicht (1) eine Kristallstruktur vom Zinkblendetyp aufweist/ derart, daß die (100)-Ebene parallel zur Schichtf lache liegt,

   b) Aufbringen einer Diffusionsmaske (3) zur Dotierung des Gate Bereichs (5), so daß die Maske (3) eine schlitzförmige öffnung (4) aufweist, die parallel zur COTTD-Richtung der Halbleiterschicht (1) liegt,

   c) p-diffundieren der η-dotierten Halbleiterschicht (1) durch selektive Diffusion zum Gate-Bereich (5),

   d) anisotropes Xtzen im p-diffundierten Gebiet C5), unter Verwendung der Diffusionsmaske (3) als "Ätzmaske, derart, daß überhängende Flanken (7) entstehen,

   e) Ablösen der Maske (3),

   f) Aufdampfen des Kontaktmetalls für Source (10), Drain (11) und Gate (12) in einem Vorgang,

   g) Begrenzen des Gate-Bereichs (5) durch Xtzen, wobei gleichzeitig Source (10), Drain (11) und Gate (12) elektrisch voneinander getrennt werden.

   ZT/P2-Se/Gn

   13.03.1985 -/-