DE3541694C2 - Schaltung zur Störbefreiung eines digitalen FM-ZF-Signals - Google Patents

Description

Die Erfindung betrifft eine Schaltung zur Störbefreiung eines digitalen frequenzmodulierten Zwischenfrequenz­ signals (FM-ZF-Signal) für Rundfunkempfänger, insbe­ sondere für Autoradios.

Für Komfortschaltungen von Autoradios der gehobenen Klasse, wie Suchlaufschaltung, Stereoanzeige, Verkehrs­ rundfunk-Dekoder (ARI), Senderidentifikationsvorrich­ tung u. dgl. sind Steuersignale erforderlich, die aus dem digitalen FM-ZF-Signal erzeugt oder durch Auswer­ tung des FM-ZF-Signals gewonnen werden. Dabei ist es wichtig, daß das FM-ZF-Signal weitgehend störungsfrei zur Verfügung steht.

Aus der US 4 326 297 ist eine Schaltung zur Störunterdrückung in einem FM-Empfänger mit einer PLL-Schaltung bekannt. Es ist eine PLL-Schaltung vorgesehen, die eingangsseitig mit dem FM-ZF-Signal belegt ist. Beim Auftreten einer Störung wird das gestörte FM-ZF-Signal unterbrochen und der PLL-Schaltung wird das vor dem Auftreten der Störung empfangene FM-ZF-Signal zugeführt.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung zur Störbefreiung eines digitalen FM-ZF-Signals zu schaffen, die einfach aufgebaut ist, und das FM-ZF-Signal von vielen Störanteilen befreit.

Die Aufgabe ist bei einer Schaltung zur Störbefreiung eines digitalen FM-ZF-Signals erfindungsgemäß durch die Merkmale des Anspruchs 1 gelöst.

Durch die erfindungsgemäße PLL-Schaltung und deren Umschaltung bei gestörtem und störungsfreiem FM-ZF-Signal werden Störungen überbrückt. Die Gewinnung oder Auswertung von Steuersignalen wird damit sicherer, da große Frequenzsprünge in dem FM-ZF-Signal, wie sie z. B. durch fehlende ZF-Impulse entstehen, vermieden werden. Bei gestörtem FM-ZF-Signal wird dabei all­ mählich der ZF-Träger eingestellt, wodurch sich die Lautstärke abhängig von der Häufigkeit der Störungen vermindert. Darüber hinaus ist mit dem störbefreiten FM-ZF-Signal am Ausgang der PLL-Schaltung die Voraus­ setzung für dessen Demodulation mittels eines einfachen digitalen Zähldemodulators geschaffen.

Vorteilhafte Ausführungsformen mit zweckmäßigen Weiter­ bildungen der Erfindung ergeben sich aus den weiteren Ansprüchen 2-9. Eine vorteilhafte Ausführungsform der Erfindung ergibt sich dabei aus Anspruch 3. Mit dem Steuersignal, das repräsentativ für auftretende Störungen ist, steht neben dem Umschaltsignal für den Umschalter zugleich ein Signal zur Verfügung, von dem eine Qualitätsaussage des empfangenen Signals abgeleitet werden kann.

Eine vorteilhafte Ausführungsform der Erfindung ergibt sich aus Anspruch 4, insbesondere in Verbindung mit den weiteren Ansprüchen 5-9. Durch diese Maßnahmen läßt sich ein Störungsdetektor in vorteilhafter Weise reali­ sieren.

Die Erfindung ist anhand eines in der Zeichnung darge­ stellten Ausführungsbeispiels im folgenden näher be­ schrieben. Es zeigen:

Fig. 1 ein Prinzipschaltbild einer Störschutz­ schaltung,

Fig. 2 ein detailliertes Blockschaltbild der Stör­ schutzschaltung in Fig. 1,

Fig. 3 ein Impulsdiagramm von an Ein- und Ausgängen verschiedener Bauelemente des Blockschalt­ bildes in Fig. 2 auftretenden Impulsver­ läufen.

Die in Fig. 1 lediglich prinzipiell dargestellte Schaltung zur Störbefreiung eines digitalen frequenzmodulierten Zwischenfrequenzsignals (FM-ZF-Signal), kurz Störschutz­ schaltung genannt, für ein Autoradio weist eine Phase-Locked-Loop-Schaltung 10, im folgenden kurz PLL 10 genannt, auf, die eingangsseitig über einen elektronischen Um­ schalter 11 bei störungsfreiem FM-ZF-Signal mit diesem belegt ist und für die Dauer einer im FM-ZF-Signal auf­ tretenden Störung mit einer konstanten Taktimpulsfolge belegt wird, deren Impulsfolgefrequenz der Trägerfrequenz des FM-ZF-Signals, also der Zwischenfrequenz, entspricht. Die konstante Taktimpulsfolge wird vorzugsweise von einem Quarzoszillator abgeleitet. Das Ausgangssignal der PLL 10 ist das störbefreite FM-ZF-Signal. Der Umschalter 11 ist ausgangsseitig mit dem Eingang 101 der PLL 10 verbunden. Seinem ersten Eingang 111 ist das FM-ZF-Signal und seinem zweiten Eingang 112 die konstante Taktimpulsfolge zuge­ führt. Sein Steuereingang 113 ist mit einem Störungsdetek­ tor 12 verbunden, dem einerseits das FM-ZF-Signal am ersten Eingang 111 des Umschalters 11 und andererseits das Aus­ gangssignal der PLL 10, kurz PLL-Ausgangssignal genannt, vom Ausgang 102 der PLL 10 zugeführt ist. Der Störungs­ detektor 12 ist so ausgebildet, daß er bezüglich des PLL-Ausgangssignals in dem FM-ZF-Signal fehlende oder zusätz­ lich vorhandene ZF-Impulse als Störung erkennt und für die Dauer der Störerkennung ein Steuersignal gene­ riert, das den Umschalter 11 auf seinen zweiten Ein­ gang 112 aufschaltet.

Die Störschutzschaltung ist im einzelnen in Fig. 2 im Blockschaltbild dargestellt. Die PLL 10 und der Stö­ rungsdetektor 12 sind durch strichpunktierte Umrahmung kenntlich gemacht. In bekannter Weise weist die PLL 10 einen am Eingang 101 angeschlossenen Phasenkomparator 13, einen dem Phasenkomparator 13 nachgeschalteten Tief­ paß 14 und einen steuerbaren Oszillator (VCO) 15 auf, dessen Ausgang den Ausgang 102 der PLL 10 bildet. Zwi­ schen dem Phasenkomparator 13 und dem Tiefpaßfilter 14 ist noch ein Widerstand 16 eingeschaltet, dem über einen mit dem Umschalter 11 synchron geschalteten Schalter 17 ein zweiter Widerstand 18 parallel geschaltet ist. In Umschaltstellung des Umschalters 11, in welcher er auf seinen zweiten Eingang 112 aufgeschaltet ist, ist die Parallelschaltung der Widerstände 16 und 18 aufgetrennt und nur noch der Widerstand 16 wirksam.

Der Störungsdetektor 12, an dessen erstem Eingang 121 das FM-ZF-Signal und an dessen zweitem Eingang 122 das PLL-Ausgangssignal liegt weist einen ersten Zähler 19 und einen zweiten Zähler 20 auf, die hier als 3 Bit-Zähler ausgebildet sind. Der erste Zähler 19 wird mit einer von dem PLL-Ausgangssignal abgeleiteten Zählim­ pulsfolge getaktet, während der zweite Zähler 20 von dem mit dieser Zählimpulsfolge synchronisierten FM-ZF-Signal getaktet wird. Hierzu sind die Clock-Eingänge der Zähler 19, 20, jeweils mit einem Impulsformer 21 bzw. 22 verbunden. Der dem ersten Zähler 19 zugeordnete erste Impulsformer 21 ist mit dem zweiten Eingang 122 des Störungsdetektors 12 verbunden und damit mit dem PLL-Ausgangssignal belegt. Der Impulsformer 21 ist dabei so ausgebildet, daß die von ihm generierte Im­ pulsfolgefrequenz doppelt so groß ist wie die VCO-Frequenz, also die Frequenz des PLL-Ausgangssignals. Dadurch kann bereits nach einer halben Taktperiode des VCO 15 eine Störung des FM-ZF-Signals erkannt werden. Der Ausgang des ersten Impulsformers 21 ist außerdem mit dem Takteingang eines Flip-Flops 23 verbunden, dessen D-Eingang mit dem ersten Eingang 121 des Störungsdetektors 12 und dessen Q-Ausgang mit dem Eingang des zweiten Impulsformers 22 verbunden ist. Dadurch werden mit jedem Impuls am Ausgang des ersten Impulsformers 21 bzw. am Clock-Eingang des ersten Zäh­ lers 19 die Pegel des am ersten Eingang 121 des Stö­ rungsdetektors 12 anliegenden FM-ZF-Signals in das D-Flip-Flop 23 übernommen und auf diese Weise mit den Zählimpulsen des ersten Zählers 19 synchronisiert. Im zweiten Impulsformer 22, der identisch wie der erste Impulsformer 21 aufgebaut ist, wird analog zur Frequenz­ verdoppelung der VCO-Frequenz auch die Frequenz des FM-ZF-Signals verdoppelt und so die Zählimpulsfolge für den zweiten Zähler 20 gewonnen. In Fig. 3 ist in a, das am zweiten Eingang 122 des Störungsdetektors 12 liegende digitale PLL-Ausgangssignal und in b, das am ersten Eingang 121 des Störungsdetektors 12 anstehende stö­ rungsbehaftete digitale FM-ZF-Signal dargestellt. Die Störung tritt hier in Form des Fehlens zweier ZF-Impulse auf. Die am Clock-Eingang des ersten Zählers 19 liegende Zählimpulsfolge mit doppelter VCO-Frequenz ist in c dargestellt. Der Impulsverlauf am Q-Ausgang des D-Flip-Flops 23 ist aus d der Fig. 3 zu entnehmen. Deutlich ist zu erkennen, daß das unter b dargestellte digitale FM-ZF-Signal mit der Zählimpulsfolge in c synchronisiert ist.

Die daraus abgeleitete Zählimpulsfolge für den zweiten Zähler 20 ist in e dargestellt.

Der Störungsdetektor 12 weist weiterhin einen Kompara­ tor 24 und ein weiteres Flip-Flop 25 auf. Der Kompara­ tor 24 ist mit den Zählausgängen der beiden Zähler 19, 20 verbunden und vergleicht deren Zählerstände. Er weist zwei Ungleichheits-Ausgänge 241 und 242 und einen Gleichheits­ ausgang 243 auf. Je nach Ergebnis des Vergleichs der Zählerstände tritt ein logisch "1"-Signal an einem der drei Ausgänge 241-243 auf. Die Ungleichheits-Ausgänge 241 und 242 sind über ein ODER-Glied 26 einerseits mit dem Set-Eingang S des Flip-Flops 25 und andererseits mit dem Clear-Eingang der Zähler 19 und 20 verbunden. Der Gleichheits-Ausgang 243 des Komparators 24 ist über ein UND-Glied 27 mit dem Reset-Eingang R des Flip-Flops 25 verbunden. Der andere Eingang des UND-Gliedes 27 ist mit einem Zahldetektor 28 verbunden, der den Zählstand "1" im Zähler 19 detektiert und bei Detektion ein logisch "1"-Signal ausgibt. Der Q-Ausgang des Flip-Flops 25 bil­ det den Steuerausgang des Störungsdetektors 12, an wel­ chen das Steuersignal für den Umschalter 11 ansteht. Die­ ses Steuersignal wird einmal dem Steuereingang 113 des Umschalters 11 zugeführt und steht andererseits als ein die Störung charakterisierendes Qualitätssignal des FM-ZF-Signals zur weiteren Auswertung zur Verfügung.

Der Komparator 24 vergleicht fortlaufend die Zählerstände der beiden Zähler 19, 20. Jedesmal wenn die Zählerstände voneinander abweichen, was dann der Fall ist, wenn im FM-ZF-Signal ein ZF-Impuls fehlt oder ein zusätzlicher ZF-Impuls auftritt, werden die beiden Zähler 19, 20 über ihre Clear-Eingänge zurückgesetzt. Außerdem wird das Flip-Flop 25 gesetzt. Sobald das Flip-Flop 25 gesetzt ist, tritt am Ausgang des Flip-Flops 25 ein Steuersignal auf, das den Umschalter 11 auf seinen zweiten Ein­ gang 122 aufschaltet. Synchron mit dem Umschalten des Umschalters 11 wird der Widerstand 18 durch den Um­ schalter 17 abgetrennt. Am zweiten Eingang 112 des Umschalters 11 liegt die ZF-Frequenz von 10,7 MHz, die mit dem Umschalten des Umschalters 11 als Eingangssignal am Phasenkomparator 13 liegt. Ab dem Umschaltzeitpunkt wird nunmehr die VCO-Frequenz in Richtung der ZF-Frequenz, also der FM-Trägerfre­ quenz, gezogen, und zwar infolge der anderen Bezugs­ frequenz und des geöffneten Schalters 17 sehr lang­ sam. Wenn beide Zähler 19, 20 nach dem Rücksetzen den Zählerstand "1" erreicht haben, was von dem Kompara­ tor 24 und dem Zahldetektor 28 festgestellt wird, wird das Flip-Flop 25 über das UND-Glied 27 wieder rück­ gesetzt. Der Umschalter 11 und der Umschalter 17 schal­ ten damit wieder in die in Fig. 2 dargestellte Stellung, in welcher die Frequenz des FM-ZF-Signals wieder als Bezugsfrequenz für die PLL 10 verwendet wird.

Das Zusammenspiel der Zähler 19, 20 und des Komparators 24 ist in Fig. 3 unter f-h anschaulich dargestellt. Dabei ist unter f der momentane Zählinhalt des Zählers 19 und in g der momentane Zählinhalt des Zählers 20 dargestellt. h stellt den Spannungsverlauf am Q-Ausgang des Flip-Flops 25 und damit am Steuereingang 113 des Umschalters 11 dar. Haben beide Zähler 19, 20 ihren Zähl­ inhalt "7" erreicht, so werden diese automatisch auf ihren Zählerstand "0" zurückgesetzt. Mit jedem Zählim­ puls an ihren Clock-Eingängen zählen die beiden Zähler 19, 20 wieder aufwärts. Im Beispiel der Fig. 3 haben die beiden Zähler 19, 20 ihren Zählstand "3" erreicht, wenn im FM-ZF-Signal eine Störung (fehlende ZF-Impulse) auf­ tritt. Im Moment des Auftretens der Störung verharrt der Zähler 20 auf seinem Zählerstand "3", da in seiner Zählimpulsfolge der nächstfolgende Zählimpuls fehlt, während der Zähler 19 mit dem nächsten Zählimpuls den Zählerstand "4" erreicht. Der Komparator 24 detektiert Ungleichheit und erzeugt an seinem Ungleichheits-Aus­ gang 241 ein logisch "1"-Signal, das die beiden Zähler 19, 20 zurücksetzt und das Flip-Flop 25 setzt. Beim nächsten Zählimpuls für den Zähler 19 ist die Störung im FM-ZF-Signal noch vorhanden. Wiederum detektiert der Komparator 24 Ungleichheit und die Zähler 19, 20 werden erneut zurückgesetzt. Bei dem nächsten Zähl­ impuls für den Zähler 19 ist die Störung im FM-ZF-Signal beseitigt und damit auch wieder ein Zählimpuls in der Zählimpulsfolge des Zählers 20 vorhanden. Beide Zähler erreichen den Zählerstand "1". Der Komparator detektiert Gleichheit und legt an seinen Gleichheits­ ausgang 243 ein logisch "1"-Signal. Der Zahldetektor 28 detektiert den Zählerstand "1" im Zähler 19 und erzeugt ebenfalls ein logisch "1"-Signal. Damit wird das Flip-Flop 25 zurückgesetzt und das Steuersignal am Q-Ausgang wird logisch "0". Der Umschalter 11 schaltet wieder auf seinen ersten Eingang 111. Wie aus Fig. 3h zu erkennen ist, tritt das Steuersignal logisch "1" nur während der Dauer der Störung, d. h. während zweier fehlender ZF-Impulse im FM-ZF-Signal, am Q-Ausgang des Flip-Flops 25 und damit als Umschaltsignal am Steuereingang des Um­ schalters 11 auf.

Claims (9)

1. Schaltung zur Störbefreiung eines frequenzmodulierten Zwischenfrequenzsignals (FM-ZF-Signal) für Rundfunkempfänger, insbesondere für Autoradios, wobei einer Phase-Locked-Loop-Schaltung (10) das FM-ZF-Signal zugeführt und im Störungsfall ein ZF-Ersatzsignal zur Weiterverarbeitung verwendet wird, dadurch gekennzeichnet,
daß das FM-ZF-Signal digital ausgebildet ist,
daß der Phase-Locked-Loop-Schaltung (10) anstelle des FM-ZF-Signales eine Taktimpulsfolge zugeführt wird, deren Impulsfolgefrequenz der Trägerfrequenz des FM-ZF-Signals entspricht, wenn im FM-ZF-Signal ein fehlender oder ein zusätzlicher Impuls detektiert wird.

2. Schaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß der PLL-Schaltung (10) ein elektronischer Umschalter (11) vorgeschaltet ist dessen Ausgang (114) mit dem Eingang (101) der PLL-Schaltung (10) verbunden ist und dessen erster Eingang (111) mit dem FM-ZF-Signal und dessen zwei­ ter Eingang (112) mit der Taktimpulsfolge belegt ist, und daß ein den Umschalter (11) steuernder Störungs­ detektor (12) vorgesehen ist.

3. Schaltung nach Anspruch 2, dadurch ge­ kennzeichnet, daß der Störungsdetektor (12) eingangsseitig einerseits mit dem FM-ZF-Signal und andererseits mit dem Ausgangssignal der PLL-Schal­ tung (10) belegt und derart ausgebildet ist, daß er bezüglich des PLL-Ausgangssignals in dem FM-ZF-Signal fehlende oder zusätzlich vorhandene Impulse als Störung erkennt und für die Dauer der Störerkennung ein Steuersignal generiert, das den Umschalter (11) auf seinen zweiten Eingang (112) aufschaltet.

4. Schaltung nach Anspruch 3, dadurch ge­ kennzeichnet, daß der Störungsdetek­ tor (12) aufweist: einen ersten Zähler (19), der mit einer von dem PLL-Ausgangssignal abgeleiteten Zählimpulsfolge getaktet wird, einen zweiten Zähler (20), der von dem mit der Zählimpulsfolge synchro­ nisierten FM-ZF-Signal getaktet wird, und einen mit den Zählausgängen der beiden Zähler (19, 20) verbundenen Komparator (24), der die Zählerstände der beiden Zähler (19, 20) miteinander vergleicht und bei Ungleichheit ein Ungleichheitssignal aus­ gibt, aus dem das Steuersignal abgeleitet ist.

5. Schaltung nach Anspruch 4, dadurch ge­ kennzeichnet, daß der Störungsdetek­ tor (12) ein Flip-Flop (25) aufweist, das mit dem Ungleichheitssignal gesetzt und mit einem Reset­ signal, das von einem Gleichheitssignal des Kompa­ rators (24) abgeleitet ist, zurückgesetzt wird, und daß der Steuereingang (113) des Umschalters (11) mit dem Q-Ausgang des Flip-Flops (25) ver­ bunden ist.

6. Schaltung nach Anspruch 5, dadurch ge­ kennzeichnet, daß der Komparator (24) zwei Ungleichheitssignal-Ausgänge (241, 242) und einen Gleichheitssignal-Ausgang (243) aufweist, an denen jeweils das Ungleichheitssignal bzw. das Gleichheitssignal als binäres Signal auftritt, daß die beiden Ungleichheitssignal-Ausgänge (241, 242) über ein ODER-Glied (26) mit dem Set-Eingang (S) des Flip Flops (25) und der Gleichheitssignal-Ausgang (243) über ein UND-Glied (27) mit dem Reset-Eingang (R) des Flip-Flops (25) verbunden ist und daß das UND-Glied (27) über seinen anderen Eingang gesetzt ist, sobald der erste Zähler (19) den Zählstand "1" aufweist.

7. Schaltung nach einem der Ansprüche 4-6, da­ durch gekennzeichnet, daß der Clock-Eingang des ersten Zählers (19) über einen ersten Impulsformer (21) mit dem Ausgang (102) der PLL-Schaltung (10) verbunden ist und daß der Clock-Eingang des zweiten Zählers (20) über einen zweiten Impulsformer (22) mit dem Q-Ausgang eines D-Flip-Flops (23) verbunden ist, an dessen D-Eingang das FM-ZF-Signal liegt und an dessen Takteingang der Aus­ gang des ersten Impulsformers (21) angeschlossen ist.

8. Schaltung nach Anspruch 7, dadurch ge­ kennzeichnet, daß die Impulsformer (21, 22) derart ausgebildet sind, daß an ihrem Ausgang eine gegenüber der Eingangsfrequenz doppelte Ausgangs­ frequenz auftritt.

9. Schaltung nach einem der Ansprüche 1-8, da­ durch gekennzeichnet, daß die konstante Taktimpulsfolge von einem Quarzoszillator abgeleitet ist.