DE3431612A1

DE3431612A1 - Digital/analogwandler

Info

Publication number: DE3431612A1
Application number: DE19843431612
Authority: DE
Inventors: Junichi Ikeda; Yoshinobu Tokio/Tokyo Terui
Original assignee: Tokico Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-08-30
Filing date: 1984-08-28
Publication date: 1985-04-04
Also published as: GB2146500A; GB8421533D0; JPS6051028A

Description

Die Erfindung bezieht sich auf einen Digital/Analogwandler (D/A-Wandler) zum Umwandeln eines parallel zugeführten binären Digitalsignales in ein Analogsignal, insbesondere auf einen D/A-Wandler, der ein paralleles binäres Digitalsignal in ein pulsbreitenmoduliertes serielles Impulssignal und dieses Impulssignal in ein Analogsignal durch Anwendung einer Mittelwertbildung auf das gewandelte Signal umwandelt.

Plattentellerantriebe oder dergleichen für Magnetplatten eines Magnetplattenspeichers werden mit Hilfe einer zentralen Steuereinheit gesteuert. Hierzu wird ein paralleles binäres Digitalsignal von der zentralen Steuereinheit üblicherweise mit Hilfe eines D/A-Wandlers in ein

15 Analogsignal umgewandelt, wobei dann der Motor durch

das umgewandelte Analogsignal gesteuert wird. Da jedoch die Verwendung eines D/A-Wandlers mit einem Widerstandsnetzwerk und elektronischen Schaltern die Steuerschaltung verteuert, wäre es wünschenswert, den Schaltungsaufbau zu vereinfachen und die Kosten hierfür zu reduzieren, indem ein D/A-Wandler mit einem Pulsbreitenmodulator · und einejn Tiefpaßfilter verwendet wird. Da der Plattentellerantrieb eine hohe Trägheit aufweist, ist die Steuerung der Drehgeschwindigkeit des Motors durch impulsartige Spannungen oder Ströme im Grunde problemlos. Wo jedoch der zxi steuernde Antriebsmotor für den Antrieb einer Magnetplatte oder dergleichen verwendet wird, werden während der impulsartigen Energiezuführung Stör- und Rauschsignale erzeugt, und zwar insbesondere dann, wenn die zugeführte Energie mit hoher Schaltfrequenz zugeführt wird. Dementsprechend ist es notwendig, den Welligkeitsanteil in dem zugeführten Energiesignal auf ein zulässiges Maß mit Hilfe eines Tiefpaßfilters zu reduzieren, wenn ein D/A-Wandler mit Pulsbreitenmodulätor und Tiefpaßfilter verwendet wird. Bei herkömmlichen D/A-Wandlern dieses Typs erhöht jedoch zwangsläufig die Reduzierung des Welligkeitsanteiles in dem Ausgangssignal die Zeitkonstante des Tiefpaßfilters, so daß die wesentlichen Bau-

elemente für diesen Tiefpaßfilter größer ausgelegt werden müssen, was die Kosten entsprechend erhöht. Außerdem entsteht das Problem, daß die Wandlergeschwindigkeit extrem abgesenkt wird.
5

Der Erfindung liegt die Aufgabe zugrunde, einen D/A-Wandler anzugeben, mit dem ein analoges Ausgangssignal abgegeben werden kann, dessen Welligkeitsanteil auf ein niedriges Maß reduziert ist, selbst bei Verwendung eines Tiefpaßfilters: mit kleiner Zeitkonstante, so daß dadurch die Baugröße und die Herstellungskosten reduziert als auch eine Umwandlung mit hoher Geschwindigkeit erreicht werden können.

Diese Aufgabe ist gemäß der Erfindung durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gelöst.

Demgemäß weist ein D/A-Wandler mit einem pulsbreitenmodulierten Ausgangssignal ein Register auf, das mit Steuerdaten geladen wird, ferner einen Zähler zum Zählen von Taktimpulsen und eine Decodierschaltung, die das Ausgangssignal des Zählers auf der Basis des Ausgangssignales des Registers decodiert, wobei in jeweils gleichen Zeit-Intervallen ein Zählabschnitt entsprechend jedes Bit-Ausgangssignales des Registers aus allen Zählabschnitten innerhalb eines Zählzyklus des Zählers ausgewählt und ein Impulssignal abgegeben wird, das während des ausgewählten Zählabschnittes aktiv wird.

Ein Digital/Analogwandler gemäß der Erfindung zeichnet sich dadurch aus, daß er ein Register zum Speichern eines parallel zugeführten binären Digitalsignales aufweist, ferner einen Binärzähler mit Zählstufen entsprechend der Stellenanzahl in dem Speicher zum Zählen eines zugeführten Taktsignales, mehrere erste Torschaltungen für jede Stelle des Registers, wobei diejenige erste Torschaltung, die der ersten Stelle des Registers zugeordnet ist, Koinzidenz

zwischen dem Ausgangssignal der ersten Stelle des Registers und eines ersten Ausgangssignales der zugeordneten Eingangsstufe des Zählers feststellt und ein diese Koinzidenz anzeigendes Impulsausgangssignal abgibt und die verbleibenden ersten Torschaltungen Koinzidenz jeweils zwischen dem Ausgangssignal der entsprechenden Stelle des Registers, des ersten Ausgangssignales der zugeordneten Zählstufe des Zählers und eines zweiten Ausgangssignales feststellt, die jeweils den invertierten ersten Ausgangssignalen derjenigen Zählstufen entspricht, die der zugeordneten Zählstufe des Zählers vorhergehen, und anschließend ein diese Koinzidenz anzeigendes Impulsausgangssignal abgibt, und daß der Digital/Analogwandler ferner zweite Torschaltungen zum Addieren von seriellen Impulssignalen aufweist, die von jeder der ersten Torschaltungen abgegeben worden sind, und daß ferner ein Filter vorgesehen ist, um einen Mittelwert der Amplitude des seriellen, von den zweiten Torschaltungen abgegebenen Ausgangssignales zu bilden.

Weitere Ausgestaltungen der Erfindung gehen aus den Unteransprüchen hervor»

Die Erfindung ist in einem Ausführungsbeispiel anhand der Zeichnung näher erläutert. In der Zeichnung stellen dar:

Figur 1 ein Blockschaltdiagramm eines herkömmlichen Digital/Analogwandlers;

Figur 2 ein Impulsdiagramm zur Erklärung der Funktionsweise des in Figur 1 dargestellten Digital/

Analogwandlers;

Figur 3 ein Schaltbild für einen Digital/Analogwandlder gemäß der Erfindung.

In einem herkömmlichen Digital/Analog (D/A)-Wandler 2 gemäß Figur 1 mit einem Pulsbreitenmodulator 1 zählt ein n-Bit-Zähler 3 ein ihm zugeführtes Taktsignal φ und gibt ein überlaufsignal CY an den Rücksetzanschluß R eines setz- und rücksetzbaren Flip-Flops 4 (SR-Flip-Flop) sowie ein aus n-Bit zusammengesetztes, den Inhalt des Zählers 3 angebendes Zählerausgangssignal CD an eine Koinzidenz-Dedektorschatung 5 ab. Eine selbsthaltende Schaltung 6 zum Halten eines binären digitalen Signales, das aus η Bit zusammengesetzt und von einer zentralen Steuereinheit CPU zugeführt worden ist, hält das Datensignal bei jedem vorbestimmten Takt und führt das n-Bit-Datensignal DIN anschließend ebenfalls der Koinzidenzdetektorschaltung 5 zu. Die Koinzidenz-Detektorschaltung vergleicht die Signale DIN und CD und liefert ein Koinzidenzsignal S1 an den Setzeingang S des Flip-Flop 4, wenn die beiden Signale zusammenfallen.

Bei diesem D/A-Wandler 2 ist das Ausgangssignal S2 des

Flip-Flop 4 ein Impulssignal entsprechend Figur 2, dessen Periode To durch 2 xTc repräsentiert wird, wenn die Periode des Taktsignales φ als Tc bezeichnet wird. Die Periode T1 bei dem Pegel "1" kann ausgedrückt werden als (NIxTo)2ⁿ, wobei der Wert für das Signal DIN durch die Binärzahl Nl in dezimaler Schreibweise ausgedrückt ist. Wenn z. B. der Zähler 3 ein 8-Bit-Zähler ist, dann ist das Signal DIN ein paralleles digitales 8-Bit-Signal. Wenn außerdem die Taktperiode Tc eine Mikrosekunde ist, dann ist die Periode To 256 \isec. Wenn in diesem Falle das Signal DIN das Signal (01111111) ist, beträgt die Periode T1 128 μεβο, so daJB das Signal S2 ein Impulssignal mit einer Breite entsprechend der halben Periode To ist. Dieses Signal wird einem Tiefpaßfilter 7 mit einem Widerstand und einem Kondensator zugeführt. Wie aus der Fourier-Zerlegung des Signales S2 hervorgeht, wird die Amplitude der Signalkomponente mit der Grundfrequenz am größten bei dem genannten 50 %-Pulsbreitenverhältnis. Dementsprechend wird am Ausgang des Filters 7 ein Analogsignal abgegeben, das

nahezu 50 % Welligkeitsanteil zusätzlich zu der Gleichstromkomponente aufweist, selbst dann, wenn ein Tiefpaßfilter mit einer Grenzfrequenz von 1 kHz verwendet wird. Um den Welligkeitsanteil weiter zu vermindern, ist es erforderlich, einen Tiefpaßfilter mit einer noch niedrigeren Grenzfrequenz zu verwenden, d. h.einen Filter mit einer entsprechend höheren Zeitkonstante. Ein herkömmlicher D/A-Wandler, bei dem der Welligkeitsanteil in diesem Sinne vermindert werden soll, hat den Nachteil, daß die Umwandlungszeit entsprechend reduziert wird und daß der Tiefpaßfilter entsprechend größer ausgelegt werden muß, wodurch sich die Kosten erhöhen.

Bei einem D/A-Wandler 9 gemäß der Erfindung, der in Figur dargestellt ist, weist ein asynchroner binärer 8-Bit-Zähler 10 eine Serienschaltung von D-Flip-Flops 11 bis 18 auf und

zählt zyklisch ein Taktsignal φ von 0 bis 2 -1. Einem 8-Bit-Steuerregister 20 mit D-Flip-Flops 21 bis 28 wird an den Dateneingangsanschlüssen DO bis D7 ein paralleles binäres digitales Steuersignal von einer zentralen Steuereinheit zugeführt. Das Steuerregister 20 hält das angegebene Signal und gibt dieses weiter an die Q-Anschlüsse, wenn ein Daten-Strobe-Impuls ST zugeführt wird. Das gehaltene Signal wird ' gelöscht, wenn ein ]jöschimpuls CLE zugeführt wird. Ein Decoder 30 mit UND-Gattern 31 bis 36 und NAND-Gattern GO bis G8 decodiert den Zählerausgang des Zählers 10 auf der Basis des Ausgangssignales des Steuerregisters 20 und gibt ein pulsbreitenmoduliertes Signal am Ausgang ab. Ein Ausgangssignal des NAND-Gatters G8 des Decoders 30 wird dem D-Anschluß eines dynamischen D^Flip-Flops 37 zugeführt. Das Flip-Flop 37 synchronisiert das pulsbreitenmodulierte Signal aus dem Gatter G8 mit dem Signal φ und führt dieses einem Tiefpaßfilter 38 zu. Das Flip-Flop 37 dient demnach dazu, die Wirkung der Verzögerungszeit der Gatterschaltung in jedem Abschnitt innerhalb des Decoders 30 zu eliminieren.

Die Funktionsweise des beschriebenen D/A-Wandlers ist folgende:

Wenn zunächst das Taktsignal 4 dem Zähler 10 zugeführt wird/ zählt der Zähler 10 zyklisch von 0 bis 2⁸-1. Wenn der Strobe-Impuls ST an dem Steuerregister 20 ankommt, nachdem Steuerdaten, z. B. das Signal (00000001) den D-Anschlüssen (D7, D6, D5_f D4, D3, D2, D1, DO) des Registers 20 zugeführt worden sind, dann ist das Ausgangssignal des Flip-

Flops 21 am Q-Ausgang auf dem Pegel "1% während alle anderen Q-AusgangsSignale der Flip-Flops 22 bis 28 den Pegel "0" haben. Dementsprechend sind die Ausgangssignale aller NAND-Gatter G1 bis G7 auf dem Pegel "1"_r und zwar unabhängig von dem Ausgangssignal des Zählers 10, wohingegen das NAND-Gatter GO ein Ausgangssignal mit dem Pegel "0" (aktives "0") nur dann abgibt, wenn die Ausgangssignale auf der positiven Logikseite, d, h. die Q-Ausgangssignale (b7, b6, b5, b4, b3, b2, b1, b0) der Flip-Flops 11 bis 18 Signale (01111111)

²⁰ sind. Die Periode für den Pegel "0" fällt mit einer

Zyklusperiode Tc des Taktimpulses φ zusammen. Wenn angenommen wird, daß die Zeit, während der das Ausgangssignal des Zählers von dem Signal (00000000) auf (11111111) übergeht, T entsprechend 256 χ Tc ist, und wenn alle Abschnitte

entsprechend' T/256 sukzessive als tO bis t255 gezählt werden, dann nimmt das Q-Ausgangssignal des Zählers den Wert (01111111) nur in dem Abschnitt t127 ein. Wenn demnach das Signal (00000001) in das Steuerregister 20 eingegeben wird, dann nimmt das Ausgangssignal des NAND-Gatters G8

³⁰ den Pegel "1" nur während des Abschnittes t127 ein.

Wenn in das Steuerregister 20 das Signal (00000010) eingegeben wird, so nimmt in entsprechender Weise das Ausgangssignal des FliprFlop 22 OenPegel "1" ein, während die Ausgangssignale der Flip-Flops 21 sowie 23 bis 28 auf dem Pegel "0" sind. Dementsprechend sind die Ausgangssignale der Gatter GO sowie G2 bis G7 immer auf dem Pegel "1" unabhängig von den Ausgangssignalen des Zählers 10,

während das Ausgangssignal des Gatters G1 den Pegelwert ¹¹O" nur dann zeigt, wenn das Ausgangssignal des Zählers 10 ein Signal (xOI11111) ist, wobei das mit χ bezeichnete Bit ein beliebiges Bit mit dem Wert 0 oder 1 ist. Das Ausgangssignal des Gatters G1 hat den Pegel "0" in den beiden Abschnitten T63 und T191.

Wie oben beschrieben, ist der Wert von m und die Nummern der Abschnitte tm, in denen die Ausgangssignale der Gatter GO bis G7 auf dem Pegel "0" sind, unterschiedlich, und zwar abhängig davon, welchen Eingangsanschlüssen DO bis D7 des Steuerregisters 20 ein Eingangssignal mit dem Pegel "1" zugeführt wird. Die Tabelle zeigt die Beziehung zwischen den Eingangsanschlüssen DO bis D7, denen ein Eingangssignal mit dem Pegel "1" zugeführt wird, und den Zeitabschnitten, in denen das Ausgangssignal den Pegel ¹¹O" (aktives "0") einnimmt.

20 25 30 35

to
cn

-fco
O

cn

TABELLE

Signal "1"	Freigabe Gatter	π : zu dekodierender Ausgang des Taktzählers	Zeitabschnitt tm mit aktiver "O"	Intervall de Abschnitts mit aktiver HQlI	Anzahl der Zeitabschnit te mit akti ver "0"
DO	GO	b7 b6 b5 b4 b3 b2 bl bO	m = 127	256	1
Dl	Gl	01111111	m = 63, 191	128	2
D2	G2	xOllllll	m = 31, 95, 159, 223	64 .	4
d3	G3	χ χ O 1 1 1 1 1	m = 15, 47, 79, 111, 143, 175, 207, 239	32	8
D4	G4	xxxOllll	m = 7, 23, 39, 55, 71, 87, 103, 119, 135, 151, 167, 183, 199, 215, 231, 247	16	16
D5	G5	xxxxOlll	m = 3, 11,..., 8P+3,... 243, 251	8	32
D6	G6	xxxxxOll	m = 1, 5, 9...., 4P+1, (P: ganzzahlig) ,. 249, 253	4	6 4
D7 •I	G7	XXX XXX Ol	254	2	12 8
xxxxxxxO

CO ,CO

Aus dieser Tabelle geht hervor, daß Impulse mit dem Pegel "0" in gleichmäßigen Zeitintervallen entsprechend den Impulsen an den Eingangsanschlüssen DO bis D7 abgegeben werden, d. h. entsprechend der Stellen desSteuerregisters, die· mit einem Eingangssignal "1" beaufschlagt werden. Da ferner die logische Summe durch das NAND-Gatter G8 {Figur 3) gebildet wird, ist im Falle, daß Eingangssignale mit dem Pegel "1" mehreren Eingangsanschlüssen zugeführt werden, die Ergebniszahl der Impulse mit dem Pegel "0" die Summe der Anzahl aktiver Impulse (Anzahl der Zeitabschnitte mit aktiver "0") entsprechend den Spalten in der Tabelle für die einzelnen Eingangsanschlüsse DO bis D7.

Da bei einem D/A-Wandler gemäß der Erfindung eine Anzahl von Impulsen entsprechend den in das Steuerregister eingegebenen Daten mit gleichmäßigen Zeitintervallen als Ausgangssignale abgegeben werden, kann auch die Zeitkonstante des Tiefpaßfilters zur Unterdrückung des Welligkeitsanteiles in der Ausgangswellenform kleiner gemacht werden. So ist z. B. die Zeitkonstante des .Tiefpaßfilters etwa 100 nsec, wenn die Frequenz des Taktsignales φ 1 fflz ist, wodurch die bestimmenden Elemente des Tiefpaßfilters wesentlich in ihrer Größe reduziert werden können.

Wie oben beschrieben, kann gemäß der Erfindunng der WeI-ligkeitsanteil in dem Ausgangssignal mit Hilfe eines Tiefpaßfilters mit kleiner Zeitkonstante eliminiert werden, wodurch dieser Tiefpaßfilter miniaturisiert und billiger hergestellt werden kann. Wenn z. B. ein D/AWandler gemäß der Erfindung zur Geschwindigkeitssteuerung eines Plattentellermotors für eine Magnetspeicherplatte verwendet wird, kann die Motorgeschwindigkeit schnell auf einen gewünschten Wert eingestellt werden, da die Zeitkonstante des Tiefpaßfilters klein ist. Außerdem kann das Rauschen reduziert werden, da der Welligkeitsanteil in den .Geschwindigkeitssteuersignalen verminder-t werden kann.

- Leerseite -

Claims

Patentansprüche

Digital/Analogwandler mit Pulsbreitenmodulator und Tiefpaßfilter, dadurch gekennzeichnet, daß der Digital/Analogwandler (9) ein Register (20) zum Speichern eines parallel zugeführten binären Digitalsignales aufweist, ferner einen Binärzähler (10) mit Zählstufen entsprechend der Stellenanzahl in dem Speicher (20) zum Zählen eines zugeführten Taktsignales, mehrere erste Torschaltungen (GO bis G7,31 bis 36) für jede Stelle des Registers (20), wobei diejenige erste Torschaltung (G7), die der ersten Stelle des Registers (20) zugeordnet ist, Koizidenz zwischen dem Ausgangssignal der ersten Stelle (D7) des Registers (20) und eines ersten Ausgangssignales der zugeordneten Eingangsstufe (11) des Zählers (10) feststellt und ein diese Koinzidenz anzeigendes Impulsausgangssignal abgibt und die verbleibenden ersten Torschaltungen Koinzidenz jeweils zwischen dem Ausgangssignal der entsprechenden Stelle des Registers (20), des ersten Ausgangssignales der zugeordneten Stufe des Zählers (10) und eines zweiten Ausgangssignales feststellt, das jeweils den invertierten ersten Ausgangssignalen derjenigen Zählstufen ent-

spricht, die der zugeordneten Zählstufe des Zählers (10) vorhergehen, und anschließend ein diese Koinzidenz anzeigendes Impulsausgangssignal abgibt, und .daß der Digital/Analogwandler (9) ferner zweite Torschaltungen (G8, 37) zum Addieren von seriellen Impulssignalen aufweist, die von jeder der ersten Torschaltungen abgegeben worden sind, und daß ferner ein Filter (38) vorgesehen ist, um einen Mittelwert der Amplitude des seriellen, von den zweiten Torschaltungen abgegebenen Ausgangssignales zu bilden.
2. Digital/Analogwandler nach Anspruch 1, dadurch gekennzeichnet, daß jede erste Torschaltung jeweils ein UND-Gatter (31-36) zur Bildung eines logischen Produktes aus den zugeführten Ausgangssignalen aufweist, und daß die zweiten Torschaltungen (G8, 37) eine ODER-Schaltung zur Bildung einer logischen Summe für die von den UND-Gattern seriell abgegebenen Impulssignale aufweisen.
3. Digital/Analogwandler nach Anspruch 2, dadurch gekennzeichnet, daß die ODER-Schaltung Inverter zum Invertieren der von den UND-Gattern abgegebenen Ausgangssignale und ein UND-Gatter zur Bildung eines logischen Produktes der von den Invertern abgegebenen Ausgangssignale aufweist.
4. Digital/Analogwandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Filter ein Tiefpaßfilter (38) enthält.
5. Digital/Analogwandler nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Register (20) acht D-Flip-Flops (21 bis 28) aufweist.
6. Digital/Analogwandler nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Zähler (10) acht D-Flip-flops (11 bis 18) aufweist.
7. Digital/Analogwandler mit pulsbreitenmoduliertem Ausgangssignal, dadurch gekennzeichnet, daß der Digital/ Analogwandler (9) ein Register (20) aufweist, das mit Steuerdaten geladen wird, ferner einen Zähler (10) zum Zählen von Taktimpulsen und eine Decodierschaltung (30), die das Ausgangssignal des Zählers (10) auf der Basis des Ausgangssignales des Registers (20) decodiert, wobei in gleichmäßigen Intervallen ein Zeitabschnitt entsprechend jedem Bit-Ausgang des Registers (20) unter allen Zeitabschnitten innerhalb eines Zählzyklus des Zählers (10) ausgewählt wird und ein Impulssignal abgegeben wird, das während des ausgewählten Zählabschnittes aktiv wird.