DE2845635A1

DE2845635A1 - Analog-digital-wandler

Info

Publication number: DE2845635A1
Application number: DE19782845635
Authority: DE
Inventors: John Francis O'neill
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1977-10-21
Filing date: 1978-10-20
Publication date: 1979-04-26
Also published as: GB2006558A; FR2406914B1; JPS5471548A; DE2845635C2; CA1129102A; FR2406914A1; NL7810537A; GB2006558B; US4144525A

Description

BLUMBACH · WESER· BERGEN · KRAMER ZWIRNER - HIRSCH . BREHM 28/ 5635

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Patentconsult Radeckestrafle 43 8000 München 60 Telefon (089)883603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme Patentconsult

Western Electric Company, Incorporated O'Neill, J.F. 28

Broadway

New York, N.Y. 10038, U.S.A.

Analog-Digital-Wandler

Die Erfindung betrifft einen Analog-Digital-Wandler mit einer Abtast- und Halteschaltung, die zwei Eingänge besitzt, von denen einer ein Analogsignal und der andere Auftastimpulse aufnimmt, und die unter Ansprechen auf die Auftastimpulse bei Vorhandensein des Analogsignals ein konstantes Ausgangssignal erzeugt, und mit einem Binär zähler, der unter Ansprechen auf das konstante Ausgangssignal ein binäres Ausgangssignal erzeugt.

Eine Analog-Digital-Umwandlung (A/D) hoher Geschwindigkeit wird häufig mit Hilfe einer Paralleloperation erreicht, bei der eine Vielzahl von A/D-Wandlerstufen in einem sequentiellen Verfahren ein analoges Eingangssignal erarbeiten. Jede Stufe erzeugt einen digitalen Näherungswert (der die höchststelligen Informationsbits = MSB umfaßt) des angelegten Analogsignals und gibt zur nächsten Stufe ein Restsignal, das den niedriststelligen Informationsbits (LSB) entspricht. Das Restsignal wird mittels eines komplizierten Verfahrens gebildet, bei dem eine präzise Digital-Analog-Umwandlung der neu gebildeten digitalen Näherung erforderlich ist, um einen analogen Näherungswert zu erhalten.

MOndiwi: R. Kremer Dlpl.-Ing.. W. Weser Oipl.-Phys. Dr. rer. nat. · P. Hirsch Dipl.-Ing. · H. P. Brehm Oipl.-Chem. Dr. phil. net. Wleibaden: P. G. Blumbach Dipl.-Ing.. P. Bergen Dipl.-Ing. Dr. Jur. · G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.

909817/0904

Der analoge Näherungswert wird dann zur Bildung des Restsignals von dem an dem Stufeneingang angelegten Analogsignal subtrahiert. Der Amplitudenbereich möglicher Restsignale wird durch eine Verstärkung maßstäblich beeinflußt, derart, daß er dem Amplitudenbereich möglicher Stufeneingangssignale entspricht, so daß identische Stufen in Reihe geschaltet werden können. Jede Stufe (mit Ausnahme der letzten) erzeugt ein Restsignal, das eine bestimmte Fehlergröße aufgrund des komplizierten Verfahrens selbst beinhaltet. Der Fehler wird in jeder nachfolgenden Stufe multipliziert, so daß die Gesamtgenauigkeit bei der Umwandlung verschlechtert wird.

Zur Bildung des Restsignals werden Digital-Analog-Wandler hoher Genauigkeit verwendet, die aber kompliziert sind und häufig für jede einzelne Schaltung eine aufwendige Auswahl oder Einstellung von Bauteilen erforderlich machen.

Die Erfindung will demgemäß eine Analog-Digital-Wandlung hoher Geschwindigkeit mit verbesserter Genauigkeit schaffen und dabei die Kompliziertheit und den Aufwand in vielstufigen Analog-Digital-VTandlern herabsetzen.

Zur Lösung dieser Aufgabe geht die Erfindung aus von einem Analog-Digital-Wandler der eingangs genannten Art und ist dadurch gekennzeichnet, daß ein Komparator mit zwei Eingängen vorgesehen ist, von denen einer mit dem Ausgang der Abtast- und Halteschaltung verbunden ist und der andere an einem Rampen-

909817/0904

signal liegt, daß das Ausgangs signal des !Comparators einen Pegel hat, wenn das Rampensignal das Ausgangssignal der Abtast- und Halteschaltung übersteigt, und einen anderen Pegel, wenn das Rampensignal kleiner als das Ausgangssignal der Abtast- und Halteschaltung ist, daß der Binär zähler unter Ansprechen auf Tastsignale und das Ausgangssignal des Komparators das binäre Ausgangssignal erzeugt, daß Schaltungen vorgesehen sind, die einen eine Zeitdauer angebenden Impuls erzeugen, und daß ein Impulsdauer-Amplitudenwandler unter Ansprechen auf den Impuls einen Amplitudenwert erzeugt, der die Dauer des Impulses darstellt.

Auf diese Weise kann die Rest-Information in einem in seiner Dauer modulierten Signal enthalten sein. Ein weiteres Merkmal besteht darin, daß die Verstärkung in dem Impulsdauer-Amplitudenumwandlungsprozeß enthalten sein kann.

Weiterbildungen der Erfindung sind Gegenstand der Uhteransprüche.

Nachfolgend soll die Erfindung anhand der Zeichnungen näher beschrieben werden. Es zeigen:

Fig. 1 das Blockschaltbild eines bekannten, dreistufigen, teilweise in Reihe geschalteten Analog-Digital-Wandler s;

Fig. 2 schematisch eine Stufe eines teilweise in Reihe geschalteten Wandlers nach der Erfindung;

909817/0904

-X-

Fig. 3 Kurvenformen in Verbindung mit dem Ausführungsbeispiel nach Fig. 2, die das Verständnis erleichtern sollen;

Fig. k schematisch die zur Erzeugung der "Auftast¹¹- und "Rückstell"-Signale erforderlichen Schaltungen.

Fig. 1 stellt ein bekanntes Verfahren mit einer partiellen Reihenschaltung dar, das zur Durchführung einer Analog-Digital-(A/D)-Umwandlung hoher Geschwindigkeit zweckmäßig ist. Dabei sind im wesentlichen identische erste und zweite Bandlöschstufen 110 und 120 sowie eine Endstufe 130 vorgesehen. Bei dem Ausführungsbeispiel nach Fig. 1 wird ein analoges Eingangssignal V^ auf der Eingangsleitung 102 einer Abtast- und Halteschaltung 111 in der Wandlerstufe 110 durch ein Auftastsignal (strobe) auf der Eingangsleitung 101 abgetastet. Die Ausgangsabtastspannung V_ß der Abtast- und Halteschaltung 111 ist eine Spannung, die die Amplitude des analogen Eingangssignals im Augenblick der Auftastung annimmt und diese Amplitude zwischen den Auftastimpulsen behält. Der A/D-Wandler 112 nähert die Abtastspannung Vg digital mit den Binärziffern B₁, B₂» B, und B^ an. Diese Ziffern stellen die vier höchststelligen Bits des digitalen Ausgangssignals dar. Der D/A-Wandler 114 wandelt die Binärziffern zurück in eine Analogspannung, die dann durch die Subtrahierschaltung 113 zur Bildung einer ersten Restspannung V_D von der Abtast-

^K1 spannung Vg abgezogen wird. Die Restspannung wird durch einen Verstärker 115 maßstäblich angehoben und der nächsten Stufe angeboten, die das Verfahren zur Erzeugung der nächstfolgenden

909817/0904

-K-

vier Bits des Digitalsignals wiederholt.

Wenn durchweg die gleichen A/D- und D/A-Wandler verwendet werden sollen, so wird der Verstärkungsfaktor eine Funktion der Auflösung jeder Stufe. Bei einer Auflösung von einem Teil auf 16 ergibt sich ein Verstärkungsfaktor von 16. Jede Wandler stufe verarbeitet daher Signale mit dem gleichen dynamischen Bereich.

In Fig. 1 sind drei Verarbeitungsstufen dargestellt, woraus sich eine dreifache Geschwindigkeitserhöhung für die A/D-Umwandlung ergibt. Alternativ läßt sich eine vierfache Geschwindigkeitserhöhung durch eine vierstufige Anordnung erreichen. Jede Stufe führt dann nur eine 3-Bit-A/D-Umwandlung durch, um wiederum insgesamt eine Auflösung von 12 Bits zu erhalten. Es sei darauf hingewiesen, daß die letzte Wandlerstufe (Wandlerstufe 3 in Fig. 1) einfacher aufgebaut ist als die vorhergehenden Stufen, da die Bauteile zur Bildung eines Restsignals hier nicht mehr erforderlich sind.

An diesem Punkt läßt sich der Hauptvorteil erkennen, der mit der vorliegenden Erfindung erreicht wird, da ein einfacheres und genaueres Verfahren zur Erzeugung eines Restsignals angegeben wird. Beim Stand der Technik gemäß Fig. 1. ist ein Präzisions-D/A-Wandler zur Erzeugung des Restsignals erforderlich. Ungenauigkeiten bei der Decodierung werden durch nachfolgende Stufen verstärkt. Beispielsweise können die zweite und dritte Stufe in Fig. 1 Fehler aufweisen, die 16 und 256 Mal größer sind

909817/0904

als der zulässige Fehler für die erste Stufe. Die mit der vorliegenden Erfindung erzielte Verbesserung ergibt sich aus einem Ersatz des D/A-Wandlers, der Subtrahierschaltung und des Verstärkers bei der bekannten Anordnung durch einen Pulsdauer-Pulsamplituden-Wandler. In vielen Fällen kann der pulsdauermodulierte (pulslängenmodulierte) Impuls in einem Bereich von mehreren Mikrosekunden liegen. Moderne Logikschaltungen können eine Genauigkeit von einigen wenigen Nanosekunden bei der Impulsbreite (Impulslänge) erreichen, ohne daß Einstellung erforderlich sind.

Fig. 2 zeigt ein Ausführungsbeispiel für eine Stufe eines teilweise in Reihe geschalteten Wandlers nach der Erfindung unter Verwendung eines einfachen Zählcodierers zur Erzeugung eines digitalen Ausgangssignals und eines dauermodulierten Impulses, der danach in eine Restspannung umgewandelt wird. Ein Amplituden-Dauerwandler 230 erzeugt einen Impuls, dessen Dauer durch einen Binärzähler 240 gemessen wird, welcher während dieser Dauer durch Taktimpulse weitergeschaltet wird. Es wird eine Restdauer gebildet, die anschließend durch einen Dauer-Amplitudenwandler 250 in eine Spannung zur Erzeugung des Restsignals umgewandelt wird, die dann zur nächsten Stufe gegeben wird. Mit der Erfindung wird auf vorteilhafte Weise die von Natur aus vorhandene Genauigkeit ausgenutzt, die sich bei einem Betrieb im Zeitbereich statt im Spannungsbereich für die Erzeugung des Restsignals ergibt.

909817/090A

Der Amplituden-Dauerwandler 230 enthält eine Abtast- und Halteschaltung 211 und einen Komparator 212. Die Abtast- und Halteschaltung 211 arbeitet auf ähnliche Weise wie die entsprechende Schaltung gemäß Fig. 1. Ein Auftastsignal (Strobe-Signal) auf der Eingangsleitung 201 steuert den Zeitpunkt, zu dem das analoge Eingangssignal V. auf der Eingangsleitung 202 abgetastet wird. Die Ausgangsabtastspannung Vg der Abtast- und Halteschaltung 211 gelangt zu einem Komparator 212 zwecks Vergleich mit einem Rampensignal (zeitlinear ansteigende Spannung) auf der Eingangsleitung 203. Das Auftastsignal legt den Zeitpunkt fest, zu dem das Rampensignal von einem bestimmten Spannungspegel aus auf eine vorbestimmte Weise zu einem anderen Spannungspegel übergeht. Kurvenformen an bestimmten, entsprechend bezeichneten Stellen in Fig. 2, beispielsweise die Kurvenform (f) auf der Eingangsleitung 203 sind in Fig. 3 dargestellt.

Fig. 3 (f) zeigt ein Rampensignal mit konstanter Steigung. Eine nicht lineare Codierung (Compandierung) ist ebenfalls möglich und beinhaltet nur eine Neuformung des Rampensignals oder eine Modulation für die Periode eines Taktsignals. Für alle Stufen einer in Reihe geschalteten Anordnung wird das gleiche Rampensignal verwendet, das zentral erzeugt und für eine Vielzahl von Codierern gemeinsam benutzt werden kann.

Das Ausgangssignal des Komparators 212 ist logisch 0, wenn die Höhe der Rampenspannung die Höhe der Abtastspannung Vg übersteigt

909817/0904

-X-

und im anderen Fall ist das Ausgangssignal logisch 1. Ein binäres Digital-Ausgangssignal wird vom Binärzähler 45 erzeugt, der Impulse eines periodischen Taktsignals während desjenigen Intervalls zählt, für welches die Höhe der Abtastspannung Vg die Höhe des Rampensignals Übersteigt. Ein NAND-Gatter 213 führt während dieses Intervalls Taktimpulse zum Binärzähler 240 entsprechend Verfahren, die bei üblichen Zählcodierern angewendet werden. Ein Rückstellsignal auf der Eingangsleitung 204 löscht den Binärzähler alle 16 Taktimpulse. Der Binärzähler schaltet bei positiven Flanken eines Binärsignals an seinem Kippeingang T weiter. Das Ausgangssignal des Binärzähler 240 enthält die MSB-Information (Information bezüglich der höchststelligen Bits) als binäres Digitalsignal. Man beachte, daß die LSB-Information (Information bezüglich der niedrfeststelligen Bits) in Beziehung zu der Zeitdauer zwischen dem letzten Taktimpuls, der das Flip-Flop 240 kippt, und dem Zeitpunkt steht, zu dem das Rampensignal die analoge Abtastspannung übersteigt. Da der letzte Taktimpuls vor dem vorgenannten Zeitpunkt nicht im Voraus bekannt ist, ist es zweckmäßig, die komplementäre Zeitdauer zwischen dem Zeitpunkt, zu dem das Rampensignal die analoge Abtastspannung übersteigt, und dem nächsten Taktimpuls zu messen. Diese komplementäre Impulsdauer kann ebenso leicht als das Restsignal verwendet werden. Wenn die komplementäre Impulsdauer benutzt wird, müssen die digitalen Ausgangssignale gerade nummerierter Wandlerstufen invertiert werden. Es wird zwar durchweg auf das Restsignal Bezug genommen, aber es sei darauf hingewiesen, daß bei dem Ausführungsbeispiel gemäß Fig.

909817/0904

ein komplementäres Restsignal erzeugt wird.

Die Schaltungen 215 bis 218 in Fig. 2 erzeugen ein Zeitintervall, das die LSB-Information empfängt. Die Inverter 215 und

216 invertieren lediglich die Phase ihrer Eingangssignale, um die Phase des Taktsignals und des Komparator-Ausgangssignals an die unten dargestellten Betriebseigenschaften des Flip-Flop

217 anzupassen.

Tabelle I

Asynchroner Betrieb Getakteter Betrieb

(Schalten mit positiver Flanke)

*n

Voreinstellung Q

0 10 0 0 1

1 Q ü 1 1 0

Wenn die Größe des Rampensignals die Höhe der Abtastspannung Vg übersteigt, wird das Ausgangssignal des Komparators 212 logisch 0. Dadurch werden Tastimpulse (über das NAND-Gatter 213) gesperrt und können den Binärzähler 240 nicht mehr weiterschalten. Außerdem wird die Schaltbedingung von der Voreinstelleitung des Flip-Flops 217 weggenommen. Demgemäß wird das Ausgangssignal des NAND-Gatters 218 logisch 0 und bleibt

909817/0904

in diesem Zustand für den Rest des vorliegenden Taktzyklus als Maß für die komplementäre LSB-Information (d.h., es enthält einen Bruchteil eines Taktzyklus, während der Binärzähler 240 eine ganzzahlige Anzahl von Taktzyklen beinhaltet).

Eine negative Flanke des Taktimpulses beendet nach Durchlaufen des Inverters 215 den Taktzyklus und bewirkt, daß die Q-Leitung des Flip-Flop 217 auf logisch 0 geht. Demgemäß wird der Ausgang des NAND-Gatters 218 logisch 1. Der negative Ausgangsimpuls des Gatters 218 steht dann für eine Amplitudenmodulation durch den Dauer-Amplitudenwandler 250 zur Verfügung. Das Ausgangsschaltelement des Inverters 219 ist ein Transistor mit offenem Kollektor, der während des vorgenannten negativen Impulses im ausgeschalteten Zustand ist. Während dieser Zeit lädt sich der Kondensator 223 über den Widerstand 220 und die Diode 221 in Richtung auf die Spannung V auf. Am Ende des negativen Impulses schaltet der Ausgangstransistor des Inverters 219 ein (d.h., geht in die Sättigung), wobei die Diode 221 verhindert, daß dadurch die im Kondensator 222 aufgebaute Spannung gestört wird. Die Spannung am Kondensator 222 ist die verstärkte Restspannung, wobei der gewünschte Verstärkungsfaktor (16 in diesem Beispiel) im wesentlichen durch den Wert des Widerstandes 220, des Kondensators 222 und der Spannung V bestimmt wird.

Während der Auftastimpulse stehen das analoge und digitale Ausgangssignal für eine Ausgabe zur Verfügung,, Kurz nach jedem

909817/0904

Auftastimpuls löscht ein Rückstellimpuls den Binärzähler und bewirkt, daß die im Kondensator 222 aufgebaute Spannung sich über den Ausgangstransistor des Inverters 223 entlädt.

Fig. 4 zeigt die Schaltungen, die zur Erzeugung der in Fig. 3 dargestellten und in Fig. 2 verwendeten Auftakt- und Rückstellsignale erforderlich sind. Das Taktsignal gemäß Fig. 3 (b) wird invertiert und treibt ein positiv flankengetriggertes Flip-Flop 401, das die erste Stufe eines vierstufigen Binärteilers mit den Flip-Flops 401-404 ist. Ein Monopulser 405 liefert einen kurzen positiven Impuls (vergl. Fig. 3 (e)) bei jeder positiven Flanke des Eingangssignals, um auf diese Weise das Rückstellsignal zu erzeugen. Die Gatter 406-408 sind so angeordnet, daß sie eine positive Flanke eine Halbperiode (des Taktsignals) nach dem Austaktsignal an einen Monopulser 409 gibt.

Das Rampensignal wird durch Schaltungen bekannter Art erzeugt.

909817/0904

Claims

BLUMBACH · WESER . BERGEN · KRAMER ZWIRNER · HIRSCH · BREHM

PATENTANWÄLTE IN MÖNCHEN UND WIESBADEN 2845635

Patentconsult Radeckestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme Patentconsult

Western Electric Company, Incorporated O'Neill, J.F.

Broadway

New York, N.Y. 10038, U.S.A.

Patentansprüche

Analog-Digital-Wandler mit

einer Abtast- und Halteschaltung, die zwei Eingänge besitzt, von denen einer ein Analogsignal und der andere Auftastimpulse aufnimmt, und die unter Ansprechen auf die Auftastimpulse bei Vorhandensein des Analogsignals ein konstantes Ausgangssignal erzeugt, und mit einem Binär zähler, der unter Ansprechen auf das konstante Ausgangssignal ein binäres Ausgangssignal erzeugt, dadurch gekennzeichnet, daß ein Komparator (212) mit zwei Eingängen vorgesehen ist, von denen einer mit dem Ausgang der Abtast- und Halteschaltung (211) verbunden ist und der andere an einem Rampensignal liegt,

daß das Ausgangssignal des Komparators einen Pegel hat, wenn das Rampensignal das Ausgangssignal der Abtast- und Halteschaltung übersteigt, und einen anderen Pegel, wenn das Rampensignal kleiner als Ausgangssignal der Abtast- und

München: R. Kramer Dipl.-Ing. . W. Weser Dipl.-Phys. Dr. rer. nat.. P. Hirsch Dipl.-Ing. . H.P. Brehm Dipl.-Chem. Dr. phil. nat. Wiesbaden: P.G. Blumbach Dipl.-Ing. · P. Bergen Dipl.-Ing. Dr. jur. · G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.

Halteschaltung ist,

daß der Binärzähler (240) unter Ansprechen auf Tastsignale und das Ausgangssignal des Komparators das binäre Ausgangssignal erzeugt,

daß Schaltungen (213, 215, 216, 217, 218) vorgesehen sind, die einen eine Zeitdauer angebenden Impuls erzeugen, und daß ein Impulsdauer-Amplitudenwandler (250) unter Ansprechen auf den Impuls einen Amplitudenwert erzeugt, der die Dauer des Impulses darstellt.

2. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungen (213, 215, 216, 217, 218), die einen eine Zeitdauer angebenden Impuls erzeugen, für Definition der Dauer des Impulses den Zeitpunkt, zu dem das Rampensignal das Ausgangssignal der Abtast- und Halteschaltung übersteigt, und eine vorbestimmte Taktflanke zeitlich benachbart zu diesem Zeitpunkt auswertet.

3. Analog-Digital-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die Schaltungen zur Erzeugung eines komplementären Impulses auf diejenige vorbestimmte Taktflanke ansprechen, welche dem Zeitpunkt folgt, zu dem das Rampensignal das Ausgangssignal der Abtast- und Halteschaltung übersteigt.

909817/0904

**. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß das Amplitudenwertsignal für den Impulsdauer-Amplitudenwandler das Eingangssignal eines nachfolgenden Analog-Digital-Wandler s ist, und daß die binären Ausgangssignale "beider Analog-Digital-Wandler einen digitalen Näherungswert des Analogsignals darstellen.

5. Vielstufiger Analog-Digital-Wandler, bei dem jede Stufe einen Teil einer digitalen Darstellung eines Analogsignalpegels erzeugt,

dadurch gekennzeichnet, daß der vielstufige Analog-Digital-Wandler eine Vielzahl von Analog-Digital-Wandlern nach Anspruch 1 enthält, die in Reihe geschaltet sind.

§09817/0904