DE3418863A1 - Schaltungsanordnung fuer eine datenerfassungsschaltung eines impulscodemodulation-prozessors und verfahren zum verbessern der kurvenform des augendiagramms eines impulscodemodulation-signals - Google Patents

Description

Victor Company of Japan, Ltd. Yokohama, Japan

Schaltungsanordnung für eine Datenerfassungsschaltung eines Impulscodemodulation-Prozessors und Verfahren zum Verbessern der Kurwenform des Augendiagramms eines Impulscodemodulation-Siqnals . · '

Die Erfindung bezieht sich allgemein auf Verarbeitungsschalt.ungen für Impul scodemodulat lon-Signale und insbesondere auf eine Datenerfassungsschaltung eines Impulscodempdulation-Pro-' zessors, der für die Aufzeichnung und V.'iedergabe von Tonfrequenzsignalen unter Verwendung von Videobandgeräten eingesetzt wird.

Vor einigen Jahren kamen Impulscodemodulation- bzv;. PCM-Prozessoren in den Handel, die an ein Heim-Videobandgerät für halbzö111ges Magnetaufzeichnungsband anzuschließen waren, um Tonfrequenzsignale so aufzuzeichnen und wiederzugeben, daß sich eine getreue Tonwiedergabe ergibt. Während zu der Zeit des.Entwurfs dieser PCM-Prozessoren die Heim-Videobandgeräte für den Normal laufzeitbetrieb ausgelegt waren, sind heutige · Heim-Videobandgeräte hauptsächlich für den Langlaufze ιt-Betrieb ausgelegt, bei dem die Bandgeschwindigkeit gegenüber

A/25

Ortidiw B*nk (fcUncheri Km 3933

!München] KIO 670-43-804

derjenigen bei dem Normal laufzeitbetrιcb weqen der letzton technischen Neuerungen wie der Aufzeichnung in hoher Dichte, den Fortschritten der Wiedergabetechnik unddrnV'erbessefungen der Magnetaufzeichnungsbänder verringert "ist. Unter diesen Umständen werden manchmal bei dem Langlaufzeitbetrieb der Heim-V ideob.'u>d-q<*rät ρ I¹CII-l'in/e<;r>br en eingesetzt, die für den Einsatz bei dem Normal laufzeitbetrieb ausgelegt sind, bei dom die Aufze ιrhnunqn- und W ι odorqnbokennwerte zufriedenstellend sind. Da jedoch im Vergleich zum dem Normallaufzeitbetrieb die Aufzeichnungs- und Wiedergabekennwerte bei dem Langlaufze ιtbetrιeb nicht' zufriedenstellend sind, können durch das Auftreten von Rausrhsignalen und die Funktion einer automatischen Rauschsperre

manchmal Störungen auftreten.
15

PCM-Prozessoren, die Tonfrequenzsignale unter Verwendung eines' Heim-Videobandgeräts aufzeichnen und π ι edercjeben , sind ausführlich in dem technischen 'Sammelb1 att 5TC-007, 008 oder in dem Normblatt CPZ-105 der EIAJ (Electronic Industry Association of Japan) beschrieben; gegenwärtig im Handel erhältliche PCM-Prozessoren sind alle entsprechend dem in diesen EIAJ-Veröffent1ichungen beschriebenen Aufzeichnungsformat ausgelegt (das nachstehend als EIAJ-Format bezeichnet wird). Ferner steht hinsichtlich der kurzen Beschreibung von PCM-Prozessoren nach dem EIAJ-Format verschiedenerlei Material zur Verfügung. Daher v.ird das Format hier hauptsächlich in Verbindung mit. einer Datenerfassungsschaltung beschrieben, die aus dem Wiedergabesignal eines Videobandgeräts digitale Daten herauszieht. . ·

Obzwar die in einem PCM-Prozessor verwendete herkömmliche Datenerfassungsschaltung zufriedenstellend arbeitet, wenn ein PCM-Signal von einem Videobandgerät wiedergegeben wird, das in der Normal laufzeit-Betrlebsart betrieben wird, kann · die herkömmliche Datenerfassungsscha1tunq nicht zufrieden-

stellend eingesetzt' werden, nenn ein PCM-Signal von einem in der Langlaufzeit-Betriebsart betriebenen Videobandgerät reproduziert wird, da hierbei VersenJechterungen oder Verzerrungen der Kurvenform des wiederqegebenen PCM-Sitjnsis auftreten. ..

Die Erfindung wurde zum Ausschalten der vorstehend beschriebenen Mängel entwickelt, die der in einem PCM-Prozessor verwendeten herkömmlichen Datenerfassungsschaltung anhaften.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Datenerfassungsschaltung eines. PCM-Prozcssors und ein Verfahren zum Verbessern der PCH-Signalkurvenform zu schaffen, mit denen eine genaue Erfassung digitaler Daten selbst dann erfolgt, wenn ein PCM-Signal mit einem Videobandgerät aufgezeichnet und niedergegeben wird, das in der Langlaufzeit-Betriebsart betrieben wird.

*Q Gemäß einem Merkmal der Erfindung werden Spitzenpegel von logischen Werten "1" und/oder logischen Werten "0" eines eingegebenen PCM-Signals derart erfaßt, daß die Pegeldifferenz zwischen einem logischen Signal "1" und einem nachfolgenden logischen Signal "1" und/oder zwischen einem lo- gischen Signal "0" und einem nachfolgenden logischen Signal "1" ermittelt wird, um ein Steuersignal zu erzeugen, das zum Steuern des Frequenzgangs des PCM-Signals herangezogen wird.

Ein weiteres Merkmal der Erfindung besteht darin, daß eine auf Schwankungen hinsichtlich der Djgitalübertragungscharakteristik beruhende Verschlechterung des Augendiagranfms bzw. Augenmusters eines reproduzierten PCM-Signals automatisch korrigiert werden kann, r.odurch eine genaue Datenerfassung ermöglicht wird. Da mit der erfindungsgemäßen

Datenerfassungsschaltung PCM-Signale.aus einem in der Langlaufzeit-Betriebsart betriebenem Videobandgerät auf genaue Weise mit hoher Stabi1itat und 7uver1äsn lqke ι t vernrbeitot werden können, können die Aufzeichnungsbandkosten je Infor-

mationseinheit verringert werden.

Die erfindungsgemäße Schaltungsanordnung weist eine Frequenzgang-Steuerschal tung auf, die im Bereich einer bestimmten Frequenz eines eingegebenen PCM-Signals die Verstärkung entsprechend einem Steuersignal steuert, das als eine Funktion der Differenz zwischen Pegeln positiver Spitzenwerte und/oder negativer Spitzenwerte erzeugt wird, welche einem logischen Bitmuster "1010" eines Datensynchronisiersignals des PCM-Signals entsprechen, das ein vorbestimmtes Format hat. Die Pegelermittlung kann mittels mehrerer AbTrage/Halteschaltungen vorgenommen werden, während die Differenz durch einen Addierer/Subtrahierer ermittelt wird. Die Schaltung kann so gestaltet werden, daß sie entweder eine Gegenkopplungsschleife bildet, bei der die Pegelermittlung unter Verwendung eines hinsichtlich des Frequenzgangs gesteuerten PCM-Signals vorgenommen wird, oder ein Vorwärtssteuersystem, bei dem die Pegelermittlung unter Verwendung des eingegebenen PCM-Signals vorgenommen wird, dessen Frequenzgang noch nicht gesteuert v,pr- *■" den ist. Das Ausgangssignal der Frequenzgang-Steuerschaltung wird dann an zwei Vergleicher einer herkömmlichen Datenerfassungsschaltung angelegt.

Die Aufgabe wird erfindungsgemäß mit der Scha 1 tungsanordnung gemäß Patentanspruch 1 bzw. dem Verfahren gemäß Patentanspruch 13 gelöst.

Die Erfindung wird nachstehend anhand von Aur.führungsbe ι-spielen unter Bezugnahme auf die Zeichnung näher erläutert, 35

Fig. 1 ist ein Diagramm, das die Kurvenform eines PCM-

Signals gemäß dem EIAJ-AufZeichnungsformat zeigt.

Fig. 2 ist ein Diagramm, das ein Beispiel für die Kurv&n-

form eines von einem Videobandgerät vn edergpqebf-

nen PCM-Signals zeigt.

. Fig. 3 ist ein Schaltbild einer herkömmlichen Datenerfassungsschaltung, die aus dem in Fig. 2 gezeigten, von einem Videobandgerät wiedergegebenen Signal Daten herauszieht.

Fig. 4 ist ein Diagramm, das ein Beispiel eines von einem

Videobandgerät wiedergegebenen Signals zeigt, das *° in die in Fig. 3 gezeigte Datenerfassungsschaltung

eingegeben wird.

Fig. 5 ist eine erläuternde Darstellung für die Beschrei-. . bung der Funktionsweise der in Fig. 3 gezeigten ^O Datenerfassungsschaltung.

Fig. 6 ist ein Diagramm, das ein Beispiel für die Kurvenform eines wiedergegebenen PCII-Si gna Is in dem. Fall zeigt, daß ein Videobandgerät in der Langlaufzeit-Betriebsart eingesetzt v.ird.

Fig. 7 ist eine Darstellung für die Beschreibung einer Art der Korrektur einer Hoc.hfrequenzkomponente.

Fig. 8(A) und (B) sind vergrößerte Darstellungen der Kurvenform eines Datensynchronisiersignal-Tei1s des wiedergegebenen PCM-Signals.

Fig. 9 ist ein Blockschaltbild eines Ausführungsbeispiels einer erfindungsgemäßen Datρπργfassungsscha1tung.

-11- DE 3967

Fig. 10 ist ein Schaltbild, das ein Beispiel für eine f re-· quenzgang-Steuerschaltung der in Fig. 9 gezeigten Datenerfassungsschaltung zeiqt.

Fig. ll(A) bis (J) sind Darstellungen für dir Beschreibung der in Fig. 9 gezeigten Datenerfassungsschaltung.

Fig. 12 ist ein Schaltbild eines in der- Schaltung noi Fig. 9 verwendeten Addierer/Subtrahierers, der auf zwei Eingangssignale anspricht.

Fig. 13 ist ein Schaltbild eines in der Schaltung nach Fig. 9 verwendeten Addierer/Subtrahierers, derauf drei Eingangssignale anspricht.

Fig. 14 zeigt ein Beispiel einer Kurvenform für die Beschreibung des Addi erer/Subt rahi ere rs nach F ig. 1.5.

Fig. 15 ist ein Blockschaltbild eines weiteren Ausführungsbeispiels einer erfindungsgemäßen Datenerfassungsschaltung.

In der Zeichnung sind durchgehend gleiche oder einander entsprechende Eleme
zeichen bezeichnet.

. entsprechende Elemente und Teile mit den gleichen Bezugs-

Vor der Beschreibung der Ausführungsbeispiele der Erfindung wird zum besseren Verständnis der Erfindung eine her kömmliche Datenerfassungsschaltung eines PCH-Prozessors' anhand der Fig. 1 bis 5 beschrieben.

Gemäß Fig. 1 enthält ein Impul scodernodulat ι on- bzw. PCM-Signal ein Horizontal-Synchronisiersignal, ein Datensynchronisiersignal mit einem Bitmuster "1010", ein Daten-

signal und ein Weißwertsigna1. Wenn dns PCM-Signal nach Fig. 1 mittels eines Videobandgeräts zuerst auf einem Magnetaufzeichnungsband aufgezeichnet und dann niedergegeben wird, nimmt die Kurvenform des Wiedergabesignals nicht ge- ·

nau die Kurven form nach Fig. 1 an, sondern abhängiq von den Eigenschaften des Videobandgeräts und des in diesem verwendeten Bands verschiedenartige Kurvenformen. Ein Beispiel einor solchen Kurven form des WunJc rgabesi goa Is ist in der Fig. 2 gezeigt, die unter Vergrößerung nur das Datensynchrqnisiersignal und das Datensignal in der Nahe des Datensynchronisiersignals zeigt. Die in Fig. 2 gezeigte Kurvenform wird Augendiagramm oder Augenmuster genannt. Die in Fig. 2 gezeigte Kurvenform ist ein Augendiagramm bei einer verhältnismäßig zufriedenstellenden Übertragungscharakteristik und kann erreicht werden, wenn mit einem Videobandgerät die Aufzeichnung und die Wiedergabe in der Normallaufzeit-Betriebsart vorgenommen wird.

..Eine herkömmliche Datenerfassungsschaltung wird anhand der Fig. 3 beschrieben. Die Fig. 3 zeigt einen Eingangsanschluß 1, Rechenverstärker 2 und 3, einen Inverter 4, Zwischenspeichers, 6, 7 und 8, einen Frequenzteiler 9, ein UND-Glied 10, einen Ausgangsanschluß 11, einen Inverter 12, einen Ausgangsanschluß 13, einen Taktimpuls-Ein- - gangsanschluß 14 und veränderbare Widerstände.VR1. und VR2.

Der Eingangsanschluß 1 ist mit den nichtiniertierenden ·. Eingängen-der Rechen ν erstärker 2 und 3 verbunden, π ä h r e η d der invertierende Eingang des Rechenverstärkers 2 mit dem

"^ bewegbaren Kontakt des veränderbaren Widerstands VRl' verbunden ist und der Ausgang des Rechenverstärkers 2 über den Inverter 4 mit den Taktanschlüssen der Zwischenspeicher 5 und 6 verbunden ist (wobei die Taktanschlüsse der Zwischenspeicher in der Fig. 3 mit einem Dreieckzeichen bezeichnet sind). Der Ausgang des Rechenverstärkers 2 ist-

ferner mit einem Anschluß D des Zwischenspeichers 7 verbunden. Der invertierende Eingang des Rechenvßrstarkers ist mit dem bewegbaren Kontakt des veränderbaren Widerstands VR2 verbunden, während der Ausgang des Rechenverstärkers 3 mit Löschanschlüssen CLR der Zwischenspeicher 5, 6 und 8 verbunden ist. Der Anschluß U des Zwischenspeichers 5 ist mit einem Gleichstromversorgungsanschluß verbunden, während der -Auygariyuunnch I uM (J des /w ι.:; eh cn:; ρ im chers mit dem Anschluß D des Zwischenspeichers 6 verbunden ist. Der Ausgangsanschluö Q des Zwischenspeichers 6 ist mit dem Anschluß D des Zwischenspeichers 8 sowie mit einem Lö.schanschluß CLR des Frequenzteilers 9 ve.rbunden. Der Ausgangsanschluß Q des Zwischenspeichers 8 ist mit dem Löschanschluß CLR des Zwischenspeichers 7 sowie mit einem Eingang des UND-Glieds 10 verbunden. Der Ausgangsanschluß Q des Zwischenspeichers 7 ist mit dem Ausgangsanschluß verbunden. Der Ausgangsanschluß des Frequenzteilers 9 ist über den Inverter 12 mit dem Taktanschluß des Zwischenspeichers 8 und direkt mit einem Eingang.des UND-Glieds

^w verbunden. Der Ausgangsanschluß des UND-Glieds 10 ist mit dem Taktanschluß des Zwischenspeichers 7 und mit dem Ausgangsanschluß 13 verbunden. Der Taktimpuls-Eingangsanschluß 14 ist mit einem Taktanschluß des Frequenzteilers 9 verbunden (wobei der Taktanschluß in Fig. 3 mit einem

Dreieckzeichen bezeichnet ist '■).-.

Wenn bei der Schaltung nach Fig. 3 ein 'nachstehend als Wiedergabe-PCH-Signal bezeichnetest PCM-Signal, das von einem Videobandgerät reproduziert ;■. ird und in Fig. 4 ge-

^ow zeigt ist, an den Eingangsanschluß 1 angeleqt wird, vj.ird dieses Wiedergabesignal an die ηichtinvertierenden Eingänge der Rechenverstärker 2 und 3 angelegt, während an. deren invertierende Eingänge jeweils Bezugsspannungen für den Vergleich angelegt werden, die durch Spannungsteilung

mittels der veränderbaren Widerstände VRl und VR2 gebildet

.werden. Diese Bezugsspannunqen für den Vergleich haben gemäß Fig. 4 Werte El und E2, wobei es besonders günstig ist, den Wert El auf eine Kurven form-Überkrpuzunqsst e 1 I f* einzustellen (nämlich auf die Mitte des Augend ι agramms bzw. Augenmus t e r π ). An dem Ausπηηη der, Rnrhonv ρ rr>t ä rkor r. 2* dessen. Bezugsnert vorbestimmt ist, wird eine Kurvenform gemäß Fig. 3(A) abgegeben, nährend an dem Ausgang des Rechenverstärkors 3 eine Kurvenform gemäO fig. 5(B) abgegeben wird. Die Kurvenform nach Fig. 3(A) entspricht dem Datensynchronisiersignal und dem Datensignal nach Fig. 1, während die Kurven form .nach Fig. 5(B) dem Hör i zontal-Syh- '. chronisiersignal entspricht.

Da gemäß den vorstehenden Ausführungen die in Fig. 3(A) gezeigte Kurvenform durch eine einfache Umsetzung mittels des Rechenverstärkers 2 in ein binäres Signal erzielt wird, ist es schwierig, mit einer solchen Kur νen form eine nachfolgende digitale Signalverarbeitung auszuführen, da sich in Abhängigkeit von dem Wert der Vergleichs-Bezugsspannung El das Tastverhältnis der Binärpegel Ί" und "0" ändert oder sich infolge von Laufzeitschwankungen oder dergleichen in dem Videobandgerät die Zeitbasis ändert. Da ferner die in Fig. 5(A) gezeigte Kurvenform Signale enthält, die von dem Datensignal verschieden sind,· wie beispielsw eise ° das Datensynchronisiersignal und das ',-.'e ißivertsignal , ist es erforderlich, aus der Kurvenforn genä3 Fig. 5(A) allein die Daten herauszuziehen.

Die Schaltung wird nun im Zusammenhang mit Abtast impulsen, die Abfrageimpulse darstellen, welche an eine Abfrageschaltung für das Stabilisieren der Zeitbasis angelegt werden, und in Verbindung mit der Art und Weise des genauen Herausziehens allein der Daten beschrieben.

'

-15- DE 3967.

Die Stabilisierung der Zeitbasis kann auf einfache Weise mittels eines Zwischenspeichers vorgenommen werden, mit dem ein Eingangssignal synchron mit Tnktιmpu1 sen ausgegeben wird. Daher ist die Art der Erzeugung der Taktimpulse

für die Ansteuerung des Zwischenspeichers inn qrnftrr Rpdeutung,. so daß die Art der Lrzeugung der laktimpulse beschrieben wird. In Fig. 3 entspricht diesem Zwischenspeicher der Zwischenspeicher 7, der mittels; Ab trist impu 1 sen angesteuert wird, welche das Ausgangssignal des UND-Glieds 10 darstellen. Die Frequenz der Abt ast linpul sr ist durch die Bitübertragungsgeschwindigkeit des PCM-S ιqnals bestimmt. Die Bitubertragungsgeschwindigke.it nach dem EIAJ-Format beträgt ungefähr 2,64 MHz, wahrend sich an dem Ausgangssignal des Rechenverstärkers 2 das Tastverhältnis der Binärpegel "1" und "0" in Abhängigkeit von der V'ergleichs-Bezugsspannung El ändert. Falls beispielsweise die Spannung El höher als der in Fig. 4 durch eine gestrichelte Linie dargestellte Pegel ist, ergibt sich für das Ausgangssignal des Rechenverstärkers 2 eine Kurvenform in der Weise, daß ein positiv gerichteter Impuls für. den Binär Riegel "1" schmal ist und ein negativ gerichteter Impuls für den Binärpegel "0" breit ist. Infolgedessen ist für das genaue Festlegen bzw. Zwischenspeichern des Ausgangssignals des Rechenverstärkers 2 nicht nur die Frequenz, sondern auch die Phase 'nänlich die Zv. ι schenspei cherungszeit) von· großer Bedeutung. Zur Abgabe der Abtast- · impulse, die den vorangehend genannten notv.endigen Bedingungen genügen, wird üblicherweise ein Frequenzteiler m:t einem Löschanschluß CLR eingesetzt. D.h., wenn die B11-

** . Übertragungsfrequenz f ist, werden' Takt impulse mit der frequenz Nf (wobei N eine positive ganze Zahl ist) an einen Frequenzteiler angelegt, der einen Löschanschluß CLR und ein Frequenzteilungsverhältnis von l/N hat, so daß Taktimpulse mit der Frequenz f erzielt werden, deren Phase

®° durch das Steuern des Zeitpunkts drr Iönrhunq ρ inqpj; t ρ 1 11

wird. Obwohl die Phaseneinstellung mit hoher Genauigkeit möglich ist, wenn N auf einen großen Wert gewählt wird, wird N gewöhnlich auf .eine ganze Zahl von 4 bis 8 eingestellt, da sonst die Frequenz der Ansteuerungsimpuise hochwird. Nach Fig. 3 ist der Frequenzteiler 9 ein mit einem LöschanschluG CLR versehener frequenzteiler, dem von dem Taktimpuls-Eingangsanschluß 14 her Taktimpulse mit der Frequenz Nf zugeführt werden. Die. Ausgangsimpulse aus dem Frequenzteiler 9 werden über das UND-Glied 10 in den Taktanschluß des Zwischenspeichers 7 eingegeben.

Als nächsten wird die Schaltung im Zu;;nnnnpnh;ing mi t einem Signal zur Phaseneinstellung beschrieben, das dem Löschanschluß CLR des Frequenzteilers 9 zugeführt wird. An die' jeweiligen Löschanschlüsse CLR der Zwischenspeicher 5, 6 und 8 wird direkt- das Ausgangssignal des Rechenverstärkers ■ 3 angelegt. Normalerweise wird häufig zwischen den Rechenverstärker 3 und die Löschanschlüsse CLR der Zwischenspeicher 5, 6 und 8 eine Synchronisiersigna1-Schutzschaltung ^w eingefügt. Da jedoch diese Schutzschaltung für die Erläuterung des Arbeitsprinzips der PCM-Datenerfassungsschaltung nicht wichtig ist, ist sie aus der Fig. 3 weggelassen, und auch ihre Beschreibung weggelassen. Die Fig. 5(C) und (D) zeigen Kurvenformen der Ausgangssignale an. den Ausgangsanschlüssen Q der Zwischenspeicher 5 bzw. 6, nährend die Fig. 5(E) ein Zeitdiagramm der an dem Taktimpuls-' Eingangsanschluß 14 eingegebenen Taktimpulse ist. Die Fig. 5(F) zeigt die Kurvenform des Ausgangssignals des Frequenzteilers 9, während die Fig. 5(G) die Kurvenform

®Q des Ausgangssignals an dem Ausgangsanschluß Q des Zwischenspeichers 8 zeigt. Die Ausgangssignale an den Ausgangsanschlüssen Q der Zwischenspeicher. 5, 6 und 8 werden durch eine erste Rückflanke des Ausgangssignals des Rechenyerstärkers 2 invertiert, so daß daher gemäß Fig.. 5(C) das

"^ Ausgangssignal des Zwischenspeichers 5 hierbei von "0"

-17- DE 3967

auf "1" wechselt. Im weiteren wird gemäß Fiq. 5(D) durch eine zweite Rückflanke des Ausgangssignals des Rechenverstärkers 2 das Ausqanqssi qnn 1 an dom AunqntKjs.inr.ch 1 uß (J des Zwischenspeichers 6 invertiert, so daß daher dabei

das Ausgangssignal an dem Ausgangsanschluß Q des 7\: rsrhenspeichers 6 auf "1" wechselt. Als Folge davon wird der Frequenzteiler 9, der in dem Löschzustand war, in den Löschungsaufhebezustand geschaltet, so daß der Frequenzteilungsvorgang beginnt, wodurch die in Fig. 5(F) gezeigten Taktimpulse erzeugt werden. D.h., die Einstellung der Phase der Abtastimpulse erfolgt durch ein Signal, das mit der Rückflanke des zweiten Binärpeqels "1" df:; Datensynchronisiersignals "1010" synchronisiert ist. Obwohl auf · diese Weise das 'Ausgangssignal des F rpqunnzt cm 1 ers 9 Tak'timpulse darstellt, die sowohl hinsieht lieh.der"Frequenz als auch hinsichtlich der Phase geregelt sind, tritt ein unerwünschter Zustand auf, da mit einem ersten Taktimpuls CPl der zweite Binärpegel bzw. das zweite Bit "0" des Datensynchronisiersignals zwischengespeichert bzw. festgehalten wird. Daher ist zum Ausscheiden des ersten Faktimpulses CPl aus dem Ausgangssignal des Frequenzteilers das UND-Glied 10 vorgesehen. Dem einen Eingang der beiden Eingänge des UND-Glieds 10 wird das Ausgangssignal des Frequenzteilers 9 zugeführt, während dem anderen Eingang das

Q-Ausgangssignal des Zwischenspeichers 8 zugeführt wird. Dem TaktanschluQ des Zwischenspeichers 8 .-.ird das Ausgangssignal des Inverters 12 zugeführt, nämlich ein Inversionssignal aus dem Ausgangssignal des Frequenzte ιlers 9. Geräß Fig. 5(G) führt der Zwischenspeicher 8 einen Inversions-'

^ Vorgang synchron mit dem ersten Impuls CPl des Ausgangs-Signals des Frequenzteilers 9 aus. Gemäß Fiq. 5(H) wechselt durch das Ausgangssignal aus dem Anschluß Q des Zwischenspeichers 8 das Ausgangssignal des UND-Glieds 10, so daß dieses Ausgangssignal zu einen Abt ant ι ir.pu 1 s für den

"" Zwischenspeicher 7 wird. Auf die vorstehend beschriebene

Weise wird das an dem Eingangsanschluß 1 eingegebene Signal, das gemäß Fig. 4 ein analoges Signal ist, durch die in Fig. 3 gezeigte Schaltung in ein binäres Signa] umgesetzt, das es ermöglicht, nach der in f ι g. 3 gezeigten Schaltung, verschiedenerlei digitale Verarbeitungen auszuführen, wobei an dem AusgangsanschluG 13 ein PCM-Da ten te gemäß Fig. 5(1) abgegeben wird.

Da die vorstehend beschriebene Datenerfassungsschaltung ein Schaltungsteil ist, der in großem Ausmaß die Stabilität und Zuverlässigkeit des PCM-Prozessors beeinflußt, weisen die tatsächlich aufgebauten PCM-Prozessoren außer den in Fig. 3 gezeigten noch weitere Schaltungselemente auf. Während beispielsweise nach Fig. 3 die in die invertierenden Eingänge der Rechenverstärker 2 und 3 eingegebenen Vergleichs-Bezugsspannungen aus den veränderbaren Widerständen VRl und VR2 zugeführt werden, v/erden eine Schaltung zum automatischen Einstellen der Bezugsspannungen auf optimale Werte und eine Einrichtung für das Ein^u schalten einer Regelverstärkerschaltung vor dem Eingangsanschluß 1 zum Ausgleichen von Schwankungen des Eingangssignalpegels vorgesehen.

Bei der vorstehend beschriebenen Funktion der herkömmlichen Datenerfassungsschaltung wurde als Eingangssignal ein Signal mit einem zufriedenstellenden Augenmuster gemäß Fig. 4 angenommen. In der Praxis nimmt jedoch das Eingangssignal in Abhängigkeife von der Art des Videobandgeräts verschiedenerlei Signalkurven formen und Augenmuster an.

" Wenn ein Videobandgerät in der N'orna 11 au f ze i t-'Betr iebsar t eingesetzt wird, können zwar eine νerhältnismäßig zufriedenstellende Wiedergabesigna1-Kur\enform und ein verhältnismäßig zuf ri edernstel 1 endes Augenmuster gemäß der Darstellung in Fig. 4 erreicht werden, jedoch wird gewöhnlich

"5 das Wiedergabesignal durch eine Verschlechterung' des Stör-

-19- DF. 396 7

abstands und einen Abfall der Hochfrequenzkomponente beeinträchtigt, wenn ein Videobandgerät in der Langlaufzeit-Betriebsart eingesetzt wird. Die Fiq. 6 zeigt ein Beispiel für die Kurvenfarm eines Wiedergabe-PCH-SignaIs in dem Fall, daß ein Videobandgerät in der I. anq 1 η υ f /ρ ι t -Be t r i p'bsart eingesetzt wird. Gemäß Fig. '6 ist die Kurvenform dieses Wiedergabesignals verschlechtert bzw. verzerrt. Insbesondere besteht die Tendenz, daß die Kurvenform an dem dem Datensynchronisiersignal "1010" entsprechenden Teil einen niedrigen Pegel in Bezug auf den mittleren Pegel. El des Augenmusters annimmt. Aus diesem Grund tritt bei der Eingabe des Wiedergabesignals mit der Kurvenform ge.mäß Fig. 6 als Eingangssignal ein Erf as.sung saus f a L L auf, wenn das erste Bit "1" des Datensynchr.on is ι er signals "101-0" ° . aufgenommen wird, was dann zu falsch ausgegebenen Daten führt. Da ferner kein zufriedenstellendes Augenmuster erzielbar ist, kann durch geringfügige . äußere Störungen bzw. Verfälschungen (wie durch Übersprechen und Laufzeitschwankungen) ein Datenfehler auftreten. 20

Daher haben die PCM-Prozessoren mit einer Datenerfassungsschaltung nach dem vorstehend beschriebenen herkömmlichen System den Mangel, daß sie keine zufriedenste 1 lend .,iedergegebenen Töne liefern können, da zu häufig Datenfehler auftreten, nenn das PCM-Signal aus einem Videobandgerät abgegeben wird, das in der Langlaufze ιt-Betriebsart betrieben wird.

Ausführungsbeispiele der Erfindung
30

Anhand der Fig. 6 bis 15 wird ein Ausführungsbeispiel einer erfindungsgemäßen Datenerfassungsschaltung beschrieben. Die Fig. 6 ist eine Darstellung, die ein Be.ispiel für die Kurvenform eines Wiedergabe-PCH-Signals in dem Fall zeigt, daß ein Videobandgerät in der Lang 1 ?iufzpi-t -Bet r ι ebr.art Pin-

-20- DE 3967

gesetzt wird. Die Tig. 7 ist eine Darstellung zur Beschreibung, der Art und Weise einer Korrektur einer Hochfrequenzkomponente. Die Fig. 8(A) und (B) sind vergrößerte Darstellungen von Kurvenformen des Datensynchronisiers1gnal-Teils de.r> H i ederg'abe-PCM-Si qna 1 s . Die Fiq. 9 ist ein Blockschaltbild der erfindungsgemäßeπ Datenerfassungsschal-■ tung gemäß dem Ausführungsbeispiel. Die Fig. 10 ist .ein Schaltbild, das ein Beispiel für eine Frequenzgang-Steuerschaltung der in Fig. 9 gezeigten Datenerfassungsschaltung zeigt. Die Fig. 11(A) bis (J) sind Darstellungen für die Beschreibung der in Fig. 9 gezeigten Datenerfassungsschaltung.

Zuerst wird eine Verbesserung,des Augenmusters des Wieder-

gabesignals beschrieben. Bei der digitalen Signalübertragung sind mögliche Ursachen für die Verschlechterung bzw. Verzerrung des Augenmusters des Signals der Frequenzgang der Übertragungsstrecke, mangelhafte Gruppenverzögerungs-Frequenzken η linien, der Verzerrungs- bziv. Klirrfaktor, der Störabstand usw.; nach Fig. 6, die ein Beispiel für die Kurvenform eines Wiedergabe-PCM-Signals zeigt, das durch Aufzeichnung und Wiedergabe bei der genannten Langlauf zeit-Betriebsart. eines Videobandgeräts erzielt wird, ist das Augenmuster verschlechtert bz.v. verzerrt» wenn die Daten die Folge "101010...." annehmen und wenn Daten "1" oder "0" vereinzelt auftreten, so daß der Pegel abfällt.. D.h.. eine Hauptursache für die Verschlechterung des Augenmusters ist die Dämpfung von Hochfrequenzkcmponente'n.-Infolgedessen· kann das· Augennuster verbessert werden, nenn die Hochfrequenzkomponent^n des Wiedergabe-PCM-Signals korrigiert werden. Der Ausdruck "Hoch f requen.zkomponenten" wird in der Bedeutung "Frequenzkomponenten um f/2 herum" benutzt, wobei f die Bitübertragungsfrequenz ist; daher kann das Augenmuster verbessert werden, wenn

"° gemäß Fig. 7 der Frequenzgang um dir Frequenz f/2 herum

geändert, nämlich angehoben wird.

Betrachtet man das Ausmaß der Anhebung des Frequenzqangs. so ist es offensichtlich, daß das Ausmaß der Anhebung des Frequenzgangs in Abhängigkeit von Schwankungen von verschiedenen Eigenschaften des Videobandgeräts geändert'werde η muß. Falls im einzelnen das Signal nach Fig. 4 mit dem zufriedenstellenden Augenmuster in eine Schaltung pingegeben wird, die in einen Zustand geschaltet ist. bei dem an

■

einem Signal gemäß Fig. 6 durch' Korrigieren drr Hochfrequenzkomponenten ein optimales Augenmuster er/ielt werden könnte, würden die Hochfrequenzkomponenten des zufrieden-, stellenden Augenmusters übermäßig verändert werden, was eine Verschlechterung bzw. Verzerrung des zufriedenstellen-

■· ■

den Augenmusters ergeben würde. Es ist daher aus dem vorstehenden ersichtlich, daß selbst bei der Benutzung de.s gleichen Videobandgeräts unterschiedliche Werte für das Ausmaß der Korrektur des Frequenzgangs für die Langlaufzeit-Betriebsart und die Normallaufze ιt-Retriebsart ge-

wählt werden müssen, was natürlich auch dann gilt, wenn das an den PCM-Prozessor angeschlossene Videobandgerät gewechselt wird. Es ist ferner ersichtlich, daß die Verstärkungs- bzw. Pegelregelung der Hochfrequenzkomponenten auf automatische Weise entsprechend dem Zustand des V.'iedergabe-PCM-Signals vorgenommen '.-.erden nuß·. Zum Herbei- . · . führen dieser automatischen Pegel regelung der Hochfrequenzkomponenten ist es möglich, ein Steuersignal .aus den Zustand der Signalkurven form des in dem Wi ederga.be-PCH-Si gnal enthaltenen Datensynchronisiersignals "1010" zu er-

halten. Die Fig. 8(A) und (B) sind vergrößerte Darstellungen des Bereichs um das Datens.ynchron i s lersignä) herum, wobei die Fig. 8(A) den Fall einer zufriedenstellenden Übertragungscharakteristik zeigt, während die Fig. 8(B) einen Fall darstellt, bei dem die Hochfrequenzkomponenten

"° gedämpft bzw. abgeschwächt sind. Irn Falle· der zufrieden-

-22- ■ DE 3967

ίο „ρ,

stellenden Übertragungscharakteristjk nach Fig. 8(A) 'ist ein Spitzenpegel Ea eines ersten positiven Spitzenwerts, der einem ersten logischen Pegel "1" dos Dntonsynchronisiersignals mit dem Bitmuster "1010" entspricht, im wesentlichen qIe ich einem Spitzenpegel Eb eines, zweiten positiven Spitzenwerts, der dem nächsten logischen Pegel "1" .entspricht. Ferner nimmt die Differenz (Eb - Ec) zwischen einem Spitzenpegel Ec des ersten Bits "0" des Datensynchronisiersignals und dem Spitzenpegel Eb des zweiten Bits 1" einen vorbestimmten Wert an, wie beispielsweise 0,3 V. Dieser vorbestimmte Wert ist der Signalpegel des DatensynchronisiersignaIs und des Datenteils der in Fig. 1 gezeigten Signalkurvenform bei der PCM-Aufzeichnung und ist bei dem EIAJ-Format auf 0,3V festgelegt.

Falls andererseits gemäß Fig. 8(B) der Pegel der Hochfrequenzkomponenten verhältnismäßig niedrig istj besteht die Tendenz, daß ein Spitzenpegel Ea¹ des ersten Bits "1" des. Datensynchronisiersignäls "1010" niedriger als ein Spitzenpegel Eb¹ des zweiten Bits "1" ist und ferner der Wert (Eb' - Ec¹) kleiner als der vorbestimmte Wert ist, wobei Ec¹ der Spitzenpegel eines ersten negativ gerichteten Impulses ist, der dem ersten logischen Pegel bzw. Bit "0" entspricht. Durch die Auswertung dieser Erscheinungen wird

das Steuersignal für die Frequenzgangste.uerung der Hochfre-* quenzkomponenten gewonnen. Hierbei bestehen folgende drei

I-

Möglichkeiten zur Erzeugung des Steuersignals: '(D Eb¹ - Ea' ,
(2) Eb¹ - Ec' und

". (3) Heranziehen aller Werte Ea', Eb¹ und Ec' in der Weise, daß die Differenz zwischen Ea' und einer Mittelspannung zwischen Eb' und Ec¹ gebildet wird, nämlich Ea' - (Eb' + Ec¹)/2.

Anhand der Fig. 9 wird nun die Art und Weise der Frequen;-gangsteuerung für die Hochfrequenzkomponenten unter Verwendung des vorstehend beschriebenen Steuers ι rjna Is beschripben. In der Fig. 9 sind Bauteile, die mit denjenigen nach Fig. 3 identisch sind, mit den gleichen Bo/uqr.ze j chpn brzeichnet, i-jobei ihre Beschreibung weggelassen ist. Die Fig. 9 zeigt einen EingangsanschluG 1', Zwischenspeicher 5¹ und 6¹, eine automatische Verstärkungsrege 1 schaltung bzw. einen Regel verstärker 15, eine Frequenzgang-Steuerschaltung 16, eine Verzögerungsschaltung 17, Abf rage./Hal teschaltungen 18, 19 und 20, einen Addierer/Subtrahierer 21, Zwischenspeicher 22 und 23 sowie UND-Glieder 2h, 25 und

Der Eingangsanschluß I¹ ist über den Rege 1 verstärker 15 und die Frequenzgang-Steuerschaltung 16 mit den nichtinvertierenden Eingängen der Rechenverstärker 2 und 3 sowie weiter über die Verzögerungsschaltung 17 mit den Abfrage/ Halteschaltunge.n 18, 19 und 20 verbunden. Die Ausgange der Abfrage/Halteschaltungen 18, 19 und 20 sind mit jeweiligen Eingängen des Addierer/Subtrahierers 21 verbunden, dessen Ausgang mit der Frequenzgang-Steuerschaltung 16 verbunden ist, so daß die Frequenzgang-Steuerschaltung 16, die Verzögerungsschaltung 17, die Abfrage/Halteschaltungen 18, und 20 und der Addierer/Subtrahierer 21 eine Gegenkopplungsschleife bilden. Der Ausgang des Rechenverstärkers 2 ist gleichermaßen wie bei der Datenerfassungsscha1tung nach Fig. 3 über den Inverter 4 an die Taktanschlüsse derZv.ischenspeicher 5' und 6¹ angeschlossen 'v.obei diese Taktanschlüsse und diejenigen der anderen Zwischenspeicher in

° Fig. 9 mit einem Dreieckzeichen bezeichnet sind); die l;:ischenspeicher 5¹ und 6' haben Anschlüsse Q, die Anschlüsse für die Ausgabe von invertierten Ausgangssignalen an Ausgangsanschlüssen Q der Zwischenspeicher 5 und 6 sind. Ferner ist der Ausgang des Rechenverstärkers 2 auch mit

**** den Taktanschlüssen der Zwischenspe ι eher 22 und 23 verbun-

den. Der Ausgang des Rechenverstärkers 3 ist mit den Löschanschlüssen CLR' der Zwischenspeicher 5', 6', 2 2 und 23 verbunden. Der Anschluß D des Zwischenspeichers 22 int mit einem Stromversorgungsanschluß verbunden, nährend der Ausgangsanschluß Q dieses Znischenspeichers mit dem Anschluß D des Zwischenspeichers 23 sowie mit einem Eingang des UND-Glieds 24 verbunden ist. Der Anschluß Q des Zwischenspeichers V ist mit einem Eingang des UND-Glieds 24 verbunden, dessen Ausgang mit der Abfrage/Halteschaltung 18 verbunden ist. Der Zwischenspeicher. 5' ist auf gleichar-. tige Weise wie bei der Datenerfassungsschaltung nach Fig. 3 an den Anschluß D des Zwischenspeichers 6¹ und ferner an einen Eingang des UND-Glieds 25 angeschlossen. Der Anschluß Q des Zwischenspeichers 23 ist mit einem Eingang des U\D-Glieds 25> verbunden, dessen Ausgang mit der Ab frage/Haiteschaltuncj 19· verbunden ist. Der Anschluß Q des Zwischenspeichers 23 ist mit einem Eingang des UND-Glieds 26 verbunden, während der Ausgangsanschluß Q des Zwischenspei ' chers 6¹ mit dem zweiten Eingang des UMD-Glieds 26 verbunden ist, dessen Ausgang mit der Abfrage/Halteschaltung 20 verbunden ist.

In den Eingangsanschluß 1' wird ein Wiedergabe-PCH-Signal aus einem Videobandgerät eingegeben :wenn die Pegelschwan- ° kungen des dem Regel verstärker 15 ' zugeführten Wiedergabe-PCM-Signals aus dem Videobandgerät gering sind, würden keine' Schwierigkeiten auftreten, v.enn der Rege 1 verstärker 15 weggelassen wird. Dieses Wiedergabesignal wird in die Frequenzgang-Steuerschaltung 16 eingegeben. Die Frequenz-

^- gang-Steuerschaltung 16 ist so gestaltet, daß sie unter Benutzung des Ausgangssignals des Add ι erer/Subt rah.ier ers 21, der im folgenden ausführlich beschrieben wird., als Steuersignal die Verstärkung der Hochfrequenzkomponenten des EingangssignaIs ändert. Ein Beispiel für die Frequenz-

"° C] a ng-S teuer schaltung 16 ist in der Fig. 10 gezeigt.

-25- DC 5967

Die Fig. 10 zeigt einen Rechenverstärkpr 27, einen feldeffekttransistor 28, Widerstände Rl bJs R¹J und Kondensatoren Cl und C2. Ein Einqanqsansch1uß, an dom dnr. Wiodorgabe-PCM-Signal aus dem Videobandgerät eingegeben wird,

ist über den Widerstand Rl an den nicht invertierenden Eingang des Rechenverstärkers 27 angeschlossen, wobei der nichtinvertierende Eingang des Rechenverstärkers 27 mit einem Anschluß des Widerstands R2 verbunden ist, dessen anderer Anschluß mit Masse verbunden ist. Der Ausgang des Rechenverstärkers 27 ist mit der Verzögerungsschaltung 17 sowie über eine Parallelschaltung aus dem Widerstand R3 und dem Kondensator Cl mit dem invertierenden Eingang des Rechenverstärkers 27 und einem Anschluß des Widerstands R4 verbunden, dessen anderer Anschluß mit Masse verbunden ist. Der Ausgang des Addierer/Subtrahierers 21 ist mit dem Gate des Feldeffekttransistors 28 verbunden, dessen Drain über eine Reihenschaltung aus dem Widerstand R5 und dem Kondensator C2 mit dem invertierenden Eingang des RechenVerstärkers 27 verbunden ist, während die Source des Feldeffekt-

■ '

transistors 28 mit Masse verbunden ist. Die in Fig. 10 gezeigten Widerstände Rl und R2 sind zum Einstellen der Gesamtverstärkung der Frequenzgang-Steuerschaltung 16 eingesetzt. Zum Steuern des Pegels der Hochfrequen/komponenten mittels der■Frequenzgang-Steuerschaltung 16 wird--die h'ider-Standsänderung des Feldeffekttransistors 28 genutzt. Im einzelnen wird dann, wenn die Widerstände R3 und R^ einander gleich gewählt werden und auch die Widerstände Rl und R2 einander gleich gewählt werden, die Verstärkung im \iederFrequenzbereich, der beträchtlich niedriger als f/2 liegt, zu "1", .während die Hochfrequenzkomponenten mittels des Kondensators C2 korrigiert'werden, wobei das Ausmaß der Korrektur durch den Widerstand Wb und den Widerstand zwischen dem Drain und der Source dps Feldeffekttransistors 28 bestimmt ist. Mit dieser Anordnung allein wird je-

^ÖO doch der Pegel der Hochfrpquenzkomponpntpn so angehoben,

-26- DE 3967

daß auch der Pegel unnötiger Hochfrequenzkomponenten' angehoben wird, wie es durch eine gestrichelte Linie in Fig» 7 dargestellt int; dien ergibt eine Vernchl nchterurty de;;

Stör- bzw. Rauschabstands. Daher ist zum Erzielen besse-5

rer Erqehnittiu» der Kondensator Cl mit einem rjee ι gne t en Wert zu dem Widerstand R3 parallel geschaltet, der ein Gegenkopplunqswiderstand ist. Obzwar auf diese Weise mit der in Fig. 10 gezeigten Frequenzgang-Steuerschaltung 16 der Pegel der Hochfrequenzkomponenten unter Verwendung von Widerständen und Kondensatoren steuerbar ist, sind auch andere Arten der Steuerung anwendbar: beispielsweise kann ein Transversalfilter verwendet werden, dessen Gruppenverr ' zögerungs-Frequenzcharakteristik ausreichend ist.

Das vorangehend genannte Steuersignal, das an das Gate des

. Feldeffekttransistors 28 der Frequenzgang-Steuerschaltung 16 zu deren Steuerung angelegt wird, wird anhand der Fig. 11 beschrieben. Die Fig. ll(A) zeigt die Kurven form des .

Ausgangssignals des Regelverstärkers 15, die Fig. ll(B)

zeigt die Kurvenform des Ausgangssignals der Frequenzgang-Steuerschaltung 16, die Fig. ll(C), (D), (E) und (F) zeigen jeweils Kurvenformen der Ausgangssignale an·den An-. Schlüssen Q der Zwischenspeicher 5', 6', 22 bzw. 23, die Fig. H(G)., (H) und (I) zeigen jeweils die Kurven formen der Ausgangssignale der UND-Glieder 2-. 25 bzw. 26 und die Fig. Ii(J) zeigt die Kurvenfor--; des ■ Ausgangssignal s der Verzögerungsschältung 17. Das Steuersignal wird unter Anwendung der Spitzenpegel Ea¹, Eb' und Ec' des Datensyn-■chronisi ersignals "1010" erzeugt. Die Ermittlung der

" Spitzenpeqel Ea', Eb' und Ec¹ erfolgt mittels der Abfrage/' Halteschaltungen 18, 20 bzw. 19. Die jeweils an die Abfrage/Halteschaltungen 18, 19 und 20 angelegten Impulsfolgen für die Abfrage und das Speichern sind Signale mit unterschiedlichen Zeitsteuerungen gemäß den Fig. H(G),

(H) und (I); diese Signale werden von den UND-Gliedern 24,

25 und 26 unter Heranziehen der A.ur>qnfHjr>r, ι <jnn I e der Zwischenspeicher 5', 6', 22 und 23 abgegeben. Dir Fig. ll(C), (D) und (E) zeigen die zeitlichen 7usamrnrnhänriP ?wir»rhr»n den Ausgangssignalen an den Anschlüssen (J der Zwischenspeicher 5', 6¹, 22 und 23, an denen dip Ausqnnqsn ι qnn I r .nur. den Anschlüssen Q Ausgangssignale sind, deren Polarität gegenüber der Polarität der Ausgangssignale an den Anschlüssen Q invertiert ist. Da auf diese Weise die Abfrage/ Halteimpulse von den UND-Gliedern 2k, 23 und 26 abgegeben werden, entspricht ihre Zeitsteuerung jeweils dem ersten logischen Pegel bzw. Bit "1", dem ersten logischen Pegel bzw. Bit "0" und dem zweiten logischen Pegel bzw. Bit "1" des Datensynchronisiersignals mit dem Bitmuster "1010". Diese Signale können zwar mittels anderer Schaltungen er-

zeugt werden, jedoch kann der in Fig. 9 gez-eiqte Schaltungsaufbau allein durch Hinzufügen einiger Srhaltungs- . elemente zu dem herkömmlichen Scha l.tungsau f bau gestaltet werden.

Bei dem vorstehend beschriebenen Ausführungsbeispiel werden zum Erfassen der Spitzenpegel Ea', Eb¹ und Ec' des . Datensynchronisiersignals "1010" statt Spitzenwert-Halteschaltungen die Abfrage/Halteschaltungen 18, 19 und 20 benutzt. Der Grund hierfür ist,, daß Abfrage/Halteschaltungen einen einfacheren Schaltungsaufbau als. Spi tzenwer.t-Halteschaltungen ergeben, da die Sp ι tzen.ve rt-Hal teschaltungen einen komplizierten Aufbau haben müßten, da die für die Spitzenwert-Erfassung verfügbare Erfassungszeit sehr kurz ist. Wenn jedoch die Abfrage/Ha 1tnscha1tungen benutzt werden, können die Spitzenwerte nicht während der Zeiten der jeweiligen Ausgangssignale der UND-Glieder 2ä, 25 und 26 erfaßt werden, welche die Ab frage/Haiteimpulse abgeben; deshalb ist es erforderlich, das Ausgangssignal' der Frequenzqang-Steuerschaltung 16 mittels der Verzöge-" rungsschal tung 17 zu verzögern, wobei das Ausmaß der V'er-

kopplungsschlei f e . Obzwar daneben em Vorwar t ssteue rungssystem unter Verwendung des Ausgangssignals des Regel.verstärkers 15 als Eingangssignal der V erzöqerunqsscha1tung 17 möglich ist,· ergibt das Gegenkopplungss>stem des vor-

-

stehend beschriebenen Ausfuhrungsbeιspiels eine genauere Frequenzgangsteuerung, da Schwankungen hinsichtlich der Eigenschaften des in der Steuerschaltung verwendeten Feldeffekttransistors 20 abgeschwächt btvt, aufgehoben werden. Da auf diese Weise eine Gegenkopplungsschleife gebildet ist, ist im Vergleich zu dem in Fig. 11(A) gezeigten Ausgangssignal des Regelverstärkers 15 das in Fig. H(B) gezeigte Ausgangssignal der Frequenzgang-Steuer schaltung 16 hinsichtlich des Augenmusters verbessert. '

Es werden nun die vorangehend genannte.n drei Verfahren (1), (2) und (3) für das Erzeugen des Steuersignals zur '·. Frequenzgangsteuerung der Hochfrequenzkomponenten ausführlich beschrieben.

Die Fig. 12 und 13 zeigen Schaltungsanordnungen des Addierer/Subtrahierers 21 nach Fig. 9, wobei der Addierer/Subtrahierer nach Fig* 12 für jedes der Verfahren (1) und (2) verwendet werden kann, während der andere Addierer/ Subtrahierer nach F.ig. 13 für- das Verfahren (5) ν er λ endet werden kann. In den Fig. 12 und 1.3 sind in i t 29, 30 und 31 Rechenverstärker bezeichnet, die zu η Bilden einer hohen Eingangsimpedanz als Pufferverstärker eingesetzt sind; diese Rechenverstärker können entfallen, falls sie nicht, erforderlich sind. Ein weiterer Rechenverstärker 32 wird zur

^ow Addition und Subtraktion von Eingangssignalen verwendet. Ein veränderbarer Widerstand VR3 wird da/u verwendet, dem Rechenverstärker 32 eine Versetzungsspannung zu erteilen, welche als Gate-Vorspannung für den Feldeffekttransistor 28 der Frequenzgang-Steuerschaltung 16 nach \ ig. 10 heran·'

gezogen wird." Daher kann eine geeignete Vorspannung durch

zögerung so gewählt wird, daß das Datensynchronisiersignal einen Spitzenwert an der Rückflanke des Ab.frage/Halteimpulses annimmt. Die Fig. ll(J) zeigt die Kurvenform eines PCM-Sighals, das verzögert norden ist. 5

Auf diese Weise werden mittels der Ab frage/Malteschaltungen 18, 19 und 20 die Spitzenpegel Ea|, Eb¹ und Ec' des Datensynchro.nisiersignais "1010" erfaßt und dem Addierer/ Subtrahierer 21 zugeführt. Der Addierer/Subtrahierer 21 ist eine Schaltung, die mittels eines Rechenverstärkers Additions- und/oder Subtraktionsvorgänge von Gleichspannungssignalen ausführt (wobei die Vorgänge tatsächlich nut einer geringfügigen Pegeländerung verbunden sind); die Schaltung gibt eine von folgenden Differenzen ab: (1) Eb¹ - Ea-,

(2) Eb¹ - Ec¹ oder

(3) Ea¹ - (Eb¹ + Ec' )/2.

Der Addierer/Subtrahierer 21 kann so gestaltet werden, ^^υ daß eine· dieser drei Differenzen (1), (2) oder (3) erzielt wird, wobei diese drei unterschiedlichen Arten der Erzielung des Differenzwerts als Steuersignal nachstehend als Verfahren (1), (2) bzw. (3) bezeichnet werden.

" Ferner führt der Addierer/Subtrahierer 21 eine Verstarkungssteuerung und Pegel verschiebung aus, die für die Charakteristik des Feldeffekttransistors 28 geeignet sind, der in .der Steuerschaltung 16 verwendet lvird. Bei der in Fig. 9 gezeigten Schaltung wird das Ausgangssignal der Frequenzgang-Steuerschaltung 16 als Signal zum Ermitteln des Spitzenpegels des DatensynchronisiPrsignals benutzt, während das durch die Verwendung des Ermittlungsergebnisses erzeugte Steuersignal zu der Frequenzgang-Steuerschaltung 16 zurückgeführt wird. D.h., die Frequenzgang-Steuerung der Hochfrequenzkomponenten erfolgt in einer Gegen-

das Einstellen des veränderbaren Widerstands VR3 von Hand gewählt werden. Bei den in den Fig. 12 und 13 dargestellten Ausführungsbeispielen wird zwar die Versetzungsspannung gesondert von Signaleingangsanschlüssen ( + ) und (-) angelegt, jedoch kann die Versetzungsspannungs-Einstellung auch dadurch vorgenommen werden, daΓ3 ojnt? Gleichspannung direkt an die Eingangsanschlüsse angelegt wird.

Das Ausgangssignal des Rechenverstärkers 32 wird über ein Tiefpaßfilter aus einem Widerstand R8 und einem Kondensator C3 an die Frequenzgang-Steuerschaltung 16 angelegt; das Tiefpaßfilter wird zum Aufheben von unerwünschten Einflüssen durch in das Datensignal eingelagerte Störungen verwendet, die durch ein Überschwingen in den Abfrage/Halteschal tungen 18, 19 und 20 oder du.rch einen Signalausfall in dem Wiedergabe-PCM-Signal auftreten könnten.

Da die Polarität des Steuersignals, nämlich der Ausgangsspannung des Rechenverstärkers 32 durch die Steuerspannung/Frequenzgang-Kennlinie der Frequenzgang-Steuerschaltung 16 bestimmt ist, können nötigenfalls der nichtinvertierende Eingang (+) und der invertierende Eingang (-) des Rechenverstärkers vertauscht werden.

Bei dem Verfahren (1) werden Eingangsanschlüsse 21ä und 21b des in Fig. 12 gezeigten Addierer/Subtrahierers 21 jeweils mit den Ausgangsanschlüssen der Ab frage/Haiteschal ■ tungen 20 bzw. 18 verbunden, um je.'.eils die Pegel Eb' bz\'t. Ea¹ aufzunehmen. Bei dem Verfahren !2; '-,·;erden die Eingangs-

"^ anschlüsse 21a und 21b des in Fig. 12 gezeigten Addierer/ Subtrahierers 21 jeweils mit den Ausgangsanschlüssen der Abfrage/Halteschaltungen 20 bzw. 19 verbunden, um jeweils die Pegel Eb' bzw. Ec' aufzunehmen. Bei dem Verfahren (3) werden¹ Eingangsanschlüsse 21a, 21b und 21c des in Fig. 13 gezeigten Add lerer/Subtrahiere rs 21 jeweils mit den Aus-

gangsanschlüssen der Abfrageschaltungen IB, 2(1 und 19 verbunden, um jeweils die Pegel Ea¹, Eb¹ bzw. Ec' aufzunehmen.

Wenn bei dem Verfahren (1) ein Rechenwert 'Lb' - Ea¹) größer als "O" ist, nämlich Eb¹ qrößpr-als ί η' ist, wird der Pegel der Hochfrequenzkomponenten so angehoben, daO Ea¹ größer als Eb' wird. Obzwar in vielen Fällen das Augenmuster nach diesem Verfahren (1) ve rbossp r t. werden kann, wird in seltenen Fällen selbst bei der Korrektur der Hochfrequenzkomponenten der Pegel Ea' nicht größer als der Pegel Eb'. In diesem Fall ist das Vor.vär t ss teue rungssystem wirkungsvoller als das GegenkoppJungsssstem.

Wenn bei dem Verfahren (2) ein Rechrnwert (Fb¹ - Ec') kleiner als ein vorbestimmter Wert ist (0,3V), ist die Anwendung eines Gegenkopplungssystems wirkungsvoller, mit dem der Pegel der Hochfrequenzkomponenten angehoben wird.

Das Verfahren (3) ist zwar sowohl für das Gegenkopplungssystem als auch für das Vorwärtssteuerungssystem wirkungsvoll, bringt jedoch eine geringfügige Zunahme der Anzahl von Teilen im Vergleich zu den Verfahren (1) und (2) mit

sich.
25

Nach dem Verfahren (3) wird als Steuerspannunq eine Spannungsdifferenz zwischen Ea¹ und (Eb¹ + Ec'' 2 erzielt. Die Fig. 14 zeigt die Zusammenhänge zwischen diesen Spannungen: es ist ersichtlich, daß (Eb' + Ec¹ )·'2 eine Spannung an einem Punkt M und damit eine mittlere Spannung zwischen den Pegeln Ec' und Eb¹ darstellt.

Während das Verfahren (1) den Nachteil hat, daß die Hochfrequenzkomponenten zu stark verstärkt werden, wenn selbst ^" bei der Steuerung des Frequenzgangs unter Verwendung des

Steuersignals (Eb¹ - Ea') der Pegel f a ' nacht gröG'er als der Pegel Eb¹ inrd, bestehen bei dem Verfahren (3) keine derartigen Nachteile, da die mittlere Spannung (Eb' + Ec')

/2 im WCS(MIt lichon immer konstant ist . In tier Sch;i i t unq . ■

nach Fig. 13 wird der Wert eines Widerstands RIO gleich demjenigen onion Haderstands IU 2 y (?■,·.'ah 11 , so daß «in dem nichtinvertlerenden Eingang (+) des Rechenverstärkers 32 die Spannung (Fb' + Ec')/2 erreicht wird.

Die Fig. 15 zeigt ein weiteres Ausführungsbeispiei der erfindungsgemäßen Datenerfassungsschaltung. Dieses Ausführungsbeispiel ist auf das vorangehend genannte Vor·.·/ärts- ■ steuerungssystem gerichtet und entspricht im wesentlichen dem 'Ausführungsbeispiel nach Fig. 9 mit der Ausnahme, daß die Verzögerungsschaltung 17 direkt durch den Regelverstärker 15 gespeist wird und das durch das Steuersignal aus dem Add ιerer/Subtrahierer 21 gesteuerte Ausgangssignal der Frequenzgang-Steuerschaltung 16 nur den Rechenν erStärkern 2 und 3 zugeführt wird. Infolgedessen werden die Spitzenpegel der logischen Pegel bzw. Bits "1" und "0" des Dateπsynchronisiersignals direkt aus dem Wi edergäbe-P-CM-Signal abgeleitet, dessen Frequenzgang noch nicht mittels· der Frequenzgang-Steuerschaltung 16 gesteuert wurde.

nc -

Während gemäß der vorstehenden Beschreibung bei herkömmlichen PCM-Prozessoren verschiedenerlei Schwierigkeiten auftreten, da die Prozessoren unstabil sind, ΐΊβηη sie bei der Langlaufze 11-Betriebsart eines Videobandgeräts verwendet werden, int nunmehr durch den Einsatz der. vorstehend beschriebenen Datenerfassungsschaltung eine außerordentlich stabile Datenerfassung möglich, während es zugleich auch möglach ist, eine Datenerfassungsschaltung unter Verwendung ρ iner hochintegrierten Schaltung oder dergleichen aufzubauen, die bei herkömmlichen PCM-Prozessoren verwcndet wird.

-33- DE 396'."

Durch den vorstehend beschriebenen Aufbau hat die er.fuidungsgemäße Schaltungsanordnung die Vorteile hoher Zuverlässigkeit und hoher Stabilität, ivobei ρ ι nr auf Änderungen der digitalen Über t ragungsst rocke briuhrndi* \ <· r r.ih 1 crht ι·-' rung des Augenmusters des Wi ede rqabp -PTfI-S ι qn,i 1 $·, automatisch korrigiert werden kann, so daP cirif genaue Datenerfassung auch bei der· Langlaufzeit-Betrιebsart des Videobandgeräts erfolgt, bei der Bandkost cn πnqenpnrt werden

können.
10

Eine Schaltungsanordnung weist eine Frequenzgang-Steuerschaltung zum Steuern des Pegels im Bereich einer bestimmten Frequenz eines eingegebenen PCM-Signa'ls entsprechend einem Steuersignal auf, das als eine Funktion der Differenz zwischen Pegeln positiver Spitzenwerte und/odef eines negativen Spi tzenwerts erzeugt wird, welche dem logischen ·. Bitmuster "1010" eines Dat ensynchron ι si er s ι qnn 1 s des PCM-Signals entsprechen, das ein vorbestimmten format hat. Die Pegelermittlung kann mittels mehrerer Abfrage/'Ha I tescha 1-tungen vorgenommen werden, während die Differenz'mιttels eines Addierer/Subtrahierers erzielt wird. Die Schaltungsanordnung kann so gestaltet werden, daß sie entweder eine Gegenkopplungsschleife bildet, bei der die Peqel.erm j tt lung an einem hinsichtlich des Frequenzgangs gesteuerten PCM-

^ΔΌ Signal erfolgt, oder ein Vorwärfssteuerungssystern, bei dem die Pegelermittlung an dem eingegebenen PCM-S l.gnal erfolgt, dessen· Frequenzgang nicht gesteuert ,'.orden ist. Das Ausgangssignal der Frequenzgang-Steuerschaltung .·, i. rd dann an zwei Vergleicher einer he rkömnl ι chen Da t rn.er f'nssungsscha 1.-tung angelegt.

J9

- Leersei te -

Claims (21)

1. Patentansprüche

   Schaltungsanordnung für eine Datenerfassungsschaltung eines Impulscodemodulation —Prozessors, der auf ein Impulscodemodulation-Signal anspricht, das ein vorbestimmtes Format hat und ein Datensynchronisiersignn1 mit dem Bitmuster "1010".und ein digitales Signal enthält, gekennzeichnet durch eine erste Einrichtung (17 bis 20) zum Ermitteln von positiven und/oder negativen Splt?enpegpIn der Bits "1010" des Datensynchronisiersignals, eine zweite Einrichtung (21) zum Erzeugen eines Steuersignals unter Anwendung der Spitzenpegel und eine auf das Steuersignal ansprechende Frequenzgana-Steuereinrichtung (16) zum Ändern des Frequenzgangs des Impulscodemodulation —Siqna1s.
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Einrichtung (21) eine Einrichtung zum Ermitteln der Differenz zwischen den Pegeln des ersten und des zweiten Bits "1" aufweist.
3. 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Einrichtung '21 pinr Einrichtung zum Ermitteln der Differenz z-.iischen den Pnqnln des rrstnn Bits "0" und des zweiten Bits "1" aufweist.

   A/25

   Owdnv Bank <Wnch«i) Wo 33Ϊ9 B**

   Κβ X^-

   r··«·*-·-»-« im,-—-»ηι κιο 6??
4. 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Einrichtung (21) eine Einrichtung zum Ermitteln des halben Werts der Summe der Pe-

   c gel des ersten Bits ¹VO" und des zweiten Bits "1" und zum Ermitteln der Differenz zwischen dem l'egel dos ersten Bits "1" und dem halben Wert aufweist.
5. 5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Einrichtung (17 bis 20) eine auf das Impulscodemodulation-Signal ansprechende Verzögerungsschaltung (17) sowie eine erste und eine zweite Abfrage/Halteschaltung (18, 20) aufweist, die jeweils auf das Ausgangssignal der V'er zögerungsschal tung

   ansprechen und zum Erfassen des Pegels des ersten Bits "1" 15.

   bzw. des zweiten Bits "1" des Datensynchronis.iersignals

   gestaltet sind. ·
6. 6. Schaltungsanordnung nach einem der Ansprüche 1 bis

   4, dadurch gekennzeichnet, daß die erste Einrichtung (17 20

   bis 20) eine.auf das Impulscodemodulation-Signal ansprechende Verzögerungsschaltung (17) sowie eine erste und eine zweite Abf rage./Hal teschal t ung (19, 20) aufweist, die jeweils auf ein Ausgangssignal der V'erzögerungsschaltung

   ansprechen und zum Ermitteln des Pegels des ersten Bits 25

   HQH hziv. des zweiten Bits "1" des Da tens> nchronisiersignals gestaltet sind.
7. 7. Schaltungsanordnung nach einem der Ansprüche 1 bis ^:

   4, dadurch gekennzeichnet, daß die erste Einrichtung (17 30

   bis 20 ) eine auf das Impulscodemodulation-Signal ansprechende Verzögerungsschaltung (17) sowie eine erste, eine zweite und eine dritte Abfrage/Halteschaltung (18 bis 20) aufweist, die jeweils auf das Ausgangssignal der Verzögerungsschaltung ansprechen und zum Ermitteln des Pegels des

   ersten Bits "1", des ersten Bits "0" bzvi. .des zweiten Bits

   "1" des Datensynchronisiersignals ausgeh ι 1dnt sind.
8. 8. Schaltungsanordnung nach Anspruch ">, ri.idurrh gekennzeichnet, daß die zweite Einrichtung (21) einen Ad-

   dierer/Subtrahierer zum Erzielen der Differenz zwischen den Ausgangssignalen der ersten und der zweiten Abfrage/ Halteschaltung (18, 20) aufweist.
9. 9. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Einrichtung (21) einen Addierer/Subtrahierer zum Erzielen der Differenz zwischen den Ausgangssignalen der ersten und der zweiten Abfrage/ Halteschaltung (19, 20) aufweist. .
10. ' 10. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die zweite Einrichtung (21) einen Addierer/Subtrahierer zum Erzielen des halben Werts der Summe der Ausgangssignale der zweiten und der dritten Abfrage/Halt&schaltung (19, 20) und der Differenz aus ^P dem Ausgangssignal der ersten Abfrage/Halteschaltung (18) und dem halben Wert aufweist.
11. 11. Schaltungsanordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die erste Einrichtung (17

    ^° bis 20) auf das Ausgangssignal der Frequenzgang-Steuereinrichtung (16) anspricht (Fig. 9).
12. 12. Schaltungsanordnung nach einen der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die erste Einrichtung (17 bis 20) auf das Impulscodemodulat ion-S igna 1 a.nspr icht, dessen Frequenzgang nicht gesteuert ist (Fig. 15).
13. 13. Verfahren zum Verbessern der Kurvenform des Augendiagramms eines Impulscodemodulation-Signa Is, das ein vorbestimmtes Format hat und ein Datens\nchronιsιersignal mit

    dem Bitmuster "1010" sowie ein digitales Signal enthält, dadurch gekennzeichnet, daß die positiven und/oder negativen Spitzenpegel der Bits "1010" des Ds tensynchron i s i er- signals ermittelt werden, daß zum Erzeugen eines St euer-

    signals die Differenz zwischen den Spitzenpegeln ermrttο 11 •wird und daß entsprechend der Differenz der Frequenzgang des Impulscodemodulation-Signals gesteuert wird.
14. 14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß bei dem Ermitteln der positiven und/oder negativen Spitzenpegel die Pegel des ersten Bits "1" und des zweiten Bits "1" des Datensynchronisiersigna1s ermittelt werden.
15. 15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, ■. daß bei dem Ermittein der positiven und/oder negativen Spitzenpegel die Pegel des ersten Bits "0" und des zweiten Bits "1" des Datensynchronisiersignals ermittelt werden.
16. 16. Verfahren nach Anspruch 13, dadurch gekennzeichnet, *® daß bei dem Ermitteln der positiven .und/oder negativen

    .Spitzenpegel die Pegel des ersten Bits "1", des ersten Bits "0" und des zweiten Bits "1" des Datensynchronisiersignals ermittelt werden:
17. 17. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß bei dem Ermitteln der Differenz die Differenz zwischen den Pegeln des ersten und des zweiten Bits "1" ermittelt wird. .
18. ·. 18. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß bei dem Ermitteln der Differenz die Differenz zwischen den Pegeln des ersten Bits "0" und des zweiten Bits "1" ermittelt wird.
19. 19. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß bei dem Ermitteln der Differenz der halbe Wert der Summe der Pegel des ersten Bits "O" und des zweiten Bits "1" ermittelt wird und die Differenz zwischen dem Pegel

    des ersten Bits "1" und dem halben-Wert ermittelt wird.
20. 20. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die positiven und/oder negativen Spitzenpogel unter Verwendung des Impulscodemodulation-Signals ermittelt iverden, das der Frequenzgang-Steuerung untrrzogpn worden ist.
21. 21. Verfahren nach Anspruch" 13, dadurch gekennzeichnet, daß die positiven und/oder negativen Spitzenpegel unter Verwendung des Impulscodemodulation-5ignaIs ermittelt werden, dessen Frequenzgang ungesteuert ist.