DE3400289A1

DE3400289A1 - Clock generator

Info

Publication number: DE3400289A1
Application number: DE19843400289
Authority: DE
Inventors: Hans Ing.(grad.) 8000 München Vandeweijer
Original assignee: Siemens AG; Siemens Corp
Current assignee: Siemens AG; Siemens Corp
Priority date: 1984-01-05
Filing date: 1984-01-05
Publication date: 1985-07-18

Abstract

To control a clock signal accurately, the generator exhibits a reference oscillator (1), a voltage-controlled oscillator (2) and a phase detector (5) which is located between the two and the phase voltage of which is integrated and supplied to a voltage control loop (12). An external voltage (V1Ph) is applied to the latter in order to change the phase angle. During this process, it controls the control voltage (V1VCO) of the oscillator (2) in such a manner that the integrated phase voltage (V1PLL) is equal to the external voltage (V1Ph). <IMAGE>

Description

TaktqeneratorClock generator

Die Erfindung betrifft einen Taktgenerator gemäß dem Oberbegriff des Patentanspruchs 1.The invention relates to a clock generator according to the preamble of Claim 1.

Zum Stabilisieren eines Taktsignals mit genauer Periodenzeit sind Phasenregelkreise bekannt, bei welchen die Frequenz eines Funktionsgenerators mittels eines Referenzoszillators stabil gehalten wird. In der Zeitschrift "Elektronik", Heft 12, 1983, S. 68, ist dazu angegeben, das Ausgangssignal des Funktionsgenerators über eine einstellbare Frequenzteilung und das Ausgangssignal eines quarzgesteuerten Referenzoszillators einem Phasendetektor zuzuführen, dessen Ausgangsspannung integriert und als Regelspannung für den Funktionsgenerator verwendet wird.To stabilize a clock signal with a precise period time are Phase locked loops known in which the frequency of a function generator by means of a reference oscillator is kept stable. In the magazine "Electronics", Issue 12, 1983, p. 68, the output signal of the function generator is given Via an adjustable frequency division and the output signal of a crystal-controlled To supply a reference oscillator to a phase detector, the output voltage of which is integrated and is used as a control voltage for the function generator.

Der Erfindung lag die Aufgabe zugrunde, einen Schaltkreis der o.g. Art anzugeben, mit welchem die Flanken des Taktsignals mit größter Genauigkeit einsteilbar sind. Ferner lag der Erfindung die Aufgabe zugrunde, die Genauigkeit der Periodenzeit zu erhöhen.The invention was based on the object of providing a circuit of the above-mentioned Specify the type with which the edges of the clock signal can be set with the greatest possible accuracy are. Another object of the invention was to improve the accuracy of the period time to increase.

Diese Aufgabe wird gemäß dem kennzeichnenden Teil des Anspruchs 1 gelöst. Die Erfindung zeichnet sich durch einen einfachen und kostengünstigen Aufbau aus, der linear kaskadierbar ist.This task is according to the characterizing part of claim 1 solved. The invention is characterized by a simple and inexpensive structure which can be cascaded linearly.

Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.Further developments of the invention emerge from the subclaims.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispieles weiter beschrieben.In the following the invention is based on an exemplary embodiment further described.

Fig. 1 zeigt ein Blockschaltbild eines Taktgebers Fig. 2 zeigt schematisch eine Einzelheit der Fig. 1 Fig. 3 und 4 zeigen jeweils ein Schaltungsbeispiel zu Fig. 2 Fig. 5 zeigt ein Impulsdiagramm zu Fig. 1.1 shows a block diagram of a clock generator, FIG. 2 shows schematically a detail of FIGS. 1, FIGS. 3 and 4 each show a circuit example FIG. 2 FIG. 5 shows a pulse diagram for FIG. 1.

Das Blockschaltbild in Fig. 1 besteht aus zwei Phasenregelkreisen. Der erste Kreis besteht aus einem quarzgesteuerten Referenzoszillator 1, aus einem nachgeschalteten ersten Frequenzteiler 4 mit einem Teilerfaktor Y, aus einem ersten spannungsgeteuerten Oszillator 2, aus einem nachgeschalteten zweiten Frequenzteiler 7 mit einem Teilerfaktor X1, aus einem zwischen den beiden Frequenzteilern liegenden ersten Phasendetektor 5, dessen Ausgangsspannung über einen als Tiefpaß ausgebildeten ersten Integrator 6 und einen ersten Spannungsregelkreis 12 an den ersten Oszillator 2 gelegt ist.The block diagram in FIG. 1 consists of two phase locked loops. The first circle consists of a crystal-controlled reference oscillator 1, from one downstream first frequency divider 4 with a division factor Y from a first voltage-controlled oscillator 2, from a downstream second frequency divider 7 with a division factor X1, from one lying between the two frequency dividers first phase detector 5, the output voltage of which is designed as a low-pass filter first integrator 6 and a first voltage control circuit 12 to the first oscillator 2 is placed.

Der zweite Kreis besteht aus einem zweiten Phasendetektor 10, welcher über einen ersten, zwischen dem ersten Phasendetetor 5 und dem ersten Frequenzteiler 4 liegenden Referenzknotenpunkt 14 mit dem ersten Kreis verbunden ist.The second circuit consists of a second phase detector 10, which via a first, between the first phase detector 5 and the first frequency divider 4 lying reference node 14 is connected to the first circle.

Ferner weist der zweite Regelkreis einen zweiten spannungsgesteuerten Oszillator 3, einen nachgeschalteten dritten Frequenzteiler 9 und einen als Tiefpaß ausgebildeten zweiten Integrator 8 zwischen dem Ausgang des zweiten Phasendetektors 10 und einem zweiten Spannungs regelkreis 13 am Steuereingang des zweiten spannungsgesteuerten Oszillators 3 auf.Furthermore, the second control loop has a second voltage-controlled one Oscillator 3, a downstream third frequency divider 9 and a low-pass filter formed second integrator 8 between the output of the second phase detector 10 and a second voltage control circuit 13 at the control input of the second voltage-controlled Oscillator 3 on.

Zwischen den Ausgängen des ersten und zweiten spannungsgesteuerten Oszillators 2, 3 liegt ein Flip-Flop 11, dessen Setzeingang S mit dem Ausgang des einen und dessen Rücksetzeingang R mit dem Ausgang des anderen Oszillators verbunden ist.Between the outputs of the first and second voltage controlled Oscillator 2, 3 is a flip-flop 11, the set input S with the output of the one and its reset input R to the output of the other oscillator tied together is.

Die Phasen zwischen der mit dem Faktor Y heruntergeteilten Referenzfrequenz des Referenzoszillators 1 und der mit dem Faktor X1 heruntergeteilten frei laufenden Frequenz des ersten Spannungsgesteuerten Oszillators 2 wird vom ersten Phasengenerator 5 verglichen. Eine gegebenenfalls auftretende Phasendifferenz wird in einen Spannungswert gewandelt und dieser vom Tiefpaßfilter integriert.The phases between the reference frequency divided by the factor Y of the reference oscillator 1 and the free-running, divided down by the factor X1 Frequency of the first voltage controlled oscillator 2 is from the first phase generator 5 compared. Any phase difference that occurs is converted into a voltage value converted and this integrated by the low-pass filter.

Dieser liefert eine erste Phasenspannung VI PLL Nach einer bestimmten Einschwingzeit sind die beiden Frequenzen an den Eingängen A, B des Phasendetektors 5 gleich. Es bleibt jedoch ein Phasenunterschied bestehen, welcher die erste Phasenspannung VI PLL aufrecht hält.This supplies a first phase voltage VI PLL after a certain The settling time is the two frequencies at the inputs A, B of the phase detector 5 equal. However, there remains a phase difference which is the first phase voltage VI maintains PLL.

Sinngemäß vollzieht sich derselbe Vorgang im zweiten Regelkreis mit einer zweiten Phasenspannung V2PLL.The same process takes place in the second control loop a second phase voltage V2PLL.

In die beiden Regelkreise wird zusätzlich jeweils eine Phasenregelspannung Ei ph bzw. V2ph eingekoppelt. Diese externen Spannungen werden zu den Phasenspannungen VlPLL bzw. V2pLL in den zwei Spannungsregelkreisen 12 bzw. 13 addiert. Bei einer Veränderung der Phasenregelspannung V1 und/oder V2 werden die beiden Systeme unter pn pn Beibehaltung des Frequenzzustandes durch eine Veränderung einer ersten Regelspannung V1VCO und/ oder V2VCO einer zweiten Regelspannung V2VCO nachgeregelt, die jeweils in den Spannungs regelkreisen abgeleitet und den jeweiligen spannungsgesteuerten Oszillatoren 2 bzw. 3 zugeführt werden.A phase control voltage is also used in each of the two control loops Ei ph or V2ph coupled. These external voltages become the phase voltages VlPLL and V2pLL in the two voltage control loops 12 and 13 are added. At a Changing the phase control voltage V1 and / or V2, the two systems are under pn pn Maintaining the frequency state by changing a first control voltage V1VCO and / or V2VCO readjusted a second control voltage V2VCO, each of which derived in the voltage control loops and the respective voltage-controlled Oscillators 2 and 3 are fed.

Im eingeregelten Zustand entspricht die Frequenz am Eingang A des Phasendetektors 5 der Frequenz am Eingang B.In the regulated state, the frequency at input A corresponds to the Phase detector 5 of the frequency at input B.

Unter dieser Voraussetzung ist eine Frequenzeinstellung mit der Periode T0 möglich, wobei Tg = Y/ fosc ist. Mit osc ist die Frequenz des Referenzoszillators 1 bezeichnet.Wenn der Teilerfaktor X1 und die Referenzfrequenz fosc konstant gehalten werden, kann die Frequenz des ersten Regelkreises durch Ändern des Teilerfaktors X1 verändert werden.With this prerequisite, a frequency setting with the period is possible T0 possible, where Tg = Y / fosc. Where osc is the frequency of the reference oscillator 1. If the division factor X1 and the reference frequency fosc be kept constant, the frequency of the first control loop can be changed by changing of the division factor X1 can be changed.

Ist f osc beispielsweise 100 Hz, so kann bei Intervallen von Y= 100, 101, 102, 103 usw. die Zeit in Schritten von jeweils einer Nano-Sekunde geregelt werden. Der maximale Regelbereich wird von der kleinsten möglichen Frequenz des spannungsgesteuerten Oszillators 2, dem Regelbereich des ersten Phasengenerators 5 und dem maximalen Teilerfaktor Y bestimmt. Das System ist dadurch einfach kaskadierbar, daß eine Referenzfrequenz am Referenzpunkt 14 abgegriffen wird.For example, if f osc is 100 Hz, then at intervals of Y = 100, 101, 102, 103 etc. the time is regulated in steps of one nano-second each will. The maximum control range is determined by the smallest possible frequency of the voltage controlled oscillator 2, the control range of the first phase generator 5 and the maximum division factor Y are determined. The system can thus be easily cascaded, that a reference frequency is picked up at the reference point 14.

Fig. 2 zeigt die Ausbildung des Spannungsregelkreises 12, dessen Aufbau im übrigen identisch mit dem Spannungsregelkreis 13 ist. Er weist zwei Spannungsaddierer 15, 16 auf, die auf einfache Weise mit jeweils einem Operationsverstärker realisierbar sind. Der Wirkungssinn einer angelegten Spannung ist durch ein "+" bzw. - gekennzeichnet.Fig. 2 shows the design of the voltage control loop 12, its structure is otherwise identical to the voltage control circuit 13. It has two voltage adders 15, 16, which can be implemented in a simple manner, each with an operational amplifier are. The effect of an applied voltage is indicated by a "+" or -.

Am ersten Spannungsaddierer 15 liegt mit positivem Wirkungssinn die erste Phasenspannung V1PLL an. Sein Ausgang mit der ersten Regelspannung V1VCO ist mit negativem Wirkungssinn auf den zweiten Spannungsaddierer 16 zurückgeführt. Dieser ist ferner mit der ersten Phasenregelspannung VlPh mit positivem Wirkungssinn beaufschlagt.The first voltage adder 15 has a positive effect first phase voltage V1PLL. Its output with the first control voltage is V1VCO fed back to the second voltage adder 16 with a negative effect. This is also acted upon with the first phase control voltage VlPh with a positive effect.

Die hier erzeugte Spannungsdifferenz liegt mit negativem Wirkungssinn am ersten Spannungsaddierer 15.The voltage difference generated here has a negative effect at the first voltage adder 15.

Dieser Spannungsregelkreis wirkt in der Weise, daß die Phasenregelspannung V1ph im eingeregelten Zustand gleich der Phasenspannung VIPLL ist. Da diese ein Maß für die Phasendifferenz der Referenzfrequenz f osc und der Frequenz des ersten spannungsgesteuerten Oszillators 2 darstellt, kann durch eine Veränderung der Phasenregelspannung Vlph die Phase verschoben werden.This voltage control loop acts in such a way that the phase control voltage V1ph in the regulated state is equal to the phase voltage VIPLL. Because this one Measure of the phase difference between the reference frequency f osc and the frequency of the first represents voltage-controlled oscillator 2, can by changing the phase control voltage Vlph the phase can be shifted.

Fig. 3 zeigt eine Ausführung eines Spannungsregelkreises mittels dreier Differenzverstärker 15", 16", 23. Die Verschaltunyist ohne weiteres aus der Figur heraus verständlich, insbesondere da das Schaltungsschema aus Fig.Fig. 3 shows an embodiment of a voltage control loop by means of three Differential amplifier 15 ", 16", 23. The circuitry is readily apparent from the figure understandable, especially since the circuit diagram from Fig.

2 entnehmbar ist.2 can be seen.

Fig. 4 zeigt ein weiteres Schaltungsbeispiel, in welchem Schaltungsteile insbesondere zu Fig. 2 im einzelnen erläutert sind. Der hier wiedergegebene Spannungsregelkreis 12 ist so aufgebaut, daß die Phasenregelspannung Vlph als binärkodiertes Datenwort über einen Datenbus 22 von einer Recheneinheit (nicht dargestellt) eingebbar ist.Fig. 4 shows another circuit example in which circuit parts are explained in particular to FIG. 2 in detail. The voltage control loop shown here 12 is constructed so that the phase control voltage Vlph as a binary-coded data word can be input via a data bus 22 from a computing unit (not shown).

Der Spannungsregelkreis besteht aus einem Abtast- und Halteglied 17, aus zwei Analog-Digital-Wandlern 18, aus einem Digital-Analog-Wandler 19, aus einem von einem Oszillator 21 angesteuerten sog. one-shot-Oszillator 20, und aus einem digital arbeitenden ersten und zweiten Addierer 15', 16'. Die erste Phasenspannung V1pLL liegt am Eingang des Abtast- und Haltegliedes 17, dessen Phasen vom Oszillator 20 bestimmt sind. In der Haltephase wird die aufgenommene Spannung mit dem Analog-Digital-Wandler 18 in einen Binärwert gewandelt, welcher parallel der zweiten Additionsschaltung 16' mit positivem Wirkungssinn zugeführt wird. An dieser zweiten Additionsschaltung 16' liegt ferner parallel und mit negativem Wirkungssinn der Ausgang der ersten Additionsschaltung 15' an. Die Differenz der beiden Binärwerte wird über einen Digital-Analog-Wandler 19 in die erste Regelspannung V1vCo gewandelt, die über den einen Analog-Digital-Wandler 18 zur Ansteuerung des ersten spannungsgesteuerten Oszillators 2 und zur Rückführung auf die erste Additionsschaltung 15' dient.The voltage control loop consists of a sample and hold element 17, from two analog-to-digital converters 18, from a digital-to-analog converter 19, from one so-called one-shot oscillator 20 controlled by an oscillator 21, and from one digitally operating first and second adders 15 ', 16'. The first phase voltage V1pLL is at the input of the sample and hold element 17, the phases of which come from the oscillator 20 are determined. In the holding phase, the recorded voltage is transmitted with the analog-to-digital converter 18 converted into a binary value, which in parallel with the second addition circuit 16 'is supplied with a positive effect. On this second addition circuit 16 'is also the output of the first parallel and with a negative effect Addition circuit 15 'on. The difference between the two binary values is calculated using a digital-to-analog converter 19 converted into the first control voltage V1vCo, which is transmitted via an analog-to-digital converter 18 for controlling the first voltage-controlled oscillator 2 and for feedback is used on the first addition circuit 15 '.

Dort wird der entsprechende Binärwert von dem Binärwert subtrahiert, welcher als erste Phasenregelspannung V1Ph über den Datenbus 22 mit positivem Wirkungssinn anliegt.There the corresponding binary value is subtracted from the binary value, which as the first phase control voltage V1Ph via the data bus 22 with a positive effect is present.

Aus dem Impulsdiagramm der Fig. 5 sind über der Zeit jeweils - in der Reihenfolge von oben nach unten - die Spannungsverläufe an den Ausgängen des Referenzoszillators 1, des ersten Frequenzteilers 4 am Referenzpunkt 14, des zweiten Frequenzteilers 7, des dritten Frequenzteilers 9, der beiden Phasendetektoren 5, 10 und der beiden spannungsgesteuerten Oszillatoren 2, 3 für ein Beispiel wiedergegeben, bei welchem der Teilerfaktor Y = 4 und die Teilerfaktoren X7 = 2, X2 = 2 gewählt sind. Ferner ist die Phasenregelspannung Vlph beispielhaft um den Faktor 6 kleiner bemessen als die Phasenregelspannung V2ph. Alle Phasenverschiebungen sind für den eingeregelten Zustand dargestellt.From the timing diagram of FIG. 5 are in each case over time in the order from top to bottom - the voltage curves at the outputs of the Reference oscillator 1, the first frequency divider 4 at the reference point 14, the second Frequency divider 7, the third frequency divider 9, the two phase detectors 5, 10 and the two voltage-controlled oscillators 2, 3 reproduced for an example, in which the division factor Y = 4 and the division factors X7 = 2, X2 = 2 are selected are. Furthermore, the phase control voltage Vlph is, for example, smaller by a factor of 6 dimensioned as the phase control voltage V2ph. All phase shifts are for the adjusted state shown.

Ausgehend von der Referenzfrequenz wird am Referenzpunkt 14 ein Signal mit der Periode TO erhalten. Diesem gegenüber weist das vom zweiten Frequenzteiler 7 abgegriffene Signal eine Phasenverschiebung von 450, und das Ausgangssignal des dritten Frequenzteilers 9 die Phasenverschie-0 bung von 270 auf. Diese beiden unterschiedlichen Phasenverschiebungen bewirken in direkter Abhängigkeit den Verlauf der Ausgangsspangen der Phasendetektoren 5 bzw. 10.Based on the reference frequency, a signal is generated at reference point 14 obtained with the period TO. Opposite this, the one from the second frequency divider has 7 tapped signal has a phase shift of 450, and the output signal of the third frequency divider 9 the phase shift of 270 on. These two different Phase shifts have a direct dependence on the course of the output ranges the phase detectors 5 and 10, respectively.

Es ergibt sich ferner, daß die durch die anschließende Integration erhaltenen Phasenspangen V1 PLL und V2pLL jeweils genau so groß sind wie die zugeordneten Phasenregelspannungen VlPh bzw. V2ph.It also emerges that the subsequent integration obtained phase ranges V1 PLL and V2pLL are each exactly as large as the assigned Phase control voltages VlPh or V2ph.

Die von den beiden Spannungsregelkreisen 12, 13 abgeleiteten Regelspannungen Vivo0 und V2vCo bewirken - in diesem 0 Beispiel - die beiden Phasenverschiebungen T1 von 90 bzw. T2 von 1800, so daß also ein genau einstellbarer Phasenunterschied zwischen beiden Regelkreisen erzeugt wird, der zur Ansteuerung des Flip-Flops 11 ausgenützt wird.The control voltages derived from the two voltage control loops 12, 13 Vivo0 and V2vCo cause - in this example - the two phase shifts T1 of 90 and T2 of 1800, so that a precisely adjustable phase difference is generated between the two control loops, which is used to control the flip-flop 11 is exploited.

5 Patentansprüche 5 Figuren - Leerseite-5 claims 5 figures - blank page-

Claims

Clock generator with a control loop, consisting of a reference oscillator (1), from a first voltage-controlled oscillator (2), from a first phase detector (5) lying between the two, the output of which is a first integrator (6) is fed, d u r c h e k e n n n n z e i c h n e t, that between the first integrator (6) and the first voltage-controlled oscillator (2) one with a first external voltage (phase control voltage V1) applied to it first voltage control circuit (12) is located.

2. Clock generator according to claim 1, d a d u r c h g e -k e n n z e i c h n e t that the first voltage control loop (12) consists of two coupled units to add voltages, the first unit is the output voltage of the first integrator (6) and the second unit the first phase control voltage (V1Ph) is supplied with a positive sense that the output signal of the second Unit with negative effect is placed on the first unit and the output signal the first unit with a negative effect on the second unit and the downstream unit first voltage controlled oscillator (2) is placed.

3. Clock generator according to one of the preceding claims, g e k e n n z e i c h n e t by at least one second control loop consisting of one second phase detector (10) connected in parallel to the first phase detector (5), from a second voltage-controlled oscillator (3), from a second integrator (8) at the output of the second phase detector (5) and from a two- th, with a second phase control voltage (VlPh) applied voltage control circuit (13), which is constructed like the first voltage control circuit (5).

4. Clock generator according to one of the preceding claims, d a d u It is noted that the output signals of the two voltage-controlled Oscillators (12, 13) are fed to a trigger circuit (11).

5. Clock generator according to one of the preceding claims, d a d u It is clear that the reference oscillator (1) has a first frequency divider (4) and the first and / or second voltage controlled oscillator (2, 3), respectively a second or third frequency divider (7, 9) is connected downstream.