DE3400289A1

DE3400289A1 - Taktgenerator

Info

Publication number: DE3400289A1
Application number: DE19843400289
Authority: DE
Inventors: Hans Ing.(grad.) 8000 München Vandeweijer
Original assignee: Siemens AG; Siemens Corp
Current assignee: Siemens AG; Siemens Corp
Priority date: 1984-01-05
Filing date: 1984-01-05
Publication date: 1985-07-18

Description

Taktqenerator
Die Erfindung betrifft einen Taktgenerator gemäß dem Oberbegriff des Patentanspruchs 1.
Zum Stabilisieren eines Taktsignals mit genauer Periodenzeit sind Phasenregelkreise bekannt, bei welchen die Frequenz eines Funktionsgenerators mittels eines Referenzoszillators stabil gehalten wird. In der Zeitschrift "Elektronik", Heft 12, 1983, S. 68, ist dazu angegeben, das Ausgangssignal des Funktionsgenerators über eine einstellbare Frequenzteilung und das Ausgangssignal eines quarzgesteuerten Referenzoszillators einem Phasendetektor zuzuführen, dessen Ausgangsspannung integriert und als Regelspannung für den Funktionsgenerator verwendet wird.
Der Erfindung lag die Aufgabe zugrunde, einen Schaltkreis der o.g. Art anzugeben, mit welchem die Flanken des Taktsignals mit größter Genauigkeit einsteilbar sind. Ferner lag der Erfindung die Aufgabe zugrunde, die Genauigkeit der Periodenzeit zu erhöhen.
Diese Aufgabe wird gemäß dem kennzeichnenden Teil des Anspruchs 1 gelöst. Die Erfindung zeichnet sich durch einen einfachen und kostengünstigen Aufbau aus, der linear kaskadierbar ist.
Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispieles weiter beschrieben.
Fig. 1 zeigt ein Blockschaltbild eines Taktgebers Fig. 2 zeigt schematisch eine Einzelheit der Fig. 1 Fig. 3 und 4 zeigen jeweils ein Schaltungsbeispiel zu Fig. 2 Fig. 5 zeigt ein Impulsdiagramm zu Fig. 1.
Das Blockschaltbild in Fig. 1 besteht aus zwei Phasenregelkreisen. Der erste Kreis besteht aus einem quarzgesteuerten Referenzoszillator 1, aus einem nachgeschalteten ersten Frequenzteiler 4 mit einem Teilerfaktor Y, aus einem ersten spannungsgeteuerten Oszillator 2, aus einem nachgeschalteten zweiten Frequenzteiler 7 mit einem Teilerfaktor X1, aus einem zwischen den beiden Frequenzteilern liegenden ersten Phasendetektor 5, dessen Ausgangsspannung über einen als Tiefpaß ausgebildeten ersten Integrator 6 und einen ersten Spannungsregelkreis 12 an den ersten Oszillator 2 gelegt ist.
Der zweite Kreis besteht aus einem zweiten Phasendetektor 10, welcher über einen ersten, zwischen dem ersten Phasendetetor 5 und dem ersten Frequenzteiler 4 liegenden Referenzknotenpunkt 14 mit dem ersten Kreis verbunden ist.
Ferner weist der zweite Regelkreis einen zweiten spannungsgesteuerten Oszillator 3, einen nachgeschalteten dritten Frequenzteiler 9 und einen als Tiefpaß ausgebildeten zweiten Integrator 8 zwischen dem Ausgang des zweiten Phasendetektors 10 und einem zweiten Spannungs regelkreis 13 am Steuereingang des zweiten spannungsgesteuerten Oszillators 3 auf.
Zwischen den Ausgängen des ersten und zweiten spannungsgesteuerten Oszillators 2, 3 liegt ein Flip-Flop 11, dessen Setzeingang S mit dem Ausgang des einen und dessen Rücksetzeingang R mit dem Ausgang des anderen Oszillators verbunden ist.
Die Phasen zwischen der mit dem Faktor Y heruntergeteilten Referenzfrequenz des Referenzoszillators 1 und der mit dem Faktor X1 heruntergeteilten frei laufenden Frequenz des ersten Spannungsgesteuerten Oszillators 2 wird vom ersten Phasengenerator 5 verglichen. Eine gegebenenfalls auftretende Phasendifferenz wird in einen Spannungswert gewandelt und dieser vom Tiefpaßfilter integriert.
Dieser liefert eine erste Phasenspannung VI PLL Nach einer bestimmten Einschwingzeit sind die beiden Frequenzen an den Eingängen A, B des Phasendetektors 5 gleich. Es bleibt jedoch ein Phasenunterschied bestehen, welcher die erste Phasenspannung VI PLL aufrecht hält.
Sinngemäß vollzieht sich derselbe Vorgang im zweiten Regelkreis mit einer zweiten Phasenspannung V2PLL.
In die beiden Regelkreise wird zusätzlich jeweils eine Phasenregelspannung Ei ph bzw. V2ph eingekoppelt. Diese externen Spannungen werden zu den Phasenspannungen VlPLL bzw. V2pLL in den zwei Spannungsregelkreisen 12 bzw. 13 addiert. Bei einer Veränderung der Phasenregelspannung V1 und/oder V2 werden die beiden Systeme unter pn pn Beibehaltung des Frequenzzustandes durch eine Veränderung einer ersten Regelspannung V1VCO und/ oder V2VCO einer zweiten Regelspannung V2VCO nachgeregelt, die jeweils in den Spannungs regelkreisen abgeleitet und den jeweiligen spannungsgesteuerten Oszillatoren 2 bzw. 3 zugeführt werden.
Im eingeregelten Zustand entspricht die Frequenz am Eingang A des Phasendetektors 5 der Frequenz am Eingang B.
Unter dieser Voraussetzung ist eine Frequenzeinstellung mit der Periode T0 möglich, wobei Tg = Y/ fosc ist. Mit osc ist die Frequenz des Referenzoszillators 1 bezeichnet.Wenn der Teilerfaktor X1 und die Referenzfrequenz fosc konstant gehalten werden, kann die Frequenz des ersten Regelkreises durch Ändern des Teilerfaktors X1 verändert werden.
Ist f osc beispielsweise 100 Hz, so kann bei Intervallen von Y= 100, 101, 102, 103 usw. die Zeit in Schritten von jeweils einer Nano-Sekunde geregelt werden. Der maximale Regelbereich wird von der kleinsten möglichen Frequenz des spannungsgesteuerten Oszillators 2, dem Regelbereich des ersten Phasengenerators 5 und dem maximalen Teilerfaktor Y bestimmt. Das System ist dadurch einfach kaskadierbar, daß eine Referenzfrequenz am Referenzpunkt 14 abgegriffen wird.
Fig. 2 zeigt die Ausbildung des Spannungsregelkreises 12, dessen Aufbau im übrigen identisch mit dem Spannungsregelkreis 13 ist. Er weist zwei Spannungsaddierer 15, 16 auf, die auf einfache Weise mit jeweils einem Operationsverstärker realisierbar sind. Der Wirkungssinn einer angelegten Spannung ist durch ein "+" bzw. - gekennzeichnet.
Am ersten Spannungsaddierer 15 liegt mit positivem Wirkungssinn die erste Phasenspannung V1PLL an. Sein Ausgang mit der ersten Regelspannung V1VCO ist mit negativem Wirkungssinn auf den zweiten Spannungsaddierer 16 zurückgeführt. Dieser ist ferner mit der ersten Phasenregelspannung VlPh mit positivem Wirkungssinn beaufschlagt.
Die hier erzeugte Spannungsdifferenz liegt mit negativem Wirkungssinn am ersten Spannungsaddierer 15.
Dieser Spannungsregelkreis wirkt in der Weise, daß die Phasenregelspannung V1ph im eingeregelten Zustand gleich der Phasenspannung VIPLL ist. Da diese ein Maß für die Phasendifferenz der Referenzfrequenz f osc und der Frequenz des ersten spannungsgesteuerten Oszillators 2 darstellt, kann durch eine Veränderung der Phasenregelspannung Vlph die Phase verschoben werden.
Fig. 3 zeigt eine Ausführung eines Spannungsregelkreises mittels dreier Differenzverstärker 15", 16", 23. Die Verschaltunyist ohne weiteres aus der Figur heraus verständlich, insbesondere da das Schaltungsschema aus Fig.
2 entnehmbar ist.
Fig. 4 zeigt ein weiteres Schaltungsbeispiel, in welchem Schaltungsteile insbesondere zu Fig. 2 im einzelnen erläutert sind. Der hier wiedergegebene Spannungsregelkreis 12 ist so aufgebaut, daß die Phasenregelspannung Vlph als binärkodiertes Datenwort über einen Datenbus 22 von einer Recheneinheit (nicht dargestellt) eingebbar ist.
Der Spannungsregelkreis besteht aus einem Abtast- und Halteglied 17, aus zwei Analog-Digital-Wandlern 18, aus einem Digital-Analog-Wandler 19, aus einem von einem Oszillator 21 angesteuerten sog. one-shot-Oszillator 20, und aus einem digital arbeitenden ersten und zweiten Addierer 15', 16'. Die erste Phasenspannung V1pLL liegt am Eingang des Abtast- und Haltegliedes 17, dessen Phasen vom Oszillator 20 bestimmt sind. In der Haltephase wird die aufgenommene Spannung mit dem Analog-Digital-Wandler 18 in einen Binärwert gewandelt, welcher parallel der zweiten Additionsschaltung 16' mit positivem Wirkungssinn zugeführt wird. An dieser zweiten Additionsschaltung 16' liegt ferner parallel und mit negativem Wirkungssinn der Ausgang der ersten Additionsschaltung 15' an. Die Differenz der beiden Binärwerte wird über einen Digital-Analog-Wandler 19 in die erste Regelspannung V1vCo gewandelt, die über den einen Analog-Digital-Wandler 18 zur Ansteuerung des ersten spannungsgesteuerten Oszillators 2 und zur Rückführung auf die erste Additionsschaltung 15' dient.
Dort wird der entsprechende Binärwert von dem Binärwert subtrahiert, welcher als erste Phasenregelspannung V1Ph über den Datenbus 22 mit positivem Wirkungssinn anliegt.
Aus dem Impulsdiagramm der Fig. 5 sind über der Zeit jeweils - in der Reihenfolge von oben nach unten - die Spannungsverläufe an den Ausgängen des Referenzoszillators 1, des ersten Frequenzteilers 4 am Referenzpunkt 14, des zweiten Frequenzteilers 7, des dritten Frequenzteilers 9, der beiden Phasendetektoren 5, 10 und der beiden spannungsgesteuerten Oszillatoren 2, 3 für ein Beispiel wiedergegeben, bei welchem der Teilerfaktor Y = 4 und die Teilerfaktoren X7 = 2, X2 = 2 gewählt sind. Ferner ist die Phasenregelspannung Vlph beispielhaft um den Faktor 6 kleiner bemessen als die Phasenregelspannung V2ph. Alle Phasenverschiebungen sind für den eingeregelten Zustand dargestellt.
Ausgehend von der Referenzfrequenz wird am Referenzpunkt 14 ein Signal mit der Periode TO erhalten. Diesem gegenüber weist das vom zweiten Frequenzteiler 7 abgegriffene Signal eine Phasenverschiebung von 450, und das Ausgangssignal des dritten Frequenzteilers 9 die Phasenverschie-0 bung von 270 auf. Diese beiden unterschiedlichen Phasenverschiebungen bewirken in direkter Abhängigkeit den Verlauf der Ausgangsspangen der Phasendetektoren 5 bzw. 10.
Es ergibt sich ferner, daß die durch die anschließende Integration erhaltenen Phasenspangen V1 PLL und V2pLL jeweils genau so groß sind wie die zugeordneten Phasenregelspannungen VlPh bzw. V2ph.
Die von den beiden Spannungsregelkreisen 12, 13 abgeleiteten Regelspannungen Vivo0 und V2vCo bewirken - in diesem 0 Beispiel - die beiden Phasenverschiebungen T1 von 90 bzw. T2 von 1800, so daß also ein genau einstellbarer Phasenunterschied zwischen beiden Regelkreisen erzeugt wird, der zur Ansteuerung des Flip-Flops 11 ausgenützt wird.
5 Patentansprüche 5 Figuren - Leerseite-

Claims

Patentansprüche Taktgenerator mit einem Regelkreis, bestehend aus einem Referenzoszillator (1), aus einem ersten spannungsgesteuerten Oszillator (2), aus einem zwischen beiden liegenden ersten Phasendetektor (5), dessen Ausgang einem ersten Integrator (6) zugeführt ist, d a d u r c h g e k e n n z e i c h n e t , daß zwischen den ersten Integrator (6) und dem ersten spannungsgesteuerten Oszillator (2) ein mit einer ersten externen Spannung (Phasenregelspannung V1 ) beaufschlagter erster Spannungsregelkreis (12) liegt.
2. Taktgenerator nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t, daß der erste Spannungsregelkreis (12) aus zwei gekoppelten Einheiten zum Addieren von Spannungen besteht, der ersten Einheit die Ausgangsspannung des ersten Integrators (6) und der zweiten Einheit die erste Phasenregelspannung (V1Ph) jeweils mit positivem Wirkungssinn zugeführt ist, daß das Ausgangs signal der zweiten Einheit mit negativem Wirkungssinn an die erste Einheit gelegt und das Ausgangssignal der ersten Einheit mit negativem Wirkungssinn an die zweite Einheit und den nachgeschalteten ersten spannungsgesteuerten Oszillator (2) gelegt ist.
3. Taktgenerator nach einem der vorhergehenden Ansprüche, g e k e n n z e i c h n e t durch mindestens einen zweiten Regelkreis, bestehend aus einem zum ersten Phasendetektor (5) parallel geschalteten zweiten Phasendetektor (10), aus einem zweiten spannungsgesteuerten Oszillator (3), aus einem zweiten Integrator (8) am Ausgang des zweiten Phasendetektors (5) und aus einem zwei- ten, mit einer zweiten Phaseenregelspannung (VlPh) beaufschlagten Spannungsregelkreis (13), der wie der erste Spannungsregelkreis (5) aufgebaut ist.
4. Taktgenerator nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die Ausgangssignale der beiden spannungsgesteuerten Oszillatoren (12, 13) einer Kippschaltung (11) zugeführt sind.
5. Taktgenerator nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß dem Referenzoszillator (1) ein erster Frequenzteiler (4) und dem ersten und/oder zweiten spannungsgesteuerten Oszillator (2, 3) jeweils ein zweiter bzw. dritter Frequenzteiler (7, 9) nachgeschaltet ist.