[go: up one dir, main page]

DE3333242A1 - Mehrleiterschichtstruktur fuer monolithische integrierte halbleiterschaltkreise - Google Patents

Mehrleiterschichtstruktur fuer monolithische integrierte halbleiterschaltkreise

Info

Publication number
DE3333242A1
DE3333242A1 DE19833333242 DE3333242A DE3333242A1 DE 3333242 A1 DE3333242 A1 DE 3333242A1 DE 19833333242 DE19833333242 DE 19833333242 DE 3333242 A DE3333242 A DE 3333242A DE 3333242 A1 DE3333242 A1 DE 3333242A1
Authority
DE
Germany
Prior art keywords
conductor layer
layer
collector
junction
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833333242
Other languages
English (en)
Other versions
DE3333242C2 (de
Inventor
Tim D. 95127 San Jose Calif. Isbell
Bernard D. 95051 Santa Clara Calif. Miller
Lawrence R. 95148 San Jose Calif. Sample
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE3333242A1 publication Critical patent/DE3333242A1/de
Application granted granted Critical
Publication of DE3333242C2 publication Critical patent/DE3333242C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • H10W20/40

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die Erfindung bezieht sich auf eine Mehrleiter-
  • schichtstruktur für monolithische integrierte Halbleiterschaltkreise, bei der metallische Leiter auf der Oberfläche eines isolierenden Oxids so angeordnet sind, daß P-N-Übergänge gekreuzt werden, so daß ein Potential eines metallischen Leiters das Durchschlagspotential des überganges ändern kann.
  • Bei den Strukturen integrierter Schaltungen oder Schaltkreise (IC) werden im allgemeinen monolithische Halbleiterausbildungen mit isoliertem Übergang verwendet. Für den konventionellen Prozeß sind solche Vorrichtungen auf etwa 40 V als obere Betriebsgrenze limitiert. Jedoch haben die Grundvorrichtungen- oder -bausteine im allgemeinen eine Diodendurchbruchsgrenze von mehr als 120 V, und beim Herstellungsprozeß üblicher planarer Vorrichtungen ergibt der Ausstoß beständig Bausteine mit solch hohen Spannungen. Viele derzeit noch nicht zur Verfügung stehende Anwendungen von IC-Ausführungen wären verfügbar, wenn die 40 V-Grenze weiter erstreckt werden könnte. Ein allgemeines Problem, das die IC-Spannung begrenzt, ist die Herabsetzung der Durchbruchsspannung an einem P-N-Ubergang, die dadurch verursacht wird, daß die Metallisierung über den Übergang hinwegreicht. Wenn eine solche Metallisierung vorgespannt wird, kann das elektrische Feld die Durchbruchs spannung am Übergang drastisch herabsetzen, siehe die Veröffentlichung PHYSICS AND TEGHNOLOGY OF SEMI-CONDUCTOR DEVICES von A. S. Grove (John Wiley and Sons, 1967). Einzelheiten der Erscheinung sind in dem auf Seite 311 beginnenden Kapitel beschrieben. Daraus ergibt sich, daß Vorspannungen von etwa 100 V die Diodendurchbruchs spannung in einem weiten Bereich beeinflussen können, was schwerwiegende Folgen für die Brauchbarkeit der integrierten Schaltung haben kann. Zur grundsätzlichen Information über IC-Vorrichtungen und -baufcrmen wird auf die Veröffentlichung ANALOG INTEGRATED CIRCUIT DESIGN von Alan B. Grebene (herausgegeben von Van Nostrand Reinhold Company, 1972) hingewiesen. In dem auf Seite 3&3 beginnenden Abschnitt "High Voltage Circuits" ist der Gebrauch der üblichen IC-Feld-Trägerplatte zur Ausführung von 100 V-Vorrichtungen beschrieben.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Mehrleiterschichtstruktur, insbesondere mit zwei Schichten, auf einem IC der eingangs genannten Art zu schaffen, die so ausgebildet ist, daß die P-N-Übergänge gegenüber einer mit hoher Spannung beaufschlagten Metallisation at.geschirmt sind.
  • Es soll ferner eine erste, niedrige Betriebsspan nung aufweisende Leiterschicht auf einem IC geschaffen werden, die als elektrostatischer Schirm unterhalb der hohe Spannung führenden Metallisierung wirkt, durch de anderenfalls die Durchbruchsspannung am P-N--Übergang beeinflußt werden könnte.
  • Die erfindungsgemäße Lösung ist in dem Patentanspruch 1 gekennzeichnet. Möglichkeiten zur vcrteiGhaften weiteren Ausgestaltung der zur Rede stehenden Mehrleiterschichtstruktur sind in den Ansprüchen 2 bis 7 angegeben.
  • Demgemäß ist bei einem monolithischen IC mit isoliertem P-N-Übergang eine erste Leiterschicht vorgesehen, die so ausgebildet und angeordnet ist, daß sie bei relativ niedriger Betriebsspannung arbeitet und mit der Herstellung planarer Vorrichtungen vereinbar ist. Die erste Schicht besteht vorzugsweise aus polykristallinem Silizium, das so dotiert ist, daß es leitfähig ist. Die erste Schicht ist mit einer Isolation beschichtet und eine zweite Metallschicht, die vorzugsweise aus bei planaren Vorrichtungen üblichem Aluminium besteht, wird über der ersten Schicht angebracht. Die erste Schicht wird mit einer solchen Kontur gestaltet, daß sie die darunterliegenden P-N-Übergänge bedeckt, und zwar besonders an denjenigen Stellen, an denen die P-N-Übergänge unterhalb der hohe Spannung führenden Metallisierung liegen, welche auf die zweite Metallschicht begrenzt ist. Ein solcher Aufbau ist in erster Linie geeignet für hohe Spannung führende PNP-Lateraltransistoren. Sie ist aber auch anwendbar auf hohe Spannung führende vertikale NPN-Vorrichtungen und hohe Spannung führende Widerstände. Tatsächlich kann jeder bei hoher Spannung zu betreibende P-N-Übergang gegen Beeinflussung der Durchbruchsspannung durch eine darüberliegende Metallisierung abgeschirmt werden, indem eine leitende Schirmschicht dazwischen eingefügt wird.
  • Im folgenden ist die Erfindung anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen F i g. 1 eine allgemein gebräuliche Ausführungsform eines IC bei einem PNP-Lateraltransistor, F i g. 2 einen Querschnitt des Transistors von Fig. 1.
  • F i g. 3 zeigt eine bereits bekannte Ausführungsform eines IC eines Lateraltransistors für hohe Spannung.
  • F i g. 4 zeigt einen hohe Spannung führenden IC-Lateraltransistor, bei dem die Erfindung angewendet ist.
  • F i g. 5 zeigt einen Querschnitt des Transistors nach Fig. 4.
  • F i g. 6 veranschaulicht die Erfindung für den Anwendungsfall bei einem isolierten hohe Spannung führenden IC-Lateral-PNP-Transistor.
  • F i g. 7 zeigt die Anwendung der Erfindung auf einen isolierten Hochspannung führenden vertikalen NPN-10-Transistor.
  • F i g. 8 zeigt einen Querschnitt des Transistors nach Fig. 7.
  • F i g. 9 veranschaulicht die Erfindung, angewendet auf einen Hochspannung führenden IC-Widerstand.
  • Die Zeichnungsfiguren sind nicht maßstabsgetreu, sondern zwecks besserer Erläuterung ihrer Funktion maßstäblich übertrieben dargestellt. Soweit eine bestimmte Schichtdicke von Wichtigkeit ist, wird ihre Bemessung besonders angegeben.
  • Fig. 1 zeigt einen üblichen Lateraltransistoraufbau. Fig. 2 ist ein Querschnitt des Gegenstands von Fig. 1 mit Blickrichtung auf die Schnittebene 2-2.
  • Der abgebrochene Teil 10 stellt einen Teil eines Halbleiterplättchens dar, auf dem der IC nach einem für planare bipolare Anordnungen bekannten Fertigungsverfahren hergestellt ist. Der Teil 10 ist Silizium vom N-Typ und in üblicher Weise auf einem Substratplättchen 11 vom P-Typ epitaxial gezogen. Normalerweise ist eine solche Vorr chtung von einer isolierenden Diffusionszone vom P-TZp umgeben. Eine vergrabene Schicht 12 vom N+ - Typ liegt normalerweise unterhalb des aktiven Teils der Anorclnung. Eine rechteckige Diffusionszone 13 bildet den Kollektor eines Transistors mit einem zentralen Iloch oder einer zentralen Wanne bei 14. Innerhalb der Vertiefung des Kollektors befindet sich ein runder Emitter 15. Die Metallisierun 16 ist so gestaltet. daß sie den Emitter 15 überlappt und einen ohmschen Kontakt mit dem Halbleiterkörper herstellt, wo das Loch oder die Vertiefung 17 durch die planare Oxidschicht 18 hindurchgeätzt ist, die sonst die Oberfläche des Halbleiters bedeckt.
  • Die Metallisierung 19 bildet einen Kollektor-Elektrodenanschluß durch die in das Oxid 18 eingeätzte Vertiefung 20. Die Diffusionszonen 13 und 15 sind vom P-Typ und erstrecken sich etwa 3 Mikron weit in die Halbleiterstruktur; sie werden als NPN-Transistorbasisdiffusionen bezeichnet. Die N+ - Zone 22, welche eine typische NPN-Emitterdiffusionszone ist und eine Tiefe von etwa 2,5 Mikron hat, stellt einen ohmschen Kontakt zu dem epitaktischen Halbleitermaterial her, das als Basis des PNP-Lateraltransistors wirkt. Die Metallisierung 23 bildet einen chmschen Basiselektrodenanschluß über die durch die Oxidschicht 18 geätzte Offnung 24.
  • Beim Betriebe emittiert der Emitter 15 Minoritätsträger (Löcher) in die Urrfangsbasiszone vom N-Typ, die zwischen dem Emitter 15 und der Kollektoröffnung 14 vorhanden ist. Die Minoritätsträger werden in der Offnung 14 nach ihrem Basisdurchgang gesammelt und treten als Strom in der Metallisierung 19 in Erscheinung.
  • Nach der bei Lateraltransistoren üblichen Technik wird dafür gesorgt, daß das Emittermetall sich über die aktive Basiszone des rransistors erstreckt und diese bedeckt.
  • Es ist nun durchaus bekannt, daß dort, wo die Metallisierung auf der Oberseite eines planaren Oxids einen P-N-Übergang kreuzt, die Durchbruchsspannung am Übergang verändert werden kann. Bei einem üblichen PNP-Lateraltransistor für niedrige Spannung ist dies ohne erhebliche Bedeutung. Wenn aber der Kollektor/ Basis-Übergang bei einer hohen Gegenspannung von beispielsweise mehr als etwl 40 V betrieben werden soll, kann eine Bauweise nach den Fig. 1 und 2 Schwierigkeiten mit sich bringen. Bei manchen IC-Ausführungen mag es erwünscht sein, einige der Übergänge mit bis zu 120 V zu betreiben. Ein typisches Beispiel ist der Herstellertyp LM391.
  • Wenn ein Übergang mit roher Spannung ausgenutzt werden soll, ist eine Anordnung gemäß Fig. 3 angewendet worden. Bei diesem Vorrichtungsstück wird der Abstand zwischen Emitter 15 rnd Kollektor 13' so groß gemacht, daß das durch den Kollektor hervorgebrachte elektrische Feld nicht durcn die Basis zone hindurchreicht und der Kollektor 13' ist so gestaltet, daß sein Übergang nicht unter der den Emitter bildenden Metallisierung hindurchgeht. Bei Fig. 3 könnte, wenngleich dies nicht gezeigt ist, die den Kollektor bildende Metallisierung 19 so weit reichen, daß sie die Kollektor-Diffusionszone 13' vollständig bedeckt. Auch könnte erwünschtenfalls die Kont akt öffnung 20 zur Form eines Hufeisens erweitert werden, um den Kontaktwiderstand herabzusetzen. Der PNP-Lateraltransistor nach Fig. 3 kann so ausgeführt werden, daß er bei hohen Kollektorspannungen arbeitet, aber die Anordnung arbeitet so, daß das Beta der Vorrichtung oder die Basis/ Kollektor-Stromverstärkung wesentlich erniedrigt wird.
  • Während der typische Beta-Wert eines Transistors gemäß Fig. 1 bis zu 100 betragen könnte, brauchte der Beta-Wert einer Vorrichtung gemäß Fig. 3, wenn man diese bei mehr als 100 V arbeiten läßt, beispielsweise nur 10 beträgen. Mit Rücksicht auf die Schaltungstechnik kann der letztgenannte Wert unannehmbar niedrig liegen. Sollten zwei zusammenpassende derartige PNP-Vorrichtungen benötigt werden, so verschlechtert die Ausgangsöffnung in der Kollektordiffusionszone die Passung.
  • Fig. 4 zeigt einen PNP-Lateraltransistor für hohe Spannung, bei dem die Mehrleiterschichtstruktur gemäß der Erfindung angewendet ist. Fig. 5 zeigt einen Querschnitt von Fig. 4 mit Blickrichtung auf die Schnittebene 5-5. Für einander ertsprechende Teile sind bei allen erwähnten Figuren dieselben Bezugszeichen benutzt.
  • Das abgebrochen dargestellte Plättchen 10 ist eine epitaxiale oder epitcktische Halbleiterschicht, die auf einem Substratplättchen 11 gezogen ist. Der aktive Transistor ist über einer vergrabenen Schicht 12 von niedrigem Widerstand aufgebaut.
  • Eine Diffusionszone 15' vom P-Typ bildet den Emitter des Transistors und ist vollständig umgeben von einer den Kollektor bildenden Diffusionsschicht 13 vom P-Typ ähnlich wie in Fig. 1 und 2 gezeigt. Da es sich jedoch um eine Vorrichtung für hohe Spannung handeln soll, ist der Emitter/Kollektor-Abstand grösser als bei Fig. 3.
  • Zunächst werden öffnungen 17 und 20 in die Oxidschicht 18 eingesetzt, und danach wird eine erste leitende Schicht 30 auf dem Halbleiterplättchen bei der Fabrikation hergestellt. Vorzugsweise hat diese erste leitende Schicht die Form von polykristallinem Silizium, das unter Benutzung bekannter chemischer Aufdampfverfahren oder auf einem gleichwertigen Wege aufgebracht werden kann. Diese erste leitende Schicht erhält eine Dicke von etwa 0,5 Mikron und wird mit Bor dotiert, um sie durch Aussetzen einer Boratmosphäre (nachdem sie aufgebracht worden ist) leitfähig zu machen. Wahlweise kann stattdessen die Bordotierung durch gleichzeitiges Aufdampfen oder Aufbringen vorgenommen werden. Wenn die öffnungen 17 und 20 hergestellt sind, stellt die erste leitende Schicht einen ohmschen Kontakt mit dem freigelegten Silizium her. Die erste leitende Schicht wird dann auf photolithographischem Wege geätzt, um die Elektroden 30 und 31 zu bilden, welche ohmsche Verbindungen zwischen den Diffusionszonen des Kollektors 13 und des Emitters 15' herstellen und diese bedecken.
  • Die erste leitende Schicht wird dann mit einer dielektrischen Schicht 32 bedeckt. Dies kann geschehen indem ein Nitrid oder Oxid, dotiert oder undotiert, aufgedampft oder sonstwie aufgebracht wird, oder es kann stattdessen eine Oxidschicht auf dem polykristallinen Silizium gezogen werden. In diesem letzteren Fall würde die Schicht 32 nur an der Oberfläche der Elektroden 30 und 31 vorhanden sein. Die Schicht 32 wird zweckmäßig etwa 0,3 Mikron dick gemacht. Dann wird eine öffnung 33 photolithographisch in die Schicht 32 direkt oberhalb des Emitterkontaktes 31 eingeätzt, um als Zugang zu dienen. Gleichzeitig wird auch eine öffnung 24 in die Schichten 18 und 32 in Ubereinstimmung mit der Diffusionszone 22 eingeätzt, um den Kontakt zu dieser zu erleichtern. Danach wird eine Metallisierungsschicht in üblicher Weise, entsprechend der üblichen Planar-IC-Technik aufgebracht und photolithographisch geätzt, um die Elektroden 23 und 35 zu bilden. Hierfür wird vorzugsweise Aluminium verwendet, das bis zu einer Dicke von etwa 1 Mikron aufgebracht wird.
  • Die Elektrode 30 kann, wie dargestellt, nach der Seite hin erstreckt werden, so daß sie mit anderen Schaltungselementen in Kontakt gelangt. Wahlweise kann ein (nicht dargestellter) Durchgang durch die Schicht 32 geätzt werden, so daß ein Kontakt mit der oberen Metallisierungsschicht hergestellt werden kann, falls dies erwünscht ist.
  • Es ist zu beachten, daß die Kollektorelektrode 30 einen ohmschen Kontakt mit der Kollektordiffusionszone 13 herstellt, und der Kollektor/Basis-Übergang wird vollständig durch die Elektrode 30 bedeckt, wo er die Oberfläche des Halbleiters schneidet. Somit befindet sich der zunächst gelegene Leiter, der oberhalb des Überganges über die Oxidschicht verläuft, auf dem Kollektorpotential. Dadurch wird gewährleistet, daß die Durchbruchsspannung am Übergang durch die Diffusionszone und den Widerstand der Schicht 10 bestimmt wird. Wo das Metall des Emitters 35 über den Kollektorübergang verläuft, wirkt der Leiter 30 als Abschirmung, und die Durchbruchsspannung des Kollektor/Basis-Überganges wird nicht durch das Emitterpotential beeinflußt.
  • Fig. 6 zeigt einen PNP-Lateraltransistor, der in einem isolierten Bereich des Halbleitermaterials gebildet ist. Wo die Emitter- und Basisleitungen des Transistors den isolierenden Übergang kreuzen, wirkt eine erste Leiterschicht als Abschirmung für den Übergang, so daß dessen hohe Durchbruchsspannung aufrechterhalten wird, ohne Rücksicht auf die an dem Emitter und der Basis anliegenden Spannungen. Der abgebrochen dargestellte Teil 10 stellt das epitaxiale oder epitaktische Material vom N-Typ einer Siliziumplättchenoberfläche dar. Die Emitterdiffusionszone 15', die Kollektordiffusionszone 13 und die Basisanschlußdiffu- sionszone 22 entsprechen dem, was in Verbindung mit Fig. 4 und 5 beschrieben wurde. Der Transistor ist an seinem P-N-Übergang isoliert gegenüber anderen IC-Schaltungselementen durch einen hochdotierten Isolationsring 40 vom P-Typ, welcher vollständig die epitaxiale Schicht vom N-Typ durchdringt, so daß eine isolierte Wanne aus Material vom N-Typ gebildet wird.
  • Die erste Leiterschicht 30 bedeckt nicht nur die Kollektordiffusionszone 13, sie erstreckt sich vielmehr auch über den isolierenden Übergang, wo das Emitter-und Kollektormetall an den Stellen 41 und 42 darüber verläuft. Diese Bauform ist von Nutzen, wo die isolierte Wanne aus Material vom N-Typ bei hoher Spannung gegenüber dem Isolationsring 40 betrieben werden soll.
  • Unter solchen Bedingungen befindet sich das Basis metall 23 auf hohem positivem Potential gegenüber dem Isolationsring. Das Basismetall 23 wird gegenüber dem Kollektormetall 38 positiv vorgespannt, und das Emittermetall 35 liegt gewöhnlich um einen Bruchteil von 1 V höher.
  • Fig. 7 zeigt wie eine Mehrleiterschichtstruktur mit zwei Leiterschichten auf einen üblichen vertikalen NPN-IC-Bipolartransistor aufgebracht werden kann. Fig. 8 zeigt einen Querschnitt der Anordnung nach Fig. 7 mit Blickrichtung auf die Schnittebene 8-8. Das abgebrechen dargestellte Plättchen 10 ist die übliche epitaiale Schicht vom N-Typ auf einem Substratplättchen 11 vom P-Typ. Ein stark dotierter Isolationsring vom P-Typ ist bei 44 gezeigt. Eine vergrabene Schicht 12 vom N-Typ liegt unterhalb des Transistoraufbaues.
  • Die Basis des Transistors wird durch eine Diffusionszone 45 vom P-Typ gebildet. In der Basis 45 ist eine stark dotierte Emitterdiffusionszone 46 vom N-Typ gebildet. Ein Kollektorkontakt 47 aus Material vom Emittertyp stellt einen ohmschen Kontakt zu dem epitaxialen Material vom N-Typ her. Es sind oeffnungen durch die planare Oxidschicht 18 hindurchgeätzt, um einen Kontakt zu dem darunter liegenden Silizium bei 48, 49 und 50 herzustellen und einen Anschluß zum Emitter bzw. zur Basis bzw. zum Kollektor zu bilden. Eine erste Leiterschicht 51 ist vorgesehen, um den Kontakt an den Öffnungen 49 zur Basis 50 herzustellen. Dieser Leiter liegt oberhalb des Basis/Kollektor-Übergangs, und zwar auf seinem ganzen Umfang, und er reicht soweit, daß der Isolationsübergang an der Zone 52 bedeckt wird, wo das Kollektormetall darüber hinwegreicht. Der Leiter 51 ist mit einer Isolierschicht 32 überzogen, so daß er von der zweiten Metallschicht elektrisch isoliert ist, wie oben beschrieben. Es sind weiterhin Metallelektroden zweiter Art 53 und 54 an dem Transistor als Emitter-und Kollektorkontakte bei 48 und 50 in üblicher Weise angebracht; sie können über den IC hinwegreichen, um andere (nicht dargestellte) Schaltungselemente zugleich mit der ersten Leiterschicht 51 zu kontaktieren. Da das Kollektormetall 54 sich neben der isolierten epitaxialen Wanne vom N-Typ auf hohem positivem Potential gegenüber dem Isolationsring 44 befindet, ist eine Abschirmung 52 dort vorgesehen, wo das Kollektormetall über den Isolationsübergang bei 52 hinwegreicht. Der Vorsprung der ersten Leiterschicht 51 unterhalb des Kollektormetalls 54 bildet, wie dargestellt, diese Abschirmung.
  • Fig. 9 veranschaulicht, wie die Erfindung auf einen diffundierten IC-Widerstand angewendet werden kann. Die abgebrochene Fläche 10 entspricht der Epitaxialschichtoberfläche vom P-Typ, in welcher ein Ionenimplantat oder eine Diffusionszone 56 hergestellt ist. Wenn ein solcher Widerstand bei hoher Spannung betrieben werden soll, hat er einen langen schmalen Teil, der die verlängerten Enden in der bekannten "Hundeknochen-" Bauweise verbindet. Die Endkontakte 57 und 10 erstrecken sich durch das planare Oxid und bilden die Widerstandsanschlüsse. In dem hier dargestellten Fall bildet der Kontakt 57 das Ende niedrigen Potentials, das in ohmschem Kontakt zu der ersten Leiterschicht 58 steht. Die Schicht 58 bedeckt den ganzen Umfang des Widerstandsüberganges. Eine zweite Metallschicht 59 ist begrenzt auf das Ende des Widerstands von höchstem oder am meisten positivem Potential, das innerhalb der Grenzen der ersten Leiterschicht 58 besteht. Der Widerstandsanschluß 60 verbindet das Metall 59 mit dem anderen Ende des Widerstands- elements. Wo das Metall 59 den Widerstandsübrgang bei 61 kreuzt, wird der Übergang durch das Metall 58 abgeschirmt. Die Widerstandsstruktur kann, wenngleich dies nicht gezeigt ist, auch eine darüber lagernde Schicht vom N+ - Typ aufweisen, um eine Klemmzone zu bilden, wie sie häufig bei Widerständen von hohem Wert gebraucht wird.
  • Leerseite

Claims (7)

  1. Mehrleiterschichtstruktur für monolithische integrierte Halbleiterscha ..tkreise .
    Patentansprüche: Mehrleiterschichtstruktur für monolighische, integrierte Halbleiterschaltkreise, bei der metallische Leiter auf der Oberfläche eines isolierenden Oxids so angeordnet sind, daß P-N-übergänge gekreuzt werden, so daß ein Potential eines metallischen Leiters das Durchschlagspotential des überganges ändern kann, gekennzeichnet durch folgende Merkmale: (a) eine erste Leiterschicht, die auf der Oberfläche des isolierenden Oxids angeordnet unt mit eincr solchen Kontur gestaltet ist, daß wenigsten: ein Teil.
    des Überganges überdeckt ist, (b) Mittel zur Herstellung eines ohmschen Kontakts zwischen der ersten Leiterschicht und einem ersten Teil des Halbleiters, (c) eine auf der Oberfläche der ersten Leiter-Schicht angeordnete Isolierschicht, (d) eine zweite metallische Schicht, die auf der Oberfläche der Isolierschicht angeordnet ist und mit einer solchen Kontur gefaltet ist, daß der P-N-Ubergang vn ihr nur dort überschritten wird, wo er von der ernten metallischen Schicht bedeckt ist, und (~~) ) Mittel zur Herstellung eines ohmschen Kontaktes zwischen der zweiten metallischen Schicht und einem .weiten Teil des Halbleiters, so daß das Potential auf der zweiten metallischen Schicht die Durch schlagsspannung des P-N-überganges nicht verändert.
  2. 2. Mehrleiterschichtstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die erste Leiterschicht sich s> weit erstreckt, daß sie den gesamten P-N-Uberm gang überdeckt.
  3. 3 Mehrleiterschichtstruktur nach Anspruch 2, dadurch gekennzeichnet, daß der integrierte Schaltkreis als lateraler PNP-Transistor mit Emitter, Basis und Kollektor ausgebildet ist, bei dem die erste Leiter.#chicht einen ohmschen Kontakt zum Kollektor bildet und den Übergang vom Kollektor zur Basis dort abschirmt, wo die zweite, den Emitter bildende Metall- schicht darüber hinwegreicht.
  4. 4. Mehrleiterschichtstruktur nach Anspruch 3, dadurch gekennzeichnet, daß der integrierte chaltkreis als Lateraltransistor ausgebildet ist, der eine Isolationsdiffusionszone aufweist, die den PNP-Transistor umgibt, und daß die erste Leiterschicht sich so weit erstreckt, daß sie unterhalb der zweiten, die Emitter- und Basiselektrode bildenden Metallschicht liegt, wo diese über den Übergang von der Basis zur Isolationszone hinwegreichen.
  5. 5. Mehrleiterschichtstruktur nach Anspruch 2, dadurch gekennzeichnet, daß der integrierte Schaltkreis als vertikaler NPN-Transistor ausgebildet ist, der diffundierte, Emitter und Basis bildende Elektroden aufweist, welche in dem den Kollektor bildenden Halbleitermaterial angeordnet sind, wobei die metallene Leiterschicht mit der Basis in ohmschen Kontakt steht und sich so weit erstreckt, daß sie den Basis/Kollektor-Ubergang vollständig überdeckt,
  6. 6. Mehrleiterschichtstruktur nach Anspruch 5, dadurch gekennzeichnet, daß der integrierte Schaltkreis mit einer Umgebungszone aus einem stark dotierten, isolierenden Material versehen ist, und daß die erste Leiterschicht sich so weit erstreckt, daß der Kollektor/Isolator-Übergang dort überdeckt wird, wo die zweite, den Kollektor bildende metallische Leiter schicht darüber hinwegreicht.
  7. 7. Mehrleiterschichtstruktur nach Anspruch 2, dadurch gekennzeichnet, daß der integrierte Schaltkreis ein in der Oberfläche des Halbleiters ausgebildeter Widerstand ist, daß die erste Leiterschicht sich so weit erstreckt, daß der Widerstandsübergang vollständig bedeckt wird, und mit dem Ende geringsten Potentials des Widerstandes in ohmschem Kontakt steht, und daß die erste Leiterschicht den Übergang vom Widerstand zum Substrat gegen die zweite metallische Leiterschicht abschirmt, die mit dem Ende höchsten Potentials des Widerstands in Kontakt steht.
DE3333242A 1982-09-13 1983-09-12 Monolithisch integrierter Halbleiterschaltkreis Expired - Lifetime DE3333242C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US41681682A 1982-09-13 1982-09-13

Publications (2)

Publication Number Publication Date
DE3333242A1 true DE3333242A1 (de) 1984-03-15
DE3333242C2 DE3333242C2 (de) 1995-08-17

Family

ID=23651425

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3333242A Expired - Lifetime DE3333242C2 (de) 1982-09-13 1983-09-12 Monolithisch integrierter Halbleiterschaltkreis

Country Status (2)

Country Link
JP (2) JPS5972166A (de)
DE (1) DE3333242C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3641299A1 (de) * 1986-12-03 1988-06-16 Philips Patentverwaltung Integrierte halbleiter-schaltung mit mehrlagenverdrahtung
DE3728979A1 (de) * 1987-08-29 1989-03-09 Bosch Gmbh Robert Planare schaltungsanordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3302076A (en) * 1963-06-06 1967-01-31 Motorola Inc Semiconductor device with passivated junction
DE1539070A1 (de) * 1964-01-24 1969-05-14 Westinghouse Electric Corp Halbleiteranordnungen mit kleinen Oberflaechenstroemen
DE1803026A1 (de) * 1967-10-13 1971-02-11 Gen Electric Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1514855C3 (de) * 1964-08-20 1974-01-24 Texas Instruments Inc., Dallas, Tex. (V.St.A.) Halbleitervorrichtung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50153579A (de) * 1974-05-29 1975-12-10

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3302076A (en) * 1963-06-06 1967-01-31 Motorola Inc Semiconductor device with passivated junction
DE1539070A1 (de) * 1964-01-24 1969-05-14 Westinghouse Electric Corp Halbleiteranordnungen mit kleinen Oberflaechenstroemen
DE1514855C3 (de) * 1964-08-20 1974-01-24 Texas Instruments Inc., Dallas, Tex. (V.St.A.) Halbleitervorrichtung
DE1803026A1 (de) * 1967-10-13 1971-02-11 Gen Electric Halbleiterbauelement und Verfahren zu seiner Herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GREBENE, A.B.: Analog Integrated Circuit Design, Van Nostrand Reinhold Company, 1972, S. 383ff *
Grove, A. S: et al.: Effect of Surface Fields on the Breakdown Voltage of Planar Silicon p-u junction. In: IEEE Transactions on Electron Devices, Vol ED-14, No. 3, March 1967, S. 157-162 *
GROVE, A.S.: Physics And Technology of Semicon- ductor Devices, John Wiley and Sons, 1967,S.311ff *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3641299A1 (de) * 1986-12-03 1988-06-16 Philips Patentverwaltung Integrierte halbleiter-schaltung mit mehrlagenverdrahtung
DE3728979A1 (de) * 1987-08-29 1989-03-09 Bosch Gmbh Robert Planare schaltungsanordnung

Also Published As

Publication number Publication date
JPH0585054U (ja) 1993-11-16
DE3333242C2 (de) 1995-08-17
JPS5972166A (ja) 1984-04-24

Similar Documents

Publication Publication Date Title
DE1614373C2 (de)
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE4107909A1 (de) Halbleitervorrichtung und herstellungsverfahren hierfuer
DE69033594T2 (de) Struktur für Halbleitersubstrat verwendet für IC-Hochleistungsanordnung
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
DE3714790A1 (de) Zenerdiode unter der oberflaeche und herstellungsverfahren
DE1514855C3 (de) Halbleitervorrichtung
DE69021915T2 (de) MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom.
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE69033960T2 (de) Halbleiterbauelement mit MIS-Kondensator
DE68923730T2 (de) Verfahren zur Herstellung einer bipolaren integrierten Schaltung.
DE69026675T2 (de) MIS-Kapazitätselement
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3206060A1 (de) Halbleiteranordnung
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE3851991T2 (de) Bipolartransistoren.
DE69706721T2 (de) Zener-Zap-Diode und Verfahren zur Herstellung
DE2504846A1 (de) Halbleiteranordnung mit gleichrichtender grenzschicht
DE3786693T2 (de) Programmierbarer Kontaktfleck.
DE69031610T2 (de) Monolitisch integrierte Halbleitervorrichtung, die eine Kontrollschaltung und einen Leistungsteil mit vertikalem Stromfluss umfasst, und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 23/528

8128 New person/name/address of the agent

Representative=s name: RICHTER, J., RECHTSANW. GERBAULET, H., DIPL.-ING.,

8128 New person/name/address of the agent

Representative=s name: RICHTER, J., DIPL.-ING., 10719 BERLIN GERBAULET, H

8181 Inventor (new situation)

Free format text: ISBELL, TIM D., SAN JOSE, CALIF., US MILLER, BERNARD D., SANTA CLARA, CALIF., US SAMPLE, LAWRENCE R., SAN JOSE, CALIF., US

D2 Grant after examination
8364 No opposition during term of opposition