DE3328407A1 - Halbleiterschaltanordnung - Google Patents

Description

—. 3 —

HITACHI, LTD., Tokyo Japan

Halbleiters ehaltanordnung

Die Erfindung bezieht sich allgemein auf eine Halbleiterschaltanordnung.

Wenn ein Strom und eine Spannung im Bipolartransistor verarbeitet werden5 der am häufigsten als Halbleiterschaltanordnung verwendet wird, treten die folgenden Probleme auf:

(1) Da die Stromverteilung nicht gleichmäßig ist und sich der Strom örtlich konzentriert, verringert sich die wirksame Emitterfläche (beispielsweise auf angenähert 4-0 % eines GTO (Thyristor mit ausschaltendem Gate-Strom)), und der Ausnutzungswirkungsgrad ist niedrig. Demgemäß wachsen die PU.-ttchenfläche und die Kosten für die Anordnung ο

(2) Da der Strom nicht gleichmäßig ist, ist auch der Vorspannungszustand zwischen dem Emitter und der Basis ungleichmäßig, so daß der Betrieb des Abziehens von Überschußladungsträgern, wenn die Anordnung ausgeschaltet wird, örtlich langsam wird und daher kein Hochgeschwindigkeitsverhalten erhältlich ist.

J J C O * U /

Im Vergleich mit dem vorstehend beschriebenen Bipolartransistor hat ein MOS-Transistor die Nachteile, daß sein Widerstand, wenn eingeschaltet; hoch ist, eine hohe Stromdichte nicht leicht verarbeitet v/erden kann und es schwierig ist, die Stehspannung eines MOS-Transistors zu steigern.

Es ist daher Aufgabe der Erfindung, eine Halbleiterschaltanordnung zu entwickeln, bei der die wirksame Emitterfläche praktisch nicht verringert wird, der Ausnutzungswirkungsgrad gesteigert ist, die Plättchenfläche und die Herstellungskosten möglichst gering sind, ein gutes Hochgeschwindigkeitsverhalten erzielt wird, kein störend hoher Widerstand im Einsehaltzustand auftritt, eine hohe Stromdichte möglich ist und die Stehspannung gesteigert werden kann.

Das Wesen der Erfindung beruht darauf, daß bei einer Halbleiterschaltanordnung das Ausnutzungsverhältnis der Emitterfläche durch Beseitigen der Ungleichmäßigkeit der Stromdichte eines Bipolartransistors mittels gleichmäßigerVerteilung der Stromdichte über die gesamte Oberfläche der Emitter mit Hilfe des Durchlaßwiderstandes von MOS-Transistoren verbessert wird, die in Reihe mit den Emittern des Bipolartransistors verbunden sind, so daß die Anordnung einen verringerten Plättchenflächen-Herstellungsaufwand hat und mit hoher Schaltgeschwindigkeit arbeiten kann.

Gegenstand der Erfindung, womit die genannte Aufgabe gelöst wird, ist eine Halbleiterschaltanordnung, die durch die folgenden auf einem Halbleiterplättchen gebildeten Bauelemente gekennzeichnet ist:

^einen Bipolartransistor mit einer mit einem Kollektoranschluß verbundenen Kollektorelektrode, einer mit einem

Basisanschluß verbundenen Basiselektrode und einer Mehrzahl von Emitterelektroden, MOS-Transistoren in gleicher Zahl wie der Zahl der Emitterelektroden des Bipolartransistors, "Verbindungsleiter zur Verbindung jeder der Mehrzahl der Emitterelektroden des Bipolartransistors mit den entsprechenden Drain-Elektroden der MOS-Transistoren, weitere Verbindungsleiter zur gemeinsamen Verbindung der Source-Elektroden der MOS-Transistoren mit einem Emitteranschluß und eine Einrichtung zum Leiten eines Steuersignals zu einem Gate-Anschluß für die MOS-Transistoren, der mit deren Gate-Elektroden verbunden ist.

Vorzugsweise sind die Gate-Elektroden der MOS-Transistoren mit einer gemeinsamen Leitung verbunden.

Vorzugsweise sind die Innenwiderstände der Mehrzahl der MOS-Transistoren gleichmäßig.

o-

Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigen:

Fig. 1 ein Schaltbild einer Halbleiterschaltanordnung nach einem Ausführungsbeispiel der

Erfindung;

Fig. 2 einen Schnitt durch den Aufbau der in Fig. 1 gezeigten Halbleiterschaltanordnung;

Fig. 3 ein Schaltbild zur Veranschaulichung des Ver fahrens zur Steuerung der in Fig. 1 dargestellten Halbleiterschaltanordnung; und

V "♦ V /

Pig. 4 einen Schnitt durch ein anderes Ausführungsbeispiel der Halbleiterschaltanordnung.

Gemäß Fig. 1, die eine Halbleiterschaltanordnung nach einem Ausführungsbeispiel der Erfindung zeigt, v/eist ein Bipolartransistor 1 einen Kollektor 1 in Verbindung mit einem

Kollektoranschluß C, eine Basis 1, in Verbindung mit einem Basisanschluß B und Emitter 1 ^ bis 1 auf. Die Emitter sind von einem Vielfachaufbau, Die Halbleiterschaltanordnung enthält außerdem Anreicherungs-MOS-Transistoren 2^ bis 2 , und die Emitter 1 λ bis 1 des Bipolartransistors 1 sind mit den Drains 2._ΛΛ bis 2_A der MOS-Transistoren 2_A bis 2^

ei ι u.n ι η

verbunden. Die Gates der MOS-Transistoren 2^ bis 2_n sind gemeinsam verbunden ind über eine Leitung 2^ als Elektrode G herausgeführt, während ihre Sources 2 _Λ bis 2 ebenfalls gemeinsam verbunden und als Elektrode E herausgeführt sind.

Der Aufbau der Halbleiterschaltanordnung mit der vorstehend beschriebenen Schaltung ist in Fig. 2 veranschaulicht. Eine N~-Schicht 11 ist über einem N -Halbleitersubstrat 10 gebildet, und eine P-Schicht 12 ist über der N""-Schicht 11 gebildet. Eine Metallschicht 9 ist auf der Rückseite des ^-Halbleitersubstrats 10 durch Aufdampfen oder auf ähnliche V/eise aufgebracht, wodurch eine Elektrode C gebildet wird. Eine Mehrzahl von N-Diffusionsschichten 13 ist selektiv auf der Oberfläche der P-Schicht 12 gebildet, und P-Diffusionsschichten 14 sind Jeweils innerhalb der N-Diffusionsschichten 13 gebildet. N^-Diffusionsschichten 15 sind innerhalb der P-Diffusionsschichten 14 gebildet. Die N-Diffusionsschichten 13 wirken als die Emitter des Bipolartransistors und als die Drains der MOS-Transistoren und sind gemeinsam verbunden. Elektroden 18 sind von der P-Schicht zwischen Jedem benachbarten Paar der N-Diffusionsschichten

herausgeführt und gemeinsam zur Bildung einer Elektrode B verbundene Elektroden 17 sind von den N⁺-Diffusionsschichten 15 herausgeführt und gemeinsam zur Bildung der Elektrode E verbunden. Gate-Elektroden 16 sind in Bereichen der P-Diffusionsschichten 14 zwischen den Elektroden 18 und den Elektroden 17 über einer Isolierschicht 19 gebildet und gemeinsam zur Bildung der Elektrode G verbunden.

Die Halbleiterschaltanordnung mit dem vorstehend beschriebenen Aufbau wird in der folgenden Weise verwendet. Wie in Fig. 3 gezeigt ist, ist eine Last 4- mit der Elektrode C der Halbleiterschaltanordnung 3 verbunden, und eine Stromquelle 5 ist zwischen dem anderen Ende der Last 4 und der Elektrode E eingefügt, die geerdet ist. Ein Vorspannungsstrom wird der Elektrode B der Halbleitersehaltanordnung 3 von einer Stromquelle 6 durch einen Widerstand 8 zugeführt. Ein Logikausgang wird von einem Gate 7» das beispielsweise aus einer MOS-Großbereichsintegration od. dgl. besteht, der Elektrode G der Halbleiterschaltanordnung 3 zugeführt.

In der vorstehend beschriebenen Schaltungsanordnung werden die N-Kanal-Anreicherungs-MOS-Transistören 2^ bis 2_n ausgeschaltet, wenn der Elektrode G feine Signalspannung zugeführt wird. Daher wird der Bipolartransistor 1 ausgeschaltet gehalten. Wenn der Elektrode G eine Signalspannung zugeführt wird, wird der Transistor 1 durch einen durch den Widerstand 8 zugeführten Vorspannungsstrom zum Einschalten gesteuert.

Gleichzeitig erreicht jeder mit den Emittern 1 _Λ bis 1 des Bipolartransistors 1 verbundene MOS-Transistor den Zustand, in welchem sich eine große Zahl von Ladungsträgern zwischen dessen Source und Drain bewegen, und r wird ein

ti

S/ V? fm V «"» V ί

Durchlaßwiderstand mit einem Wert von einigen Zehnen Ohm. Als Ergebnis ergibt sich der Emitterstrom durch:

i_{e =} ι_ε(β^·^Γ"^1Λ)-ΐ)

So läßt sich die Temperaturabhängigkeit von i verringern, wenn r wächst. Mit anderen Worten läßt sich ein positiver Wärme/Strom-Rückkopplungsbetrieb verringern, und örtliche Stromkonzentrationen können vermieden werden. Als Ergebnis kann der effektive Ausnutzungswirkungsgrad der Emitterflächen verbessert werden und eine Anordnung mit der gleichen Stromkapazität auf verringerter Fläche erhalten werden. Da die Stromverteilung gleichmäßig gemacht werden kann, wird auch die Menge der in der Basisschicht gespeicherten Ladungsträger an jedem Emitter/Basis-Übergang gleichmäßig gemacht, und die Anordnung kann auch mit hoher Geschwindigkeit ausgeschaltet werden, weil dies mit einer Durchschnittsgeschwindigkeit je Flächeneinheit erfolgt.

Wie vorstehend beschrieben, ist, da die Halbleiterschaltanordnung nach diesem Ausführungsbeispiel einen Steuereingang zu MOS-Transistoren liefert, der Gleichstromeingangswiderstand im wesentlichen unendlich, und Großbereichsintegrationen und andere MOS-Logikanordnungen können direkt gesteuert werden. Die Anordnung gemäß der Erfindung liefert die folgenden Vorteile im Vergleich mit MOS-Transistoren, Bipolartransistoren oder anderen zusammengesetzten Anordnungen;

(1) Da ein Bipolartransistor für die Ausgangsstufe verwendet wird, läßt sich eine Anordnung mit einer niedrigeren Sättigungsspannung und einer größeren Stromkapazität

als eine MOS-Leistungstransistoren verwendende Anordnung erhalten.

-¹O

(2) Die MOS-Transistoren brauchen keine Lastspannung auszuhalten, sondern können eine viel niedrigere Stehspannung als MOS-Leistungstransistoren und MOS-Eingangsbipolartransistoren haben. Dies bedeutet, daß die Hochstehspannungs-Verarmungsschicht (n""-Schicht) entfallen kann und die Kapazität dieser Schicht keine Eingangskapazität wird. Daher läßt sich ein hoher Wechselstromwiderstand erhalten, die Kapazitätslast kann verringert werden, und eine Logikanordnung kann bei niedriger Spannung, jedoch mit hoher Geschwindigkeit betrieben v/erden.

(3) Im Vergleich mit einer Bipolaranordnung hat die erfindungsgemäße Anordnung einen höheren Eingangswiderstand, läßt sich leichter steuern und hat eine gleichmäßigere Stromverteilung. Demgemäß ist die wirksame Emitterfläche größer, und es läßt sich eine Anordnung des gleichen Stromnennwerts mit einer geringeren Abmessung und mit geringeren Herstellungskosten fertigen.

Im oben beschriebenen Ausführungsbeispiel ist eine Mehrzahl von N-Diffusionsschichten 13, worin jeweils eine P-Diffusionsschicht 14- und eine N⁺-Diffusionsschicht 15 gebildet sind, getrennt und unabhängig voneinander gebildet, wie Fig. 2 zeigt, doch können sie natürlich auch in einer Zickzackart, beispielsweise, wie in Fig. 4- gezeigt, angeordnet sein, indem man sie untereinander verbindet.

Wie vorstehend beschrieben, ermöglicht die Halbleiterschaltanordnung gemäß der Erfindung ein erhöhtes Ausnutzungsverhält-

nis der Emitterfläche, eine Verringerung der Halbleiterplättchenfläche sowie der Herstellungskosten und einen Hochgeschwindigkeitsschaltbetrieb.

Leerseite

Claims (3)

1. Patentansprüche

   rl β) Halbleiterschaltanordnung,

   gekennzeichnet durch die folgenden auf einem Halbleiterplättchen gebildeten Bauelemente ί

   einen Bipolartransistor (1) mit einer mit einem Kollektoranschluß (C) verbundenen Kollektorelektrode O_c)» einer mit einem Basisanschluß (B) verbundenen Basiselektrode (1-u) und einer Mehrzahl von Emitterelektroden (1 * bis

   MOS-Transistoren (2^, bis 2 ) in gleicher Zahl wie der Zahl der Emitterelektroden (1„^ bis 1 _n) des Bipolartransistors (1) _?

   Verbindungsleiter zur Verbindung jeder der Mehrzahl der Emitterelektroden (1 >. bis 1 ) des Bipolartransistors (1) mit den entsprechenden Drain-Elektroden (2,,, bis 2, ) der MOS-Transistoren (2^ bis 2_n),

   weitere Verbindungsleiter zur gemeinsamen Verbindung der Source-Elektroden (2 _Λ bis 2_„) der MOS-Transistoren (2^i bis 2_n) mit einem Emitteranschluß (E) und eine Einrichtung (7) zum Leiten eines Steuersignals zu einem Gate-Anschluß (G) für die MOS-Transistoren (2^ bis 2_n), der mit deren Gate-Elektroden verbunden ist.

   680-1182 041 83 DE 1 - TWa

   33Z84Ü7
2. 2. Halbleiterschaltanordnung nach Anspruch 1, dadurch gekennzeichnet,

   daß die Gate-Elektroden der MOS-Transistoren (2^ bis 2 ) mit einer gemeinsamen Leitung (2_CT) verbunden sind·
3. 3. Halbleiterschaltanordnung nach Anspruch 1, dadurch gekennzeichnet,

   daß die Innenwiderstände der Mehrzahl der MOS-Transistoren (2^ bis 2 ) gleichmäßig sind.