-
-
Beschreibung
-
Die Erfindung betrifft ein Verfahren zur A/D-Wandlung eines primären
Analogsignales in ein Digitalsignal nach dem Oberbegriff des Anspruches 1.
-
Bei. jeder A/D-Wandlung wird das primäre Analogsignal.
-
zunächst durch eine Abtastung in ein PCM-Signal umgesetzt. Die Abtastfrequenz
muß mindestens doppelt so groß wie die obere Grenzfrequenz des Analogsignales sein.
Üblich und postgenormt ist die Umsetzung in PAM-Signale durch Abtastung des Analogsignales
mit kurzen, zeitlich gleichmäßig beabstandeten Abtastimpulsen (gleichförmige Abtastung).
Erzeugt man aus dem Analogsignal ein PDM-Signal durch Abtastung mit Sägezahnimpulsen
(natürliche Abtastung) erhält man den Vorteil, daß sich das PDM-Signal durch einfache
Tiefpassfilterung verzerrungsfrei in das Analogsignal zurückverwandeln läßt. Allerdings
ist es dazu notwendig, mit einer höheren Abtastfrequenz als bei der gleichförmigen-Abtastung
zu arbeiten. Mit einer Abtastfrequenz, die das Sechsfache der oberen Grenzfrequenz
des Analogsignales beträgt, ergibt sich ein Klirrfaktor vom 5 %, der mit weiterer
Erhöhung der Abtastfrequenz rasch weiter fäl-lt.
-
Es ist bekannt (Nachrichtentechnik (DDR), 19 (1969), Heft 4, April,.
Seite 121-128), die aus einer PAM-PDM-Umwandlung gewonnenen PDM-Impulse im sog.
Zählverfahren
zu digitalisieren, d.h. ihre Dauer durch Digitalsignale
darzustellen, die durch Auszählen jedes einzelnen PDM-Impulses mittels eines Binärzählers
gewonnen werden. Der Binärzähler wird mit einem Taktsignal weitergestellt, das dem
Binärzähler während der Dauer des auszuzählenden PDM-Impulses zugeführt wird. Natürlich
ist beim Auszählen die Auflösung der digitalen Darstellung um so höher, je größer
die Taktfrequenz des Binärzählers ist. Das für genormte Nachrichtenübertragungssysteme
geforderte Mindestmaß an Auflösung in Verbindung mit dem Bestreben, die Abtastfrequenz
und damit die Frequenz des PDM-Signales hoch zu machen, führt zu Zählertaktfr.equenzen,
die an oder sogar jenseits der Grenze dessen liegen, was derzeit mit integrierten
Schaltungen bei vertretbarem Aufwand technologisch realisierbar ist.
-
Dementsprechend liegt der Erfindung die Aufgabe zugrunde, ein Verfahren
der eingangs genannten Art anzugeben, das hohe Abtastfrequenzen unter Beibehaltung
der normgerechten Auflösung zuläßt und dabei mit den derzeit zur Verfügung stehenden
Integrationsprozesse bei der Schaltungsherstellung ohne technologische Schwierigkeiten
durchführbar ist.
-
Diese Aufgabe wird erfindungsgemäß mit dem im. Anspruch 1 und bezüglich
vorteilhafter Ausgestaltungen in den Unteransprüchen 1 bis 6 gekennzeichneten Verfahren
gelöst.
-
Beim erfindungsgemäßen Verfahren verwendet man einen freilaufenden
Binärzähler zur Auszählung der einzelnen PDM-Impulse. Dies ermöglicht es, als niedrigstwertige.s
Binärsignal das rechteckförmige Taktsignal für den Binärzähler zu verwenden. Hierdurch
wird das Taktsignal selber in die Erzeugung des Digitalsignales einbezogen
und
dadurch die volle Ausnutzung der Taktfrequenz ermöglicht. Gegenüber üblichen Zählverfahren
bedeutet dies eine Verdoppelung der Auflösung oder Halbierung der Taktfrequenz bei
gleicher Auflösung. Außerdem schafft die Verwendung eines freilaufenden Binärzähler
die Voraussetzung für eine sehr einfache schaltungstechnische Realisie.rung des
erfindungsgemäßen Verfahren einschließlich einer gewünschtenfalls anzuwendenden
Komprimierung des Digitalsignales. Da der Binärz-ähler frei läuft, muß der Beginn
jeder Auszählung eines PDM-Impulses vom Binärzähler aus gesteuert werden, was beim
erfindungsgemäßen Verfahren in sehr einfacher Weise mit einer der beiden Flanken
des höchstwertigen, im Laufe eines Zählerzyklus nur einmal seinen Schaltwert ändernden
Binär-Ausgangssignales des Zählers erfolgt.
-
Da bei dem erfindungsgemäßen Verfahren der Binär-Z-ähler frei läuft,
ist es notwendig, das Digitalsignal, welches d.as Ergebnis der Auszählung darstellt,
bei laufendem Binärzähler in den Zwischenspeicher zu überstellen.
-
Dies geschieht gemäß Anspruch 2 in einfacher Weise dadurch, daß jeder
einzelne Zählerstand des Binärzählers in d.en Zwischenspeicher unter Überschreibung
des jeweils vorhergehenden Zählerstandes überstellt wird, und diese Überstellung
mit dem Ende des aufzuzählenden PDM-Impulses beendet wird. Dadurch, daß man die
Trigger-Impulse für den Zwischenspeicher zeitlich zwischen den Flanken des Taktsignales
anordnet, ist hierbei erreicht, daß sich alle bistabilen Stufen des Binärzählérs
im eingeschwungenen Zustand befinden, wenn d-ie Überstellung ihrer Ausgangsignale
in den Zwischenspeicher erfolgt. Im Zwischenspeicher steht dann das das Auszählergebnis
darstellende Digitalsignal solange zur Verfügung, bis der nächste Zählzyklus des
Binärzählers beginnt. Die Tatsache, daß das Digitalsignal nach Beendigung des PDM-Impulses
am Zwischenspeicher
abgegriffen werden kann, läßt stich in üblicher
Weise durch ein Datenbereitsignal angeben, das aus der fallenden Flanke des ausgezählten
PDM-Impulses abgeleitet wird.
-
Wie bereits ausgeführt, steuert der Binärzähler selber den Beginn
der Auszählung jedes PDM-Impulses. Dies läßt-sich in einfachster Weise gemäß Anspruch
3 so verwirklichen, daß der Zähler bzw. eine der beiden Flanken seines höchstwertigen
Ausgangs-Binärsignales.
-
den Beginn der Abtastung auslöst, mit welcher der auszuzählende PDM-Impuls
erzeugt wird. Handelt es sich. um eine natürliche Abtastung mit Hilfe eines Sägezahn-Abtastimpulses,
kann dessen Erzeugung unmittelbar aus dem höchstwertigen Binärsignal des Zählers
abgeleitet -werden.
-
Zweckmäßigerweise arbeitet man mit einer Zuordnung zwischen der amplitude
des Analogsignales und der Dauer des PDM-Impulses gemäß Anspruch 4. Diese Zuordnung
ermöglicht die einfache Unterscheidung zwischen positiv ven und negativen Werten
des Analogsignales ohne besondere schaltungstechnische Maßnahmen. Außerdem schafft
sie die Voraussetzung für eine mit sehr einfachen Mitteln durchzuführende Komprimierung
und zugehörige Expandierung (Kompandierung) des Digitalsignales.
-
Die Maßnahmen nach Anspruch 4 schafft außerdem die Voraussetzung dafür,
daß man betragsmäßig gleiche positive und negative Amplitudenwerte des Analogsignales
durch Zweier-komplementäre Datenwerte des Digitalsignales darstellen kann. Eine
sehr einfache Maßnahme, um die Zweier-komplementäre Darstellung zu verwirklichen,
geht aus Anspruch 5 hervor. Die zweier-komplementäre Darstellung ist unabdingbare
Voraussetzung für die
Verarbeitung des erzeugten Digitalsignales
in praktisch allen angrenzenden Schaltungen, die mit Mikroprozessoren arbeiten.
Selbstverständlich ist die Invertierung nach Anspruch 5 durch eine entsprechende
Invertierung des höchstwertigen Binärsignales bei der späteren D/A-Wandlung zu ergänzen.
-
Das erfindungsgemäße Verfahren eignet sich hervorragend zur Komprimierung
des Digitalsignales durch Anwendung eines in der Zeit nichtlinearen Zähler-Taktsignales
für den Binärzähler. Die Anwendung eines nichtlinearen Zähler-Taktsignales zur Komprimierung
ist an sich bekannt. Im Rahmen des erfindungsgemäßen Verfahrens ergibt sich jedoch
der Vorteil, daß zusammen mit dem fre-ilaufenden Zähler auch die zur Erzeugung der
Nichtlinearität des Zähler-Taktsignales eingesetzten Schaltungsglieder im eingeschwungenen
Zustand arbeiten können. Insbesondere aber kann man in diesem Zusammenhang gemäß
Anspruch 6 erreichen, daß der Beginn jeder Auszählung eines PDM-Impulses mit dem
Zeitpunkt zusammenfällt, in dem die Taktfrequenz für den Binärzähler ihr Minimum
hat. Läßt man den Beginn der Abtastung mit dem Beginn der Auszählung gemäß Anspruch
3 zusammenfallen, was gewöhnlich dr Fall sein wird, gewinnt man auf diese Weise
ausreichend Zeit für den Start des Abt-astvorganges.
-
Ein weiterer Gegenstand der Erfindung ist ein Verfahren zur D/A-Wandlung
eines Digitalsignales, das eine analoge -Information enthält und nach dem erfindungsgemäßen
Verfahren zur A/D-Wandlung mit Komprimierung des Digitalsignales gewonnen wurde.
Dieses Verfahren ist in Anspruch 7 gekennzeichnet. Aufgrund der Verwendung eines
freilaufenden Binärzählers wie bei der A/D-Wandlung und der Weiterstellung des Binärzählers
mit dem gleichen nichtlinearen Taktsignal wie bei der A/D-Wand-
lung
wird in einfacher Weise eine Expandierung des Digitalsignales erreicht, die der
vorherigen Komprimierung exakt entspricht.
-
In der Praxis wird es häufig der Fall sein, daß eine A/D-Wandlung
und eine D/A-Wandlung an der gleichen Stelle stattfindet, z.B. im Teilnehmeranschluß
des Telefon. Eine Schaltungsanordnung zur Realisierung dieser Funktion unter Anwendung
des erfindungsgemäßen Verfahrens i-st ebenfalls Gegenstand der Erfindung und im
Anspruch 8 gekennzeichnet. Wesentliches Merkmal der erfindungsgemäßen Schaltungsanordnung
ist die Verwendung nur eines einzigen Binärzählers, der sowohl für die A/D-Wandlung
als auch für die D/A-Wandlung benutzt wird, so daß natürlich auch die Schaltungsmittel
zur Erzeugung des Zähler-Taktsignales nur einmal vorhanden zu sein brauchen. Dadurch
wird eine ganze erhebliche schaltungstechnische Vereinfachung erzielt.
-
Eine derartige gemeinsame Verwendung eines einzigen Binärzählers für
beide Umwandlungsrichtungen ist im Stand der Technik mit einem durch die PDM-Impulse
bzw.
-
die ankommenden Digitalsignale getriggerten Zähler ersichtlich nicht
möglich.
-
Der im Rahmen der D/A-Wandlung verwendete Komparator ist vorzugsweise
gemäß Anspruch 9 ausgelegt. Diese Auslegung hat den Vorteil, daß sich die Bildung
des Vergleichs- bzw. PDM-Signales stufenweise in der gleichen Weise fortschreitend
vollzieht, wie sich der Binärzähler weiterschaltet. Deshalb kann man die Signal-Fortpflanzungsgeschwindigkeit
im Komparator in einfacher Weise mit der Signal-Fortpflanzunggeschwindigkeit im
Zähler durch geeigneter Einfügung von Verzögerungsgliedem fester Laufzeit in Übereinstimmung
bringen und so erreichen, daß besondere Synchronisationsmaßnahmen
beim
Vergleichen überflüssig sind. Ohne weiteres läßt sich deshalb auch als Binärzähler
ein einfach gebauter asynchroner Zähler verwenden. Der im Anspruch 9 gekennzeichnete
Komparator hat auch außerhalb des Anwendungsgebietes der D/A-Wandlung selbständige
erfinderische Bedeutung.
-
Der genannte Komparator hat den weiteren fertigungstechnischen Vorteil,
daß die einzelnen Gattergruppen .sämtlich identisch sind, was eine besonders einfache
Integration ermöglicht. Bevorzugt sind die einzelnen Gattergruppen gemäß Anspruch
10 aufgebaut. Man kommt hierbei mt vier Gattern pro zu vergleichendem Binärsignal-Paar
aus.
-
Im folgenden ist die Erfindung mit wei-teren vorteilhaften Einzelheiten
anhand'eines schematisch dargestellten Ausführungsbeispiels näher erläutert. Es
zeigen: Figur 1 das stark vereinfachte Blockschaltbild einer Schaltungsanordnung,
die zur Durchführung eines Verfahrens zur AD-Wandlung geeignet ist, Figur 2 das
stark vereinfachte Blockschaltbild einer Schaltungsanordnung, die zur Durchführung
eines Verfahrens zur D/A-Wandlung geeignet, Fiur 3 das Blockschaltbild einer Schaltungsanordnung
zur A/D-Wandlung und D/A-Wandlung, Figur 4 das Prinzipschaltbild des Zählers und,
des Komparators der Schaltung zur Anordnung nach Figur 3, Figur 5 einen Impulsplan
zu der Schaltungsanordnung nach Figur 1,
Figur 6 das Blockschaltbild'einer
abgewandelten Schaltungsanordnung zur A/D-Wandlung.
-
Die in Figur 1 gezeigte Schaltungsanordnung zur A/D-Wandlung eines
NF-Analogsignales umfaßt am Eingang ein Tiefpaßfilter 1, das zur Bandbegrenzung
des primären umzuwandelden NF-Analogsignales dient. Das Analogsignal gelangt vom
Tiefpaßfilter 1 zu einer Abtastschaltung 3, in welcher aus dem Analogsignal durch
geeignete Abtastung, z.B.. durch eine natürliche Abtastung, ein PDM-Signal erzeugt
wird, das aus einzelnen- PDM-Impulsen 5 besteht. Die Dauer jedes PDM-Impulses wird
mittels eines freilaufenden Binärzählers 7 ausgezählt, der mit einem rechteckförmigen
Taktimpuls mit einer der beiden Flanken des Rechtecktaktes von einem Taktgenerator
9 weitergestellt wird. Der Binärzähler 7 besitzt k-Stufen, die. jeweils ein Binärsignal
abgeben. Die parallelen Binärsignale gelangen als Digitalsignal zu entsprechenden
Eingängen eines Zwischenspeichers 11, der k-binäre Speicherzellen umfaßt. Der Zwischenspeicher
11 besitzt zu jedem Eingang einen korrespondierenden Ausgang, der nach Triggerung
des Zwischenspeichers das gleiche Signal wie der korrespondierende Eingang führt
und dieses Ausgangssignal bis zur nächsten Triggerung beibehält.
-
Das höchstwertige Binärsignal vom höchs-twertigen Ausgang 2k des Binärzählers
7 wird auch der Abtastschaltung 3 zugeführt und löst dort mit seinen fallenden Flanken
jeweils den Beginn einer neuen Abtastung aus.
-
Das rechteckförmige Taktsignal vom Taktgenerator 9 gelangt außer zum
Takteingang des Binärzählers 7 zum niedrigstwertigen Eingang 20 des Zwischenspeichers
11 und stellt für diesen das niedrigstwertige Binärsignal des dem Speicher zugeführten
Digitalsignals dar.
-
Weiterhin wird das Taktsignal über eine Impulsformstufe 13 dem einen
Eingang eines Undgliedes 15 zugeführt, das an seinem anderen Eingang die PDM-Impulse
von der Abtastschaltung 3 erhält. Die Impulsformstufe 13 erzeugt für jede Halbperiode
des Taktsignales 17 einen schmalen Nadelimpuls 19, der zeitlich zwischen den Flanken
des Taktsignales, vorzugsweise jeweils in der Mitte der Halbperiode auf Taktsignale
17 auftritt.
-
Der Ausgang des Undgliedes 15 ist mit dem Triggereingang des Zwischenspeichers
11 verbunden. Aufgrund der Undverknüpfung mit den PDM-Impulsen gelangen die Nadelimpulse
als Triggerimpulse 21 zum Zwischenspeicher 11, solange ein PDM-Impuls ansteht.
-
Jedesmal, wenn der Binärzähler diejenige Zählstellung erreich-t, in
welcher sein höchstwertiges Ausgangs-Binärsignal von hohem auf niedrigem Schaltwert
wechselt, beginnt in der Abtastschaltung 3 eine Abtastung. Während dieser Abtastung
wird der Binärzähler im Rythmus des Taktimpulses 17 weitergestellt. Die hierbei
auftretenden Zählerstände bzw. die entsprechenden Binärsignale am Ausgang des Zähler
gelangen fortlaufend zum Zwischenspeicher.ll und werden dort jeweils durch einen
Triggerimpuls 21 zum Ausgang überstellt. Die Überstellung hört auf, wenn der in
der Abtastschaltung 3 gerade erzeugte PDM-Impuls auf Null geht, so daß dann der
Ausgang des Zwischenspeichers 11 ein Digitalsignal führt, dessen Datenwert dem letzten
vor Aufhören des P-DM-Impulses überstellten Zählerstand des Binärzählers entspricht.
Dieses Digitalsignal steht bis zum Beginn einer neuen Abtastung am Ausgang des Zwischenspeichers
für weitere Verarbeitung zur Verfügung.
-
Die in Figur 2 gezeigte Schaltungsanordnung dient zur D/A-Wandlung
des mit der Schaltungsanordnung nach Figur
1 erzeugten Digitalsignales.
Die Schaltungsanordnung umfaßt einen freilaufenden Binärzähler 27, der mit rechteckförmigen
Taktimpulsen von einem Taktgenerator 29 weitergestellt wird. Der Binärzähler 27
besteht aus k-Stufen mit einer entsprechenden Zahl Ausgängen, die jeweils ein dem
Zählerstand entsprechendes Binärsignal führen. Die Binärsignale gelangen parallel
als Digitalsignal zu entsprechenden Eingängen einer. Eingangseite A eines Digitalkomparators
25, wobei der niedrigstwertige Eingang 20 unmittelbar mit dem rechteckförmigen Taktsignal
vom Taktgenerator 29 beaufschlagt wird.
-
:Die Eingänge der anderen Eingangsseite B des digitalen Komparators
25 sind mit entsprechenden Ausgängen eines Zwischenspeichers 31 verbunden, der eingangsseitig
das aus den parallelen Binärsignalen bestehende, umzuwandelnde Digitalsignal erhält.
Der Zwischenspeicher 31 gleicht in Aufbau und Funktion dem Zwischenspeicher 11 in
Figur 1.
-
Der Triggereingang T des Zwischenspeichers 31 ist über eine Impulsformstufe
23 an den höchstwertigen Ausgang des Binärzählers 27 angeschlossen. Die Impulsformstu-fe
23 erzeugt bei jeder fallenden Flanke des höchstwertigen Binärsignales 33 einen
Nadelimpuls 35, der als Triggerimpuls die Uberstellung des gerade anstehenden Digitalsignales
in den Zwischenspeicher 31 bewirkt.
-
Der digitale Komparator 25 ist so ausgelegt, daß er an seinem Vergleichsausgang
ein Signal mit d.em Schaltwert 1 führt, solange der Datenwert des Digitalsignales
an der Eingangsseite A kleiner als der Datenwert des Digitalsignals an-der Eingangsseite
B ist.
-
Die Erzeugung eines PDM-Impulses entsprechend dem gerade
anstehenden
Digitalsignal beginnt jeweils dann, wenn der Binärzähler 27 von seinem höchsten
auf seinen niedrigsten Zählerstand wechselt. Zu diesem Zeitpunkt wird mittels eines
Triggerimpulses 35 das Digitalsignal in den Zwischenspeicher 31 überstellt und steht
dadurch an der Eing-angsseite B mit einem bestimmten Datenwert für die Dauer eines
Zählzyklus fest an. An der anderen Eingangsseite A des Komparators 25 stehen die
fortlaufend aufwärts gezählten Datenwerte vom Binärzähler 27'an. Bei Beginn des
Vergleiches, zum Zeitpunkt des Triggerimpulses 35, ging der Vergleichsausgang. des
Komparators 25 auf hohen Schaltwert. Er bleibt auf diesem Schaltwert, bis der Datenwert
an der Eingangsseite B dem Datenwert an der Eingangsseite B gleicht.
-
Deshalb entsteht am Vergleichsausgang des Komparators 25 ein Rechteckimpuls,
dessen Dauer dem Datenwert an der Einangsseite D entspricht und der somit unmittebar
das gewünschte PDM-Signal darstellt, welches anschließend in an sich bekannter,
nicht dargestellter Weise einer Tiefpaßfil.terung zur Rückgewinnung des Analogsignales
unterzogen wird.
-
Figur 3 zeigt eine Schaltungsanordnung, die sowohl zur A/D-Wandlung
eines ankommenden NF-Analogsignales wie zur D/A-Wandlung eines ankommenden Digitalsignales
D -D, geeignet ist. Sie stellt eine Zusammenfassung der Schaltungsanordnungen nach
den Figuren 1 und 2 dar. Soweit die Schaltungsglieder mit den Schaltungsgliedern
der Schaltungsanordnungen nach Figur 1 und 2 übereinstimmen, sind sie mit den gleichen
Bezugszeichen gekennzeichnet und werden nicht nochmals -erläutert.
-
Wesentliches Merkmal der Schaltungsanordnung nach Figur 3 ist der
Umstand, daß für beide Wandler-Richtung ein einziger, frei laufender Binärzähler
7 vorgesehen ist,
der ausgangsseitig deshalb nicht nur mit dem
Zwischenspeicher 11, sondern auch mit der Eingangsseite A des digitalen Komparators
25 verbunden ist. Der eigene Binärzähler 27 für den Komparator entfällt.
-
Die Schaltungsanordnung arbeitet mit Komprimierung des erzeugten und
Expandierten des empfangenen Digitalsignales. Hierzu wird der freilaufende Binärzähler
7, anders als bei den Anordnungen nach Figur 1 und 2, mit einem zeitlich nicht l-inearen
Taktsignal beaufschlagt, dessen Nichtlinearität in an sich bekannter Weise vom Zählerstand
des Binärzählers gesteuert wird.
-
Hierzu ist an den Binärzähler ausgangsseitig eine Taktauswahlschaltung
41 angeschlossen, die entsprechend der vorgeschriebenen Kompandierungs-Kennlinie
eine von mehreren Taktauswahlleitungen S1-S7 aktiviert.
-
Die Taktauswahlleitungen sind zu einer Taktumschaltung 43 geführt,
die außerdem an einen Taktteiler 45 angeschlossen ist, der seinerseits vom Taktgenerator
9 beaufschlagt wird, wobei der Taktgeneratorausgang auch unmittelbar an einen Eingang
der Taktumschaltung angeschlossen ist. Entsprechend der jeweils aktivierten Taktauswahlleitung
gibt die Taktumschaltung 43 einen der verschiedenen vorgesehenen Takte vom -Takttei.ler
45 bzw. unmittelbar dem Taktgenerator 9 zum Takteingang des freilaufenden Binärzählers
7 weiter. Die Zuordnung ist insgesamt so getroffen, daß das Taktsignal mit der niedrigsten
Frequenz wirksam wird, wenn das höchstwertige Binärsignal des Binärzählers 7 von
hohem auf niedrigen Schaltwert umwechselt, und daß das Taktsignal mit der höchsten
Frequenz wirksam wird, wenn das genannte Binär Signal von niedrigem auf hohen Schaltwert
umwechsel t.
-
An den Ausgang des Zwischenspeichers 11 ist ein Dezima-
tor
47 angeschlossen, welcher das am Ausgang des Zwischenspeichers 11 anstehende Digitalsignal
digital filtert, um eine Anpassung an bestehende Normen zu erzielen. Der Dezimator
wird von der Bereitstellung des fertigen Digitalsignales mittels eines Datenbereit-Impulses
informiert, der aus der abfallenden Flanke des jeweiligen PDM-Impulses mittels einer
Impulsformstufe 49 er-zeugt wird.
-
Dem .Dezimator 47 entspricht auf der Eingangsseite für das Digitalsignal
ein Interpolator 57, welcher die von dem Dezimator 47 vollzogene Filterung des Digitalsignal
es rückgängig macht.
-
Da der Komparator 25 mit der Eingangsseite A ebenfalls an den nichtlinear
getakteten Binärzähler 7 angeschlossen ist, erfolgt bei der D/A-Wandlung automatisch
eine Expandierung des Digitalsignales, die der Komprimierung auf der A/D-Wandlungsseite
exakt entspricht. Das an den Vergleichsausgang des digitalen Komparator 25 angeschlossen
Tiefpaßfilter zur Rückgewinnung des Analogsignal.es ist mit 55 bezeichnet.
-
Dem höchstwertigen Eingang des Zwisch-enspeichers 11 und dem höchstwertigen
Eingang des Komparators 25 auf der Eingangsseite B ist jeweils ein Inverter 51 bzw.
-
53 vorgeschaltet. Durch den Inverter 51 wird erreicht, daß das erzeugte
Digitalsignal positive und negative Werte des Analogsignales Zweier-komplementär
darstellt.
-
Der Inverter 53 dient dazu, diese Darstellung rückgängig zu machen.
-
Figur 4 zeigt Einzelheiten des freilaufenden Binärzählers 7 und des
digitalen Komparators 25. Der Binärzähler ist als asynchroner Zähler aus mehreren,
unter-
einander gleichen und in Serie geschalteten Binärstufen
67 aufgebaut. Der Komparator umfaßt mehrere untereinander gleiche Gattergruppen
75, die wie der Zähler in Serie geschaltet sind. Jed.e Gattergruppe umfaßt drei
Undglieder 77, deren Ausgänge auf ein Oderglied 79 geschaltet sind. Die jeweils
zwei Eingänge jedes Undgliedes 77 sind paarweise miteinander verbunden, so daß jede
Gattergruppe drei Eingä.nge und einen Ausgang besitzt. Zwei der drei Eingänge erhalten
jeweils zwei miteinander zu vergleichende, stellenwertgleich-e Binärsignale vom
Binärzähler 7 bzw. dem Zwischenspeicher 31. Der dritte Eingang wird mit dem Ausgangssignal
der jeweils vorhergehenden Gattergruppe beaufschlagt.
-
Die niedrigstwertige Gattergruppe ist am dritten Eingang auf Masse
gelegt; der Ausgang der höchstwertigen Gattergruppe stellt den Vergleichsausgang
des Komparators dar. ,* In dem Impulsplan der Figur 5 sind verschiedene, bei der
Schaltungsanordnung nach Figur 3 vorkommende Signale in ihrem zeitlichen Zusammenhang
über zwei Zählzyklen TO des Binärzählers in ihrem zeitlichen Zusammenhang, nochmals
dargestellt. Die Kurve a) ist das höchstwertige Binärsignal vom Ausgang des Binärzählers
7.
-
Die Kurve b) zeigt den aus der negativ gehenden Flanke des höchstwertigen
Binärsignales abgeleiteten Startimpuls für die Abtastung. Die Kurve c) zeigt den
bei natürlicher Abtastung unmittelbar verwendeten Sägezahn-Abtastimpuls. Mit d)
ist das PDM-Signal für den Fall dargestellt, daß das Analogsignal die Amplit.ude
Null hat. Schließlich zeigt e) die nichtlineare Flanke des Zähl-Taktes für die Kompandierung.
-
Figur 6 zeigt eine Anordnung, die alternativ zur A/D-Wandlung verwendet
werden kann. Das zu wandelnde analoge Signal liegt dabei in Form einer PDM vor,
die mit den negierten UND-Schaltungen l Un und nachfolgenden Impulsformerstufen
Il...In mit n Zeitintervallen jeweils doppelter Länge verglichen wird, wobei bei
Gleichheit ein u jeder UND-Schaltung gehörendes Flip-Flop FFl...FFn über den Setzeingang
5. gesetzt wird und das Setzen eines Flip-Flops das Rücksetzen aller anderen Flip-Flops
bewirkt, was z.B. durch Verbinden der R- und S-Eingänge über eine Und-Gliedkette
geschehen kann. Jedem Flip-Flop wird eine binäre Wertigkeit zugeordnet, so daß'unmittelbar
nach Beendigung des PDM-Signals, .d.h. mit der negativen Flanke desselben, die Qj-Daten
an den Flip-Flop-Ausgängen abgenommen werden können. Das PDM-Signal -wird ferner
über einen ausreichend großen Wert t verzögert und als Clear-Signal für alle Flip-Flops
herangezogen. Aus der negativen Flanke des nichtverzögerten PDM-Signals wird ein
"Daten gültig"-Signal gebildet, mit dem die Qj-Werte der Flip Flops FFl...FFn auf
einen aus n Daten-FlipFlops bestehenden Zwischenspeicher DF1 . . DFn übernommen
werden können, und so die Daten nach Beendigung des "Daten gültig"-Signales an den
DF-Ausgängen anstehen.
-
* Figur 4 zeigt ferner zwischen den Flip-Flops 67. Laufzeitglieder
konstanter Laufzeit zur Anpassung der Fortpflanzungsgeschindigkeit der Schaltimpulse
über die Flip-Flops 67 an die Fortpflanzungsgeschwindigkeit der PDM-Impulse über
die Gattergruppen 75.
Leerseite