DE2736368C2

DE2736368C2 - Verfahren und Schaltungsanordnung zur Aperturkorrektur eines digitalen Videosignals

Info

Publication number: DE2736368C2
Application number: DE19772736368
Authority: DE
Inventors: Jürgen Dipl.-Ing. 6101 Seeheim Heitmann
Original assignee: Robert Bosch GmbH
Current assignee: Philips GmbH
Priority date: 1977-08-12
Filing date: 1977-08-12
Publication date: 1982-05-13
Also published as: DE2736368A1

Description

Stand der Technik

Die Erfindung geht aus von einem Verfahren zur Aperturkorrektur eines digitalen Videosignals nach der Gattung des Hauptanspruchs. Ein solches Verfahren ist aus der Zeitschrift: »The Royal Television Society Journal«, Sept/Okt 1973, S. 261 bis 264, insbesondere Seite 262, bekannt Dieses bekannte Verfahren ist jedoch sehr störempfindlich gegenüber kleinen Signalrauschabständen im zu korrigierenden Videosignal. Außerdem ist eine nach diesem Verfahren realisierte Schaltungsanordnung relativ schaltungsaufwendig.

Ferner ist aus »Proceedings of the IEE, September 1974, Vol. 121, No. 9, Seite 929 bis 934« ein Aperturkorrektur-System bekannt bei welchem mittels digitaler Filter eine Frequenzgangkorrektur vorgenommen wird. Auch dieses System arbeitet bei Signalen mit kleinem Signalrauschabstand unbefriedigend.

Aufgabe der vorliegenden Erfindung ist daher, ein Verfahren und eine Schaltungsanordnung gemäß der eingangs genannten Art anzugeben, welche diese Nachteile nicht aufweisen.

Vorteile der Erfindung

Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß durch eine digitale Bewertung Einfluß auf den Funktionswertverlauf des digitalen Korrektursignals genommen werden kann. Ein Festwertspeicher im Korrektursignalweg übernimmt die digitale Bewertung. Durch die in df.ti Unteransprüchen aufgeführten Maßnahmen kann die gleiche Schaltungsanordnung durch einfache Verzögerungszeitänderung der Verzögerungsstufen sowohl zur horizontalen als auch zur vertikalen Aperturkorrektur eines digitalen Videosignals verwendet werden. Bisher benötigte Frequenzteiler können entfallen.

Zeichnung

Weitere Vorteile und Einzelheiten der Erfindung werden im folgenden in einem Ausfuhrungsbeispiel mit einer Zeichnung anhand mehrerer Figuren näher beschrieben und erläutert Von den Figuren zeigt

F i g. 1 ein Blockschaltbild gemäß der Erfindung,

F i g. 2 eine grafische Darstellung des Übertragungsverhaltens des Festwertspeichers und

Fig.3 Zeitdiagramme zur Erläuterung des Blockschaltbildes.

Beschreibung der Erfindung

Das Blockschaltbild der F i g. I zeigt eine Schaltungsanordnung zur horizontalen Aperturkorrektur eines digitalen Videosignals. Das digitale Videosignal kann beispielsweise aus einem analogen Videosignal abgeleitet sein. Die Ableitung erfolgt üblicherweise mittels eines Analog/Digital-Wandlers. In der F i g. 1 ist dieser Vorgang schematisch dargestellt Über eine Klemme 1 wird das analoge Videosignal BA einem Analog/Digital-Wandler 2 zugeführt, an dessen Ausgang ein n-Bit

PCM-codiertes Videosignal abnehmbar sein soll. Der Analog/Digital-Wandler 2 enthält eine Abtastschaltung, die in Abhängigkeit des an einer Klemme 3 liegenden Abtastimpulssignals f_s das analoge Videosignal BA amplitudenmäßig abtastet. Die abgetasteten Amplitu- ί denwerte werden nachfolgend in dem Analog/Digital-Wandler 2 quantisiert und puls-code-moduliert. Das η Bit PCM-Videosignal soll am Ausgang des Analog/Digital-Wandlers 2 in paralleler Form vorliegen. Dabei soll im folgenden Beispiel π=8 angenommen werden. ι η

Zur horizontalen Aperturkorrektur wird das digitale Videosignal einmal einem D-FIip-Flop 4 und zum anderen einem Eingang eines Volladdierers 5 zugeführt In dem D-Flip-Flop 4 wird das digitale Videosignal um eine Taktperiode des an Klemme 3 liegenden Abtastimpulssignals (a verzögert, das heißt, um eine Bildpunktperiodendauer. Der invertierte Ausgang des D-Flip-Flop 4 ist mit einem anderen Eingang des Volladdierers 5 verbunden. An einem Übertragseingang (Klemme 6) des Volladdierers 5 liegt ein Spannungspegel, der dem logischen Potential //entspricht. Wird das unverzögerte digitale Videosignal mh A bezeichnet und das um eine Bildpunktperiodendaucr verzögerte und invertierte digitale Videosignal mit Z?7so ist am Ausgang des Volladdierers 5 ein digitales Signal A-B abnehmbar. Dieses Signal verfügt im Gegensatz zu dem unverzögerten digitalen Videosignal A nunmehr über einen anderen Bereich der Quantisierungsstufen. Während der Bereich der Quantisierungsstufen des unverzögerten digitalen Videosignals A von 0 bis 256 reicht, wird nunmehr in dem digitalen Signal A-B ein Bereich von ±256 Quantisierungsstufen erfaßt Durch die Invertierung des verzögerten digitalen Videosignals B und dem gleichzeitigen Anlegen eines logischen Pegels von H an Klemme 6 arbeitet der Volladdierer 5 als Subtrahierer.

Das am Ausgang des Volladdierers 5 abnehmbare digitale Signal A-B wird einem Eingang eines zweiten Volladdierers 7 zugeführt An einem anderen Eingang des Volladdierers 7 liegt das um eine Bildpunktperiodendauer verzögerte und invertierte digitale Signal A-B, 4u welches im folgenden mit (B-C) bezeichnet wird. Die Verzögerung des digitalen Signals A-B erfolgt mit einem weiteren D-Flip-Flop 9, welches durch das an der Klemme 3 liegende Abtastimpulssignal f, getaktet wird. Durch Anlegen eines logischen Spannungspegels H an einer Klemme 9 des Übertragseingangs des Vo'laddierers 7 wird am Ausgang des Volladdierers 7 ein digitales Korrektursignal der Form A - 2 B+ C erhalten. Dieses Korrektursignal weist einer· Quantisierungsbereich von ±5!2 Quantisierungsstufen auf. Der Volladdierer 7 so wirkt somit wie der Volbddierer 5 als Subtrahierer.

Das so erhaltene digitale Korrektursignal der Forma /4-2 ß+Cwird über einen Festwertspeicher 10 einem Eingang eines weiteren Volladdierers 11 zugeführt. Der Festwertspeicher 10, der aus einem PROM bzw. ROM bestehen kann, arbeitet als Codewandler. Dabei wird das digitale Korrektursignal nach einer bestimmten Kennlinienform bewertet und zugleich invertiert In der F i g. 2 ist die Bewertung der Binänverte am Ausgang des Festwertspeichers 10 als Funktion der Binärwerte am Eingang des Festwertspeichers 10 beispielhaft dargestellt. Die snchpunktierte Linie gibt die Funktion eines linearen Übertragungsverhaltens mit einem Verstärkungsverhiiltnis von 1 :1 wieder. Die vollausgezeichnete Linie kennzeichnet dagegen die programmierte Übertragungsfunktion in dem Festwertspeicher 10. Danach werden kleine und große Korrektursignalwerte nur mit Verstärkungsfaktoren < 1 dem Volladdie-

0	0
0	L
L	0
L	L

rer 11 zugeführt, während mittlere Korrektursignalwerte im Verstärkungsverhältnis von 1 :1 odsr größer zu dem Volladdierer 11 gelangen. Wie aus dem Kuryenverlauf der vollgekennzeichneten Linie in der F i g, 2 zu ersehen ist, werden sehr kleine Korrektursignalwerte nicht übertragen. Durch diese Maßnahme wird erreicht, daß beispielsweise auf Rauschen im zu korrigierenden Videosignal zurückzuführende Korrektursignalwerte von der Aperturkorrektur ausgeschlossen werden.

Ein derart erhaltenes bewertetes Korrektursignal wird in dem Volladdierer 11 mit dem nichtinvertierten verzögerten digitalen Videosignal B am Ausgang des D-Flip-Flop 4 zu einem aperturkorrigierten digitalen Videosigna! der Form B-F(A- 22?+ C) zusammengesetzt (Klemme 12). In einer nachgeschalteten Überlauflogik 13 wird das an der Klemme 12 liegende Signal daraufhin geprüft, ob der Wertebereich eines 77-Bit-Wortes überschritten wird. Kennzeichnend dafür sind das Bit mit dem größten Stellenwert (MSB\q) des Signals am Ausgang des Festwertspeichers 10 sowie das Bit mit dem größten Stellenwert (MSB\\\ des Signals ?.m Ausgang des Vol'addierers 11. Die Loerlauflogik genügt dabei der folgenden Wahrheitstabelle:

MSB]₀ MSB_n

normaler Wertebereich positiver Überlauf
(begrenzt auf (2"-I))
negativer Überlauf
(begrenzt auf 0)

normaler Wertebereich

Am Ausgang der Über'auflogik 13 (Klemme 14) ist das aperturkorrigierte digitale Videosignal abnehmbar.

Die Wirkungsweise des Blockschaltbildes der F i g. 1 soll im folgenden anhand der Diagramme der F i g. 3 näher erläutert werden. In der Fig.3a stellt die strichpunktierte Linie einen Helligkeitssprung von schwarz nach weiß in einem analogen Videosignal dar. Die entsprechenden Binänverte des Helligkeitssprunges nach einer Digitalisierung zeigt die vollausgezeichnete Linie, wobei eine Punktperiodenlänge des abgetasteten Videosignals τ,= \lf_m entspricht. Der kontinuierliche Helligkeitssprung wird durch den Digitalisierungsvorgang in einen treppenförmigen Helligkeitssprung umgewandelt. Die Dezimalwerte der einzelnen Quantisierungsstufen und die entsprechenden Binänverte (8 Bit) sind rechts von den Diagrammen der Fig.3 dargestellt. In der F i g. 3a ist der Helligkeitssprung des unverzögerten digitalen Videosignals A dargestellt, während in der F i g. 3b der um eine Bildpunktperiodenriauti' (f>) verzögerte entsprechende Helligkeitssprung dargestellt ist In der Fig.3c ist der in der Fig.3b gezeigte Helligkeitssprung invertiert wiedergegeben. Ein solcher Helligkeitssprung würde bei einem digitalen Videosignal A gemäß der F i g. 3a an dem invertierten Ausgang des D-Flip-Flops 4 abnehmbar sein. Durch Addition der Binänverte des Helligkeitssprungs gemäß der Fig.3a und Fig.3c wird am Ausgang des Volladdierers 5 ein Verlauf gemäß der F i g. 3d erhalten. In der F i g. 3e ist das in der F i g. 3d gezeigte Signal um eine weitere Bildpunktperiodendauer τ, verzögert und invertiert wiedergegeben. Das Signal der F i g. 3e ist an dem invertierten Ausgang des D-Flip-Flops 8 abnehmbar. Durch Addition der Binänverte in den Signalverläu-

fen der F i g. 3d und 3e wird der in der F i g. 3f gezeigte Binärwertverlauf erhalten. Dieses Signal ist am Ausgang des Volladdierers 7 abnehmbar. Der eingangs gewählte Bereich von n-Bit wird um 2 Bit überschritten. Am Ausgang des Festwertspeichers 10 ist nach der zuvor beschriebenen Bewertung des Korrektursignals (F i g. 3f) ein Signal gemäß der F i g. 3g abnehmbar. In dem vorliegenden Ausfuhrungsbeispiel wurde dieses Signal mit dem Faktor F= ML bewertet, invertiert und gleichzeitig wieder auf den Wertebereich eines /j-Bit-Wertes begrenzt. Durch Addition des Binärwertverlaufes gemäß der F i g. 3b mit dem bewerteten Korrektursignal gemäß der Fig. 3g erhält man einen horizontalapertur-korrigierten Helligkeitssprung an der Klemme 12 des Volladdierers 11.
Durch einen nachfolgenden Digital-Analog-Wand-

lungsprozeß würde ein analoges Videosignal (strichpunktierte Linie) zurückerhalten werden, bei welchem Helligkeitssprünge gegenüber jenen in der F i g. 3a um zwei Abtastimpulsperioden verzögert und versteuert sind.

Wie eingangs erwähnt, bleibt die erfindungsgemäße Schaltungsanordnung nicht nur auf eine horizontale Aperturkorrektur von digitalen Videosignalen beschränkt. Durch Änderung der Verzögerungszeit von einer Bildpunktperiodendauer auf eine Zeilenperiodendauer kann ein digitales Videosignal auch vertikal-apertur-korrigiert werden. Anstelle eines einzelnen D-Flip-Flops würde dann eine Reihenschaltung aus mehreren D-FIip-Flops treten. Die Anzahl der D-Flip-Flops in der Reihenschaltung würde der Anzahl der Abtastperiodendauer pro Zeilenperiode entsprechen.

2 MImII /oichtuiimoti

Claims

Patentansprüche:

1. Verfahren zur Aperturkorrektur eines digitalen Videosignals, bei welchem ein Korrektursignal dem um einen bestimmten Betrag verzögerten digitalen Videosignal zuaddiert wird, dadurch gekennzeichnet, daß das Korrektursignal vor einer Addition zu dem um einen bestimmten Betrag verzögerten digitalen Videosignal in einem Fest-Wertspeicher (10) umcodiert wird, welcher derart programmiert ist, daß kleine Werte des dem Festwertspeicher zugeführten Korrektursignals weniger bewertet werden als mittlere Werte.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ferner große Werte des Korrektursignals weniger bewertet werden als mittlere Werte.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das durch die Addition erhaltene Videosignal über eine Oberlauflogik geführt wird, welche den Wertebereich der /j-Bit-Worte des digitalen Videosignals auf 0 bzw. 2"— 1 begrenzt

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Ableitung des Korrektursignals vom zu korrigierenden Videosignal ein um eine Bildpunkt- bzw. Zeilen-Periodendauer verzögertes digitales Videosignal subtrahiert wird und vom so erhaltenen Differenzsignal ein um eine Bildpunktbzw. Zeilen-Periodendauer verzögertes Differenzsignal subtrahiert wird. jo

5. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 bis 4, gekennzeichnet durch

einen ersten Volladdie; er (5), Jessen einem Eingang das digitale Videosignt! zugeführt ist, an dessen anderem Eingang das mit ein ■' ersten Verzögerungsstufe (4) verzögerte und invertierte Videosignal liegt und an dessen Übertragseingang ein logisches Potential //Hegt,

einen zweiten Volladdierer (7), dessen einem Eingang des am Ausgang des ersten Volladdierers (5) abnehmbare Signal zugeführt ist, an dessen anderen Eingang das mit einer zweiten Verzögerungsstufe (8) verzögerte und invertierte Ausgangssignal des ersten Volladdierers (5) liegt und an dessen Obertragseingang ein logisches Potential H liegt,

einen Festwertspeicher (10), dessen Eingang mit dem Ausgang des zweiten Volladdierers (7) verbunden ist, V) einen dritten Volladdierer (11), dessen einem Eingang das am Ausgang des Festwertspeichers (10) abnehmbare bewertete Korrektursignal zugeführt ist, an dessen anderem Eingang das mit der ersten Verzögerungsstufe (4) verzögerte Videosignal liegt und an dessen Übertragseingang ein logisches Potential L liegt, und

eine Überlauflogik zur Begrenzung des Wertebereichs eines jeden n-Bit-Wortes pro abgetasteten Bildpunkt im digitalen Videosignal, deren Eingang mit dem Ausgang des dritten Volladdierers (11) verbunden ist und an deren Ausgang das aperturkorrigierte digitale Videosignal abnehmbar ist

6. Schaltanordnung nach Anspruch 5, dadurch gekennzeichnet, daß für eine horizontale Apertur· korrektur die zeitliche Verzögerung der ersten und zweiten Verzögerungsstufe (4 und 8) eine Abtastperiodendauer des digitalen Videosignals beträgt

7, Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß für eine vertikale Aperturkorrektur die zeitliche Verzögerung der ersten und zweiten Verzögerungsstufe (4 und 8) eine Zeilenperiodendauer des digitalen Videosignals beträgt