DE3129338A1

DE3129338A1 - Signalwandler

Info

Publication number: DE3129338A1
Application number: DE19813129338
Authority: DE
Inventors: Yuzo Tokyo Kita; Katsuaki Takagi
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1980-07-28
Filing date: 1981-07-24
Publication date: 1982-04-08
Also published as: JPS6161578B2; US4388612A; JPS5728429A

Description

BESCHREIBUNG

Die Erfindung betrifft einen Signalwandler, insbessondere betrifft die Erfindung einen Digital-Analog-Wandler, der eine lineare Eingangs-Ausgangs-Charakteristik aufweist; ferner betrifft die Erfindung einen Analog-Digital-Wandler mit sukzessiver Approximation/ der einen Digital-Analog-Wandler als lokalen Decodierer verwendet.

Ein linearer Digital-Analog-Wandler (D/A-Wandler) oder Analog-Digital-Wandler (A/D-Wandler) ist ein wichtiger Bestandteil einer Eingabe-Ausgabe-Schaltung bei den verschiedensten Steuerungssystemen, welche digitale Datenverarbeitungseinrichtungen, z.B. Rechner, verwenden. Bislang gibt es die verschiedensten Ausführungsformen.

Eine bekannte Ausführungsform dieser Art von Wandler ist vom sogenannten gewichteten Kapazitätstyp und verwendet ein Feld, das aus einer Vielzahl von Kondensatoren besteht, die binär gewichtete Kapazitätsverhältnisse haben. In diesem Falle entsprechen die Kondensatoren den entsprechenden Bits einen Binärwortes. Die Anschlüsse der Kondensatoren auf einer Seite sind dabei gemeinsam an eine einzige Signalleitung angeschlossen, während die Anschlüsse auf der anderen Seite wahlweise an eine Referenzspannungs-Versorgungsleitung oder eine Erdspannungs-Versorgungsleitung angeschlossen werden, und zwar jeweils über entsprechende Schalter. Bei diesem Wandler werden die Schalter in Abhängigkeit vom Muster des Binärwortes ein- und ausgeschaltet. Die Kondensatoren, die den Bits mit dem Binärwert "1" entsprechen, werden an die Referenzspannung angeschlossen, während die anderen Kondensatoren an Erde angeschlossen sind, so daß auf der Signalleitung eine Analogspannung erzeugt wird, die einem Digitalwert entspricht.

Da Kondensatoren auf einem Halbleitersubstrat mit relativ hoher Genauigkeit unter Verwendung der MOS-Technik erzeugt werden können, besitzt ein derartiger Wandler den Vorteil einer ausgezeichneten Linearität. Wenn jedoch ein

derartiger Wandler eine hohe Auflösung besitzen muß, dann ergibt sich das Problem, daß das Halbleitersubstrat eine große Fläche besitzen muß, um ausreichend Kondensatoren aufzunehmen,, welche die richtigen binärgewichteten Koeffizienten besitzen*

Beispielsweise kann eine solche Kondensatoranordnung mit binärgewichteten Koeffizienten so hergestellt werden, daß eine große Anzahl von Kondensatoren hergestellt wird, die jeweils eine Einheitskapazität besitzen, und daß die Kondensatoren zahlenmäßig entsprechend den gewichteten Koeffizienten kombiniert werden, um Kondensatoren der entsprechenden Bits zu bilden» Bei diesem Vorgehen sind jedoch 2 Einheitskondensatoren für einen Wandler mit einem Auflösungsvermögen von η Bits erforderlich. Wenn andererseits beabsichtigt ist, die Kondensatoren der entsprechenden Bits in Form von einzelnen Kondensatoren ungleicher Bereiche oder Flächen auszubilden, ist es erforderliche die Größe des Kondensators für das am wenigstens signifikante Bit (LSB) mit einer gewissen Größe auszubilden und die Größen der anderen Kondensatoren bezüglich der zuerst . erwähnten Größe präzise zu bestimmen, um auf diese Weise innerhalb eines vorgegebenen Bereiches Fehler der Kapazitätsverhältnisse der Kondensatoren zu unterdrücken, die der Herstellungstechnik zuzuschreiben sind. Wenn beabsichtigt ist, ein Kondensatorfeld oder eine Kondensatoranordnung von binär gewichteten Koeffizienten zu erhalten, wobei der Kondensator für das am wenigsten signifikante Bit LSB auf eine kleine Kapazität eingestellt ist, ist zu befürchten, daß die Binärkoeffizienten aufgrund von Herstellungsfehlern nicht korrekt sind und daß die Änderungen der Analogwerte gegenüber die kontinuierlichen Zunahme der Digitalwerte in einer Richtung nicht-monoton werden. Eine derartige Störung der Monotonie verschlechtert jedoch die differentielle Linearität des A/D-Wandlers und begrenzt seine Einsatzmöglichkeiten= Eine andere Art von Wandler ist von der Bauart, die eine Widerstandskette verwendet. Bei einem Wandler dieser

Art wird eine Referenzspannung mit der Widerstandskette in gleiche Teile geteilt, um eine geteilte Spannung abzuleiten, die einem Binärwort entspricht. Die Wahl der geteilten Spannung kann mit Hilfe einer Vielzahl von Schaltern erfolgen, die in Form einer Matrix angeschlossen sind, wie es beispielsweise in der JP-OS 52-28851 beschrieben ist.

Eine derartige Schaltermatrix hat N Strompfade, die mit Anschlußpunkten der Widerstandskette verbunden sind, wobei jeder von ihnen η Schalter aufweist, welche die Relation N = 2ⁿ erfüllen. Die Schalter werden von Steuersignalen eingeschaltet bzw. ausgeschaltet, welche den entsprechenden Bits des Binärwortes entsprechen.

Bei einem Wandler dieser Bauart mit Widerstandskette wird eine der N Spannungen, die von der Widerstandskette geteilt wird, in Abhängigkeit vom Binärwort gewählt, und somit besteht der Vorteil, daß eine monotone Zunahme der analogen Ausgangsspannungen gegenüber der Zunahme der Digitalwerte gewährleistet ist. Die Widerstandswerte der Widerstände, die auf einem Halbleiter ausgebildet sind, ändern sich jedoch in Abhängigkeit von der Form oder aufgrund von äußeren Drücken, die auf das Substrat wirken. Auch wenn somit beabsichtigt ist, einen Wandler dieser Bauart mit hohem Auflösungsvermögen herzustellen, ist es schwierig, eine Widerstandskette mit gleichmäßiger Widerstandsverteilung auszubilden, und es treten Probleme bei der Linearität der Eingangs/Ausgangs-Charakteristi-k auf.

Aufgabe der Erfindung ist es, einen linearen D/A-Wandler, der die Eigenschaften der gewichteten Kapazitätsbauart und der Widerstandskettenbauart vereinigt und sowohl eine ausgezeichnete Linearität als auch Monotonie besitzt, sowie einen A/D-Wandler anzugeben, der eine sukzessive Approximation vornimmt und den D/A-Wandler verwendet.

Im Hinblick auf Wandler, bei denen eine Kombination der gewichteten Kapazitätsbauart und der Widerstandskettenbauart erfolgt, sind bereits Anwendungsbeispiele für einen

Codierer und einen Decodierer für PCM-Signale bekannt, die nichtlineare Eingangs-Ausgangs-Umwandlungscharakteristiken besitzen= Beispielsweise ist in der Literaturstelle IEEE Journal of Solid-state Circuits, Vol. SC-14, Nr. 1, Februar 1979, Seiten 65 bis 73, ein Wandler (CODEC) beschrieben, bei dem eine komprimierte Quantisierungsgröße von ,u - 255 durch 15 Sehnen oder Segmente approximiert wird und bei dem acht Segmente jeweils mit positiven und negativen Polaritäten von einem Kondensatorfeld bestimmt werden, während 16 Schritte innerhalb jedes Segmentes von einer Widerstandskette bestimmt werden. In diesem Falle besteht das Kondensatorfeld aus acht Kondensatoren, die binär gewichtete Kapazitätsverhältnisse (Koeffizienten) aufweisen. Die Kondensatoren von dem des kleinsten Koeffizienten bis zu dem eines Koeffizientenwertes,, der durch die oberen drei Bits eines Binärwortes zugeordnet ist, mit Ausnahme des Vorzeichenbit, werden mit einer Referenzspannung versorgt, während dem Kondensator des oberen Bits neben dem Kondensator des zugeordneten Koeffizientenwertes eine geteilte Spannung zugeführt wird, die den unteren vier Bits des Binärwortes entspricht und die von der Widerstandskette erhalten ist; die übrigen Kondensatoren werden an Erdpotential gelegt.

Wenn bei dem Aufbau des Wandlers CODEC die Kondensatoren des Kondensatorfeldes gleiche Kapazitätswerte erhalt ten, kann eine lineare Quantisierungscharakteristik erreicht werden. Bei einem derartigen Aufbau ist jedoch die Anzahl von Kondensatoren erforderlich, die gleich der Anzahl von Segmenten ist, und ein Wandler, bei dem die oberen η Bits des Binärwortes der Segmentzuordnung zugewiesen sind, erfordert eine Anzahl von 2 Kondensatoren. Außerdem erfordert der Aufbau drei Schalter, um selektiv die Referenzspannung, die geteilte Spannung bzw. das Erdpotential an die Konden*- satoren anzulegen, so daß eine Zunahme der Anzahl von Kondensatoren auch eine Erhöhung der Anzahl von Schalter mit sich bringt» infolgedessen müssen, um beispielsweise die

Segmentzuordnungsbits von drei Bits auf vier Bits zu erhöhen, acht Kondensatoren und vierundzwanzig Schalter hinzugefügt werden. Auf diese Weise ist die Zunahme von Schaltungselementen, die zur Steigerung des Auflösungsvermögens um nur ein Bit erforderlich sind, sehr groß.

Ein weitereg Ziel der Erfindung ist es, einen Wandler mit neuartigem Aufbau anzugeben, der bei gesteigertem Auflösungsvermögen· nicht eine derartige extreme Zunahme der Anzahl von Bauelementen im Kondensatorfeld erfordert.

Ein D/A-Wandler gemäß der Erfindung ist zur Erreichung dieser Ziele durch folgende Baugruppen gekennzeichnet: m Kondensatoren, die m oberen Bits eines Digitalsignals entsprechen, welche binär gewichtete KapazitätsVerhältnisse haben und deren Anschlüsse an einer Seite gemeinsam an eine Analogspannungs-Ausgangsleitung angeschlossen sind; eine Versorgungsleitung mit einem ersten Potential; eine Versorgungsleitung mit einem zweiten Potential; eine Versorgungsleitung mit einem dritten Potential; eine Versorgungsleitung mit einem vierten Potential; eine Widerstandskette, die an der einen Seite an ein erstes Potential und an der anderen Seite an ein zweites Potential angeschlossen ist und eine an ihre Anschlüsse, angelegte Klemmenspannung durch 2 teilt; eine AbIeitungseinrichtung für die geteilte Spannung,

i 2ⁿ - i um Spannungen, die gleich — und —— der Klemmenspannung

sind (wobei i. einen durch die η Bits ausgedrückten numerischen Wert bezeichnet) von der Widerstandskette abzuleiten, und zwar in Abhängigkeit von den η unteren Bits des Digitalsignals, und um sie den Versorgungsleitungen für das dritte Potential bzw. das vierte Potential zuzuführen; eine Schalt— einrichtung, um selektiv die Anschlüsse der entsprechenden Kondensatoren auf der anderen Seite an die Versorgungsleitungen für das erste, zweite, dritte und vierte Potential anzuschließen; und eine Steuereinrichtung, um die Schalteinrichtung in Abhängigkeit von den m oberen Bits des Digitälsignals zu steuern.

Die Schalteinrichtung weist im Prinzip eine erste Gruppe von Schaltern, welche die anderen Anschlüsse der entsprechenden Kondensatoren selektiv mit der Versorgungsleitung für das erste Potential oder der Versorgungsleitung für das zweite Potential verbindet, und eine zweite Gruppe von Schaltern auf, welche die anderen Anschlüsse der entsprechenden Kondensatoren selektiv mit der Versorgungsleitung für das dritte Potential oder der Versorgungsleitung für das vierte Potential anstelle der Versorgungsleitungen für das erste und zweite Potential verbindet=

Die Steuereinrichtung der Schalter steuert die erste Gruppe von Schaltern mit dem Digitalsignal der m oberen Bits und steuert die zweite Gruppe von Schaltern mit einem Steuersignal, das in Abhängigkeit von einem Bitmuster des m-Bit—Digitalsignals erzeugt wird. Die erste Gruppe von Schaltern arbeitet in der Weise, daß sie an die Versorgungsleitung für das erste Potential die Kondensatoren anschließt, die Bits mit dem Binärwert "0" entsprechen, und daß sie an die Versorgungsleitung für das zweite Potential die Kondensatoren anschließt, welche Bits mit dem Binärwert "1" entsprechen. Die zweite Gruppe von Schaltern arbeitet hingegen in der Weise, daß sie den Kondensator mit dem niedrigsten Bit unter den Kondensatoren, die an die Versorgungsleitung für das erste Potential angeschlossen sind, mit der Versorgungsleitung für das dritte Potential anstelle der Versorgungsleitung für das erste Potential verbindet, und daß sie die Kondensatoren der niedrigeren Bits als der Kondensator des niedrigsten Bits mit der Versorgungsleitung für das vierte Potential anstelle der Versorgüngsleitung für das zweite Potential verbindet.

Ein Ä/D-Wandler der Bauart mit sukzessiver Approximation gemäß der Erfindung wird so aufgebaut, daß man den vorstehend angegebenen D/A-Wandler an einen Teil eines lokalen Decodierers anlegt und ihn mit einem Spannungskomparator kombiniert<>

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. Die Zeichnung zeigt in
Figur 1 ein Blockschaltbild zur Erläuterung des allgemeinen

Aufbaus eines A/D-Wandlers gemäß der Erfindung; Figur 2 ein Schaltbild zur Erläuterung von konkreten Anordnungen eines Iiripulsgenerators und von Registern zur sukzessiven Approximation beim Wandler gemäß Figur 1;

Figur 3 Signalwellenformen zur Erläuterung der Operationen

der Schaltungen in Figur 2;
Figur 4 ein Diagramm zur Angabe der Relationen zwischen Steuerimpuls b - b^ und b sowie Steuerimpulsen a_ - a₃, die von den Registern zur sukzessiven

Approximation in Figur 2 geliefert werden; Figur 5 ein Schaltbild zur Erläuterung von Ausführungsformen einer Kondensatorfeld-Schaltung und einer Widerstandsketten-Schaltung bei der Anordnung nach Figur 1;

Figur 6A und 6B Diagramme zur Erläuterung der Zusammenhänge zwischen Fehlern der Kapazitätsverhältnisse eines Kondensatorfeldes und der Eingangs/Ausgangs-Charakteristik beim erfindungsgemäßen Wandler; Figur 7 ein Schaltbild zur Erläuterung einer anderen Ausführungsform der Widerstandsketten-Schaltung; Figur 8 eine schematische Darstellung zur Erläuterung eines anderen Ausführungsbeispiels der Anordnung eines Spannungskomparators beim erfindungsgemäßen Wandler; Figur 9 und 10 Schaltbilder zur Erläuterung verschiedener

Ausführungsformen der Kondensatorfeld-Schaltung bzw. Widerstandsketten-Schaltung;
Figur 11A und 11B grafische Darstellungen zur Erläuterung von Eingangs/Ausgangs-Chärakteristiken bei einem Standardaufbau bzw. einem modifizierten Aufbau gemäß der Erfindung; ""und in

Figur 12 ein Schaltbild zur Erläuterung einer abgewandelten

Ausführungsform des erfindungsgemäßen Wandlers. Die schematische Darstellung gemäß Figur 1 zeigt den allgemeinen Aufbau eines Analog/Digital-Wandlers oder A/D-Wandlers gemäß der Erfindung. Dabei bezeichnen das Bezugszeichen 1 eine Eingangsklemme für eine abgetastete Analogspannung V , das Bezugszeichen 2 eine Spannungsquelle, die eine Referenzspannung ¥„„„ erzeugt, das Bezugszeichen

ΚτιΓ

eine Kondensatoranordnung, welche die oberen m Bits eines digitalen Ausgangssignals bestimmt, das Bezugszeichen 4 eine Widerstandskette, welche die unteren η Bits des digitalen Ausgangssignals bestimmt, das Bezugszeichen 5 einen Spannungskomparator, der eine Spannung auf der Ausgangsleitung der Kondensatoranordnung mit dem Erdpotential vergleicht, das Bezugszeichen 6 Register für die sukzessive Approximation, welche nacheinander Schaltsteuerimpulse b, a^ und a_T für die Kondensatoranordnung 3 und die Widerstandskette 4 in Abhängigkeit vom Ausgangssignal CMP des Spannungskomparators 5 liefern und das Bezugszeichen 8 einen Impulsgenerator, der Zeitsteuerungsimpulse oder Taktimpulse P - P zur Steuerung der Operation der Register 6 zur sukzessiven Approximation erzeugt, und zwar aus einem Basistaktsignal CL in Abhängigkeit von einem Startsignal ST, das von einer nicht dargestellten, externen Steuereinrichtung angelegt wird. Synchron mit den Taktimpulsen P-P erzeugt die Logikschaltung 6 für die sukzessive Approximation die Schaltsteuerimpulse b, a„ und a_T, und wandelt die am Ein-

-*· ti Ju

gang anliegende Analogspannung V_TN in das Digitalsignal D um und liefert es einer Ausgangsklemme 7. Wenn der Vorgang der A/D-Umwandlung für jedes analoge Eingangssignal beendet ist„ wird ein Endsignal EWD vom Impulsgenerator 8 für die externe Steuereinrichtung geliefert.

Konkrete Ausführungsbeispiele der Anordnungen und der

Operationen der verschiedenen Schaltungsteile werden nachstehend anhand von Figur 2 bis 5 für den Fall von m = 4 und η = 3 beschrieben.

Figur 2 zeigt eine Ausführungsform der Logikschaltung 6 zur sukzessiven Approximation sowie des Zeitsteuerungs-Impulsgenerators 8, während Figur 3 Signalwellenformen in verschiedenen Bereichen zeigt.

Der Impulsgenerator 8 weist ein Schieberegister, das aus Stufen 1O bis 18 besteht und das synchron mit dem Basistaktsignal CL Verschiebungsoperationen vornimmt, sowie ein Flip-Flop 19 auf, das an die Endstufe 18 des Schieberegisters angeschlossen ist. Das Flip-Flop 19 wird vom Impuls P

3.

zurückgesetzt, der von der ersten Stufe 10 des Schieberegisters beim Start der A/D-Umwandlungsoperation geliefert wird, während es vom Impuls P_fi gesetzt wird, der von der Endstufe 18 am Ende der A/D-Umwandlung geliefert wird. Das gesetzte Ausgangssignal des Flip-Flops 19 wird zum Endsignal END der ümwandlungsoperation. Wenn in einem Zustand, in dem das Signal END den Pegel "1" hat, das Startsignal ST empfangen wird, wird es über ein UND-Gatter 20 an ein UND-Gatter angelegt. Zu diesem Zeitpunkt befindet sich der Ausgang P^

der ersten Stufe 10 im Zustand ¹¹O", so daß das UND-Gatter vom Ausgangssignal eines Inverters 22, der den Impuls P

erhält, eingeschaltet gehalten wird. Dementsprechend geht das Startsignal ST durch das UND-Gatter 21 hindurch und wird an die erste Stufe 10 angelegt, woraufhin der Ausgang P

beim Anstieg des Basistaktsignals CL auf den Pegel "1" geht. Beim nächsten ankommenden Taktsignal geht der Ausgang P der zweiten Stufe 11 auf den Wert "1", und der Ausgang P

der ersten Stufe 10 geht auf "0" zurück. Ähnliche Vorgänge zu der obigen Operation laufen in der zweiten Stufe 11 bis zur Endstufe 18 nacheinander ab, mit dem Ergebnis, daß die Zeitsteuerungsimpulse P , P und P₁^ - P,- gemäß Figur 3 von

ar (j ο

den entsprechenden Stufen des Schieberegisters in den Perioden T₀ - T„ erzeugt werden.

Der Zeitsteuerungsimpuls P wird der Logikschaltung 6

zur sukzessiven Approximation aufgeprägt und wird zu einem

Steuerimpuls a . Der Impuls P wird auch einer Eingangskien ρ a

eines UND-Gatters 30 innerhalb der Logikschaltung 6 aufge-

prägt. Jeder der Zeitsteuerungsimpulse P₀, P₁, P- und P₃ wird einer Eingangskiemine der entsprechenden UND-Gatter 31-34 innerhalb der Logikschaltung über die entsprechenden ODER-Gatter 24 - 27 zusammen mit dem Impuls P aufgeprägt.

Jeder der Zeitsteuerungsimpulse P₄, P,- und Pg wird einer Eingangsklemme der entsprechenden UND-Gatter 35, 36 und 37 in der Logikschaltung 6 aufgeprägt. Außerdem werden diese Impulse von einem ODER-Gatter 28 im Impulsgenerator 8 gesammelt und UND-Gattern 4 3 und 44 innerhalb der Logikschaltung 6 als Zeitsteuerungsimpuls PL zugeführt. Jedes der UND-Gatter 30 bis 37 wird an seiner anderen Eingangsklemme mit dem Basistaktsignal CL versorgt und liefert einen Zeitsteuerungsimpuls synchron damit» Die Logikschaltung 6 zur sukzessiven Approximation weist Flip-Flops 50 bis 56 zur Erzeugung von Steuerimpulsen a_ - a, sowie UND-Gatter 40 - 44 zur Erzeugung von Steuerimpulsen b_Q bis b auf. Die Flip-Flops 50 - 56 sind D-Flip-Flops mit Setz- und Rücksetz-Eingängen S bzw. R. Sie erhalten das Zustandssignal einer Signalleitung 57 zu den Zeiten der Ausgangsimpulse von den UND-Gattern 31 - 37 und liefern Steuerimpulse a_Q - a_g mit den Pegeln "1" oder "0" in Abhängigkeit von den jeweiligen Zuständen der Signalleitung 57« Das Ausgangssignal CMP des Spannungskomparators 5 und der Zeitsteuerungsimpuls P vom Impulsgenerator 8

werden der Signalleitung 57 über ein ODER-Gatter 58 zugeführt. Der Setz-Eingang des Flip-Flops 50 wird mit dem Ausgangssignal des UND-Gatters 30 versorgt. Die Setzeingänge der entsprechenden Flip-Flops 51-56 werden mit Zeitsteuerungssignalen der Flip-Flops 50 - 55 der vorhergehenden benachbarten Stufen versorgt,, während ihre Rücksetzeingänge mit dem Zeitsteuerungssignal P versorgt werden. Aufgrund dieses Äufbaus„ wie er in Figur 3 dargestellt ist, werden die Impulse a und a - a., in der Periode T als "T" geliefert, und die Impulse a_ - ag werden nacheinander in den Perioden T.

- T₇ als "1" geliefert. Von diesem Impulsen werden die Impulse a_Q - a₃ an die Kondensatoranordnung 3 als Schalt-

Steuerimpuls a„ angelegt, während die Impulse a. - a_fi an die Widerstandskette 4 als Schaltsteuerimpuls a_T angelegt werden. Die Impulse a_Q -^₆/ die in den Perioden T- - T₇ nacheinander geliefert werden, werden auf dem Pegel "1" oder "O" in Abhängigkeit von den Zuständen des Ausgangssignals CMP des Spannungskomparators 5 in den Perioden T2 - Tg gehalten, und sie ergeben die binären Ausgangsdaten als Signal D , das repräsentativ für das Ergebnis der A/D-ümwandlung ist.

Eine Schaltung, die aus den UND-Gattern 40 - 44 und einem Inverter 4 5 besteht, liefert die Impulse b und b_Q - b,, die den nachstehenden Logikausdrücken entsprechen, in der Ausgangsperiode des Impulses P_T oder den Ausgangs-

Ij

Perioden der Steuerimpulse P., P₅ und P_g:

^bp = ^PL-^aO'^ar^a2-^a3 <¹⁾

b₃ = P_L-b_p (2)

^b2 ^{= b}3"^a3 ⁽³⁾

b₁ = b₂-a₂ (4)

b₀ = b^a., (.5).

Diese Impulse werden an die Kondensatoranordnung 3 als Schaltsteuersignal b angelegt. Die entsprechenden Relationen zwischen den Inhalten der Impulse a_Q - a₃ und der Impulse b und b_n - b₃ haben die in Figur 4 dargestellte Form.

Figur 5 zeigt eine konkrete Ausführungsform der Schaltung der Kondensatoranordnung 3 und der. Widerstandskette 4, die schaltungsmäßig von den Steuerimpulsen b, a„ und a_L in der oben beschriebenen Weise gesteuert werden.

Die Kondensatoranordnung 3 besteht aus den Kondensatoren C_, C-, C-, C₃ und C , deren Anschlüsse auf einer Seite gemeinsam an eine Analogspannungs-Ausgangsleitung angeschlossen sind, sowie einer Gruppe von Schaltern, die auf der anderen Seite an die Anschlüsse der Kondensatoren angeschlossen sind. Die Kondensatoren C₀ - C₃ haben binär gewichtete Kapazitätsverhältnisse, und ihre Kapazitäten stehen mit der Einheitskapazität C in folgendem Verhältnis: C = 8C, C- = 4C, C₂ = 2C und C₃ — C. Der Kondensator

C hat die Einheitskapazität C und wird hinzugefügt, um die Gesamtkapazität der Kondensatoranordnung auf den Wert 16C zu bringen.

Die Gruppe von Schaltern, die an die Kondensatoranordnung angeschlossen ist, besteht aus Schaltern SW,

bO

' *. und SW, jdie von den entsprechenden Steuersignalen b_Q - b, und b auf die Seite des X-Anschlusses oder Y-Anschlusses umgeschaltet werden, sowie Schaltern SW _- SW -,

au aj

und SW ,die von entsprechenden Steuersignalen a„ - a, und a gesteuert werden, um die Y-Änschlüsse an eine Erdspannungs-Versorgungsleitung 61 oder eine Referenzspannungs Versorgungsleitung 62 anzuschließen, sowie Schaltern SW '

- SW _Q' und SW ', die von entsprechenden Steuersignalen a*3 ^J?

a_Q - a₃ und a gesteuert werden, um die X-Anschlüsse mit einer Versorgungsleitung 63 für eine Spannung V^. oder einer Versorgungsleitung 64 für eine Spannung V„ zu verbinden. Im Gegensatz zu den anderen Kondensatoren haben hier der Kondensator C_Q des signifikantesten Bits MSB und der zusätz liche Kondensator C keine Verbindungsmöglichkeit mit der Versorgungsleitung 64 der Spannung V„. Dementsprechend steuern die Schalter SW ' und SW ' nur die Verbindungen der X-Anschlüsse der entsprechenden Schalter SW, _Q und SW, mit der Versorgungsleitung 63 für die Spannung V₁. Bei der vorliegenden Beschreibung wird die Operation erläutert, indem die Buchstaben X oder Y den Verbindungsanschlüssen der Schalter zugeordnet werden und unter der Annahme oder Voraussetzung, daß der Schalter auf die Seite des X-Anschlusses umgelegt wird, wenn der Schaltsteuerimpuls im Zustand "1" ist, während er auf die Seite des Y-Anschlusses herumgelegt wird, wenn der Impuls den Zustand "0" hat.

Die Analogspannungs-Ausgangsleitung 60 ist mit einem Schalter SW„ versehen, um sie selektiv zu erden, wenn das Analogsignal V_TN empfangen oder abgetastet wird* Die Referenzspannungs-Versorgungsleitung 62 ist mit einem Schalter SW_T versehen, so daß sie selektiv mit der Eingangsklemme 1 der Analogspannung V_JN oder der Referenz-

- 2O -

spannung Vjvgp der Spannungsquelle 2 verbunden werden kann.

Diese Schalter werden vom Steuerimpuls a gesteuert.

Die Widerstandskette 4 besteht aus Widerständen 71 78, die in Reihe geschaltet sind und dazu dienen, die .5 Referenzspannung V-™ durch 8 zu teilen, Gruppen von .

Schaltern, die zur Ableitung der geteilten Spannungen dienen, sowie einem invertierenden Referenzverstärker 70 mit einem Verstärkungsfaktor 1, der mit seinem nicht-invertierenden Eingang als Referenz arbeitet. Die Gruppe von Schaltern besteht aus einem Schalter SW . ₍der von einem impuls a. gesteuert wird, Schaltern SW ,- und SW c ' , die vom Impuls a₅ gesteuert werden, und Schaltern SW ₆ - SW _fi"', die vom Impuls ag "gesteuert werden. Diese Schalter sind pyramidenförmig angeordnet, wie es in Figur 5 der Zeichnung darge- stellt ist. Die Widerständen 71 - 78 haben gleiche Widerstandswerte, und Spannungen mit den Werten (i · V' _ )/8, wobei i = O - 7, werden als Spannungen V₁. für die Versorgungsleitung 63 in Abhängigkeit von der Verknüpfungkonfiguration der Schalter abgeleitet. Der invertierende Eingang des Differenzverstärkers 70 wird mit der Spannung V_T versorgt, und der nicht-invertierende Eingang wird mit einer Spannung 4/8 V^₇₁₇-, versorgt, mit dem Ergebnis, daß eine Spannung mit dem Wert

H 8 REF
der Versorgungsleitung 64 geliefert wird.

Gemäß der Erfindung werden bei der oben beschriebenen Schaltungsanordnung die Signale a_ - a₃ zuerst verwendet, um nacheinander die Gruppe von Schaltern der kondensatoranordnung zu betätigen und die oberen Bits des Binärwortes zu bestimmen. In diesem Falle gibt die Summation der Koeffizienten der Kondensatoren, die an die Referenzspannung V-.„„ angeschlossen sind, das untere Ende des Segmentes bei der Umwandlungscharakteristik an, zu der die Eingangsspannung V_TN gehört. Die Koeffizientenwerte der Kondensatoren werden mit den Schaltsteuersignalen a_o - a₃ als entsprechenden Bits binär angegeben. Gemäß der Erfindung werden nach den

Umwandlungsoperationen der oberen Bits die Schalter von den Signalen b - b₃ und b so umorganisiert, daß unter den an Erde angeschlossenen Kondensatoren der Kondensator des am wenigsten signifikanten Bits mit der geteilten Spannung V versorgt werden kann, während die Kondensatoren mit niedrigeren Bits als der genannte Kondensator mit der geteilten Spannung V_T versorgt werden können. Unter Verwendung der Signale a, - a_fi werden die Schalter der Widerstandskette 4 so betätigt, daß nacheinander die Spannungen V„ und V"_T geändert und die unteren Bits bestimmt werden.

Sei Cm die Gesamtkapazität der Kondensatoranordnung, C„ die Summe der Kapazitäten der an die Referenzspannung Vj^p angeschlossenen Kondensatoren _s C_ft die Summe der an die

Spannung V„ (= — V_RFp) angeschlossenen Kapazitäten, und

C_n die Summe der an die Spannung V₁. (= —V __) angeschlossenen Kondensatoren, so läßt sich zu diesem Zeitpunkt die Eingangsspannung V"_T folgendermaßen ausdrücken:

. ^ψ (c_{s +} c_Ä, ₊ -ψ ic, - c_A) § !6).

Das heißt, beim erfindungsgemäßen Wandler wird auf

^CS ^{+ C}A

der Basis des Umwandlungsergebnisses —^

oberen Bits der Bereich, der sich von dort bis zum unteren

c + c S B

Ende — V_n-- des Segementes der benachbarten oberen

C Kür

Bits erstreckt, in η Schritte geteilt^ und die Spannung ^B ~ '"A i

—τ; · — Vp-pT? ^^es i~^ten Schrittes und die Basisspannung

werden addiert, um die analoge Eingangsspannung V₁ auszuwerten.

Die Schaltungsoperationen der Ausführungsform nach Figur 5 werden nachstehend unter Bezugnahme auf Figur 2 urid 3 näher erläutert, und zwar unter der Voraussetzung, daß die

Kondensatoranordnung richtig gewichtet ist und daß die Widerstandskette die Referenzspannung V _Fp richtig in acht gleiche Teile teilen kann. Die Gesamtkapazität C_ der Kondensatoranordnung hat in diesem Falle den Wert 16C.

In der ersten Periode T_n haben die Impulse a und a_n -

a-> den Wert "1", und die Impulse b und b„ - b-, haben den S -^ ρ . 0 j

Wert "0" (sie haben den Wert "0" während der anderen Perioden als T₅ - T₇). Somit befinden sich die Schalter der Kondensatoranordnung 3 im Zustand, wie er in Figur 5 dargestellt ist, und die Kondensatoren C_n - C, und C werden mit dem analogen Eingangssignal V_JN über die Versorgungsleitung 62 geladen.

In der nächsten Periode T- hat nur der Impuls a den Wert "1", und alle anderen den Wert ¹¹O", so daß die Schalter SW_TM und SW- auf die Seite des Y-Ansehlusses umgeschaltet werden. Somit wird die Referenzspannung V-opp ^an ^i^e Versorgungsleitung 62 angelegt, und am invertierenden Eingang des Spannungskomparators 5 tritt eine Spannung V auf.

Während dieser Periode T.. ist nur der Kondensator C_n für das signifikanteste Bit an die Versorgungsleitung 62 der Referenzspannung angeschlossen, und die anderen Kondensatoren C- - C₃ und C sind an die Versorgungsleitung 61 mit Erdpotential angeschlossen. Dementsprechend findet eine Ladungsverteilung in der Kondensatoranordnung statt, und die Spannung der Ausgangsleitung 60 erhält den Wert

V = - V_TM + —Tr- V₁,.,-,. Nehmen wir an, daß die Eingangs-

₂₇

spannung V__N den Wert Vjvgp hat, was dem dritten Schritt des dritten Segmentes entspricht, so wird der Wert der Ausgangsspannung V in der Periode T₁ positiv, und das Ausgangssignal am Ausgang CMP des Spannungskomparators 5 geht auf den Wert "0". .

In der Periode T₂ erhält das Flip-Flop 50 in der Logikschaltung 6 zur sukzessiven Approximation das genannte Ausgangssignal vom Ausgang CMP und bringt den Impuls a_n auf den Wert "0" und hält ihn dabei, während das Flip-Flop 51

den Impuls a. auf den Wert "1" bringt. Dementsprechend wird der Kondensator C_Q an die Versorgungsleitung 61 mit Erdpotential angeschlossen, und der zweite Kondensator C₁ wird an die Referenzspannungs-Versorgungsleitung 62 angeschlossen. In diesem Falle geht die Ausgangsspannung V

27 4 ^X

auf einen Wert ^g- V^j, + -jg- V^p > 0, so daß das

Signal CMP einen Wert "O" hat.

In der Periode T-, wird dem-entsprechend der Impuls aauf "0" gehalten, und der Impuls a₂ geht auf den Wert "1". In dieser Periode wird der dritte Kondensator C₂ mit der Referenzspannung V „ versorgt, die Ausgangsspannung geht

27 2

auf den Wert V_x = ψ^ V^p + -^- V^₁, < 0, und das Signal

CMP geht auf den Pegel "1".

In der Periode T, wird der Impuls a₂ auf dem Wert "T gehalten, und der Impuls a-, geht auf den Pegel " 1", so

27 daß die Ausgangs spannung V auf den Wert V = - ^REF ⁺ -yjF~ V₀₁J₁^ < 0, und das Ausgangs signal CMP geht auf den Pegel "1". Infolgedessen wird der Inhalt der oberen vier Bits so bestimmt, daß fa , a., , a₂, a₃] = [001 \\ gilt. Die unteren drei Bits a», a^ und a_fi werden wie folgt umgewandelt: In den Perioden T,- - T-, werden die UND-Gatter-43 und 44 vom Ausgangsimpuls P, vom Impulsgenerator 8 betätigt? und die Schaltsteuerimpulse b_Q - b₃ und b ändern sich in Abhängigkeit vom Inhalt der oberen vier Bits a_o a^. Da bei diesem Beispiel die oberen vier Bits den Inhalt

El ΓΟΟΙ 1j haben, ergibt sich für die Impulse {.b , b_Q, b^, b₂,

b₃3 der Inhalt [00111J , wie es in Figur 4 angegeben ist. Aufgrund der Impulsanderungen werden die Schalter SW, .. , SWj₃₂ ^{und sw}b3 ^entsP^{recnend von der} Seite des Y-Anschlusses auf die Seite des X-Anschlusses in der Kondensatoranordnung 3 umgeschaltet. Infolgedessen werden die Kondensatoren C„ und Co an die Versorgungsleitung 64 mit der Spannung V„ angeschlossen, anstatt an die Versorgungsleitung 62 mit der Referenzspannung V_OT1., und der Kondensator C₁ des oberen

KÜ.Ü I

benachbarten Bits wird an die Versorgungsleitung 63 mit der Spannung V₁ angeschlossen anstatt an die Versorgungsleitung

61 mit Erdpotential.

Wenn in dem obigen Zustand der Schaltsteuerimpuls a ^ in der Periode TV auf den Pegel "1" gegangen ist, wird der Schalter SW . an die Seite des X-Anschlusses angeschlossen, und sämtliche anderen Schalter werden an die Seite des Y-Anschlusses in der Widerstandskette 4 angeschlossen, und die Spannungen V und V„ erhalten jeweils 4 lh

einen Wert von -g V„_EF. In diesem Falle geht die Ausgangs-

spannung ν_χ auf einen Wert ν_χ = - ^- ^Vref ⁺ ^VREF^>0' TO und das Ausgangssignal CMP des Spannungskomparators 5 geht auf den Wert ¹¹O".

In der Periode T,- geht der Impuls a, auf den Pegel "0", und der Impuls a,- geht auf den Pegel "1", es werden die Spannungen V_L = -g- 'V_BEF und V_R = -g V^p geliefert, und die Ausgangsspannung V geht auf den Wert 0 7 0 fi

^Vx ⁼ f28~ ^VREF ⁺ ^VREF^{<CO/ SO daß}

CMP des Spannungskomparators 5 auf den Pegel "1" geht.

In der Periode T₇ wird der Impuls a,- auf dem Pegel "1" gehalten, und der Impuls a_g geht auf den Pegel "1". In diesem Falle gelten die Spannungen V_T = -5- V-οτ-,π ^un<l

j- J-I 0 KiVr

V-, = -5- V_7n^₇-,, während die Aus gangs spannung V auf den Wert

_ 27 27 ^X

^V " "ΤΓ ^VREF ⁺ "Τ2Γ ^VREF ⁼ ° ^geht' ^{SO daß daS} signal CMP des Spannungskomparators 5 den Pegel "1" erhält.

Infolgedessen wird der Impuls a_g auf dem Pegel "1" in der Periode T„ gehalten, in der die Umwandlungsoperation endet, und der Inhalt der unteren drei Bits wird so bestimmt, daß [a₄, a₅, a₆] = [oll] gilt.

Wie sich aus der obigen Beschreibung-ergibt, führt der

erfindungsgemäße Wandler die Umwandlung der oberen. Bits unter Verwendung von Kondensatoren mit binär gewichteten Kapazitätsverhältnissen durch. Somit kann auch in dem Falle, wo die Anzahl von Bits erhöht wird, um die ümwandlungspräzision zu steigern, die Anzahl von Bauelementen der zu vergrößernden Kondensatoranordnung klein sein. Die Kondensatoranordnung kann ohne weiteres die Binärgewichtung realisieren, indem man die Kondensatoren mit Einheits-

kapazitäten parallel schaltet. Gemäß der Erfindung kann jedoch die erforderliche Anzahl von Kondensatoren im wesentlichen eine kleine Anzahl sein, die der Anzahl von Bits für die Zuordnung der Segmente entspricht, und somit können einzelne Kondensatoren mit ungleichen Flächenverhältnissen verwendet werden, um binär gewichtete Kapazitätsverhältriisse zu realisieren. Auch wenn in diesem Falle die tatsächlichen Kapazitätsverhälinisse etwas von den korrekten Binärkoeffizienten abweichen, wird die Monotonie gewährleistet, da die Änderungen der Schrittspannungen oder Stufenspannungen, welche die Umwandlungspräzision beeinflussen, mit der Widerstandskette erzeugt werden. Ein Beispiel der Kondensatoranordnung für den Fall, wo die tatsächlichen Kapazitätsverhältnisse von den korrekten Kapazi- tätsverhältnissen abweichen, sowie eine dazugehörige Eingangs/Ausgangs-Charakteristik sind in den Figuren 6A und 6B dargestellt.

Figur 7 zeigt eine andere Ausführungsform der Widerstandskette 4, die bei der erfindungsgemäßen Schaltung Anwendung findet. Bei dieser Schaltung sind zur Vermeidung des invertierenden Differenzverstärkers 70 gemäß Figur 5 Schalter SW₇₁ - SW₇₈ vorgesehen, um Abgriffsspahnungen entsprechend den Widerständen 71 bis 78 zu wählen, und die Schalteranordnung ist so organisiert, daß die äquidistanten Abgriffspannungen von beiden Enden der Widerstandskette so gewählt werden können, daß sie die Spannungen V„ und V_T ergeben.

Figur 8 zeigt einen Inverter 5", der den Spannungskomparator 5 ersetzen kann. Diese Bauart ist praktikabler für den Fall, daß der Wandler als MOS-Schaltung aufgebaut wird.

Figur 9 zeigt ein Ausführungsbeispiel der Kondensatoranordnung 3„ die für eine integrierte Schaltung in MOS-Technik geeignet ist. Wie bei der Schaltung gemäß Figur · bereits erläutert, werden die Schalter SW, _o - ^ν- und SW, «die von den Steuersignalen b - b-, und b gesteuert

ο ι / J J ο ο

- 26 -

werden, und die Schalter SW-SW und SW oder SW ' - SW ₃' und SW ' _;die von den Steuersignalen a« - a., und a gesteuert werden, in Reihenschaltung zwischen die entsprechenden Kondensatoren C - CU und C sowie die Spanriungs-Versorgungsleitungen 61 - 64 eingesetzt. Im Gegensatz dazu werden bei der Schaltung gemäß Figur 9 die Schalter 80-97 zwischen die Kondensatoren C_n - Co und C und die Spannungs-Versorgungsleitungen 61 64 eingesetzt, Logikschaltungen 100 - 104, die Steuerimpulse a und b_n, a₁ und b.. , . . . , bzw. a und b erhalten, sind den jeweiligen Kondensatoren entsprechend angeordnet, und die jeweiligen Schalter werden von den Ausgangssignalen dieser Logikschaltungen gesteuert und ein- und ausgeschaltet.

Die Wirkungsweise wird nachstehend näher erläutert, wobei z.B. davon ausgegangen wird, daß die Logikschaltung 100 dem signifikantesten Bit entspricht. Diese Schaltung besteht aus zwei NOR-Gattern 110 und 111 mit zwei Eingängen sowie zwei Invertern 112 und 113. Das NOR-Gatter 110 schaltet den MOS-Schalter 80 beim Zustand [E_n^a_n ^] = "1" ein, das NOR-Gatter 111 schaltet den MOS-Schalter 81 beim Zustand [Ja *b_] = "1" ein, und der Inverter 112 schaltet den MOS-Schalter 82 beim Zustand jT E] = "1" ein. Infolgedessen wird der Kondensator C_ an die Spannungs-Versorgungsleitungen 62, 61 und 63 unter den gleichen Voraussetzungen wie im Falle der Schaltung gemäß Figur 5 angeschlossen. Die anderen Logikschaltungen 101 - 104 verbinden die entsprechenden Kondensatoren C. - C₃ und C selektiv mit den Spannungs-Versorgungsleitungen 61 - 64, und zwar unter äquivalenten Bedingungen wie bei der Schaltung gemäß Figur Mit einem derartigen Aufbau, bei dem nur ein Schalter zwischen den Kondensator und die spezielle Spannungs-Versorgungsleitung geschaltet ist, ergeben sich die Vorteile, daß die Arbeitsgeschwindigkeit der Schaltung erhöht und die erforderliche Fläche für den Schaltungsbereich verringert werden können.

Figur 10 zeigt eine andere Ausführungsform der Widerstandskette, die eine Logikschaltung 140 verwendet, um die Anzahl von Schaltern in Reihenschaltung zu verringern. Von den von den Widerständen 71 - 78 geteilten Span-

nungen werden die Spannung ^v _F - -g V^p auf einer Spannungsleitung 130 über Schalter 120 - 124 und die Spannung -χ V - auf einer Spannungsleitung 131 über Schalter 125 - 129 abgenommen. Wenn ein Steuerbit a._& den Pegel "1" hat, schalten die Schalter 132 und 133 ein, und die geteilten Spannungen auf der Spannungsleitung 130 bzw. der Spannungsleitung 131 werden den Spannungs-Versorgungsleitungen 63 und 64 als Spannungen V_T und V„ zugefüfrrt. Andererseits schalten in

Jj Π

dem Falle, wo das Steuerbit a* den Pegel "0" hat, die Schalter 134 und 135 ein, und die geteilten Spannungen auf den Spannungsleitungen 130 bzw. 131.werden als Spannungen ν« und V_T zugeführt. Diese Schaltung ist so aufgebaut,

daß die Schalter 120 und 129, 121 und 128, , und 124

und 125, welche sich von den Enden der Widerstandskette in symmetrischen Positionen befinden, gemeinsam von Ausgangssignalen S-, . .., bzw. S₁- von der Logikschaltung 140 gesteuert werden, und daß dann, wenn eine Spannung — V„_„ auf der einen Spannungsleitung 130 auftritt, eine Spannung V auf der anderen Spannungsleitung 131 auftritt.

Nachstehend wird eine abgewandelte Ausführungsform der Erfindung anhand der Figuren 11A, T1B und 12 erläutert.

Bei den bislang beschriebenen Schaltungsanordnungen ist eine Eingangs/Ausgangs-Charakteristik gemäß Figur T1A erhalten worden, indem man die Referenzspannung V_REF durch Ä_ gleichmäßig geteilt hat, wobei £ = 2^m - 2ⁿ mit m = Anzahl der oberen Bits und η = Anzahl der unteren Bits gelten, und indem man geringere Analogwerte als das am wenigsten signifikante Bit LSB nicht berücksichtigt hat» Im Gegensatz dazu liefert die hier beschriebene Ausführungsform eine Eingangs/Ausgangs-Charakteristik mit einer Abweichung von 1/2 LSB, wie es in Figur 11B dargestellt ist, so daß analoge Eingangssignale im Bereich von ^REF (i - 1/2) bis

jo

—P— (i + ■=■) in Digitalwerte i. umgewandelt werden können* Figur 12 zeigt eine Schaltungsanordnung einer derartigen Ausfuhrungsfοrm.

In Figur 12 bezeichnet das Bezguszeichen 3¹ einen Schaltkreis zur Verbindung der Kondensatoren C-C mit den Spannungs-Versorgungsleitungen, während das Bezugszeichen 4¹ einen Schaltkreis bezeichnet, um die Ausgänge der Widerstandskette bei 71 - 78 zu wählen. Diese Schaltkreisbereiche sind die gleichen wie bei der Anordnung gemäß Figur 5. Die hier angegebene Ausführungsform zeichnet sich dadurch aus, daß eine Kapazität mit dem Wert 1/2 mal Einheitskapazität zu der Kondensatoranordnung 3 hinzuaddiert wird, um eine minimale geteilte Spannung V_DDt, der Widerstandskette über einen Schalter 69 zu

₂n ^VREF
ermög

wird.

ermöglichen, wenn die Eingangsspannung V abgetastet

Sei C die Einheitskapazität, O₁ der umgewandelte Wert von der Kondensatoranordnung (der Wert der oberen m Bits) und 2. <^er umgewandelte Wert von der Widerstandskette (der Wert der unteren ri Bits) , so gelten die nachstehenden Gleichungen bei der obigen Schaltung unter Berücksichtigung des Umstandes, daß Ladungen am Eingang der Analogspannung V_T in der Kondensatoranordnung während der Umwandlungsoperation aufrechterhalten werden:

V^VIN ⁺ ¥"ψ- = ^CR-^VREF ^{+ C}·^ ^VEEF (7),

wobei C_m = 2^m-C und C_n = χ.C (8).

Aus den Gleichungen (7) und (8) ergibt sich die Eingangsspannung V_T zu

^vin^{= (2n}'^{i +} 5 -1> -T^¹Tm ^vref <⁹>·

Diese Gleichung gibt an, daß die Versetzung von ■·=■ LSB zum Umwandlungsergebnis hinzugefügt worden ist. Wenn die Versetzung um ■=■ LSB auf diese Weise erfolgt, wird ent-

entsprechend das Eingangssignal einer Verarbeitung unter-

1 worfen, bei der ein "Zählen des Bruchteiles über 5 als eins und Nichtberücksichtigen des Restes" sowie ein anschließender Umwandlungsvorgang erfolgen- Insbesondere ist diese Ausführungsform für eine A/D-Umwandlung mit hoher Präzision wirksam, bei der Quantisierungsfehler problematisch sind. ■

Obwohl vorstehend die Anwendung der Erfindung auf einen A/D-Wandler beschrieben worden ist, versteht es sich von selbst, daß der Wandler auch als D/A-Wandler arbeiten kann, indem man Bit-Signale einer digitalen Eingangsgröße als Steuerimpulse a - a_fi anlegt und ein analoges Ausgangssignal auf der Ausgangsleitung 60 der Kondensatoranordnung abgreift.

Leerseite

Claims

9 3?8

PATENTANWÄLTE " "

SCHIFF ν. FÜNER STREHL SCH ÜBEL-HO PF EBBINGHAUS FINCK

MARIAHILFPLATZ 2 A 3, MDNCHEN ΘΟ POSTADRESSE: POSTFACH QS O1 6O, D-8OOO MÜNCHEN Θ5 ,,

HITACHI, LTD. 24. Juli 1981

DEA-25 504

Signalwandler
PATENTANSPRÜCHE

1. Digital/Analog-Wandler, gekennzeichnet durch folgende Baugruppen:

m-Kondensatoren, die m oberen Bits eines Digitalsignals entsprechen, binär gewichtete Kapazitätsverhältnisse haben und deren Anschlüsse auf einer Seite gemeinsam an eine Analogspannungs-Ausgangsleitung angeschlossen sind; eine Versorgungsleitung für ein erstes Potential; eine Versorgungsleitung für ein zweites Potential; eine Versorgungsleitung für ein drittes Potential; eine Versorgungsleitung für ein viertes Potential; eine Widerstandskette, die an einer Seite an ein erstes Potential und an der anderen Seite an ein zweites Potential angeschlossen ist und eine an ihren Enden anliegende Klemmenspannung durch 2 teilt;

eine Teilerspannungs-Ableiteinrichtung, um Spannungen mit den

Werten , wobei jL einen durch die η Bits ausgedrückten

2ⁿ ₂n _ _±

numerischen Wert bezeichnet, und der Klemmenspannung

2ⁿ von der Widerstandskette in Abhängigkeit von den n_ unteren Bits des Digitalsignals abzuleiten und sie den Versorgungsleitungen für das dritte bzw. vierte Potential zuzuführen; eine Schalteinrichtung, um die Anschlüsse der jeweiligen Kondensatoren auf der anderen Seite selektiv mit den Versorgungsleitungen für das erste, zweite und vierte Potential zu verbinden; und

eine Steuereinrichtung zur Steuerung der Schalteinrichtung in Abhängigkeit von den m oberen Bits des Ditigalsignals.

2. D/A-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Schalteinrichtung eine erste Gruppe von Schaltern, welche die anderen Anschlüsse der jeweiligen Kondensatoren selektiv mit der Versorgungsleitung für das erste Potential oder Versorgungsleitung für das zweite Potential verbindet, und eine zweite Gruppe von Schaltern aufweist, welche die anderen Anschlüsse der jeweiligen Kondensatoren selektiv mit der Versorgungsleitung für das dritte Potential oder der Versorgungsleitung für das vierte Potential anstatt mit den Versorgungsleitungen für das erste und zweite Potential verbindet, und daß die Schaltsteuereinrichtung die erste Gruppe von Schaltern mit dem Digitalsignal der m Bits steuert und selektiv die zweite Gruppe von Schaltern mit einem Steuersignal betätigt, das in Abhängigkeit von einem Bit-Muster des Digitalsignals mit m Bits erzeugt wird.

3. D/Ä-Wandler nach Anspruch 2, dadurch gekennzeichnet , daß die erste Gruppe von Schaltern in der Weise arbeitet, daß sie an die Versorgungsleitung für das erste Potential die Kondensatoren anschließt, die Bits mit einem Binärwert "O" im m-Bit-Digitalsignal entsprechen, und daß sie an die Versorgungsleitung für das zweite Potential Kondensatoren anschließt, die Bits mit einem Binärwert "1" entsprechen;
und daß die zweite Gruppe von Schaltern so arbeitet, daß sie den Kondensator des niedrigsten Bits von den Kondensatoren, die an die Versorgungsleitung für das erste Potential angeschlossen sind, mit der Versorgungsleitung für das dritte Potential anstatt der Versorgungsleitung für das erste Potential verbindet, und daß sie die Kondensatoren der niedrigeren Bits als der Kondensator, der an die Versorgungsleitung für das dritte Potential angeschlossen ist, mit der Versorgungsleitung für das vierte Potential anstatt mit der Versorgungsleitungs für das zweite Potential verbindet.

4ο D/A-Wandler nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß die Schaltsteuereinrichtung eine erste Logikschaltung, welche ein Steuersignal in Abhängigkeit vom Bit-Muster des m-Bit-Digitalsignals liefert und eine zweite Logikschaltung aufweist, die ein Signal zur Steuerung der Schalteinrichtung erzeugt, und zwar in einer vorgegebenen Logik auf der Basis des Ausgangssignals der ersten Logikschaltung und dem m-Bit-Digitalsignals.

-A-

5. Analog/Digital-Wandler, gekennzeichnet durch folgende Baugruppen:

m Kondensatoren, die in oberen Bits eines digitalen Ausgangssignals entsprechen, binär gewichtete Kapazitätsverhältnisse haben und deren Anschlüsse auf einer Seite gemeinsam an eine Analogspannungs-Ausgangsleitung angeschlossen sind; einen Spannungskomparator, der eine Spannung der Analogspannungs-Ausgangs leitung mit einem vorgegebenen Potential vergleicht;

eine Signaleingabeeinrichtung, die die entsprechenden Kondensatoren mit einer analogen Eingangsspannung lädt; eine Versorgungsleitung für ein erstes Potential; eine Versorgungsleitung für ein zweites Potential; eine Versorgungsleitung für ein drittes Potential; eine Versorgungsleitung für ein viertes Potential; eine Widerstandskette, die an einem Ende an ein erstes Potential und am anderen Ende an ein zweites Potential angeschlossen ist und eine Klemmenspannung an ihren Enden durch 2ⁿ teilt;

eine Teilerspannungs-Ableiteinrichtung, um selektiv Spannungen

mit den Werten - ■, wobei ±_ einen durch die η unteren Bits

2ⁿ
des digitalen Ausgangssignals ausgedrückten numerischen Wert

2ⁿ - i
bezeichnet, und aus dt;r Klemmenspannung der Wider-

2ⁿ .

standskette abzuleiten und sie den Versorgungsleitungen für das dritte Potential bzw. das vierte Potential zuzuführen; eine Schalteinrichtung, um selektiv die Anschlüsse der jeweiligen Kondensatoren auf der anderen Seite mit den Versorgungsleitungen für das erste, zweite, dritte und vierte Po-

tential zu verbinden;

einen Impulsgenerator, der Zeitsteuerungsimpulse erzeugt; und

Register zur sukzessiven Approximation, die der Signaleingabeeinrichtung, der Schalteinrichtung und der Teilerspannungs-Ableiteinrichtung in vorgegebener Folge Steuerimpulse in Abhängigkeit von den Zeitsteuerungsimpulsen und einem Ausgangssignal des Spannungskomparators aufprägen und ein dem analogen Eingangssignal entsprechendes Digitalsignal liefern.

6. A/D-Wandler nach Anspruch 5, dadurch gekennzeichnet, daß die Schalteinrichtung eine erste Gruppe von Schaltern, welche die anderen Anschlüsse der je-■ weiligen Kondensatoren selektiv mit der Versorgungsleitung für das erste Potential oder der Versorgungsleitung für das zweite Potential verbindet, sowie eine zweite Gruppe von Schaltern aufweist, welche die anderen Anschlüsse der jeweiligen Kondensatoren selektiv mit der Versorgungsleitung für das dritte Potential oder der Versorgungsleitung für das vierte Potential anstatt mit den Versorgungsleitungen für das erste und zweite Potential verbindet, und daß die Register zur sukzessiven Approximation ein erstes Steuersignal, das den m oberen Bits des digitalen Ausgangssignals entspricht und zur Steuerung der ersten Gruppe von Schaltern dient, ein zweites Steuersignal, das in Abhängigkeit von einem Zustand des ersten Steuersignals bestimmt wird und zur Steuerung der zweiten Gruppe von Schaltern dient, sowie ein drittes Steuersignal liefern, das den η unteren

Bits des digitalen Ausgangssignals entspricht und das zur Steuerung der Teilerspannungs-Ableiteinrichtung dient.

7. A/D-Wandler nach Anspruch 6, dadurch ge k e η η -, zeichnet, daß die erste Gruppe von Schaltern in der Weise arbeitet, daß sie an die Versorgungsleitung für das erste Potential die Kondensatoren anschließt, die Bits mit einem Binärwert "0" beim ersten Steuersignal entsprechen, und daß sie an die Versorgungsleitung für das zweite Potential die Kondensatoren anschließt, die Bits mit einem Binärwert "1" entsprechen,
und daß die zweite Gruppe von Schaltern in der Weise arbeitet, daß sie während der Umwandlung der n. unteren Bits den Konden- - sator des niedrigsten Bits unter den Kondensatoren, der an die Versorgungsleitung für das erste Potential angeschlossen ist, mit der Versorgungsleitung für das dritte Potential verbindet und die Kondensatoren der niedrigeren Bits als der Kondensator, der an die Versorgungsleitung für das dritte Potential angeschlossen ist, mit der Versorgungsleitung für das vierte Potential verbindet.

8. A/D-Wandler nach Anspruch 5, gekennzeichnet durch einen zusätzlichen Kondensator, der an die Analogspannungs-Ausgangsleitung angeschlossen ist und einen Kapazitätswert mit der halben Einheitskapazität besitzt, den die jeweiligen m Kondensatoren haben und daß eine Einrichtung vorgesehen ist, um den zusätzlichen Kondensator mit einer

— "7 —

Spannung'mit dem Wert 1/2ⁿ der Klemmenspannung zu versorgen, die von der Widerstandskette abgeleitet wird, wobei eine Verbindung mit der Signaleingabeeinrichtung vorgesehen ist.