[go: up one dir, main page]

DE3128621A1 - Halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtung und verfahren zu ihrer herstellung

Info

Publication number
DE3128621A1
DE3128621A1 DE19813128621 DE3128621A DE3128621A1 DE 3128621 A1 DE3128621 A1 DE 3128621A1 DE 19813128621 DE19813128621 DE 19813128621 DE 3128621 A DE3128621 A DE 3128621A DE 3128621 A1 DE3128621 A1 DE 3128621A1
Authority
DE
Germany
Prior art keywords
elements
semiconductor body
insulating resin
grooves
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813128621
Other languages
English (en)
Inventor
Allen H. 94044 Pacifia Ca Frederick
Dale T. 95124 San Jose Ca Trenary
Robert M. 85253 Paradise Valley Az Whelton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EMC Corp
Original Assignee
Data General Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Data General Corp filed Critical Data General Corp
Publication of DE3128621A1 publication Critical patent/DE3128621A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H10P14/683
    • H10P14/6342
    • H10W10/0145
    • H10W10/17

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Bipolar Transistors (AREA)

Description

Patentanwälte ■ European"Patent Attorneys -H-
München
DATA GENERAL CORPORATION Westboro, Mass., USA
D32 Pl D
Halbleitervorrichtung und Verfahren zu ihrer Herstellung
Priorität: 21. Juli 1980 - USA - Serial No. 170 907
Beschreibung
Halbleitervorrichtung und Verfahren zu ihrer Herstellung
Bis jetzt ist es allgemein üblich, jeweils mehrere elektrisch aktive Halbleiterelemente auf einem einzigen monokristallinen Plättchen aus Silizium oder einem anderen Halbleitermaterial zu erzeugen. Nach der Herstellung dieser Elemente ist es erforderlich, die einzelnen Plättchenbereiche zu isolieren, weiche die elektrischen Aufgaben der Elemente erfüllen, und ferner elektrische Verbindungen von den verschiedenen Bereichen aus und zwischen ihnen herzustellen»
Vermutlich das gebräuchlichste Verfahren zum elektrischen Isolieren benachbarter integrierter Schaltungselemente auf einem Siliziuiachip besteht in der isoplanaren Oxidisolation., die in der US=PS 3 648 125 beschrieben ist» Hierbei werdea bekannte photolithographische Verfahren angewendet, um z\tfischen den aktiven Elementen Nuten zu erzeugen, die im wesentlichen vollständig gefüllt werden, bevor die elektrischen Verbindungen hergestellt werden. Werden die Nuten nicht mit einer Füllung versehen, liegen die später aufgebrachten elektrischen Verbindungen nicht in einer glatten Fläche, und diejenigen Verbindungen, \-/elche sich in die ungefüllten Nuten hinein erstrecken, sind in einem erheblichen Ausmaß geschwächt«
Zwar wurde-bereits versucht, zur Isolierung dienende Nuten mit Siliziumdioxid zu füllen, und zwar durch unmittelbares Züchten des Oxids auf dem Halbleiterkörper bis zu einer Dicke, bei der die Nuten im wesentlichen vollständig gefüllt sind, doch hat es sich gezeigt, daß die aüßerordent-
lieh hohen Temperaturen, die zur Erzeugung einer solchen dicken Oxidschicht benötigt werden, zu einer Schädigung der aktiven Elemente der integrierten Halbleiterschaltkreise und insbesondere zu einer Wanderung derselben führen.
Um aktive Elemente zu isolieren, die auf einem einzigen Halbleiterkörper angeordnet sind, wurde ferner versucht, nicht aktive Bereiche so mit Dotierungsstoffen zu versehen, daß in der Sperrichtung vorgespannte Dioden entstehen. Bei diesem Verfahren ergibt sich jedoch der Nachteil, daß bei den Dioden Streuverluste und bei den Übergängen unerwünschte Kapazitäten auftreten. Außerdem hatten die dotierten Bereiche zur Erzielung einer ausreichenden Isolation notwendigerweise große Abmessungen, und hierdurch verringerte sich die Anzahl der aktiven Elemente, die sich auf einem einzelnen Halbleiterkörper unterbringen lassen.
Der Erfindung liegt die Aufgabe zugrunde, Elemente von integrierten Halbleiterschaltkreisen, die auf einem einzigen Halbleiterkörper angeordnet sind, elektrisch so gegeneinander zu isolieren, daß die vorstehend geschilderten Nachteile vermieden werden. Ferner sollen elektrische Verbindungen zu den auf einem einzelnen Halbleiterkörper angeordneten Elementen von integrierten Halbleiterschaltkreisen auf einfache und zweckmäßige Weise dadurch hergestellt werden, daß ein im wesentlichen glattes Substrat für die elektrischen Verbindungen bereitgestellt wird.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand schematischer Zeichnungen näher erläutert. Es zeigt:
Fig. 1 einen Querschnitt eines Halbleiterkörpers, in dem einander benachbarte aktive Elemente angeordnet sind, durch die einander benachbarte Transistorstrukturen gebildet werden;
Fig» 2 einen Querschnitt der in Fig. 1 dargestellten Elemente, die durch Einschneiden einer Nut elektrisch gegeneinander isoliert worden sind;
Fig. 3 die Vorrichtung nach Fig. 2, nachdem auf ihr eine Oxidschicht gezüchtet worden ist;
Fig. 4 einen Querschnitt der Anordnung nach Fig. 3, bei der die Nut gemäß der Erfindung mit einem Harz gefüllt worden ist;
Fig. 5 einen Querschnitt der Anordnung nach Fig. 4, bei der die Harz- und Oxidschichten mit Öffnungen versehen worden sind; und
Fig. 6 einen Querschnitt der Anordnung nach Fig» 5, bei der eine elektrische Verbindung vorhanden ist, v/elche die erfindungsgemäße gefüllt© Nut überbrückt»
Durch die Erfindung ist ein Verfahren zum Erzeugen mehrerer Elemente eines integrierten Halbleiterschaltkreises auf einem einzigen Halbleiterkörper geschaffen worden, das Maßnahmen umfaßt, um elektrische Funktionen erfüllende Bereiche innerhalb des Halbleiterkörpers zu erzeugen und die verschiedenen Schaltungselemente dadurch elektrisch gegeneinander zu isolieren, daß in den Halbleiterkörper Nuten oder Rillen eingeätzt werden, die dann mit einem elektrisch isolierenden Harz gefüllt werden. Hierbei bildet das Harz eine im wesentlichen glatte Fläche, die es ermöglicht, auf einfache Weise elektrische Verbindungen über den die Nuten aufweisenden Bereichen zu erzeugen.
In Fig. 1 erkennt man einander benachbarte Transistorstrukturen, die in einem einzigen Halbleiterkörper angeordnet sind, zu dem ein Substrat 7 gehört, bei dem ein Diffusionsbereich vom P-Typ unter einer epitaxialen Schicht 1 liegt,
wobei ferner ein Bereich vom N-Typ vorhanden ist. An ihren Trennflächen wirken Bereiche 3 und 3A vom N -Typ als Kollektoren. Nahe der Oberfläche des Bereichs 1 befinden sich die übrigen Elemente der Transistoren, zu denen Emitter 6 und 6A gehören, die Bereiche vom N -Typ bilden, welche von Basisbereichen oder Bereichen 5 und 5A vom P-Typ umgeben sind. Nahe den genannten Bereichen repräsentieren die Bereiche 4 und 4A Kollektoren vom N -Typ. Die gesamte beschriebene Anordnung ist mit einer Oxidschicht 2 bedeckt, die als isolierende Sperre wirkt, welche sich im wesentlichen über den ganzen Halbleiterkörper hinweg erstreckt.
Gemäß Fig. 2 besteht der erste Schritt zum Isolieren der aktiven Elemente im Einätzen einer Öffnung 8, die durch Seitenwände 10 abgegrenzt ist und sich in der bei 9 dargestellten Weise vorzugsweise bis unterhalb der epitaxialen Schicht 7 in das Material hinein erstreckt. Dieser Ätzvorgang kann mit Hilfe bekannter Photoresist-Verfahren durchgeführt werden. Die genaue Breite und Tiefe der Öffnung oder Nut 8 ist nicht von kritischer Bedeutung; sie hat lediglich die Aufgabe, die aktiven Elemente der Anordnung elektrisch gegeneinander zu isolieren. Es sei bemerkt, daß man eine vollkommenere Isolierung erhält, wenn die Nut 8 so eingeschnitten wird, daß sie sich vollständig durch die epitaxiale Schicht 1 hindurch erstreckt, wie es in der Zeichnung dargestellt ist. Als Beispiel sei erwähnt, daß Siliziumplättchen eine Dicke von etwa 600 Mikrometer haben, während die Dicke der epitaxialen Schicht gewöhnlich bis zu etwa 5 Mikrometer beträgt.
Gemäß Fig. 3 besteht der nächste Schritt des Verfahrens allgemein im Erzeugen der Oxidschicht 2 auf den Seitenwänden 10 der Nut 8. Es is.t hauptsächlich Aufgabe der Oxidschicht, die aktiven Elemente zu isolieren, nachdem die Nut 8 gefüllt worden ist. Wie erwähnt, wird bei den bis jetzt bekannten Verfahren eine Oxidschicht so aufgebaut, daß sie die Nut 8
■r~
vollständig ausfüllt. Zwar ermöglicht dieses Verfahren eine hervorragende elektrische Isolierwirkung, doch besteht ein Nachteil darin, daß die Erzeugung einer dicken Oxidschicht die Anwendung hoher Temperaturen bedingt. Beim Arbeiten mit hohen Temperaturen verlagern sich die verschiedenen dotierten Bereiche, und dies könnte zu einer schwerwiegenden Beschädigung der aktiven Elemente führen. Die erfindungsgemäße Oxidschicht 2, die bis zu einer Dicke von etwa 5000 $ gezüchtet wird, bildet sich bei einer Temperatur von mehreren hundert Grad C, und daher tritt hierbei keine Verlagerung der genannten Bereiche ein.
Der nächste Schritt des Herstellungsverfahrens ist in Fig. dargestellt, wo man erkennt, daß die Nut 8 vollständig mit einem isolierenden Harz gefüllt worden ist. Zur erfindungsgemäßen Verwendung wurden verschiedene Harze ausgewählt; die einzigen Erfordernisse, welche jedes Harz erfüllen muß, bestehen darin, daß es sich bei niedrigen Temperaturen von einigen hundert Grad C verwenden läßt, das es elektrisch isoliert,, daß es beim Aushärten möglichst keine Poren bildet, daß es eine geeignete Viskosität besitzt, damit es die relativ kleinen Nuten ausfüllen kann, und daß es beim Aushärten eine relativ glatte Oberfläche bildet. Bei den Harzen, welche die vorstehend genannten Eigenschaften haben, zeigte es sich, daß vorzugsweise mittels Wärme aushärtbare Harze vom Polyimid-Typ verwendet werden sollen. Solche PoIyimidharze sind bekannt; sie sind entsprechend der nachstehenden Strukturformel aufgebaut:
N-R-N
Hierin bezeichnen R- und R2 Radikale einer vierwertigen aromatischen Gruppe bzw. einer zweiwertigen aromatischen Gruppe und η eine positive ganze Zahl. Um dieses Polyimidharz herzustellen, werden ein aromatisches Diamin und ein aromatisches Säure-Dianhydrid synthetisiert; hierbei verwendet man gewöhnlich z.B.Pyre-ML (Handelsbezeichnung ' der E.I. duPont de Namours and Co.) oder Torayniece (Handelsbezeichnung der Toray Kabushiki Kaisha). Das Polyimidharz ist ebenso wie das Verfahren zu seiner Herstellung im einzelnen in der US-PS 3 179 634 beschrieben, und seine Verwendung bei Halbleitervorrichtungen ist in der US-PS 3 700 497 beschrieben.
Fig. 4 bis 6 zeigen, auf welche Weise das isolierende Harz
11 nicht nur in eine Nut 4 eingebracht, sondern auch als Überzug auf dem gesamten Halbleiterkörper angeordnet wird. Es sei jedoch bemerkt, daß man das isolierende Harz 11 nicht über die Nut 8 hinweg aufzubringen braucht, wenn die Oberseite des Harzes im wesentlichen in Fluchtung mit den übrigen Teilen des Plättchens steht, welche im vorliegenden Fall durch die Oberfläche der Oxidschicht 2 gebildet wird.
Die nächsten Schritte des Herstellungsverfahrens, d.h. die Herstellung elektrischer Verbindungen, sind in Fig. 5 und 6 dargestellt; hierbei werden zuerst die Harzschicht 11 und die Oxidschicht 2 mit Öffnungen versehen, wobei die Öffnung
12 über dem Kollektor 4 und die Öffnung 13 über der Basis 5A angeordnet wird. Diese Öffnungen sind mit Hilfe bekannter photographischer Verfahren herstellbar; ferner sind verschiedene Verfahren zum Erzeugen von Öffnungen in Polyimidharzen in den US-PSen 3 700 497 und 3 395 057 beschrieben.
Nach dem Erzeugen der Öffnungen 12 und 13 kann man die Metallschicht 15 mittels eines beliebigen bekannten Verfahrens herstellen, z.B. durch Aufsprühen von Metall durch eine Maske oder durch Aufbringen einer gleichmäßigen leitfähigen Schicht
unter nachfolgendem Wegätzen der nicht gewünschten Teile. Die Einzelheiten des leitfähigen Elements 15 sind in Fig. 7 dargestellt, damit zu erkennen ist, auf welche Weise das Harz 11 eine Brücke bilden kann, um eine glatte Fläche zum Aufnehmen einer elektrischen Verbindung über einer isolierenden Nut zu schaffen. Ohne die beschriebene Verwendung eines isolierenden Harzes würde man ziemlich komplizierte Verfahren benötigen, um das Entstehen elektrischer Unterbrechungen zu verhindern, z.B. das Verfahren der Balken-Leiter-Technik, das nicht nur kompliziert, sondern auch kostspielig ist.

Claims (1)

  1. Ansprüche
    (Iy Verfahren zum Herstellen mehrerer Elemente eines integrierten Halbleiterschaltkreises auf einem einzigen Halbleiterkörper, dadurch gekennzeichnet, daß elektrische Aufgaben erfüllende Bereiche erzeugt werden, welche die Elemente des integrierten Halbleiterschaltkreises bilden, daß in den Halbleiterkörper Nuten bis zu einer solchen Tiefe eingeätzt werden, daß die Elemente des integrierten Halbleiterschaltkreises im wesentlichen elektrisch gegeneinander isoliert werden, daß die Nuten mit einem elektrisch isolierenden Harz gefüllt werden und daß elektrische Verbindungen zu den elektrische Aufgaben erfüllenden Bereichen hergestellt werden.
    2„ Verfahren, um auf einem einzigen Halbleiterkörper angeordnete Elemente eines integrierten Halbleiterschaltkreises elektrisch gegeneinander zu isolieren, dadurch gekennzeichnet, daß in den Halbleiterkörper zwischen den Elementen des integrierten Halbleiterschaltkreises Nuten bis zu einer solchen Tiefe eingeätzt werden, daß die genannten Elemente im wesentlichen elektrisch gegeneinander isoliert werden, daß die Nuten mit einem elektrisch isolierenden Harz gefüllt werden und daß elektrische Verbindungen zu den genannten Elementen hergestellt werden.
    3ο Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als isolierendes Harz ein Polyimidharz verwendet wird«
    4ο Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen dem Halbleiterkörper und dem isolierenden Harz eine Schicht aus Siliziumdioxid erzeugt wird.
    --A2-
    5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß vor dem Herstellen der elektrischen Verbindungen das Siliziumdioxid und das isolierende Harz auf selektive Weise von dem Halbleiterkörper entfernt werden.
    6. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das isolierende Harz eine im wesentlichen glatte Oberfläche hat.
    7. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das isolierende Harz nicht nur aufgebracht wird, um die Nuten auszufüllen, sondern auch, um einen Überzug auf der umgebenden Fläche des Halbleiterkörpers zu erzeugen.
    8. Erzeugnis, gekennzeichnet durch einen Halbleiterkörper (7), mehrere in dem Halbleiterkörper angeordnete Elemente (6, 6A, 5, 5A) eines integrierten Schaltkreises, in dem Halbleiterkörper ausgebildete Nuten (8) zwischen den Elementen des integrierten Schaltkreises, die eine solche Tiefe haben, daß sie die Elemente des integrierten Schaltkreises im wesentlichen vollständig gegeneinander isolieren, ein isolierendes Harz (11), das die Nuten im wesentlichen vollständig ausfüllt, sowie elektrische Verbindungen zu elektrisch funktionsfähigen Bereichen der Elemente des integrierten Schaltkreises.
    9. Erzeugnis nach Anspruch 8, dadurch gekennzeichnet, daß das isolierende Harz ein Polyimidharz ist.
    10. Erzeugnis nach Anspruch 8, dadurch gekennzeichnet, daß zwischen dem Halbleiterkörper (7) und dem isolierenden Harz (11) eine Schicht aus Siliziumdioxid angeordnet ist.
    11. Erzeugnis nach Anspruch 8, dadurch gekennzeichnet, daß die Oberfläche des isolierenden Harzes im wesentlichen glatt ist.
    12. Erzeugnis nach Anspruch 8, dadurch gekennzeichnet, daß das isolierende Harz nicht nur die Nuten im wesentlichen ausfüllt, sondern auch einen Überzug auf der sie umgeben den Fläche des Halbleiterkörpers bildet.
DE19813128621 1980-07-21 1981-07-20 Halbleitervorrichtung und verfahren zu ihrer herstellung Withdrawn DE3128621A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US17090780A 1980-07-21 1980-07-21

Publications (1)

Publication Number Publication Date
DE3128621A1 true DE3128621A1 (de) 1982-05-06

Family

ID=22621766

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813128621 Withdrawn DE3128621A1 (de) 1980-07-21 1981-07-20 Halbleitervorrichtung und verfahren zu ihrer herstellung

Country Status (4)

Country Link
JP (1) JPS5787152A (de)
DE (1) DE3128621A1 (de)
FR (1) FR2487124B1 (de)
GB (1) GB2081506B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3513034A1 (de) * 1984-04-11 1985-10-24 Hitachi, Ltd., Tokio/Tokyo Halbleitervorrichtung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943545A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体集積回路装置
US4541168A (en) * 1984-10-29 1985-09-17 International Business Machines Corporation Method for making metal contact studs between first level metal and regions of a semiconductor device compatible with polyimide-filled deep trench isolation schemes
JPH10256394A (ja) 1997-03-12 1998-09-25 Internatl Business Mach Corp <Ibm> 半導体構造体およびデバイス
EP1161769A1 (de) * 1999-12-24 2001-12-12 Koninklijke Philips Electronics N.V. Herstellungsverfahren für ein halbleiterbauelement mit halbleiterelementen in der obersten schicht einer halbleiterscheibe über einer vergrabenen isolationsschicht
US8809942B2 (en) * 2011-09-21 2014-08-19 Kabushiki Kaisha Toshiba Semiconductor device having trench structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51139281A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Semi-conductor device
JPS5423388A (en) * 1977-07-22 1979-02-21 Hitachi Ltd Semiconductor integrated-circuit device and its manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3513034A1 (de) * 1984-04-11 1985-10-24 Hitachi, Ltd., Tokio/Tokyo Halbleitervorrichtung

Also Published As

Publication number Publication date
FR2487124A1 (fr) 1982-01-22
JPS5787152A (en) 1982-05-31
GB2081506B (en) 1984-06-06
GB2081506A (en) 1982-02-17
FR2487124B1 (fr) 1986-01-10

Similar Documents

Publication Publication Date Title
DE3886329T2 (de) Halbleiteranordnung mit Luftbrücken-Verbindungen.
DE3586732T2 (de) Verfahren zum herstellen einer dreidimentionaler halbleiteranordung.
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE2054571A1 (de) Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser Halbleiterstruktur
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE102013101327A1 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE102005041058A1 (de) Verfahren zur Herstellung einer mehrschichtigen Karte
DE4020195A1 (de) Halbleiterchip und verfahren zu seiner herstellung
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE3007809A1 (de) Halbleiterlichtausstrahlungselement und verfahren zu seiner herstellung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE10349185A1 (de) Halbleiterbaugruppe
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2432544A1 (de) Halbleiterbauelement mit einem dielektrischen traeger sowie verfahren zu seiner herstellung
DE102019220378A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE1589918A1 (de) Verfahren zum Herstellen integrierter Schaltungen mit durch eingebettete Trennfugen aus dielektrischem Material gegenseitig elektrisch isolierten Schaltelementen
DE102006062855B4 (de) Halbleitervorrichtung mit dielektrischer Trennung und Herstellungsverfahren derselben
DE3128621A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
WO2009039802A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
DE19501558B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE102011010248B3 (de) Ein Verfahren zum Herstellen eines Halbleiterbausteins
DE2909996A1 (de) Nur-lese-speicher und verfahren zu seiner herstellung
DE102012212152A1 (de) Chip, der eine integrierte schaltung aufweist, herstellungsverfahren und verfahren zum lokalen leitfähigmachen einer kohlenstoffhaltigen schicht

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: BERNHARDT, K., DIPL.-ING., PAT.-ANW., 8000 MUENCHE

8141 Disposal/no request for examination