DE3127364A1 - Verfahren zu kopplung zweier, gemeinsam oder getrennt getakteter digitaler rechnersysteme - Google Patents

Description

• Verfahren zur Kopplung zweier, gemeinsam oder getrennt
• getakteter digitaler Rechnersysteme Die Erfindung bezieht sich auf ein Verfahren zur Kopplung zweier, gemeinsam oder getrennt getakteter digitaler Rechnersysteme, wie es im Oberbegriff des Anspruches 1 näher definiert wird.
• Die zeitliche Entkopplung von über sehr schnelle Medien angelieferten Daten.von deren prozeßbestimmter Bearbeitung in Prozeßrechnern, heute in zunehmendem Maße realisiert durch Verwendung von Mikroprozessoren und deren Hilfskomponenten, erfordert besondere Maßnahmen. In der Regel werden dazu mehrere, mindestens zwei digitale Rechnersysteme angewandt, wobei die Aufgaben der Bedienung des schnellen Übertragungsmediums, z.B. Lichtleitfaser, von dem einen Rechnersystem und die Verarbeitung und Verknüpfung mit örtlichen Prozeßdaten vom anderen Rechnersystem vorgenommen wird.
• Anordnungen zur Lösung dieser oder ähnlicher Aufgaben benutzen entweder mehrere Rechner an einer gemeinsamen übergeordneten zusätzlichen Busstruktur, z.B. den IEC-Bus oder über verschiedenartige Verteilungslogiken an mehrere Rechner verteilte gemeinsame Speicherbereiche Während die erstgenannte Methode hardwaremäßig aufwendig ist, erfordern die letztgenannten Methoden wieder spezielle Programmsequenzen zur Steuerung der Verteilungslogiken, um die Prioritätsprobleme zu lösen und den Datenaustausch zu steuern Aufgabe der vorliegenden Erfindung ist es, diese Nachteile zu beseitigen und die Steuerung des Datenaustausches zwischen mindestens zwei digitalen Rechnersystemen so zu vereinfachen, daß nicht mehr irgendwie geartete Programmsequenzen durchgeführt werden müssen.
• Diese Aufgabe wird durch die Erfindung für ein Verfahren der eingangs genannten Art gemäß den kennzeichnenden Merkmalen des Anspruches 1 gelöst.
• Die Steuerung des Daten austausches erfolgt somit automatisch durch die von den Steuer- und Adreßleitungen abgeleiteten Steuersignale.
• Dadurch wird diese Operation für den Programmierer der Andie wendungssoftware ohneBedeutung, es ist lediglich'in den Quellprogrammen vorgeschaltete Definition der Datennamen = - Symbolen) auf die gleichen Adressen zu verabreden und vorzunehmen Auf der Hardwareseite wird durch die Zeitabhängigkeit der Zugriffsverteilung und die Beschränkung der Sperrung des Konkurrenten auf die effektive Zugriffszeit erreicht, dass im ungünstigsten Fall jeder Zugriff lediglich um diese effektive Zugriffszeit, plusrechnerin terner Verarbeitung des Sperrsignals verlängert wird, bei dann aber gleichzeitig automatischem Wechsel der Verteilung nach jedem Zugriff auf den Konkurrenten.
• Weitere vorteilhafte Ausgestaltungsmöglichkeiten und Merkmale der Erfindung sind den Unteransprüchen entnehmbar.
• Das erfindungsgemäße Verfahren ergibt wegen des völligen Wegfalls der Software-Abhängigkeit eine hohe übertragbare Datenrate. Da Quell- und Zielrechner die Information unter den gleichen Adressen völlig unabhängig voneinander ablegen bzw. abrufen können, entfällt auch jegliche Sortierarbeit.
• DGS Verfahren kann besonders vorteilhaft dort eingesetzt werden, wo in Steuer- und Regeleinrichtungen zentrale Geräte über sehr schnelle Medien Steuersignale und Führungsgrößen in digitaler Form an prozeßnahe Steuerung und Folgeregler übertragen müssen und ihrerseits gleichartige Informationen von diesen zurückerhalten.
• Als Beispiel werden /uP-Steuerungen und -Regelungen für elektrische Triebfahrzeuge über Lichtleiter erwähnt.
• Anhand von durch Zeichnungsfiguren schematisch dargestellten Ausführungsbeispielen wird die Erfindung im nachstehenden näher erläutert.
• Es zeigen: Fig. 1 eine Arbeitsspeichereinheit in Blockbilddarstellung Fig. 2 eine dezentrale Prozeßrechneranordnung Fig. 3 und 4 Mehrrechnersysteme in geschlossener (ringförmiger) Struktur Fig. 5 ein Mehrrechnersystem in linearer offener Struktur.
• In der Arbeitsspeichereinheit nach Fig. 1 sind mit 1 und 2 zwei Torschaltungen (Datenbuspuffer) bezeichnet, die nach Maßgabe der Signale aus einer Zugriffsverteilungslogik 3 den jeweilig gerade als aktiv zugelassenen Datenbus 4 oder 5 von den digitalen Rechnersystemen 1 oder II an einen Datenbus 6 des eigentlichen Speichers 7 (RAM) legen Adreßseitig werden von dem Rechnersystem I und II über Adreßleitungen 8 oder 9 mittels der Adreßdecoder 10, 11 (Decodier- und Torschaltung) einerseits für die Zugriffslogik 3 die entsprechenden Auswahlsignale gebildet und andererseits über eine gemeinsame Adreßbusleitung 12 und einen Adreßbuspuffer 13 Adreßleitungen 14 des eigentlichen Speichers 7 angesprochen#.
• Die Doppelpfeile a, b zwischen der Zugriffsverteilerlogik 3 und den Adreßdecodern 10, 11 deuten die gegenseitige Verdi riegelung an. c und e sind Steuerleitungen, über die/digitalen Rechnersystemell oder 1 zu einem Wartezyklus getrieben werden.
• Über Leitungen d und f kommen Zugriffssteuersignale für die jeweiligen Busleitungen 8, 4 bzw. 9, 5, die der Erkennung der effektiven Speicher zugriffszeit und zu deren Steuerung dienen. g, h, i, j sind Steuerleitungen, über die aus den zuletzt genannten Signalen abgeleitete Signale geführt werden und die den Speicherzugriff durchführen.
• Für einen /uP 8085 z.B. würde die technische Realisierung für eine Anordnung gemäß Fig. 1 folgendermaßen ablaufen.
• Aus den Signalen ALE1 (Adress Latch Enable) vgl. Leitung f und CS1 (Chip Select = Adreßdecodierung) vgl. Leitung a, die aus den Steuerleitungen des digitalen Rechnersystems I entnommen bzw. aus dessen Adreßleitungen (8) mittels Decodiereinrichtungen herausdecodiert werden, wird ein Signal Ready 2 (c) für das digitale Rechnersystem II gewonnen.
• Dieses veranlaßt II nur dann zu Wartezyk#en, wenn es während der Gültigkeit von Ready 2 ebenfalls auf die Arbeitsspeichereinheit (siehe Fig. 1) zugreifen will. Es hat jedoch sonst keine Wirksamkeit auf das digitale Rechnersystem II und zwar dadurch, daß Ready 2 endgültig nur dann an das digitale Rechnersystem II gelangt, wenn Ready 1 (e) aus ALE2 (d) und CS2 (b) vorher abgeleitet wurde und umgekehrt. Bei zufällig gleichzeitigem Entstehen beider Ready-Nichtsignale, wenn also das Zeitkriterium zur Verteilung des Zugriffs entfällt, da ,das digitale Rechnersystem, das gegenwärtig aktiv zugreift, das andere in dem Moment sperrt, wenn dieses ebenfalls zugreifen will, greift eine einstellbare Vorrangschaltung gesteuert von einem von den Rechnersystemen erreichbaren Speicher oder einem mechanischen Codierschalter ein und bevorzugt eines der digitalen Rechnersysteme. Die gespeicherten Signale Ready 1 oder Ready 2 werden dadurch wieder gelöscht, daß für Ready 1 die aus den Steuerleitungen des digitalen Rechnersystems II entnommenen Signale WR2 oder RD2 (d) ihre positive Flanke und dann der Takt CLK2 (d) seine nächstliegende Flanke gezeigt haben. Für Ready 2 gilt entsprechend WRl oder RD1 und CLK1 (f).
• In Fig. 2 ist eine Anwendung des erfindungsgemäßen Verfahrens in einer dezentralen Prozeßrechneranordnung dargestellt, bei der über Lichtleiterstrecken 20 Sende und Empfangsdaten -pro Station über geeignete Interfaceschaltungen 21 auf ein digitales Rechnersystem I, hier ein IO-Prozessor, so über- tragen werden, daß der Datenteil der übertragenen Information unter einer Adresse, die im Adreßteil der übertragenen Information enthalten ist, auf die Arbeitsspeichereinheit 22 abgelegt wird und vom digitalen Rechnersystem II mit Prozeßdaten verknüpft wird. Ein Informationsautausch in umgekehrter Richtung findet ebenfalls statt. Die Stationen 2, 3, n zeigen gleichartige Systeme.
• Während Fig. 3 ein Mehrrechnersystem mit ungradzahliger Anzahl von digitalen Rechnersystemen I und II darstellt, ist in Fig. 4 ein solches mit gerader Anzahl gezeigt. Die digitalen Rechnersysteme tragen hier die Bezeichnung DRS 1, DRS 2 usw., die zugehörigen Arbeitsspeichereinheiten sind mit ASE 1, ASE 2 usw. bezeichnet. Die Adreßbereiche ADB sind zugefügt.
• Jedes Rechnersystem wird von zwei Arbeitsspeichereinheiten flankierte Mit PZS 1, 2 usw. sind noch die örtlichen Prozeßsignale angedeutet.
• Während in Fig. 3 die Arbeitsspeichereinheiten ASE 1 bis 5 nur entsprechend indizierte Adreßbereiche aufweisen, ist das in Fig. 4 anders. Die Adreßbereiche sind für jede Arbeitsspeichereinheit ASE1 bis 6 aufgeteilt und zwar können entweder die Adreßbereiche der Arbeitsspeichereinheiten wie in Fig. 3 verteilt werden in ADB 1, 2, 3, 4, 5, 6 oder aber auf nur zwei verschiedene Bereiche ADB 1 oder ADB 2 verteilt werden (siehe Klammern in Fig. 4). Für Fig. 5 gilt gleiches wie für Fig. 4.
• Leerseite

Claims (1)

1. Patentansprüche es Verf Verfahren zur Kopplung zweier, gemeinsam oder getrennt getakteter digitaler Rechnersysteme, bestehend aus jeweils mindestens einer Zentraleinheit (CPU) mit Programm- und Arbeitsspeicher, sowie Ein- und Ausgabeeinheiten, über eine innerhalb des technisch möglichen Adressbereiches der beteiligten Rechnersysteme liegende gemeinsame Arbeitsspeichereinheit, dadurch gekennzeichnet, daß die Adreß- (8, 9), Daten (4, 5) und Steuerleitungen (c, d, e, f) der beteiligten Systeme (I, II) jeweils an he die gemeinsame Arbeitsspeichereinheit rangeführt und über Torschaltungen (1, 2, #O, i1), die von abgeleiteten Signalen aus den Adreß- (8, 9) und Steuerleitungen (c, d, e, f) gesteuert werden, mit dem eigentlichen Speicher (7) für Lese- oder Schreibzugriff der Arbeitsspeichereinheit verbunden werden, wobei für die effektive Zugriffszeit des #jeweils einen digitalen Rechnersystems (z.lX I) das jeweils andere digitale Rechnersystem (z.B. II) über ein ebenfalls aus den Adreß- und Steuerleitungen abgeleitetes Signal in kurze Wartezyklen gezwungen wird, die kürzer als ein Zugriffszyklus sind, und daß bei zufällig gleichzeitigem Zugriffsversuch eines der beiden digitalen Rechnersysteme (I oder II) bevorzugt wird 2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, daß jeweils die Daten eines ersten digitalen Rechnersystems (z.B. 1) empfangen und unter den in den übertragenen Daten enthaltenen und als solche gekennzeichneten Adressen in der Arbeitsspeichereinheit (7) abgelegt werden, wo sie von einem zweiten digitalen Rechnersystem (II) unter den gleichen, in den Programmsystemen aller beteiligten Übertragungsteilnehmer (I, II) festgelegten Adressen wiedergefunden und weiter verarbeitet werden, wobei das zweite digitale Rechnersystem (II) seinerseits Daten zur Rücksendung in der Arbeitsspeichereinheit (7) ablegt, die von dem ersten digitalen Rechnersystem (I) nach dessen Programm weitergegeben werden.

   3. Verfahren nach Anspruch 1 oder 2 zum Betrieb eines Mehrrechnersystems in geschlossener (ringförmiger) Struktur, dadurch gekennzeichnet, daß die zu jedem digitalen Rechnersystem (DRS1, 2 ...) benachbart angeordneten Arbeitsspeichereinheiten (ASE) verschiedene Adressenbereiche (ADB) zugeteilt erhalten, wobei bei unSradzahliger Anzahl von Arbeitsspeichereinheiten (z.B. ASE1 bis 5), sämtliche Arbeitsspeichereinheiten verschiedene Adressenbereiche (ADB) erhalten und bei geradzahliger Anzahl von Arbeitsspeichereinheiten (z.B. ASE1 bis 6) diese n#ur jeweils zwei verschiedene Adreßbereiche (ADB1 und ADB2) erhalten und zwar abwechselnd je digitales Rechnersystem jeweils beide Adreßbereiche und daß die Datentransferrichtung von der Wahl der Adressen bestimmt wird (Fig. 3 und 4).

   4. Verfahren nach Anspruch 1 oder 2 zum Betrieb eines Mehrrechnersystems in linearer Struktur, dadurch gekennzeichnet, daß die zu jedem digitalen Rechnersystem (DRSl...n) benachbart angeordneten Arbeitsspeichereinheiten (ASEI.. .n) verschiedene Adressenbereiche (ADB) zugeteilt erhalten, wobei sämtliche Arbeitsspeichereinheiten (ASEl...n) verschiedene oder abwechselnd zwei Adreßbereiche (ADB1 und 2) erhalten und daß die Datentransferrichtung von der Wahl der Adressen bestimmt wird (Fig. 5).