DE3118674A1 - Duennfilm-transistor - Google Patents
Duennfilm-transistorInfo
- Publication number
- DE3118674A1 DE3118674A1 DE19813118674 DE3118674A DE3118674A1 DE 3118674 A1 DE3118674 A1 DE 3118674A1 DE 19813118674 DE19813118674 DE 19813118674 DE 3118674 A DE3118674 A DE 3118674A DE 3118674 A1 DE3118674 A1 DE 3118674A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- source
- cologne
- gate
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Liquid Crystal (AREA)
Description
Die Erfindung betrifft allgemein einen Dünnfilmtransistor, insbesondere einen Dünnfilmtransistor mit verbessertem
Elektrodenaufbau, der weniger dem dielektrischen Durchschlag unterliegt.
In Fig. 1 bis 4 sind als Beispiele vier typische bekannte Dünnfilmtransistoren dargestellt.
Der in Fig. 1 dargestellte bekannte Dünnfilm-Transistor
besteht aus einem elektrisch isolierenden Substrat 1 aus Glasmaterial mit einer planaren Oberfläche , einer mit
Hilfe eines Maskensystems zum Aufdampfen oder einem photolithographischen Verfahren darauf aufgebrachten
Gate-Elektrode 2 aus Al, Au, Ta, Ni oder In, einer Gate-Isolierschicht 3, die aus Al3O3, SiO, SiO-/ CaF2, Si3N.
oder MgF2 besteht und mit Hilfe des Sputterverfahrens
oder eines chemischen Aufdampfverfahrens über die Gate-Elektrode 2 gelegt worden ist, einer aus CdSe, PbS oder
Te gebildeten Halbleiterschicht 4, die über die Gate-Isolierschicht
3 gelegt worden ist, und Source- und Drain-Elektroden 5 und 6, die in elektrisch isolierter Beziehung
zueinander auf die Baugruppe aufgebracht worden sind und gewöhnlich aus einem Werkstoff wie Au, Al, Ni oder In
bestehen, der Ohmschen Kontakt mit der Halbleiter schicht auszubilden vermag. Wenn bei diesem Aufbau die Gate-5
Elektrode aus Al oder Ta besteht, kann die Isolierschicht 3 nach einem bekannten Anodisierungsverfahren gebildet
werden.
Der in Fig. 2 dargestellte Dünnfilm-Transistor entspricht
dem in Fig. 1 dargestellten Transistor, wobei jedoch die Halbleiterschicht 4 und die Kombination der Source- und
Drain-Elektroden 5 und 6 im Verhältnis zu der in Fig. 1 dargestellten Stellung in umgekehrter Stellung zueinander
stehen.
130064/0854
Bei dem in Fig. 3 dargestellten Dünnfilm-Transistor sind die Halbleiterschicht 4 und die Kombination der Source-
und Drain-Elektroden 5 und 6 direkt auf das Substrat 1 aufgebracht, während die Gate-Elektrode 2 unter Zwischenfügung
der Gate-Isolierschicht 3 auf die Oberseite der Halbleiterschicht 4 gelegt ist.
Der in Fig. 4 dargestellte Dünnfilm-Transistor entspricht dem in Fig. 6 dargestellten Dünnfilm-Transistor, wobei
jedoch die Halbleiterschicht 4 und die Kombination der Source- und Drain-Elektroden 5 und 6 im Verhältnis zu der
in Fig. 3 dargestellten Anordnung in umgekehrter Stellung zueinander stehen. ■
Bei jedem der in Fig. 1 bis Fig. 4 dargestellten bekannten Dünnfilm-Transistoren muß zwar die Gate-Isolierschicht
eine möglichst geringe Dicke haben, um dem jeweiligen Transistor eine günstige Leistung zu verleihen, jedoch
wird die Dicke zur Vermeidung eines möglichen dielektrischen Durchschlags der Isolierschicht 3 im allgemeinen
im Bereich von 50 bis 100 nm gewählt.
Wenn jedoch die bekannten Dünnfilm-Transistoren mit dem in Fig. 1 bis Fig. 4 dargestellten Aufbau als Schaltelement
zum Treiben einer {nicht dargestellten) Flüssigkristall-Anzeige vom Matrixtyp verwendet wird, wurde
festgestellt, daß sich Probleme in Verbindung mit dem dielektrischen Durchschlag ergeben. Hierauf wird unter
Bezugnahme auf Fig. 5 und Fig. 6 ausführlich eingegangen.
Wenn Source- und Gate-Spannungen mit den bei (a) und (b) in Fig. 6 dargestellten Wellenformen an die Source-Elektrode
5 bzw. die Gate-Elektrode 2 gelegt werden (Source-Spannung -10 V, Gate-Spannung -10 V, Tastverhältnis 1/10)
und die Spannung (d.h. die Drain-Spannung V„) zwischen
einer äquivalenten zusammengesetzten Kapazität Crp, die
durch jeweilige Kapazitäten einer (nicht dargestellten) Segmentelektrode und einem Speicherkondensator gebildet
130064/0854
wird, die beide zwischen die Drain-Elektrode 6 und Erde geschaltet sind, so bemessen ist, wie bei (c) in Fig. 6
dargestellt, pflegt auf Grund der verringerten Dicke der Isolierschicht 3 dielektrischer Durchschlag der Isolierschicht
3 stattzufinden. Dies hat den folgenden Grund:
Von der Anmelderin wurde eine Reihe von Versuchen durchgeführt,
bei denen als Schaltelement zum Treiben einer Flüssigkristall-Anzeige vom Matrixtyp zahlreiche Proben
eines Dünnfilm-Transistors verwendet wurden, der den in Fig. 1 dargestellten Aufbau hatte und bei dem die Source-Elektrode
5 und die Drain-Elektrode 6 die Gate-Elektrode 2 in der in Fig. 7 dargestellten Weise überlappten. Wenn
diese Dünnfilm-Transistoren während eines längeren Zeitraums unter Anlegung der Source- und Gate-Spannungen
mit den Wellenformen (a) und (b) in Fig. 6 betrieben wurden, zeigte sich, daß dielektrischer Durchschlag der
Isolierschicht 3 an einem Teil, der sandwitchartig zwischen der Source-Elektrode 5 und der Gate-Elektrode 2
eingefügt war, häufiger als an anderen Teilen stattfand, wie die Werte in der folgenden Tabelle zeigen.
Häufigkeit der Durchschläge
Überlappung zwischen den 25 Elementen 2 und 5
Überlappung zwischen den Elementen 2 und 4
Überlappung zwischen den Elementen 2 und 6
Die Erfindung wurde mit dem Ziel entwickelt, die vorstehend beschriebenen Nachteile und Mängel, die den bekannten
Dünnfilm-Transistoren innewohnen, im wesentlichen auszuschalten, und stellt sich die wesentliche Aufgabe, einen
verbesserten Dünnfilm-Transistor mit einem Elektrodenaufbau, der weniger dem dielektrischen Durchschlag unterliegt,
verfügbar zu machen.
130064/0854
| 99 | ,83% |
| 0 | ,07% |
| O | ,10% |
Gegenstand der Erfindung ist ein Dünnfilm-Transistor, bei dem die Source-Elektrode, die teilweise mit der Halbleiterschicht
in Kontakt ist, nicht die auf den Halbleiter aufgebrachte Gate-Elektrode überlappt und die
Isolierschicht zwischen der Gate-Elektrode und der Halbleiterschicht angeordnet ist. Durch diese Anordnung kann
ein etwaiger möglicher dielektrischer Durchschlag des zwischen der Source-Elektrode und der Gate-Elektrode
liegenden Teils der Isolierschicht in vorteilhafter Weise weitgehend ausgeschaltet werden. Daher arbeitet der
Dünnfilm-Transistor gemäß der Erfindung zufriedenstellend und beständig über einen langen Zeitraum, so daß er
zuverlässig in der Leistung ist.
Bevorzugte Ausführungsformen der Erfindung werden nachstehend
unter Bezugnahme auf die Abbildungen beschrieben.
Fig. 1 bis Fig. 4 zeigen schematische Querschnittsansichten von bekannten Dünnfilm-Transistoren.
Fig. 5 zeigt ein Schaltbild bei Verwendung des bekannten Dünnfilm-Transistors als Schaltelement zum Treiben einer
bekannten Flüssigkristall-Anzeige.
Fig. 6 ist ein Schema, das die jeweiligen Wellenformen der
Spannungen an den Source-, Gate- und Drain-Elektroden eines Dünnfilm-Transistors bei Verwendung als Schaltelement
auf die in Fig. 5 dargestellte Weise zeigt.
Fig. 7 ist eine schematische Draufsicht auf den bekannten Dünnfilm-Transistor und zeigt eine Elektrodenanordnung.
Fig. 8 ist eine schematische Draufsicht auf einen Dünnfilm-Transistor
gemäß einer ersten Ausführungsform der Erfindung
und zeigt eine Elektrodenanordnung.
Fig. 9 ist eine ähnliche Ansicht wie Fig. 8 und zeigt die mit Abstand zueinander angeordneten Drain- und
Gate-Elektroden.
1 30064/0854
Fig. 10 ist eine ähnliche Ansicht wie Fig. 8, zeigt jedoch eine zweite Ausführungsform der Erfindung.
Fig. 11 zeigt eine graphische Darstellung, die die Beziehung
der kumulativen Ausfälle in Abhängigkeit von der Zeit für die Dünnfilm-Transistoren mit dem in Fig. 7,
Fig. 8 und Fig. 9 dargestellten Aufbau veranschaulicht.
Fig. 12 zeigt eine graphische Darstellung, die die Gatespannungsabhängigkeit
veranschaulicht, die für den Sättigungs-Drain-Strom in den Dünnfilm-Transistoren mit
dem jeweils in Fig. 7, 8, 9 und 10 dargestellten Aufbau charakteristisch ist.
Bevor mit der Beschreibung der Erfindung begonnen wird, sei bemerkt, daß in allen Abbildungen gleiche Teile mit
den gleichen Bezugsziffern bezeichnet sind.
In Fig. 8, die eine erste Ausführungsform der Erfindung
darstellt, ist der Dünnfilm-Transistor mit dem in Fig. 1 dargestellten Aufbau gemäß der Erfindung und für die
Zwecke der Erfindung so modifiziert, daß ein Zwischenraum oder Spalt 8 zwischen Gate-Elektrode 2 und Source-Elektrode
5 gebildet wird, während die Gate-Elektrode 2 und die Drain-Elektrode 6 nach wie vor einander bei 7 überlappen.
Bei dem Dünnfilm-Transistor mit dem gemäß Fig. modifizierten Aufbau wurde Al als Werkstoff für die Gate-Elektrode
2 verwendet, und die Gate-Isolierschicht 3 wurde durch Anodisieren der Gate-Elektrode 2 als 70 nm
dicke Schicht aus Al„0, gebildet. Ferner wurden die Source-Elektrode
5 und die Drain-Elektrode 6 jeweils als 100 nm dicke Schicht aus Au gebildet, während die Halbleiterschicht
4 als 10 nm dicke Te-Schicht ausgebildet wurde.
Die Halbleiterschicht 4 hatte eine Kanalbreite von 300 pm und die Gate-Elektrode 2 eine Breite von 600 pm, während
der Spalt 8 zwischen den Gate- und Source-Elektroden 2 und 5 ; eine Breite von 100 pm hatte.
Um die Zuverlässigkeit, d.h. die Brauchbarkeit zu prüfen,
130064/0854
wurden die Transistoren gemäß der ersten Ausführungsform
der Erfindung getestet, indem sie jeweils einzeln als Schaltelement zum Treiben der bekannten Flüssigkristall-Anzeige
vom Matrixtyp in der in Fig. 5 dargestellten Weise verwendet wurden, wobei die Source- und Gate-Spannung
mit den jeweiligen Wellenformen (a) und (b) von Fig. 6 an die Source-Elektrode 5 bzw. die Gate-Elektrode
2 gelegt wurde. Als Ergebnis wurde festgestellt, daß, wie die Kurve m in der graphischen Darstellung von Fig.11
zeigt, die Transistoren eine beständige Leistung aufwiesen und nach Ablauf von 2800 Stunden kein dielektrischer
Durchschlag der Isolierschicht 3 auftrat.
Für bekannte Dünnfilm-Transistoren, die sämtlich im Aufbau identisch mit dem erfindungsgemäßen Transistor
waren, außer daß kein Zwischenraum zwischen den Source-
und Gate-Elektroden 5 und 2 vorgesehen war, wie Fig. 7 zeigt, ergab sich die Kurve m., in der graphischen Darstellung
von Fig. 11. Diese Kurve zeigt, daß nur etwa 20% der bekannten Dünnfilm-Transistoren bis zum Ablauf von
2000 Stunden eine beständige Leistung aufwiesen und nach Ablauf von 2600 Stunden ein dielektrischer Durchschlag
bei allen Transistoren stattfand.
Die Kurve m2 in der graphischen Darstellung von Fig. 11
veranschaulicht den kumulativen Ausfall von Dünnfilm-Transistoren, die jeweils einen Spalt 11 zwischen den
Drain- und Gate-Elektroden 6 und 2 aufwiesen, während die
Source- und Gate-Elektroden 5 und 2 sich bei 10 auf die in Fig. 9 dargestellte Weise überlappten. Diese Transistoren
wurden in der gleichen Weise wie die Transistoren gemäß der Erfindung getestet. Die Kurve nu zeigt, daß
der Prozentsatz der Transistoren, die nicht ausfielen, nach Ablauf von 2000 Stunden auf 20 bis 25% und nach
Ablauf von 2800 Stunden auf 0% fiel.
Aus den vorstehenden Ausführungen und aus der graphischen Darstellung von Fig. 11 ergibt sich eindeutig, daß im
130064/0854
Vergleich zu den Transistoren mit der in Fig. 7 und Fig. dargestellten jeweiligen Elektrodenanordnungen der
Transistor mit der in Fig. 8 dargestellten Elektrodenanordnung eine beständige Leistung über einen langen Zeitraum
zeigte, ohne daß ein dielektrischer Durchschlag in der Isolierschicht 3 stattfand.
Da insbesondere bei dem Transistor mit der in Fig. 8 dargestellten
Elektrodenanordnung der elektrische Widerstand eines Teils der Halbleiterschicht 3 des Spalts 8 sich
als parasitärer Widerstand zum EIN-Widerstand des Transistors addiert, besteht die Möglichkeit, daß bei Verwendung
des Transistors als vorstehend genannter Schalttransistor der Widerstand während des EIN-Zustandes auf
einen solchen Wert steigt, daß das EIN - AUS-Verhältnis (RAUS/REIN : REIN Und RAUS stellen die EIN~ bzw· AUS~
Widerstände des Transistors dar) des Transistors erniedrigt wird. Die Sättigungs-Drainstromcharakteristik des
Transistors mit der in Fig. 8 dargestellten Elektrodenanordnung ist so gewählt, wie durch die Kurve η in der
graphischen Darstellung in Fig. 12 gezeigt, während die des Transistors mit der in Fig. 7 dargestellten Elektrodenanordnung
und die des Transistors mit der in Fig. 9 dargestellten Elektrodenanordnung durch die Kurven n-| bzw.
n2 in der graphischen Darstellung von Fig. 12 dargestellt
sind.
Wenn, wie Fig. 12 zeigt, V„
< -8, ist die Sättigungs-Drain-Stromcharakteristik des Transistors mit der in
Fig. 8 dargestellten Elektrodenanordnung im wesentlichen gleich derjenigen des Transistors mit der in Fig. 7 dargestellten
Elektrodenanordnung, so daß die Erniedrigung des EIN-AUS-Verhältnisses des Transistors mit der in
Fig. 8 dargestellten Elektrodenanordnung vernachlässigbar ist.
Im Gegensatz hierzu ist, wie aus der Kurve n~ in der
graphischen Darstellung von Fig. 12 leicht erkennbar ist,
130064/0854
IO
bei dem Transistor mit der in Fig. 9 dargestellten Elektrodenanordnung
der Sättigungs-Drainstrom bei erniedrigtem EIN-AUS-Verhältnis klein im Vergleich zu den beiden
Transistoren mit den in Fig. 7 und Fig. 8 dargestellten Elektrodenanordnungen.
Die vorstehenden Ausführungen zeigen, daß bei einer Elektrodenanordnung des Transistors in der in Fig. 8
dargestellten Weise der erhaltene Transistor eine zuverlässige Leistung über einen langen Zeitraum zu erbringen
vermag, ohne daß dielektrischer Durchschlag in der Isolierschicht stattfindet und ohne daß das EIN-AUS-Verhältnis kleiner wird.
Fig. 10 zeigt eine zweite Ausfuhrungsform der Erfindung.
Der dort dargestellte Dünnfilm-Transistor ist im Aufbau und in den Werkstoffen mit dem im Zusammenhang mit der
ersten Ausführungsform der Erfindung vorstehend beschriebenen
Transistor identisch, außer daß die Source- und Drain-Elektroden 5 und 6 eine Breite von je 1000 pm
haben, der Spalt 8 zwischen den Source- und Gate-Elektroden 5 und 2 eine Weite von 100 pm und die Halbleiterschicht
4 an Teilen angrenzend an den Spalt 8 und in der Nähe der Source- und Drain-Elektroden 5 und 6 eine Breite
von 900 pm hat.
Der Transistor mit der in Fig. 10 dargestelltenElektrodenanordnung
wurde zufriedenstellend während eines langen Zeitraums betrieben, ohne daß dielektrischer Durchschlag
in der Isolierschicht auftrat, und zeigte eine ähnliche Leistung wie der Transistor mit der in Fig. 7 dargestellten
Elektrodenanordnung. Die Sättigungs-Drain-Stromcharakteristik
des Transistors mit dem in Fig. 10 dargestellten Aufbau ist durch die Kurve n3 in Fig. 12 dargestellt, die
der Kurve n- sehr ähnlich ist. Demgemäß ist das EIN-AUS-Verhältnis
des Transistors mit der in Fig. 10 dargestellten Elektrodenanordnung auch bei lv.,1
>8 dem durch die Kurve n1 dargestellten sehr ähnlich.
130064/0854
Es ist zu bemerken, daß ähnliche Angaben auch dann gelten, wenn die Gate-Elektrode 2 aus Ta, Hf, Nb, Mo oder
Au besteht, die Gate-Isolierschicht 3 durch Anodisieren des Werkstoffs für die Gate-Elektrode oder aus SiO,
SiO2i Al„O~ oder Si-,Ν. nach einer beliebigen bekannten
chemischen Aufdampfmethode oder einer beliebigen bekannten Vakuum-Abscheidungsmethode oder einer beliebigen
bekannten Sputtermethode gebildet worden ist, die Source- und Drain-Elektroden 5 und 6 beide aus Al, In, Ni oder
Mo gebildet worden sind und/oder die Halbleiterschicht aus CdSe, CdS oder PbS gebildet ist.
Die Erfindung wurde vorstehend ausführlich im Zusammenhang mit bevorzugten Ausfuhrungsformen beschrieben, jedoch
sind verschiedene Änderungen und Modifikationen für den Fachmann offensichtlich. Beispielsweise können bei der
zweiten Ausführungsform der Erfindung an Stelle der Verwendung
einer Halbleiterschicht 4, deren an den Spalt 8 angrenzende und in der Nähe der Source- und Drain-Elektroden
liegenden Teile breiter sind als der restliche Teil (Kanalbereich), diese Teile entweder eine größere
Dicke als der restliche Teil oder eine hohe Konzentration an Verunreinigungen aufweisen, wodurch jede mögliche
nachteilige Auswirkung, die der parasitäre Widerstand verursachen kann, vermieden wird. Diese Änderungen und
Modifikationen sind als im Rahmen der Erfindung liegend anzusehen, so lange sie nicht davon abweichen.
130064/0854
Leerseite
Claims (4)
- VON KREISLER SCHCNWAlD: EISWQLCt FUES VON KREISLER KELLER SELTING WERNERPATENTANWÄLTE Dr.-Ing. von Kreisler 11973Dr.-Ing. K. Schönwald, KölnDr.-Ing. K. W. Eishold, Bad SodenDr. J. F. Fues, KölnDipl.-Chem. Alek von Kreisler, KölnDipl.-Chem. Carola Keller, KölnDipl.-Ing. G. Selling, KölnDr. H-K. Werner, KölnAvK/Ax 13. Mai 1981DEICHMANNHAUS AM HAUPTBAHNHOFD-5000 KÖLN 1Sharp Kabushiki Kaisha, 22-22, Nagaike-cho, Abeno-ku, Osaka-shif Osaka-fu (Japan),undJapan Electronic Industriy Development Association , 5-8, Shibakoen 3-choitte, Minato-ku, Tokyo-to (Japan) .PatentansprücheDünnfilm-Transistor aus einem Substrat, auf dem Source- und Drain-Elektroden gebildet sind, einer Halbleiterschicht, die teilweise mit der Source-Elektrode und teilweise mit der Drain-Elektrode in Kontakt steht, einer Gate-Elektrode und einer zwischen der Halbleiterschicht und der Gate-Elektrode angeordneten Gate-Isolierschicht, dadurch gekennzeichnet, daß ein Teil der Drain-Elektrode (6) in überlappender Beziehung zu einem Teil der Gate-Elektrode (2) gehalten wird, während ein Teil der Source-Elektrode (5) in einem Abstand zur Gate-Elektrode (2) gehalten wird.
- 2. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß an den Zwischenraum 8 zwischen dem genannten Teil der Source-Elektrode (5) und dem anderen Teil der Gate-Elektrode (2) angrenzende und in der Nähe der Source- und Gate-Elektroden (5, 2) liegende Teile der Halbleiterschicht (4) breiter sind als ihr130064/0854Telefon: (0221) 131041 · Telex: 8882307 dopa d ■ Telegramm: Dompalem Kölnverbleibender Kanalteil.
- 3. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß an den Zwischenraum (8) zwischen dem genannten Teil der Source-Elektrode (5) und den genannten anderen Teil der Gate-Elektrode (2) angrenzende und in der Nähe der Source- und Gate-Elektroden (5, 2) liegende Teile der Halbleiterschicht' (4) dicker sind als ihr verbleibender Kanalteil.
- 4. Dünnfilm-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß an den Zwischenraum (8) zwischen dem genannten Teil der Source-Elektrode (5) und einem anderen Teil der Gate-Elektrode (2) angrenzende und in der Nähe der Source- und Gate-Elektroden (5, 2) liegende Teile der Halbleiters diicht (4) eine höhere Konzentration an Verunreinigungen aufweisen als ihr verbleibender Kanalteil.130064/0854
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6572080A JPS56161676A (en) | 1980-05-16 | 1980-05-16 | Electrode structure for thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3118674A1 true DE3118674A1 (de) | 1982-01-28 |
| DE3118674C2 DE3118674C2 (de) | 1984-05-30 |
Family
ID=13295128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3118674A Expired DE3118674C2 (de) | 1980-05-16 | 1981-05-12 | Dünnfilmtransistor |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4425572A (de) |
| JP (1) | JPS56161676A (de) |
| DE (1) | DE3118674C2 (de) |
| GB (1) | GB2077994B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12385680B2 (en) | 2020-04-24 | 2025-08-12 | Falkonair, Inc. | Systems and/or methods for controlling a compressor and/or a fan motor |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58116573A (ja) * | 1981-12-29 | 1983-07-11 | セイコーエプソン株式会社 | マトリックス表示装置の製造方法 |
| GB2118774B (en) * | 1982-02-25 | 1985-11-27 | Sharp Kk | Insulated gate thin film transistor |
| FR2533072B1 (fr) * | 1982-09-14 | 1986-07-18 | Coissard Pierre | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs |
| US4651185A (en) * | 1983-08-15 | 1987-03-17 | Alphasil, Inc. | Method of manufacturing thin film transistors and transistors made thereby |
| JPH0693509B2 (ja) * | 1983-08-26 | 1994-11-16 | シャープ株式会社 | 薄膜トランジスタ |
| JPS60103676A (ja) * | 1983-11-11 | 1985-06-07 | Seiko Instr & Electronics Ltd | 薄膜トランジスタアレイの製造方法 |
| JPH0752776B2 (ja) * | 1985-01-24 | 1995-06-05 | シャープ株式会社 | 薄膜トランジスタおよびその製造法 |
| US4882295A (en) * | 1985-07-26 | 1989-11-21 | Energy Conversion Devices, Inc. | Method of making a double injection field effect transistor |
| US5648663A (en) * | 1985-08-05 | 1997-07-15 | Canon Kabushiki Kaisha | Semiconductor structure having transistor and other elements on a common substrate and process for producing the same |
| DE3640174A1 (de) * | 1985-11-27 | 1987-06-04 | Sharp Kk | Duennfilm-transistor-anordnung |
| JPH0746729B2 (ja) * | 1985-12-26 | 1995-05-17 | キヤノン株式会社 | 薄膜トランジスタの製造方法 |
| US4862234A (en) * | 1986-11-29 | 1989-08-29 | Sharp Kabushiki Kaisha | Thin-film transistor |
| DE68917774T2 (de) * | 1988-04-30 | 1995-03-16 | Sharp Kk | Dünnfilm-Halbleitervorrichtung und damit hergestellte Flüssigkristallanzeige. |
| JPH0214578A (ja) * | 1988-07-01 | 1990-01-18 | Fujitsu Ltd | 半導体装置 |
| KR910007142A (ko) * | 1988-09-30 | 1991-04-30 | 미다 가쓰시게 | 박막 광트랜지스터와 그것을 사용한 광센서어레이 |
| US5200634A (en) * | 1988-09-30 | 1993-04-06 | Hitachi, Ltd. | Thin film phototransistor and photosensor array using the same |
| US5270229A (en) * | 1989-03-07 | 1993-12-14 | Matsushita Electric Industrial Co., Ltd. | Thin film semiconductor device and process for producing thereof |
| US4998146A (en) * | 1989-05-24 | 1991-03-05 | Xerox Corporation | High voltage thin film transistor |
| JP2658569B2 (ja) * | 1990-11-28 | 1997-09-30 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| US5327834A (en) * | 1992-05-28 | 1994-07-12 | Thiokol Corporation | Integrated field-effect initiator |
| US7830587B2 (en) | 1993-03-17 | 2010-11-09 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light with semiconductor substrate |
| US6674562B1 (en) * | 1994-05-05 | 2004-01-06 | Iridigm Display Corporation | Interferometric modulation of radiation |
| US7808694B2 (en) * | 1994-05-05 | 2010-10-05 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| US7826120B2 (en) * | 1994-05-05 | 2010-11-02 | Qualcomm Mems Technologies, Inc. | Method and device for multi-color interferometric modulation |
| US8081369B2 (en) * | 1994-05-05 | 2011-12-20 | Qualcomm Mems Technologies, Inc. | System and method for a MEMS device |
| US7738157B2 (en) * | 1994-05-05 | 2010-06-15 | Qualcomm Mems Technologies, Inc. | System and method for a MEMS device |
| US7800809B2 (en) * | 1994-05-05 | 2010-09-21 | Qualcomm Mems Technologies, Inc. | System and method for a MEMS device |
| US7852545B2 (en) * | 1994-05-05 | 2010-12-14 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| US8014059B2 (en) * | 1994-05-05 | 2011-09-06 | Qualcomm Mems Technologies, Inc. | System and method for charge control in a MEMS device |
| US7839556B2 (en) * | 1994-05-05 | 2010-11-23 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| US7776631B2 (en) * | 1994-05-05 | 2010-08-17 | Qualcomm Mems Technologies, Inc. | MEMS device and method of forming a MEMS device |
| US7898722B2 (en) * | 1995-05-01 | 2011-03-01 | Qualcomm Mems Technologies, Inc. | Microelectromechanical device with restoring electrode |
| US7929197B2 (en) * | 1996-11-05 | 2011-04-19 | Qualcomm Mems Technologies, Inc. | System and method for a MEMS device |
| US7830588B2 (en) * | 1996-12-19 | 2010-11-09 | Qualcomm Mems Technologies, Inc. | Method of making a light modulating display device and associated transistor circuitry and structures thereof |
| WO1999052006A2 (en) * | 1998-04-08 | 1999-10-14 | Etalon, Inc. | Interferometric modulation of radiation |
| US8928967B2 (en) | 1998-04-08 | 2015-01-06 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| US20070178710A1 (en) * | 2003-08-18 | 2007-08-02 | 3M Innovative Properties Company | Method for sealing thin film transistors |
| US7476327B2 (en) * | 2004-05-04 | 2009-01-13 | Idc, Llc | Method of manufacture for microelectromechanical devices |
| US7724993B2 (en) * | 2004-09-27 | 2010-05-25 | Qualcomm Mems Technologies, Inc. | MEMS switches with deforming membranes |
| US7446927B2 (en) * | 2004-09-27 | 2008-11-04 | Idc, Llc | MEMS switch with set and latch electrodes |
| US7427776B2 (en) * | 2004-10-07 | 2008-09-23 | Hewlett-Packard Development Company, L.P. | Thin-film transistor and methods |
| US7916980B2 (en) | 2006-01-13 | 2011-03-29 | Qualcomm Mems Technologies, Inc. | Interconnect structure for MEMS device |
| US7550810B2 (en) * | 2006-02-23 | 2009-06-23 | Qualcomm Mems Technologies, Inc. | MEMS device having a layer movable at asymmetric rates |
| US7527998B2 (en) * | 2006-06-30 | 2009-05-05 | Qualcomm Mems Technologies, Inc. | Method of manufacturing MEMS devices providing air gap control |
| US7684106B2 (en) * | 2006-11-02 | 2010-03-23 | Qualcomm Mems Technologies, Inc. | Compatible MEMS switch architecture |
| US7724417B2 (en) * | 2006-12-19 | 2010-05-25 | Qualcomm Mems Technologies, Inc. | MEMS switches with deforming membranes |
| JP5492571B2 (ja) * | 2007-02-20 | 2014-05-14 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | Memsのエッチングを行うための機器および方法 |
| US8022896B2 (en) * | 2007-08-08 | 2011-09-20 | Qualcomm Mems Technologies, Inc. | ESD protection for MEMS display panels |
| WO2009036215A2 (en) * | 2007-09-14 | 2009-03-19 | Qualcomm Mems Technologies, Inc. | Etching processes used in mems production |
| WO2011126953A1 (en) | 2010-04-09 | 2011-10-13 | Qualcomm Mems Technologies, Inc. | Mechanical layer of an electromechanical device and methods of forming the same |
| US8963159B2 (en) | 2011-04-04 | 2015-02-24 | Qualcomm Mems Technologies, Inc. | Pixel via and methods of forming the same |
| US9134527B2 (en) | 2011-04-04 | 2015-09-15 | Qualcomm Mems Technologies, Inc. | Pixel via and methods of forming the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3616527A (en) | 1968-07-15 | 1971-11-02 | Ncr Co | Method of accurately doping a semiconductor material layer |
| US3710205A (en) | 1971-04-09 | 1973-01-09 | Westinghouse Electric Corp | Electronic components having improved ionic stability |
| JPS5368581A (en) | 1976-12-01 | 1978-06-19 | Hitachi Ltd | Semiconductor device |
| JPS54154289A (en) | 1978-05-26 | 1979-12-05 | Matsushita Electric Ind Co Ltd | Manufacture of thin-film transistor array |
-
1980
- 1980-05-16 JP JP6572080A patent/JPS56161676A/ja active Granted
-
1981
- 1981-05-07 US US06/261,545 patent/US4425572A/en not_active Expired - Lifetime
- 1981-05-11 GB GB8114302A patent/GB2077994B/en not_active Expired
- 1981-05-12 DE DE3118674A patent/DE3118674C2/de not_active Expired
Non-Patent Citations (1)
| Title |
|---|
| Tickle, A.C., Thin-Film Transistors, New York 1969, S. 75-77 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12385680B2 (en) | 2020-04-24 | 2025-08-12 | Falkonair, Inc. | Systems and/or methods for controlling a compressor and/or a fan motor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS626672B2 (de) | 1987-02-12 |
| DE3118674C2 (de) | 1984-05-30 |
| GB2077994B (en) | 1984-07-11 |
| JPS56161676A (en) | 1981-12-12 |
| GB2077994A (en) | 1981-12-23 |
| US4425572A (en) | 1984-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3118674A1 (de) | Duennfilm-transistor | |
| DE69427556T2 (de) | Drain/Source-Kontakt für Dünnfilmtransistor | |
| DE69110563T2 (de) | Flüssigkristall-Anzeigevorrichtung. | |
| DE69032893T2 (de) | Werkstoff für elektrische Leiter, Elektronikagerät welches diesen verwendet und Flüssig-Kristall-Anzeige | |
| DE68912482T2 (de) | Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind. | |
| DE69021513T2 (de) | Anzeigevorrichtung mit aktiver Matrix. | |
| DE3752301T2 (de) | Verfahren zur Herstellung eines Dünnschichttransistors | |
| DE2706623C2 (de) | ||
| DE69526676T2 (de) | Fluessigkristall-anzeigevorrichtung mit pixeln von hoher kapazitaet | |
| DE19623292C2 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung | |
| DE69408000T2 (de) | Flüssigkristall-Anzeigevorrichtungen mit aus Metalloxid und Halbleitermaterial bestehenden Mehrschicht-Gatebusleitungen | |
| DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
| DE3886198T2 (de) | Flüssigkristall-Anzeigevorrichtung. | |
| DE3028718C2 (de) | Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung | |
| DE19610283A1 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung | |
| DE69325849T2 (de) | Verfahren zum Herstellen von Metalleiter auf einem isolierenden Substrat | |
| DE2607898A1 (de) | Doppelgate-schottky-feldeffekttransistor mit zwischenelektrode und verfahren zu dessen herstellung | |
| DE2631873A1 (de) | Halbleiterbauelement mit einem schottky-kontakt mit kleinem serienwiderstand und verfahren zu seiner herstellung | |
| DE3640174A1 (de) | Duennfilm-transistor-anordnung | |
| DE3043289A1 (de) | Herstellungverfahren fuer eine halbleitereinrichtung | |
| DE69025228T2 (de) | MIM-Anordnung, Verfahren zu deren Herstellung und eine solche Anordnung enthaltende Anzeigevorrichtung | |
| DE69326132T2 (de) | Flüssigkristall-Anzeigetafel mit aktiver Matrix und Verfahren zu ihrer Herstellung | |
| DE1464395C3 (de) | Feldeffekt-Transistor | |
| DE2044027A1 (de) | Halbleiteranordnung zur Unterdrückung der Stör MOSFET Bildung bei integrierten Schaltungen | |
| DE69322604T2 (de) | Mit einer Lastanordnung und einem Treibertransistor ausgestattete Dünnschichttransistorschaltung und Verfahren zu ihrer Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition |