DE3043289A1

DE3043289A1 - Herstellungverfahren fuer eine halbleitereinrichtung

Info

Publication number: DE3043289A1
Application number: DE19803043289
Authority: DE
Inventors: Kenichi Osaka Kikuchi; Shunji Otani
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1979-11-19
Filing date: 1980-11-17
Publication date: 1981-05-27
Also published as: FR2474761B1; DE3043289C2; FR2474761A1; US4377899A

Description

Beschreibung

Die Erfindung bezieht sich auf Herstellungsverfahren für Halbleitereinrichtimgen. Insbesondere bezieht sich die Erfindung auf ein Herstellungsverfahren für eine Halbleitereinrichtung, das den Schritt des Auf bringen n ο in er, Elektrodenmetalls wahlweine durch die Benutzung von zwei benachbarten Wänden umfaßt, die auf einem Halbleitersubstrat gebildet werden,

Ein Schottky-Sperr-Gate-Foldeffekbtransistor., der anschließend hier als ein "MES-FET" bezeichnet wird, benutzt eine Schottky-Sperre als seine Gate-Kl oktroöe, die durch Aufbringen von Metall in Berührung m:i I, einer Halbleiteroberfläche gebildet wird,, MES-FETs wen-ei en in großem Umfang in rauscharmeu Verstärkern, Leistungsverstärkern oder Oszillatoren im Bereich von Mikrowellenfrequenzen benutzte

Die Fig., 1A bis 1D zeigen die Herstellungsschritte, die bei einem herkömmlichen Herstellungsverfahren für einen MES-FET benutzt werden«. Wie in Figo IA gezeigt ist, wird eine aktive Schicht 2 auf einer halbisolierenden Halbleiterplatte Λ durch ein epiaxiales Wachsen gebildet. Der Bereich der aktiven Schicht 2 wird auf ein gewünschtes Maß durch Mesaätzen begrenzt, wie dieses in Fig. 1B gezeigt ist. Wie in Fig. 1C gezeigt ist, werden eine Source-Elektrode 3 und eine Drain-Elektrode ¹V mit einer Au-Ge-Ni-Legierung gebildet, wobei ein gewöhnliches

13QQ22/083fl

Vakuumaufdampfen, und lithographische Techniken benutzt werden, wonach die Platte einer Wärmebehandlung bei etwa 470 C für mehrere Minuten ausgesetzt wird» Dann wird eine Gate-Elektrode 5 in einem Bereich der aktiven Schicht zwischen der Source-Elektrode 3 und der Drain-Elektrode gebildet, wobei normales Vakuumaufdampfen und lithographische Techniken benutzt werden.

Um die Hochi'x-equenzempfindlichkeit eines MES-FET zu verbessern, muß die Gate-Länge 6 so kurz wie möglich gemacht werden. Das Bauelement muß daher mit einer extrem hohen Genauigkeit hergestellt werden. Bei dem beschriebenen herkömmlichen Herstellungsverfahren werden bei der Bildung des Musbers der Gate-Elektrode 5 unter Benutzung eines Fotowiderstandsmaterials, das anschließend einfach als Widerstand bezeichnet wird, Stufen in der Eähe des Gate-Musters durch die Source-Elektrode 3 und die Drain-Elektrode gebildet. Die Auflösung des Gate-Musters ist daher nicht so gut wie in dem Falle, bei dem die Muster auf einer flachen Oberfläche gebildet werden. Es ist daher schwierig, ein Gate-Muster so kurz wie 1 pm mit Hilfe des herkömmlichen Herstellungsverfahrens zu bilden. Da außerdem die Gate-Elektrode mit einer hohen Ausrichtgenauigkeit in der Größenordnung von +_ 0_s2 pm zwischen, der Source-Elektrode 3 und der Drain-Elektrode M- gebildet werden muß, die zuvor gebildet wurden, ist es unter Verwendung der bekannten Techniken äußerst schwierig, diese Elektroden mit einer solchen hohen Genauigkeit anzuordnen. Das herkömmliche Herstellungsverfahren erzielt daher nur einen sehr niedrigen Herstellungsausstoße

130022/0830

Gewöhnlich wird "bei der Herstellung von Einrichtungen dieser Art ein Verfahren benutzt, bei dem vor der Bildung der Gate-Elektrode 5 die Source-Elektrode 3 und die Drain-Elektrode 4- einer Legierungsbehandlung ausgesetzt werden, um den Berührungswiderstand zu ihnen zu vermindern. Wenn jedoch die Wärmebehandlung mit einer ausreichend hohen Temperatur für eine lange Zeit ausgeführt wird, tritt eine Metallkohäsion oder ein Zusammenballen bei den Source- und Drain-Elektroden auf, das die Größe der Stufen um diese herum erhöht. Dieses ist einer der Gründe, die die Auflösung des Gate-Fotowiderstands-Musters nachteilig boeinflussen.

Aufgabe der Erfindung ist es daher, die zuvor erwähnten Nachteile bei dem herkömmlichen Herstellungsverfahren für eine Halbleitereinrichtung zu beseitigen und MES-FETs mit einem hohen Fertigungsausstoß herzustellen.

Diese Aufgabe sowie weitere Ziele der Erfindung werden mit Hilfe eines Herstellungsverfahrens für eine Halbleitereinrichtung gelöst, bei dem erfindungsgemäß zwei benachbarte Wände benutzt werden, und ein Vakuumaufdampfwinkel in geeigneter Weise so gewählt wird, daß Elektrodenmetall nur auf gewünschten Bereichen vakuumaufgedampft wird.

Im einzelnen werden diese Aufgabe und weitere Ziele der Erfindung durch ein Herstellungsverfahren für Halbleitereinrichtungen gelöst, das die Schritte des Bildens einer elektrisch leitenden, aktiven Schicht auf einem halbiso-

130022/0830

lierenden Halbleitersubstrat, des BIldens von zwei benachbarten Wänden auf der aktiven Schicht, die sich linear und parallel zueinander erstrecken, des Vakuumaufdampfens von Metall schräg in Bezug auf die vertikalen Flächen der zwei Wände zum Bilden einer Schicht einer ohmischen Elektorde selektiv auf der aktiven Schicht mit Ausnahme von Bereichen der aktiven Schicht zwischen den zwei Wänden, des Auftragens einer Schicht eines Schottky-Sporrmetalla auf dem Bereich der aktiven Schicht zwischen den zwei Wänden und des Entfernens der zwei Wände umfaßt, um das Metall zu entfernen, das auf den zwei Wänden abgelagert ist. Die Wände können aus einem Widerstandsmaterial oder einer Kombination von Widerstandsmaterial und eines isolierenden Materials gebildet werden, das als ein Abstandshalter dient. Andererseits können die Wände auch insgesamt aus einem isolierenden Material bestehen.

Weitere Ziele der Erfindung werden durch ein Herstellungsverfahren für eine Halbleitereinrichtung erreicht, das die Schritte des Bildens einer elektrisch leitenden, aktiven Schicht auf einem halbisolierenden Halbleitersubstrat, des Bildens von zwei benachbarten Wänden auf der aktiven Schicht, die linear und parallel zueinander sich erstrecken, wobei ieäe der zwei Wände aus einem isolierenden Film und einer Widerstandsschicht gebildet ist, des Vakuumaufdampfens eines ohmischen Elektrodenmetalls schräg in Bezug auf die vertikalen Flächen der zwei Wände, um eine Schicht einer ohmischen Elektrode auf der aktiven Schicht in Bereichen mit Ausnahme von Bereichen zu bilden, die zwischen den zwei Wänden liegen,

130022/083Π

des Entfernens der zwei Widerstandsschichten zum Entfernen des auf den Widerstandsschichten gebildeten Metalls, des Erwärmens der Schient des ohmischen Elektrodenmetalls, des Auftragens einer Schicht eines Schottky-Sperrmetalls auf dem Bereich der aktiven Schicht zwischen den zwei isolierenden Filmen und des Entfernens eines jeden isolierenden Films umfaßt, um das auf dem isolierenden Film gebildete Iletall zu entfernen. Der Winkel der Vakuumaufdarapfung zum Auftragen der Schicht aus dem Schottky-Sperrmetall kann gegenüber der Vertikalen geändert werden, um eine kürzere Gate-Elektrode herzustellen. Vor dem Vakuumaufdampfen des Schottky-Sperrmetalls kann die Oberfläche des Halbleitersubstrats geätzt werden, um in diesem eine Gate-Elektrode zu bilden. Nachdem die zwei Wände gebildet wurden, kann die Oberfläche des Halbleitersubstrats mesageätzt werden.«

Gemäß einem bevorzugten Gedanken der Erfindung wird also ein Herstellungsverfahren für eine Halbleitertransistoreinrichtung, insbesondere eines Schottky-Sperr-Gate-Feldeffekttransistors, geschaffen., der ausgezeichnete Eigenschaften bei hohen Frequenzen infolge einer außerordentlich kurzen Gate-Länge hat«. Eine elektrisch leitende, aktive Schicht wird auf einem halbisolierenden Halbleitersubstrat gebildet. Zwei benachbarte Wände werden auf der benachbarten Schicht gebildet, die aus einem Widerstandsmaterial hergestellt sind und sich linear und parallel zueinander erstrecken«. Ein ohmisches Elektrodenmetall wird dann schräg in Bezug auf die vertikalen Flächen der zwei Wände aufgedampft, um eine ohmische

130022/0830

Elektrodenschicht auf der aktiven Schicht in Bereichen mit Ausnahme der zwischen den zwei Wänden liegenden gebildet. Eine Schicht eines Schottky-Sperrmetalls wird dann zwischen den zx^ei Wänden aufgebracht, und danach werden die zwei Wände entfernt, um die Schichten des ohmischen Elektrodenmetalls und des die Schottky-Sperre bildenden Metalls auf den beiden Wänden zu entfernen.

Ausgestaltungen der Erfindung sind in den Unt eransprüchen angegeben,

Ausführungsbeispiele der Erfindung werden anhand der Zeichnung erläutert. Im einzelnen zeigt:

Fig. 1A - 1D beispielhafte Darstellungen, die die

Herstellungsschritte bei einem herkömmlichen Herstellungsverfahren für eine Halbleitereinrichtung zeigen,

Pig. 2A - 2F und 3 beispielhafte Darstellungen, die die Herstellungsschritte eines ersten Ausführungsbeispiels des erfindungsgemäßen Herstellungsverfahrens für eine Halbleitereinrichtung zeigen,

Fig. 4· und 5 beispielhafte Darstellungen, die zweite und dritte Ausführungsbeispiele eines erfindungsgemäßen Verfahrens zeigen, und

Fig. 6A - 61 beispielhafte Darstellungen, die die Herstellungsschritte bei einem vierten Ausführungsbeispiel des erfindungsgemäßen Verfahrens zeigen.

130022/083Q

Die Erfindung wird anhand von bevorzugten Ausführungsbeispielen erläutert. Eine Vielzahl von Materialien können zur Bildung der Wände benutzt werden. Zuerst werden Ausführungsbeispiele eines erfindungegemäßen Verfahrens erläutert, bei dem ein Widerstandsmaterial zur Bildung der Wände benutzt wird.

Ein erstes Ausführungsbeispiel des erfindungsgemäßen Herstellungsverfahrens für eine Halbleiter einrichtung wird anhand von Fig. 2 erläutert, die die Schritte der Herstellung einer Halbleitereinrichtung zeigt.

Wie in Fig. 2A gzeigt ist, wird z.B. eine n-GaAs-aktive Schicht 7 auf einer oberen Oberfläche eines halbisolierenden Halbleiter-Kristallsubstrats 6 gebildet, wie GaAs. Bei dieser Herstellung wird vorzugsweise ein epiaxiales Wachstumsverfahren in einer Dampfphase benutzt, obwohl auch ein epiaxiales Wachstumsverfahren in einer flüssigen Phase oder ein Ionen-Einpflanzungsverfahren genau so gut benutzt werden kann. Danach wird die n-GaAs-aktive Schicht 7 auf den gewünschten Bereich mit Hilfe des Mesaätzens beschränkt, wie dieses in Fig. 2B gezeigt ist.

Danach werden Widerstandswände 8 und 9 auf der aktiven Schicht 7 parallel und benachbart zueinander gebildet, die sich linear auf der Oberfläche des Halbleitersubstrat« erstrecken, wie dieses in Fig. 2G gezeigt ist. In diesem Fall ist die Oberfläche der aktiven Schicht 7 bemerkenswert flach, so daß die Widerstandswände 8 und 9 mit hoher Genauigkeit gebildet werden können. Das heißt, ein genaues

130022/0830

Muster kann bis zu einem Maß von "beispielsweise 1 pm gebildet werden.

Danach wird, wie in Fig. 2D gezeigt ist, ein ohmisches Elektrodenmetall, wie Au-Ge-Ni-Legierung in zwei schrägen. Richtungen vakuumaufgedampft, um die ohmischen Elektrodenschichten selektiv auf Bereichen der aktiven Schicht 7 mit Ausnahme eines Gate-Bereichs, zu "bilden, die außerhalb der Widerstandswände 8 und 9 liegen, um damit eine Source-Elektrode 10 und eine Drain-Elektrode 11 zu bilden.

Damit nur die Bereiche der aktiven Schicht 7 außerhalb der Widerstandswände 8 und 9 dem Vakuumaufdampfen ausgesetzt sind, und der Bereich zwischen den Widerstandswänden 8 und 9 diesem nicht ausgesetzt wird, muß ein vorteilhafter Vakuumauf dampf winkel bestimmt v/erden. Dieser Winkel kann mit Hilfe der Elementargeometrie oder aus einem Diagramm bestimmt werden. Wenn die Wände 8 und 9 z«B. eine Höhe von 1 pm und einen Abstand voneinander von 1 pm haben, muß der Vakuumaufdampfwinkel mehr als 4-5 ° in Bezug auf die Vertikalrichtung der oberen Oberfläche des Substrats betragen. Jedoch sind die Wände in ihrer Höhe und Entfernung nicht immer gleichmäßig. Daher soll der Vakuumauf dampf winkel größer als 65° sein.

Wenn es schwierig ist, das Verhältnis der Höhe der Wände zur Breite bei der Benutzung nur der Widerstandsschicht ausreichend zu vergrößern, muß der Vakuumaufdampfwinkel relativ groß sein, wodurch die sich ergebende Schicht in ihrer Stärke klein ist. Diese Schwierigkeit kann durch Benutzung des folgenden Verfahrens beseitigt werden. Eine

130022/0830

isolierende Schicht, die als ein Abstandshalter dient, wird unter Benutzung von SiO^, Si₅-N^, oder von Polyimidharz unter der Widerstandsschicht gebildet, wonach dann die so gebildete isolierende Schicht einem chemischen Ätzen, einem Plasmaätzen oder einem Ionenätzen unterworfen wird, wobei die Widerstandsschicht als eine Maske benutzt wird, um ausreichend hohe Wände zu bilden.

Dann wird, v/ie in Fig. 2E gezeigt ist, das Schottky-Sperrmetall, wie Aluminium, im wesentlichen vertikal zur Hauptebene des Substrats vakuumaufgedampft, um eine Schottky-Gate-Elektrode 12 auf der aktiven Schicht zwischen den Widerstandswänden 8 und 9 zu bilden. Bei diesem Schritt wird Aluminium auf die aktjve Schicht 7 auch außerhalb der Widerstandswände 8 und 9 vakuumaufgedampft. Jedoch sind die Aluminiumschichton von den Bereichen der aktiven Schicht 7 infolge der Gegenwart der Au-Ge-Iii--Legierungsschichten isoliert. Das heißt, da die Aluminiumschichten lediglich auf den Au-Ge-Ni-Legierungsschichten aufgebracht werden, werden die ohmischen Eigenschaften von ihnen nur sehr wenig verändert.

Schließlich werden die Widerstandsviände 8 und 9 entfernt, und die Platte wird einer Wärmebehandlung bei einer Temperatur von etwa 470⁰G für mehrere Zehner von Sekunden ausgesetzt, um damit ausgezeichnete ohmische Eigenschaften zu erreichen. Die so gebildete Einrichtung hat den in Fig» 2F gezeigten MES-FET-Aufbau*

Fig. 3 zeigt die örtlichen Beziehungen der bei der Herstellung der zuvor beschriebenen Halblexterexnrxchtung erzeugten Elektroden. In Figo 3 zeigt der achraffj orte

13QQ22/083Q

Teil Bereiche, in denen das Widerstandsmaterial über der aktiven Schicht liegt, und die Bezugszeichen 8 und 9 bezeichnen die benachbarten Widerstandswände. Außerdem bezeichnet in Pig. 3 das Bezugszeichen 13 einen Gate-Bereich. Da der Gate-Bereich 13 durch die Widerstandswände 8 und 9 umgeben ist, wird kein ohmisches Elektrodenmetall in dem Gate-Bereich 13 abgelagert, wenn da.s ohmische Elektrodenmetall in der zuvor beschriebenen Weise vakuumaufgedampft wird. Zwei Schichten des ohmischen Elektrodenmetalls und des Schottky-Sperrmetalls werden über den gesamten Bereich mit Ausnahme des Gate-Bereichs 13 gebildet. Wenn jedoch das Widerstandsmaterial entfernt wird, werden auch die Metallschichten auf dem Widerstandsmaterial zusammen mit diesem entfernt» Dadurch werden die Source-Elektrode 10, die Drain-Elektrode 11, die Schottky-Gate-Elektrode 12 und ein mit dieser verbundenes Kissen 14- mit den in Fig. 3 gezeigten Formgebungen zurückgelassene

Ein zweites Ausführungsbeispiel eines erfindungsgemäßen Verfahrens ist in Fig. 4- gezeigt. Bei diesem Ausführungsbeispiel wird der Vakuumauf dampf winkel des Schottky-Sperrmetalls gesteuert, um eine Gate-Länge zu erreichen, die kürzer als der Abstand zwischen den "Widerstandswänden 8 und 9 ist. Der Vakuumauf dampf winkel wird bis zu dem Maße frei verändert, daß eine Schottky-Gate-Elektrode 12 auf der Oberfläche einer aktiven Schicht 7 gebildet wird, die zwischen den Widerstandswänden. 8 und 9 angeordnet ist, wodurch ein MES-FET hergestellt werden kann, dessen Gate-Länge erheblich kurzer ist, als die bei normalen lithographischen Techniken erreichte ist <.

130022/083Π

Fig«. 5 zeigt einen Schnitt zur Erläuterung eines weiteren Ausführungsbeispiels eines erfindungsgemäßen Verfahrens.

Aus der vorstehenden Beschreibung wird klar, daß das erfindungsgemäße Verfahren für die Halbleitereinrichtung in seinem Anwendungsbereich sehr breit ist und in verschiedener Weise geändert oder modifiziert werden kann. So kann. z.B. nach dem Schritt des Vakuumaufdampfens des ohmischen Elektrodenmetalls außerhalb der Widerstandswände 8 und 9 (Pig. 2D) ein Schritt eines leichten Ätzens der freien Oberfläche der aktiven Schicht 7 zwischen den Widerstandswänden 8 und 9 ausgeführt werden. In diesem Fall wird bei dem sich ergebenden Aufbau, wie es in Fig. 5 gezeigt ist, nur der Teil der aktiven Schicht 7 vermindert, der sich unter der Schottky-Gate-Elektrode 12 befindet. Der so gebildete MES-FET hat den Vorteil, daß sein Source-Reihenwiderstandswert klein ist-

Ein weiteres Beispiel eines erfindungsgemäßen Verfahrens, bei dem zwei Schichten, nämlich eine Widerstandsschicht und eine isolierende Schicht zur Bildung der Wände benutzt werden, wird anhand der Fig. 6 erläutert. Wie in Fig. 6A gezeigt ist, wird zuerst eine n-GaAs-aktive Schicht auf einer Oberfläche eines halbisolierenden GaAs-Substrates z.B. mit Hilfe eines epiaxialen Wachstumsverfahrens in einer Dampfphase bis zu einer Dicke von 0,2 pirn mit einer Träger-

—17 — 'S

dichte von z.B. 1 χ 10 cm ^D gebildet. Bei diesem 'Wachstumsverfahren kann das Dotierungsmatex^%ial z.B. Te sein.

Wie in Fig. 6B gezeigt ist, wird der Bereich der aktiven Schicht 7 in gewünschter Weise bestimmt. Dann wird eine

130022/0830

isolierende Schicht 8, wie ein SiOp auf der aktiven Schicht 7 mit einem Niedrigtemperatur-CVD-Verfahren gebildet, bei dem SiHfj-Gas benutzt wird. Die Dicke der SiOp-Schicht 8 beträgt z.B. 5000 £.

Danach wird, wie in Pig. 6D gezeigt ist, ein Positiv-Fotowiderstandsinaterial übei" der SiO -Schicht 8 bis zu einer Dicke von 5000 A aufgetragen, und Miderstandsmuster 9 und 10 werden mit Hilfe von üblichen Techniken gebildet, wie dieses in Fig. 6D gezeigt ist.. Die Fotowiderstandsmuster 9 und 10 erstrecken sich linear auf der Oberfläche des Halbleitersubstrats und sind voneinander z.B. um 1 pm beabstandet. Die so gebildeten Muster haben eine ausgezeichnete Auflösung, da. sie auf einer flachen Oberfläche gebildet sind.

Dann wird die SiOp-Schicht 8 mit dem Widerstandsmuster als eine Maske geätzt, um zwei benachbarte Wände 11 und 12 zu bilden, die aus den übrigen. SiO^-Schichten 8a und 8b und den Widerstandsmustern 9 und 10 gebildet werden. Bei diesem Beispiel wird Elektrodenmetall selektiv durch Benutzung der zwei Wände 11 und 12 in der nachfolgend beschriebenen Weise vakuumaufgedampft.

Zuerst wird ein ohmisches Elektrodenmetall, wie Au-Ge-Ni-Legierung schräg auf die Substratoberfläche vakuumaufgedampft, um eine Source-Elektrode 15 und eine Drain-Elektroderi4· zu bilden, um Schichten aus Au-Ge-Ni-Legierung auf der aktiven Schicht 7 außerhalb der zwei Wände 11 und 12 zu bilden. Danach werden, wie in Fig. 6G gezeigt ist, die Widerstandsmuster 9 und 10 entfernt, wodurch auch die

130022/0830

Au-Ge-Ni-Legierungsschichten auf den ViderStandsmustern 9 und 10 entfernt werden. Die so gebildete Halbleitereinrichtung wird einer Wärmebehandlung bei 470 C für etwa 2 Minuten in einer Hp-Atmosphäre ausgesetzt, wodurch die ohmischen Eigenschaften der Source- Elektrode und der Drain-Elektrode 14 verbessert werden«.

Danach wird, wie in 3?ig, GH gezeigt ist, ein Schottky-Sperrmetall, wie Aluminium, über die gesamte Oberfläche des Bauelements vakuumaufgodampft, wodurch eine Aluminiumschicht auf der aktiven Schicht 7 zwischen den SiOp-Schichten 8a und ob gebildet; wird, um eine Schottky-Gate-Elektrode 15 zu bilden. Bei diesem Schritt werden Aluminiumschichtexi außerhalb der SiOo-Schichten 8a und 8b gebildet„ Da jedoch die Aluminiumschichten lediglich auf der Oberfläche der Au-Ge-lTi-Legierungsschichten aufgebracht werden, 'beerinfluiJ&Gn sie deren ohm ir; ehe Eigenschaften nicht großο

Um die Elektroden der Halbleitereinrichtung in stärkerer Weise positiv elektrisch zu isolieren und den Jj'ertigungßausstoß zu vergrößern, kann das folgende Verfahren benutzt werden. Die SiOp-Schichten 8a und 8b v/erden durch Ätzen mit Hilfe eines herkömmlichen Pufferätzmaterials entfernt. Dadurch werden auch die Aluminiumschicht en auf den SiOo-Schichten 8a und 8b entfernt, wodurch ein. MES-FET hergestellt wird, der einen Querschnittaufbau hat, wie er in Fig. 61 gezeigt ist^

130022/083G

Bei diesem Ausführungsbeispiel wird der ohmische Kontakt der Drain-Elektrode einer Wärmebehandlung vor der Bildung der Schottky-Gate-Elektrode ausgesetzt. Ohne Beeinflussung der elektrischen Eigenschaften der Schottky-Gate-Elektrode kann daher die Wärmebehandlung bei einer hohen Temperatur während einer langen Zeitdauer ausgeführt werden, und die ohmischen Eigenschaften der sich ergebenden Einrichtung sind ausgezeichnet„ Außerdem ist kein zusätzlicher Schritt der Herstellung von Widerstandsmuster erforderlich, nachdem die Source-Elekbrode 13 und die Drain-Elektrode 14-wärmebehandelt wurden. Selbst wenn ein Zusammenballen bei den Source-- ^ιnd Drain-Elektroden als Folge der Wärmebehandlung auftreten sollte, kann daher die Genauigkeit der danach folgenden sehr genauen Verarbeitung nicht beeinflußt werden* Auf diese Weise kann das Source- und Drain-Elektrodenmetall einer ausreichenden Wärmebehandlung ausgesetzt werden, und die ohmischen Eigenschaften werden verbessert.

Erfindungsgemäß werden, wie zuvor beschrieben wurde, zwei benachbarte Widerstandswände auf der Halbleiter schicht vorgesehen, und der Vakuumaufdampfwinkel wird geeignet gewählt, so daß das Elektrodencaet8.il auf die gewünschten Bereiche allein vakuumaufgedampft wird. Lie Source-, Drain- und Gate-Elektroden werden daher selbstausrichtend gebildet. Das erfindungsgemäße Verfahren hat daher den Vorteil, daß der Herstellungsvorgang einfach ist, da kein Ausrichtvorgang erforderlich ist. Da außerdem die Widerstandsmuster auf einer flachen Oberfläche gebildet werden, ist die Auflösung des Widerstansmusters bemerkenswert hoch. Dieses ist ein weiterer Vorteil des

13Q022/083Q

erfindungsgemäßen Verfahrens, Daher werden MES-FETs mit einer kurzen Gate-Länge bei einem hohen Fertigungsausstoß leicht hergestellt. Das erfindungsgemäße Verfahren kann daher zur Herstellung von MES-FETs oder solche umfassenden integrierten Schaltungen sehr wirksam angewendet werden.

Bei den zuvor erläuterten Ausführungsbeispielen ist das Halbleitermaterial GaAs. Es kann jedoch auch InP oder ein weiteres geeignetes Halbleitermaterial sein. Außerdem ist das Schottky-Sperrmetall nicht auf Aluminium beschränkt, sondern kann auch. Ti, Cr, Mo oder Ta sein. Der isolierende Film ist daher nicht auf SiOp beschränkt und kann ein Polyimidharzfilm oder ein Verbindungsfilm sein.

13Q022/0830

-ZO-

Leerseite

Claims

STJIiIlOHO UlLEGl¹HIC TiJjJUSTIiIEG, LTD.
No, 15» Kitahama 5~choiae_v Higashi-ku^ Osaka-shi, Osaka, Japan

17- November 1980 P 15 694 - 4-2/iib

Herstellung«;verxah.x-en fUx- eine Halbleitor-einriolitung

P a t e η t a η rj τ/ r ü c Ii c

Herstellungsverfahren für eine Halbloitoreinrichtung, gekennzeichnet durch:

Bilden einer elektrisch leitenden₄ aktiven Schicht auf einem halbisolierenden

Bilden von zwei benachbarten Wänden auf der aktiven Schicht, die sich linear und parallel zueinander erstrecken,

Vakuumaufdampfen eines ohniiechen Elektrodenmetalls schräg zu den vertikalen Flächen der zwei Wände, um eine Schicht

130022/0830

3043239

eines ohmischen El ekt ro de rune tails selektiv auf der aktiven Schicht mit Ausnahme des zwischen den zwei "Wänden liegenden Bereichs der aktiven Schicht zu bilden,

Aufbringen einer Schicht eines Schottky-Sperrmetalls auf dem Bereich der aktiven Schicht zwischen den zwei Wänden und

Entfernen der zwei V/ändo, um die Schichten dos ohmischen Elektrodenmetalls sowie des Schottky-Sperrmetalls zu entfernen, die auf den zwei l/änden gebildet sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die Wände ein Ätzgrundmaterial aufweisen.
5«. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die Wände ein Itζgrundmaterial und ein isolierendes Material aufweisen, das als ein Abstandshalter dient.
4-, Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die Wände ein isolierendes Material aufweisen*
5. Herstellungsverfahren für eine. Halbleiter einrichtung, gekennz eichnet durch:

Bilden einer elektrisch leitenden, aktiven Schicht auf einem halbisolierenden Halbleitersubstrat,

Bilden von zwei benachbarten Wänden auf der aktiven Schicht, die sich linear und parallel zueinander erstrecken, wobei

130022/0830
BAD ORIGINAL

30A3289

jede der zwei Wände einen isolierenden Film und eine Ätzgrundschicht aufweist,

Vakuumaufdampfen eines ohmischen Elektrodenmetalls schräg zu den vertikalen Flächen der zwei Wände, um eine Schicht eines ohmischen Elektrodenmetalls auf der aktiven Schicht mit Ausnahme des zwischen den zwei Wänden liegenden Bereichs der aktiven Schicht zu bilden,

Entfernen jeder Ätzgrundschicht, um die Schicht des auf jeder Ätzgrundschicht gebildeten ohmischen Elektrodenmetalls zu entfernen,

Erwärmen der Schicht des ohmischen Elektrodonmetalls,

Aufbringen einer Schicht eines Schottky-Sperrmetalls auf dem zwischen den zwei isolierenden Filmen liegenden Bereich der aktiven Schicht und

Entfernen eine.s jeden isolierenden Films, um die auf jedem isolierenden Film gebildete Schicht des Schottky-Sperrmetalls zu entfernen.
6. Verfahren nach Ansprach 1 oder 5i dadurch gekennzeichnet , daß beim Aufbringen der Schicht aus dem Schottky-Sperrmetall ein Winkel des Vakuumaufdampfens geändert wird.
7. Verfahren nach Anspruch 1 oder 5> dadurch gekennzeichnet , daß vor dem Vakuumaufdampfen des Schottky-Sperrmetalls die Oberfläche des Halbleiter-

130022/0830

Substrats geätzt wird, um in dieser eine Gate-Elektrode zu bilden.
8. Verfahren nach. Anspruch 1 oder 5» dadurch gekennzeichnet , daß nach dem Bilden der zwei Wände die Oberfläche des Halbleitersubstrats mesageätzt wird.
9. Verfahren nach Anspruch 1 oder 5» dadurch. gekennzeichnet, daß der Winkel der Vakuumaufdampfung größer als 65° in Bezug auf die Vertikalrichtung der oberen Fläche des Substrates ist.

13QQ22/083Q