DE3114925C2 - - Google Patents

Description

Die Erfindung betrifft eine Anordnung zur Verarbeitung und Sichtanzeige graphischer Farbvideoinformationen gemäß dem Oberbegriff des Patentanspruchs.

Mit einer Rasterabtastung arbeitende graphische Bildverarbeitungs­ systeme weisen einen Vorteil gegenüber graphischen Systemen vom Vektor-Anzeigetyp insofern auf, als sie kompliziertere graphische Bilder zu erzeugen vermögen, die vielfarbige Schattierungs- und Mischbereiche aufweisen. Um diese Flexi­ bilität zu erzielen, muß jedoch ein Rasterabtastsystem eine sehr große Anzahl von Bildelementen oder sogenannten Pixels verarbeiten, und zwar entsprechend den individuell abgeta­ steten Punkten innerhalb einer Zeilen- und Spalten-Bildele­ mentmatrix für jedes sichtbare Vollbild. Bei einem derarti­ gen System ist in typischer Weise ein Vollbildspeicher vor­ gesehen, der ein Informationsbyte für jedes Bildelement eines Videobildes speichert. Derartige Vollbildspeicher sind extrem groß und teuer. Bei gewissen Systemen werden die drei Farbkomponenten eines Sichtbildes innerhalb des einzelnen Speicherbytes in dem jeweiligen Bildelement-Speicherplatz gespeichert. Dies führt zu einem nicht zufriedenstellenden Videobild bei schlechter Farb- und Helligkeitsauflösung über das gesamte Bild.

Bei anderen bekannten Systemen, wie z. B. bei Farbkarten­ systemen, ist ein zweiter, wesentlich kleinerer Farbkarten­ speicher vorgesehen, der durch das eine Video-Informations­ byte an der jeweiligen Bildelement-Speicherstelle des Voll­ bildspeichers adressiert wird. Der Farbkartenspeicher weist eine typische Konfiguration von 256 Wörter x 24 Bits auf. Die 24 Bits ermöglichen eine Auflösung eines 8-Bits-Bytes für jede der drei Primärkomponenten eines Farbbildsignals. Der Benutzer kann dann eine von 256 Farben in jedem Farbkarten Adressenspeicherplatz speichern und sodann ein Daten-Byte speichern, welches einen dieser Farbkartenplätze in jedem Bildelement-Speicherplatz des Vollbildspeichers kennzeich­ net. Eine derartige Anordnung vermag ein Videobild hoher Qualität zu liefern, ist jedoch auf 256 vorgewählten Farben aus einer Kombination von Millionen möglicher Farben be­ schränkt, die auf einer Fernsehbild-Anzeigeeinrichtung von­ einander unterschieden werden können. Diese Beschränkung auf 256 vorher festgelegte Farben reicht nicht aus, um generell eine Tiefpaßfilterung der in Fernsehqualität vorliegenden komplexen Bilder zu ermöglichen.

Eine Anordnung des vorstehend erläuterten Typs ist aus der DE-OS 28 55 731 bekannt. Sie umfaßt einen Datenspeicher für Leuchtdichtedaten, welcher für jeden Bildpunkt des Bild­ punktrasters einen Ein-Bit-Speicherplatz umfaßt. Der Leucht­ dichtespeicher kann lediglich eine Information darüber speichern, ob ein Bildpunkt mit einer vorbestimmten Farbe aufleuchten oder in einer Hintergrundfarbe erscheinen soll. Die Farbinformation ist in einem Farbspeicher gespeichert, der drei Speicherkomponenten für die drei Primärfarben rot, grün und blau umfaßt. Die Primärfarbinformationen des Farb­ speichers liefern in Verbindung mit einer Farbschaltung des Farbfernsehgeräts die vollständige Farbfernsehinformation auch hinsichtlich der Helligkeit, mit der die Farbe auf dem Bildschirm sichtbar wird. Die in dem Leuchtdichtespeicher gespeicherten Informationen werden lediglich zur Steuerung von Torschaltungen der Primärfarbkanäle ausgenutzt. Um die Auflösung der Farbsättigung zu erhöhen, wird vorgeschlagen, die Bitzahl der Farbinformationen zu erhöhen.

Aus NTG-Farbberichte, Band 67, 1979, Teil 2, Seiten 183 bis 193 und Seiten 246 bis 253 sind weitere Anordnungen zur gra­ phischen Bildverarbeitung bekannt, wobei prinzipielle Anfor­ derungen an derartige Anordnungen erläutert werden.

Verschiedene Beispiele für andere graphische Datensysteme mit Rasterabtastung sind in folgenden US-Patenten angegeben:
40 93 996, 4 17 473, 41 29 859, 41 56 914, 41 58 838, 41 89 743 und 41 89 744.

Aus dem US-Patent 32 93 614 ist es schließlich bekannt, zur Anzeige auf einem Bildschirm vorgesehene, entsprechend einer Matrix gerasterte Symbole, beispielsweise Buchstaben oder Ziffern, blockweise über Pufferregister parallel in einen Speicher einzuschreiben.

Es ist Aufgabe der Erfindung, eine Anordnung zur Verarbei­ tung und Sichtanzeige graphischer Farb-Videoinformationen an­ zugeben, die bei verhältnismäßig geringem Speicherplatz­ bedarf und einfacher Adressierbarkeit der Speicherplätze eine hohe Farbauflösung hat.

Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Patentanspruchs angegebenen Merkmale gelöst.

Der im Rahmen der Erfindung vorgesehene Datenspeicher umfaßt zwei gleiche Speicherteile, von denen jeder die gleiche, der Zahl der Bildpunkte des Bildpunktrasters entsprechende An­ zahl an Speicherplätzen hat. Die Speicherplätze beider Spei­ cherteile können Datenwörter mit jeweils mehreren Bits bei gleicher Bit-Zahl speichern. Die Zahl der Bits der zu spei­ chernden Datenwörter legt die Auflösung, d. h. die Zahl der bei der Digitalisierung zu speichernden Farb-Videoinforma­ tionen fest. Diese Mehrbit-Auflösung ist für beide Speicher­ teile gleich groß, was die Adressierung vereinfacht. Die in einem ersten der beiden Speicherteile gespeicherten Hellig­ keitsdaten sind dem Wert der Leuchtdichteamplitude propor­ tional. In dem zweiten Speicherteil wird die vollständige Chrominanzkomponente des Farbvideosignals in Form von zwei die Farbart festlegenden Datenkomponenten gespeichert. Da die Mehrbit-Auflösung beider Speicherteile gleich ist, kann die Farbvideoinformation ohne Minderung der Amplitudenauf­ lösung reproduziert werden. Jedem Speicherplatz des ersten, die Helligkeitsdaten speichernden Speicherteils sind zwei, vorzugsweise hinsichtlich der Adressierung benachbarte Speicherplätze des zweiten Speicherteils zugeordnet, in wel­ chem zusammengehörende Farbartdatenpaare gespeichert sind. Die Farbartdatenpaare haben somit zusammen dieselbe effek­ tive Bandbreite wie die einzelnen zugehörigen Helligkeits­ daten. Die gegenüber der räumlichen Auflösung der Hellig­ keitsdaten halbierte Auflösung der Farbdaten beeinträchtigt den visuellen Eindruck des Farbfernsehbilds nur unwesent­ lich.

Im folgenden soll die Erfindung anhand von Zeichnungen näher erläutert werden.

Fig. 1 zeigt in einem Blockdiagramm eine rechnergesteuerte graphische Anordnung gemäß der Erfindung.

Fig. 2 zeigt in einem Blockdiagramm einen Vollbildspeicher für die Anordnung gemäß Fig. 1.

Fig. 3 zeigt in einem Blockdiagramm ein Speichersteuerwerk für die in Fig. 1 dargestellte Anordnung.

Fig. 4 zeigt in einem Blockdiagramm eine Eingangs-Abtast­ einrichtung für die in Fig. 1 dargestellte Anordnung.

Fig. 5 zeigt in einem Blockdiagramm eine der Bildadressen­ transformation dienende Schnittstellenschaltung für die in Fig. 1 dargestellte Anordnung.

Fig. 6 zeigt in einem Blockdiagramm einen X,Y-Adressen­ generator für die in Fig. 5 dargestellte, der Bildadressen­ transformation dienende Schnittstellenschaltung.

Fig. 7 zeigt in einem Blockdiagramm eine schematische Dar­ stellung eines Datenpuffers, wie er in der in Fig. 5 dar­ gestellten, der Bildadressentransformation dienenden Schnitt­ stellenschaltung angedeutet ist.

Fig. 8 zeigt in einem Blockdiagramm einen Bildsignal-Aus­ gabeprozessor der in Fig. 1 dargestellten Anordnung.

Fig. 9A und 9B zeigen in einem Blockdiagramm einen Einzel­ komponenten-Bilddatenweg für den in Fig. 8 dargestellten Bildsignal-Ausgabeprozessor.

Nunmehr sei auf Fig. 1 Bezug genommen, gemäß der ein mit Rastertastung arbeitendes rechnergesteuertes, graphisches System 10 in vorteilhafter Weise für eine YIQ-Farbdarstel­ lung konfiguriert ist. Diese System enthält eine Rechner- Busleitung 12 mit einer Zentraleinheit 14, die durch einen an dieser Busleitung angeschlossenen Rechner der Firma Digital Equiment Corporation mit der Bezeichnung PDP 11/34 gebildet sein kann. Die an der Rechner-Busleitung 12 ange­ schlossenen Rechnerkomponenten enthalten einen zusätzlichen RAM-Speicher 16 mit wahlfreiem Zugriff, ein Speicherplatten- Dateisystem 18, ein Magnetband-Dateisystem 20 und eine Konsole sowie eine Konsolen-Schnittstellenschaltung 22. Ein Bildsignal- bzw. Video-Verarbeitungssystem 24 ist an der Rechner-Busleitung 12 über eine Hauptbus-Schnitt­ stellenschaltung 26 angeschlossen, während eine Datentafel 28 und eine Programmanzeigeeinrichtung 30 mit der Rechner­ busleitung 12 über eine duale 38,2 kBaud-Serienschnitt­ stellenschaltung 32 angeschlossen sind. Weitere Rechner- Peripheriegeräte können erforderlichenfalls an der Rechner- Busleitung 12 angeschlossen sein. Die Rechner-Peripherie­ geräte, wie der zusätzliche Speicher 16, das Speicherplat­ ten-Dateisystem 18, das Magnetband-Dateisystem 20 und die Konsole 22 können abgesehen von einer geringfügigen für die jeweilige Einheit erforderliche Modifikation von her­ kömmlichem Aufbau sein. Eine derartige Modifikation kann dabei erforderlich sein, damit ein Blockzugriff ermöglicht ist, was das Auftreten einer kontinuierlichen Folge von Serienwörtern oder -bytes mit hoher Geschwindigkeit für das Bildsignal-Verarbeitungssystem 24 bedeutet. Bei einem herkömmlichen direkten Blockzugriff zum Speicher wird ein Adressenzähler, wie der Adressen­ zähler 34, innerhalb einer Haupteinheit, beispielsweise des Speicherplatten-Datensystems 18, auf eine gewünschte Anfangsadresse gesetzt, und sodann wird der betreffende Zähler in seiner Zählerstellung für jedes Lese- oder Schreibwort erhöht, welches übertragen wird, und zwar solange, bis eine bestimmte Anzahl von Wörtern über die Rechner-Busleitung übertragen ist. Das Bildsignal bzw. Video-Verarbeitungssystem 24 weist jedoch eine spezielle Blockzugriffs-Betriebsart auf, bei der sämtliche Daten­ wörter einer Blockübertragung einem adressierbaren Adressenspeicherplatz zugeführt werden müssen, der eine Komponente des Vollbildspeichers festlegt, während das Video-Verarbeitungssystem selbst zu einem vorher festgelegten X,Y -Adressenspeicherplatz zugreift und die Adresse für den betreffenden bestimmten Speicherplatz auf jede Wortübertragung automatisch erhöht. Es hat so­ mit den Anschein, daß die Rechner-Hauptbusleitung konti­ nuierlich den jeweiligen Zugriffs-Speicherplatz des Vollbild-Komponentenspeichers adressiert und nicht die an die Rechner-Busleitung abgegebene Adresse erhöht. Erreicht wird dies dadurch, daß ein Zählerfreigabeein­ gang für den Adressenzähler 34 über ein UND-Glied 36 angesteuert wird, welches selektiv durch eine Bit-Position in einem adressierbaren Steuerregister 38 freigegeben werden kann. Eine entsprechende Modifikation kann be­ züglich jeder an der Rechner-Busleitung 12 angeschlosse­ nen Einrichtung vorgesehen sein, damit eine Haupt- Busleitung für einen blockweisen Lese- und Schreib-Daten­ austausch mit dem Video-Verarbeitungssystem 24 vorliegt.

Die Datentafel 28 ist vorzugsweise eine Koordinaten- Matrixeinrichtung, welche die Stelle eines Stiftes in einem orthogonalen X-Y-Koordinatensystem feststellt. Ein Datenstift 29 weist einen druckempfindlichen Mikroschalter auf, der eine Z-Achsen-Ein/Aus-Information liefert. Die Datentafel 28 weist vorzugsweise zwei benachbarte Bereiche auf, deren erster Bereich einem Farbmonitor 39 innerhalb des Video-Verarbeitungssystems 24 entspricht und deren zweiter der Programmanzeigeeinrichtung 30 entspricht. Auf eine Berührung eines der Anzeigebereiche durch den Stift liefert ein Anzeige-Zeiger- bzw. -Cursor eine sichtbare Rückkopplung für eine Bedienperson bezüglich der Stellung des Stiftes innerhalb des Koordinatensystems.

Die Programmanzeigeeinrichtung 30 ist vorzugsweise so ausge­ bildet, daß eine Betriebsartsteuerung für das rechner­ gesteuerte, graphische System 10 erfolgt. So kann bei­ spielsweise eine Vielzahl von verfügbaren Betriebsarten auf der Programmanzeigeeinrichtung 30 angezeigt werden, wobei eine dieser Betriebsarten dadurch ausgewählt wer­ den kann, daß der Stift 29 zu einer Programmanzeigestelle hin bewegt wird, die der Betriebsart-Anzeigestelle ent­ spricht, wie sie durch den Zeiger angezeigt wird, der auf der betrefffenden Programmanzeigeeinrichtung 30 darge­ stellt wird. Außerdem wird an der betreffenden Stelle der Mikroschalter betätigt. Es dürfte einzusehen sein, daß die Auswahl einer vorgegebenen Betriebsart zu der anschließenden Anzeige und Auswahl von Unter-Betriebs­ arten führen kann. So könnten die Betriebsarten bei­ spielsweise solche Vorgänge einschließen, wie das Aus­ malen, Zeichnen, Löschen, Füllen, das Abtönen eines Buchstaben-Eintrags, die Sicherstellung eines Bildes, das Wiederaufrufen eines Bildes, die Auswahl eines Streifens, die Auslegung des Streifens, die Auslegung einer Farb-Palette, das Wiederaufrufen der Palette, die Speicherfolge und die Wiederaufruffolge. Ein Beispiel für eine Unter-Betriebsart könnte in dem Fall, daß eine Bedienperson die Auswahl bezüglich des Wiederaufrufens des Entlangstreichens trifft, dazu führen, daß eine zuvor bezeichnete Auswahl von Pinselstrichformen mit einer der Pinselstrichformen angezeigt wird, die durch Drücken des Stiftes 29 ausgewählt ist, während der Stift auf die zuvor beschriebene Pinselstrichform eingestellt war. Danach bewirkt die Bewegung des Stiftes innerhalb des Monitor- Anzeigebereiches der Tafel 28 das Einfärben auf dem Farb­ monitor 39, und zwar derjenigen Bereiche bzw. Flächen, die der Stiftbewegung entsprechen, und zwar so, als ob der betreffende Stift die Form des ausgewählten Pinsels hätte. Selbstverständlich können auch weitere Funktionen ausgewählt werden, da die Zentraleinheit bzw. der Prozessor 14 im wesentlichen die vollständige Steuerung über jedes Bild­ element hat, welches auf dem Farbmonitor 39 angezeigt wird.

Die Hauptbusleitung-Schnittstellenschaltung 26 dient der Herstellung einer Verbindung zwischen der Rechner-Buslei­ tung 12 und einer Hauptbusleitung 40 für das Video- Verarbeitungssystem 24. Die Hauptbusleitung 40 enthält 16 Datenleitungen, 18 Adressenleitungen und 16 Steuer­ leitungen. Die Hauptbusleitung 40 erlaubt eine Erweiterung der Rechner-Busleitung, wodurch die an die Rechner-Busleitung an­ geschlossenen Haupteinrichtungen einen direkten adressierbaren Zugriff zu den Hauptkomponenten des Video-Verarbeitungssystems 24, wie zu einem Video-Ausgabeprozessor 42 und einer Eingabe-Abtast­ einrichtung 44, einem Speichersteuerwerk 52 und einer der Bildadressentransformation dienenden Schnittstellen­ schaltung (PATI) 48, ausführen können.

Ein Codierer 58 kann als wahlweise Einrichtung vorgesehen sein, um die Rot-, Grün- und Blau-Bildfarbsignale (übli­ cherweise mit R, G, B bezeichnet) von dem Video-Ausgabeprozessor 42 zu lesen und ein Fernsehbildsignalgemisch zu erzeugen.

Der Kern des Video-Verarbeitungssystems 24 des mit Rasterabtastung arbeitenden rechnergesteuerten graphischen Systems 10 ist ein modular erweiterungsfähiger Vollbild­ speicher 50. Der Vollbildspeicher 50 ersetzt 1, 2 oder 3 gesonderte Vollbildspeicher sowie einen Überlagerungsspeicher mit einer Tiefe von 1 Bit eines herkömmlichen graphischen Systems. Während jede der Speicherkomponenten des Vollbildspeichers mit Hilfe von 16K × 1 Bit-Speicherchips ausgeführt ist, sorgt ein Speichersteuerwerk 52 für eine solche Adressentrans­ formation, daß jedes Bildelement einer Bildanzeige in einem XY-Koordinatensystem adressiert werden kann, in welchem eine X-Adresse eines von 768 Bildelementen in einer Abtastzeile eines Videobildes auswählt, während eine Y-Adresse eine von 512 Abtastzeilen oder -reihen innerhalb eines Videobildes auswählt. Dadurch wird lediglich ein Teil des vollständigen Bildes bzw. Vollbil­ des dargestellt, welches aus 910 Bildelementen pro Abtast­ zeile und 525 Abtastzeilen pro Vollbild bestehen kann. Die 16K × 1 Bit-Speicherchips sind jeweils parallel angeordnet, so daß der Vollbildspeicher 50 eine sehr hohe Eingangs/Ausgangs-Bandbreite hat, die es ihm ermöglicht, gleich­ zeitig folgende Funktionen zu unterstützen: eine Echtzeit- Bildsignaleingabe von der Eingabe-Abtasteinrichtung 44, eine Echtzeit-Bildsignalausgabe über den Video-Ausgabe­ prozessor 42 zu dem Monitor 39 hin, einen Zugriff durch eine Busleitungs-Haupteinrichtung auf der Rechner-Bus­ leitung 12 über die der Bildadressentransformation die­ nende Schnittstelleneinrichtung 48, einen Erneuerung- bzw. Auffrischzugriff zum Auffrischen der Speicherchips und einen Zugriff zu zumindest einer weiteren Video-Verar­ beitungssystemeinrichtung im Falle des zukünftigen Ausbaus.

Die Vollbildspeicher-Datenbusleitung 56 umfaßt 104 Daten­ leitungen, die in 32 Datenleitungen für jeweils einen von drei Speicherkomponenten und in 8 Datenleitungen für den Überlagerungs- bzw. Einblendspeicher gruppiert sind. Ein Multiplexer 54 ermöglicht die Auswahl einer dieser Gruppen, für die Übertragung über eine 32-Bit- Datenbusleitung und eine Datenverbindung über die der Bildadressentransformation dienende Schnitt­ stelleneinrichtung 48 zu einer Bus-Haupteinrichtung der Rechner-Busleitung 12.

In der Wort/Byte-Betriebsart bewirken die von dem Über­ lagerungs- bzw. Einblend-Komponentenspeicher verschie­ denen drei Komponenten des Vollbildspeichers 50 eine Speiche­ rung und das Lesen eines Informationswortes (16 Bits) oder eines Informationsbytes (8 Bits) für die jeweilige XY-Bildelement-Speicherstelle. Beim Vielfach-Byte-Betrieb bewirken diese Komponenten die Speicherung und das Lesen eines Blocks, welcher 24 Bytes umfaßt. Dies ent­ spricht 24 benachbarten Bildelementen in einer Abtast­ zeile eines Videobildes. Die 768 Bildelemente für irgend­ eine vorgegebene Abtastzeile können somit innerhalb eines von 32 Blöcken für die Abtastzeilen enthalten sein. Jeder der Blöcke wird über die Vollbildspeicher- Datenbusleitung 56 in Form von 6 seriell auftretenden Elementen oder Feldern mit jeweils 4 Bytes übertragen. Da der Überlagerungs- bzw. Einblendspeicher lediglich ein Bit je Bildelement-Speicherplatz speichert, anstatt ein 8 Bit umfassendes Byte, wie dies für die drei Speicherkomponenten zutrifft, enthält ein Überlagerungs- bzw. Einblend-Block lediglich drei Bytes. Gesonderte Eingangs- und Aus­ gangs-Verriegelungseinrichtungen ermöglichen es dem Vollbild­ speicher 50 eine Information aus der Eingabe- Abtasteinrichtung 44 oder einer anderen Quelle zu schreiben, während Daten für eine Anzeige auf dem Farbmonitor 39 über die Vollbildspeicher- Datenbusleitung 56 von den Ausgabe-Verriegelungseinrich­ tungen zu dem Video-Ausgabeprozessor 42 hin übertragen werden.

Nunmehr sei auf Fig. 2 Bezug genommen, gemäß der der Voll­ bildspeicher 50 vier Speicherkomponenten umfassen kann, zu denen eine Y/Rot-Komponente 66, eine I,Q-/Grün-Komponente 68, eine Blau-Komponente 70 und eine Überlagerungs- bzw. Einblendkomponente 72 gehören. Im Falle eines Farbkarten­ systems wäre die Y -Komponente 66 vorhanden und würde die Videobildinformation speichern, während die I,Q-Komponente 68 und die Blau-Komponente 70 nicht vorhanden wären. Das System kann jedoch ohne weiteres dadurch erweitert werden, daß Speicherkarten einfach in verfüg­ bare Schlitze eingeführt werden. So kann beispielsweise ein Schwarz-Weiß-Monitorsystem oder ein Farbaufzeichnungs­ system dadurch zu einem Y,I,Q-System erweitert werden, daß drei 16K × 64-Speicherkarten für die I,Q-Komponente 68 hinzugefügt werden. Der Zwei-Komponenten-Vollbildspeicher kann dann noch weiter zu einem vollständigen Rot-, Grün-, Blau-(rgb)-System erwei­ tert werden, indem noch drei weitere Speicherkarten für die Bildung der Blaukomponente 70 hinzugefügt werden. Die Überlagerungskomponente 72 kann als wahlfreie Komponente in Verbindung mit irgendeiner der verfügbaren Übrwachungs-, Farbaufzeihnungs- bzw. Y,I,Q- oder rgb-Konfigurationen ver­ wendet werden. Es sei ferner darauf hingewiesen, daß auch andere Konfigurationen, wie eine sogenannte YUV-Konfigura­ tion, in Übereinstimmung mit den Prinzipien der Erfindung bei Vornahme geringfügiger Modifikationen ausgeführt werden könnten.

Obwohl der Vollbildspeicher 50 extern, d. h. außerhalb des Speichersteuerwerks 52 als vier auswählbare Komponenten enthaltender Speicher adressiert wird, dessen Komponenten die Bild- bzw. die Videoinformation in einer X/Y-Matrix speichern, besteht intern jede der Vollbildspeicher­ komponenten aus Speicherplatten mit einer Konfiguration von 16K-Wörtern, wobei jedesWort 64 Bits umfaßt. Da jede der Vollbildspeicherkomponenten 66, 68 und 70 mit Hilfe von drei Speicherplatten ausgeführt ist, werden bei jedem Vollbildspeicher-Lese- oder Vollbildspeicher- Schreib-Vorgang für jede dieser Speicherkomponenten 192 Bits übertragen. Darüber hinaus kann die Auflösung oder Speicherkapazität jeder der Kompo­ nenten 66, 68, 70 und 72 dadurch erhöht werden, daß zu­ sätzliche Speicherkapazität für jede Komponente hinzuge­ fügt wird, und zwar durch Hinzufügen von zusätzlichen Speicherplatten in Halbplattenschritten. Obwohl die Plat­ ten eine 16K × 64-Konfiguration für Datenübertragungs­ zwecke, für die Adressenauswahl und für Steuerungszwecke aufweisen, sind die Speicherchips der betreffenden Platten in 8-Bit-Bytes gruppiert, wobei jede Platte 8 Bytes an paralleler Information umfaßt. Jedes Byte speichert eine Videoinformation für ein einziges Bildelement an einer X,Y -Matrix-Speicherstelle, wobei seine Information in eine obere Hälfte und in eine untere Hälfte unterteilt ist, so daß Speichervergrößerungen mit der halben Plattenkapazität oder in Gruppen von 16K × 4 Bytes vorgenommen werden können. Die drei Platten für jede der Speicherkomponenten 66, 68 und 70 liefern somit 192 Bits oder 24 Datenbytes parallel, und zwar entsprechend den 24 Bildelementen der Video­ information. Diese 24 Datenbytes werden als ein Block bezeichnet; die Organisation dieses Blocks ist dabei so getroffen, daß er eine Bildinformation für 24 benachbarte Bildelemente längs der Y-Matrix-Koordinate umfaßt, wobei die Grenze eines Blocks eine gemeinsame Grenzlinie mit dem ersten Bildelement der jeweiligen Abtastzeile der Matrix hat. Die XY-Bildelementmatrix ist so angeordnet, daß an der oberen linken Ecke mit dem Bildelement 0,0 be­ gonnen wird, wobei die X-Koordinate nach rechts mit der jeweiligen Bildelementposition zunimmt und wobei die Y- Koordinate nach unten mit jeder Reihe oder Abtastzeile zunimmt. Diese Konfiguration führt zu 32 Blöcken und legt 768 Bildelemente in jeder Zeile fest, was mit 512 Abtastzeilen multipliziert zu insgesamt 16K-Blöcken führt. Es sei daran erinnert, daß ledig­ lich die Abtastzeilen 0 bis 484 tatsächlich sichtbar sind. Die übrigen Abtastzeilen sind für andere Zwecke als dem Abspeichern der Video-Bildelementinformation verfügbar, z. B. für die Speicherung der Farbauswahlinformation. Die primären Vollbildspeicherkomponenten 66, 68 und 70 werden durch 14 Bits adressiert, wodurch eines der 16K-Wörter in jedem Speicherchip ausgewählt wird. Die 14 Bits werden dabei in herkömmlicher Weise im Multiplexbetrieb als 7 Zeilenbits und 7 Spaltenbits bereitgestellt. Die ge­ meinsamen Zeilenauswahlsignale werden sämtlichen Spei­ cherchips zugeführt, wobei individuelle Spalten-Adressen­ auswahlsignale (24 pro Komponente) für eine individuelle Byte-Ebenenauswahl sorgen. Dies bedeutet, daß irgendein einzelnes Byte oder Informations-Bildelement von irgend­ einer der Speicherkomponenten zum Lesen oder Schreiben einer Information ausgewählt werden kann.

Der Überlagerungs-Vollbildspeicher 72 weist dieselbe X,Y- Matrix-Koordinaten-Adressierungsfähigkeit wie die anderen Vollbildspeicherkomponenten auf, speichert jedoch ledig­ lich ein Informationsbit anstatt 8 Bits je Bildelement­ platz. Demgemäß enthält der Überlagerungsspeicher 72 ledig­ lich die Hälfte einer Speicherkarte, und ist außerdem als 16K-Wörter mit 24 Bits oder 3 Bytes organisiert. Bei jedem Speicherzugriff zu dem Übrlagerungsspeicher 72 werden 24 Informationsbits gelesen oder geschrieben und zwar entsprechend denselben 24 Bildelementen, die einen Block für die primären Vollbildspeicherkomponenten ausmachen. Der Überlagerungsspeicher 72 ist in einer ähnlichen Weise wie die primären Komponenten byte-adressier­ bar, allerdings mit der Ausnahme, daß das jeweilige Byte 8 einzelnen Bildelementen in einer Zeilenmatrix entspricht anstatt einem einzigen Bildelement, wie im Falle der pri­ mären Komponenten.

Jede der Vollbildspeicherkomponenten weist einen Ein­ gangspuffer und einen Ausgangspuffer auf. Diese Puffer sind im Stande, einen Informations-Block zu speichern. Der Überlagerungsspeicher 72 weist einen 24 Bit umfassen­ den Eingangspuffer 76 und einen 24 Bit umfassenden Aus­ gangspuffer 78 auf. Der Eingangspuffer 76 ist in drei steuerbare Bytes unterteilt, die parallel an einer 8 Leitungen umfassenden Datenbusleitung OD 8 80 angeschlossen sind. Diese Busleitung bildet einen Teil der in Fig. 1 dargestellten Datenbusleitung 56. Die drei Bytes des Eingangspuffers 76 sind individuell über drei Überla­ gerungs-Schreibtaktleitungen OWCLK 0-2 steuerbar. In ent­ sprechender Weise werden die 3 Bytes des Ausgangspuffers 78 individuell freigegeben, um Daten auf die Busleitung OD 8 zu geben, und zwar über 3 Überlagerungs-Lesefreigabe­ leitungen ORDEN 0-2.

Die Daten werden über die Busleitung 56, welche die Bus­ leitung OD 8 80 umfaßt, in 6 Hochgeschwindigkeits-Daten- Übertragungszyklen übertragen, wobei ein Informations­ feld oder -bereich während jeder der 6 Zyklen übertragen wird. Im Falle des Überlagerungsspeichers 72 wird ein erstes Datenbyte redundant während der ersten und zweiten Zyklen übertragen. Ein zweites Byte wird redundant während der dritten und vierten Zyklen übertragen und ein drittes Byte wird redundant während der fünften und sechsten Zyklen übertragen. Diese Redundanz wird dazu ausgenutzt, die Bild­ element-Koordinatensynchronisation mit größeren Vollbild­ speicherkomponenten aufrechtzuerhalten, die eine größere Datenübertragungsbandbreite erfordern.

Der Y-Komponenten-Vollbildspeicher weist einen 192-Bit- Eingangspuffer 82 und einen 192-Bit-Ausgangspuffer 84 auf. Jeder der Puffer ist an einer 32 Bit umfassenden Y-Kompo­ nenten-Datenbusleitung 86 angeschlossen, die mit YD 32 be­ zeichnet ist und die einen Teil der in Fig. 1 dargestell­ ten Datenbusleitung 56 bildet. Die Puffer für die Y-Kompo­ nente 66 sind in sechs Gruppen mit jeweils 4 Bytes geordnet, so daß sie Daten von der YD-32- Busleitung 86 in Gruppen von 4 Bytes aufnehmen bzw. an diese Busleitung abgeben, und zwar auf das Auftreten von 6 Y-Schreibtakt-Steuersignalen hin, die mit YWCLK 0-5 be­ zeichnet sind, und auf das Auftreten von mit YRDEN 0-5 be­ zeichneten 6 Y -Lesefreigabesignalen hin. Die 192 Bits eines Blocks werden somit über die Datenbusleitung YD 32 in sechs aufeinanderfolgenden hochfrequenten Be­ reichen oder Feldern mit jeweils 32 Bits oder 4 Bytes übertragen. Die Pufferung oder die Datenübertragungs­ organisation für den I,Q-Speicher 68 und den Blau-Speicher 70 ist weitgehend gleich der Organisation für die Y-Kompo­ nente 66, weshalb hier nicht weiter darauf eingegangen wird.

Die Ausnutzung von Eingangs- und Ausgangspuffern für jede Vollbildspeicherkomponente verleiht vom Vollbild­ speicher 50 eine extrem große Datenbit-Bandbreite, die das parallele Lesen oder Schreiben von 5 790 Bits er­ möglicht, während der Multiplexbetrieb der an der Daten­ busleitung 56 angeschlossenen Puffer in 6 gesonderten Bereichen oder Feldern eine wirtschaftlich brauchbare Größe für die Daten­ busleitung 56 ermöglicht. Diese extrem hohe Bandbreite für den Voll­ bildspeicher 50 ermöglicht einen kontinuierlichen Echt­ zeitzugriff zu dem Vollbildspeicher, sowohl von dem Video- Ausgabeprozessor 42 her, der den Farbmonitor 39 steuert, als auch von dem Eingangsabtaster 44 her, der die Video-Kamerainformation aufnimmt. Dies bedeutet, daß der Farbmonitor 39 im wesentlichen eine Echtzeitinfor­ mation anzeigt, wie sie von dem Eingangs-Abtaster 44 her aufgenommen wird. Es sei darauf hingewiesen, daß eine geringe Phasenverzögerung vorhanden sein wird, die erforderlich ist, um das Bild- bzw. Videosignal nach dem sogenannten Pipeline-Prinzip durch das Video-Verar­ beitungssystem 24 zu leiten. Die Bandbreite des Vollbild­ speichers 50 reicht jedoch aus, um auch während der Durch­ führung von Echtzeit-Bildzugriffen durch den Eingangs- Abtaster 44 und die Video-Ausgabeeinrichtung 42 gleichzeitig Zugriffe mit niederen Frequenzen durch zusätzliche Komponenten, wie z. B. die der Bildadressen­ transformation dienende Schnittstelleneinrichtung 48 und die Chip-Auffrischschaltung zuzulassen.

Nunmehr sei auf Fig. 3 Bezug genommen, in der Einzelheiten des Speichersteuerwerks 52 veranschaulicht sind, welches X/Y-Adressen und Vollbildspeicher-Zugriffsanfor­ derungen von verschiedenen Komponenten in dem Video- Verarbeitungssystem 24 aufnimmt und daraufhin Adressen und Zeitsteuerungskommandos für den Zugriff zu eigent­ lichen Hardware-Anordnung bzw. -Konfiguration der Voll­ bildspeicherkomponenten in dem Vollbildspeicher 50 er­ zeugt. Eine Anforderungs-Abtasteinrichtung 100 nimmt die Vollbildspeicher-Zugriffsanforderungen von Vollbild­ speicherbenutzern an 8 Eingängen auf, die mit REQA bis REQH bezeichnet sind. Die Abtasteinrichtung 100 erteilt die Anforderung auf einer Prioritätsbasis, wobei der Eingang REQA die höchste Priorität aufweist. Einer Speicherauffrischanforderung wird die höchste Priorität am Eingang A zugeteilt, wobei die Zuteilung nur dann er­ folgt, wenn ein Auffrischanforderungs-Eingabesignal von einer Taktsteuerschaltung bzw. -logik 102 her aktiv ist. Die Speicheranforderung kann für einen Diagnose- oder Wartungsbetrieb unwirksam gemacht werden. Während des normalen Betriebs nehmen der Eingangs- Abtaster 44 und der Video-Ausgabeprozessor 42 Zugriff zu dem Vollbildspeicher 50 auf einer hinrei­ chend schnellen und sequentiell erfolgenden Grundlage, um die Auffrischanforderungen der Speicherchips desVoll­ bildspeichers 50 zu erfüllen. Dabei werden drei, jeweils einen ausgewählten Benutzer kennzeichnende codierte Signale einer Quittierungs-1-Decodierungsschaltung 104 und einer Quittierungs-2-Decodierungsschaltung 106 zu­ geführt. Die Quittierungs-1-Decodierungsschaltung 104 erzeugt ein Benutzerquittierungs-1-Signal für den aus­ gewählten Benutzer auf ein Benutzerauswahlsignal der Taktsteuerungs-Schaltung 102 hin. Der Benutzer spricht auf das Benutzer-Quittierungs-1-Signal dadurch an, daß er eine X/Y-Adresse und eine weitere Steuerinformation an die Benutzer-Busleitung 107 (Fig. 1) abgibt. Danach spricht die Quittierungs-2-Decodierungsschaltung auf eine Datenbus­ leitung-Zuteilung von der Taktsteuerschaltung 102 hin an, und erzeugt ein Benutzer-Quittierungs-2-Signal für den ausgewählten Benutzer von 8 Benutzern. Da­ durch wird dem betreffenden Benutzer das Kommando gege­ ben, Daten auf die Datenbusleitung 56 abzugeben oder von dieser Datenbusleitung her aufzunehmen. Im Falle der Übertragung eines Datenbytes oder Datenworts er­ zeugt die Taktsteuerschaltung 102 einen einzelnen Im­ puls auf ein mit Benutzer-Hilfsspeicher bezeichnetes Sig­ nal hin, welches als Lese/Freigabeimpuls oder als Schreib­ taktsignal bzw. Schreibabtastsignal seitens des Benutzers dient und welches durch das Benutzer-Quittungs-2-Signal freigegeben wird. Im Falle einer Datenfeldübertragung über die Datenbusleitung 56 werden 6 aufeinanderfolgende Impulse auf das Benutzer-Hilfsspeichersignal hin durch die Taktsteuerschaltung 102 erzeugt, um 6 aufeinanderfol­ gende Bereiche bzw. Teile eines Blocks taktge­ steuert abzugeben. Die Anforderungs-Abtasteinrichtung 100 gibt an die Taktsteuerschaltung 102 ein Ablauf­ steuerungs-Startkommando, um eine Vollbildspeicher-Zu­ griffsfolge auszulösen und um keine Signalfelder anfor­ dernde Freigabesignale sowie Signalfelder freigebende Signale aufzunehmen, damit die Anforderungs-Abtastein­ richtung 100 in den Stand versetzt wird, eine Verriege­ lung bei einer höheren Benutzer-Anforderungspriorität zu einem vorgegebenen Zeitpunkt vorzunehmen.

Ein Teilbilddecoder 108 nimmt ein 3-Bit-Benutzer­ feldsignal auf der Benutzer-Busleitung 107 (Fig. 1) auf. Dieses Sig­ nal kann durch den Decoder decodiert werden, um eine bestimmte Komponente der Vollbildkomponenten 66, 68, 70 und 72 innerhalb des Vollbildspeichers 50 zu adressieren. So kann beispielsweise eine Null die Über­ lagerungskomponente 72 auswählen, eine 1 kann die Y-Kompo­ nente 66 auswählen, eine 2 kann die I,Q-Komponente 68 aus­ wählen, eine 3 kann die B-Komponente 70 auswählen, und eine 7 kann alle vier Komponenten gleichzeitig auswählen. Der Teilbilddecoder 108 gibt an einen Spaltenadressen-Auswahl­ decoder 110 und an einen Speicherverriegelungs-Steuerdecoder 112 vier individuelle Signale ab, welche in Abhängigkeit von den drei Benutzer- Datenfeldeingangssignalen die Auswahl der einzelnen Vollbildspeicherkomponenten Y, I, Q, B und O wiedergeben. Der Teilbilddecoder 108 nimmt außerdem Benutzersteuersignale auf, die eine Anzeige darüber liefern, ob ein angeforderter Zugriff ein Lesezugriff oder ein Schreibzugriff ist. Außerdem er­ folgt eine Anzeige darüber, ob ein angeforderter Zugriff als Zugriff zu einem vollständigen Datenfeld-Block erfolgt, oder ob es sich um einen nicht ein derartiges Datenfeld betreffenden Zugriff handelt, oder ob der Zu­ griff zu einem Wort oder Byte für den Fall zu erfolgen hat, daß ein nicht zu einem Datenfeld erfolgender Zugriff gefordert ist.

Kurz nachdem die Taktsteuerschaltung 102 ein Benutzeraus­ wahlsignal erzeugt, welches einen anfordernden Benutzer veranlaßt, eine Adresse und eine Steuerinformation an die Benutzer-Busleitung abzugeben, erzeugt die betreffende Schaltung ein Adressenverriegelungs-Abtastsignal, wel­ ches den Teilbilddecoder 108 sowie einen Adressenumsetzer 114 veranlaßt, die Benutzerinformation aufzunehmen und zu verriegeln.

Jedesmal wenn ein neuer Speicherzugriffszyklus be­ ginnt, gibt die Taktsteuerschaltung 102 einen weiteren Zyklusimpuls an den Teilbilddecoder 108 ab. Um die volle Bandbreite des Vollbildspeichers 50 und dessen Verbin­ dung-Datenbusleitung 56 zu maximieren, wird eine ver­ schachtelte Datenübertragung ausgeführt. Der Teilbild­ decoder 108 muß daher einen laufenden Speicherzugriffs­ zyklus sowie einen nächsten Speicherzugriffszyklus ver­ folgen, wobei ein neues Zykluskommando den Teilbildde­ coder 108 veranlaßt, die einen gerade laufenden Zyklus betreffende Information freizugeben, die nächste Zyklus­ information als laufende Zyklusinformation umzubezeich­ nen und einen neuen Zugriff zu der nächsten Zyklusinfor­ mation vorzunehmen. Während eines gerade laufenden Lese­ zyklus, während dessen die Information in den einzelnen Speicherchips adressiert und zu den Ausgangspuffern der Vollbildspeicherkomponenten übertragen wird, können bei­ spielsweise die Daten in 6 aufeinanderfolgenden Bereichen über die Datenbusleitung zu den Eingangspuffern der Voll­ bildspeicherkomponenten für die Ausführung eines nächsten Schreibzyklus weitergeleitet werden. Auf die Beendigung des gerade laufenden Lesezyklus hin können die Lesedaten über die Datenbusleitung 56 geleitet werden, während die zuvor gepufferten Schreibdaten in die Vollbildspeicher­ komponenten geschrieben werden. Um diesen Überlagerungs­ betrieb freizugeben bzw. zu ermöglichen, gibt der Teilbild­ decoder 108 an die Taktsteuerschaltung 102 Signale ab, die kennzeichnend sind dafür, ob der nächste Vollbildspeicher­ zugriffszyklus ein Zugriff mit einer Zuführung oder ohne Zuführung ist, ob ein vorliegender oder nächster Zyklus ähn­ lich ist, ob der nächste Zugriff ein Lese- oder Schreib­ zugriff ist, ob der vorliegende Zugriff ein Zugriff ohne Zuführung oder mit Zuführung ist, ob der vorliegende Zugriff ein Wort- oder Byte-Zugriff ist, falls es sich bei dem betreffenden Zugriff um einen mit einer Zuführung oder ohne Zuführung handelt, und ob der vorliegende Zu­ griff ein Schreib- oder Lesezugriff ist. Die Taktsteuer­ schaltung 102 spricht auf diese Information dadurch an, daß Zeit- bzw. Takt- und Steuersignale erzeugt werden, durch die die richtige Adresseninformation für die Speicherkompo­ nentenchips sowie für die Eingangs- und Ausgangs­ puffer verfügbar gemacht werden und durch die die Übertragung der Information über die Datenbusleitung 56 gesteuert wird.

Ein Adressenumsetzer 114 enthält einen programmierbaren ROM-Speicher, der die X,Y-Element-Matrix-Auswahladressen als eine 10-Bit-X- oder Spaltenadresse und als 10-Bit-Y- oder Abtastzeilenadresse aufnimmt und auf die Aufnahme dieser Adressen hin eine Umsetzung in eine 14 Bit um­ fassende Blockadresse bewirkt, welche als Wortadresse für die eigentlichen 16K-Speicherchips sowie als 3-Bit- Speicherplatten-Nummer und als 3-Bit-Bildelement-Nummer dient. Dies ermöglicht die Kennzeichnung eines bestimmten Wortes oder Bytes innerhalb eines Blocks während eines Speicherzugriffs ohne Zuführung bzw. Auffüllung.

Ein Adressenmultiplexer 116 nimmt die 14 Bit umfassende Blockadresse sowie ein Spalten/Zeilen-Auswahlsignal von der Taktsteuerschaltung 102 her auf, um die 14-Bit- Blockadresse in zwei im Zeitmultiplexbetrieb auf­ tretende, 7 Bits umfassende Adressen umzusetzen, welche zunächst eine ausgewählte Zeile und sodann eine ausge­ wählte Spalte innerhalb eines Speicherchips kennzeich­ nen.

Ein Spaltenadressen-Abtastdecoder 110 spricht auf die vier Y/Rot-, I/Q/Grün-, Blau- und O-Auswahlsignale sowie auf die Plattennummer- und die Bildelementnummer-Aus­ wahlsignale an, um Spaltenadressen-Abtastsignale zu er­ zeugen, mit denen individuell der Zugriff zu jedem ge­ sondert steuerbaren Datenbyte innerhalb des Vollbild­ speichers 50 gesteuert wird. Dies bedeutet, daß 24 Spal­ tenadressen-Abtastsignale für jede der Primär-Vollbild­ speicherkomponenten 66, 68 und 70 erzeugt werden, wobei drei Spaltenadressen-Abtastsignale für die Überlagerungs­ komponente 72 erzeugt werden. Bei einem Lesezugriff oder Schreibzugriff mit Zuführung bzw. Auffüllung werden sämt­ liche Bytestellen innerhalb einer ausgewählten Vollbild­ speicherkomponente, bei der es sich um irgendeine Kompo­ nente oder um sämtliche Komponenten handeln kann, akti­ viert. Im Falle eines Lesezugriffs ohne Auffüllung bzw. Zuführung werden die vollständigen Daten-Blöcke in die Ausgangspuffer geladen, wobei ein einzelner Bereich für die Übertragung über die Datenbusleitung 56 ausgewählt wird, während die anderen 5 Bereiche unberücksichtigt ge­ lassen werden. Im Falle einer Schreiboperation ohne Zu­ führung bzw. Auffüllung speichert lediglich ein Wort oder ein Byte des 24-Byte-Eingangspuffers eine gültige Informa­ tion, und ein ausgewähltes 2- oder 1-Spaltenadressen- Abtastsignal muß aktiviert werden, um das Einschreiben eines Informationswortes oder -bytes in lediglich die entsprechenden 2- oder 1-Bytes der Datenspeicherplätze zu ermöglichen.

Ein Speicherverriegelungs-Steuerdecoder 112 erzeugt 6 Steuer­ signale für jede der primären Vollbildspeicher-Komponenten- Eingangs- und Ausgangspuffer sowie drei Steuersignale, und zwar jeweils für Überlagerungskomponenten-Eingangspuffer und -Ausgangspuffer, um die Informationsübertragung zwischen den Eingangs- und Ausgangspuffern 76, 78, 82 und 84 unter Heranziehung der Datenbusleitung 56 zu steuern. Im Falle einer Auffüllungsübertragung wird jedes der 6 Signale für eine ausgewählte Lese- oder Schreib-Übertragungsrich­ tung nacheinander freigegeben, und zwar jeweils für die Daten übertragenden Vollbildspeicherkomponenten. Die Y/Rot-, I/Q/Grün-, Blau- und O-Auswahlsignale von dem Teilbilddecoder 108 ermöglichen die Erzeu­ gung dieser Puffersteuersignale für eine oder sämtliche Vollbildspeicherkomponenten, und zwar in Übereinstimmung mit den Benutzerfeld-Eingangssignalen 0-2, wie dies zuvor aufgezeigt worden ist. Im Falle einer Datenübertragung mit einer Auffüllung werden die 6 sequentiell auftretenden Schreibtaktsignale für eine Datenübertragung auf das Auf­ treten von 6 Schreibtaktsignalen WRITECLK 0-5 von der Takt­ steuerschaltung 102 her erzeugt, während die 6 Lese­ freigabesignale sequentiell auf 6 Lesefreigabesignale 0-5 von der Taktsteuerschaltung 102 her erzeugt werden. Im Falle einer Datenübertragung ohne Auffüllung nimmt die Zeitsteuerschaltung bzw. die Taktsteuerschaltung 102 die Ausgangssignale die die Plattennummer und die Bildelementnummer codiert angeben, von dem Adressenumsetzer 114 her auf, um lediglich eine Schreibtakt- oder Lesefreigabe auszuwählen, der das adressierte Wort oder Byte enthält und lediglich das entsprechende Schreibtakt- oder Lesefreigabe­ signal aktiviert. Demgemäß wird lediglich ein einziger Datenbereich bzw. Datenbaustein für die jeweils ausgewählte Speicherkomponente über die Datenbusleitung bei einer Übertragung oder Auffüllung übertragen. Es obliegt dem Benutzer, den vollständigen Datenbereich aufzunehmen und das gewünschte Wort oder Byte aus dem 4-Byte-Bereich auszu­ wählen.

Eine Hauptbusleitung-Schnittstellenschaltung 118 sorgt für eine Verbindung der Hauptbusleitung 40 mit einer Wartungs-Busleitung 120 sowie für eine Decodierung. Die Wartungs-Busleitung 120 stellt eine Busleitungs-Haupt­ einrichtung an der Rechnerbusleitung 12 dar und bewirkt einen direkten adressierbaren Zugriff über die Hauptbus­ leitung 50 zu ausgewählten Wort- und Speicherplätzen innerhalb des Speichersteuerwerks 52 für Wartungs- und Diagnosezwecke. Obwohl die genauen Verbindungen der War­ tungsbusleitung 120 der Einfachheit halber weggelassen worden sind, dürfte einzusehen sein, daß die Busleitung 120 Daten führen kann, die in Speichersteuerwerkregister zu laden sind, und zwar auf adressierte Schreibkommandos hin. Außerdem können entsprechend adressierbare Verknüpfungs­ glieder selektiv Daten an die Wartungsbusleitung 120 auf Adressenlesekommandos hin abgeben. So kann es beispiels­ weise für die Zentraleinheit 14 wünschenswert sein, adressier­ bar in die Eingangsverriegelungsschaltungen für die Anfor­ derungs-Abtasteinrichtung 100, den Teilbild­ decoder 108 und den Adressenumsetzer 114 zu schreiben, um Benutzer-Kommandosignale zu simulieren. In entsprechender Weise können ausgewählte Registerausgangssignale für bzw. als Steuersignale über die Wartungsbusleitung der Zentral­ einheit 14 mittels Verknüpfungsglieder geleitet werden, um das Ansprechen des Speichersteuerwerks 52 abzutasten und zu überprüfen. Es sei darauf hingewiesen, daß die Wartungs­ busleitung 120 außerdem zu den Zeitsteuerschaltungen bzw. Takt- und Steuerschaltungen 108 hinführt. Die Prinzipien, gemäß denen Daten adressierbar in Untersystem-Datenspeicher­ plätze geschrieben bzw. aus solchen gelesen werden, werden an anderer Stelle näher beschrieben.

Nunmehr sei auf Fig. 4 Bezug genommen, gemäß der der Ein­ gangsabtaster bzw. die Eingangsabtasteinrichtung 44 eine Farbkamera 130 enthält, die so angeschlossen ist, daß Rot-, Grün- und Blau-Video-Farbsignale an eine Umsetzmatrix 132 abgegeben werden, welche die RGB-Leistungssignale in ein YIQ-Format umsetzt. Alternativ dazu gibt in einem monochromen bzw. Schwarzweiß-System eine Einfarben- bzw. Schwarzweiß- Kamera 134 das Y-Helligkeitssignal ab, wobei ein Schalter 13 das Y-Signal entweder von der Schwarzweiß-Kamera 134 oder von der Umsetzmatrix 132 her auswählt. In einem Schwarzweiß- System wären selbstverständlich die auf die Signale I und Q sich beziehenden Komponenten des Eingangsabtasters 44 unnö­ tig.

Die Videosignale Y, I und Q werden über Tiefpaßfilter 138, 139 bzw. 140 einem dreifachen Umschalter 142 zugeführt, der mit einem Satz von Kontakten so beschaltet ist, daß er die YIQ-Ausgangssignale der Filter 138, 139 und 140 aufnimmt, und der mit einem zweiten Satz von Anschlüssen so beschaltet ist, daß er die YIQ-Ausgangssignale auf­ nimmt, die ein Kammfilter 144 erzeugt, und zwar auf ein NTSC-Bildsignalgemisch hin. Die analogen Ausgangssignale des Schalters 142, die mit AY, AI bzw. AQ bezeichnet sind, werden mit Hilfe von Analog-Digital-Wandlern 146, 147 bzw. 148 abgetastet und in 8 Bit umfassende digitale Darstellun­ gen umgesetzt. Der Analog-Digital-Wandler 146 tastet das Signal AY mit einer Bildelementrate ab, die eine Periode von etwa 70 Nanosekunden aufweist, wobei die Abtastung auf das Signal YCLK hin erfolgt, welches von einer Takt- und Steuerschaltung 150 erzeugt wird. In entsprechender Weise tasten die Analog-Digital-Wandler 147 und 148 die Signale AI und AQ mit einer Abtastrate ab, die die Hälfte der Bildelementrate ausmacht, wobei die Abtastung auf ein Sig­ nal IQCLK von der Takt- und Steuerschaltung 150 her er­ folgt. Diese Abtastung mit der halben Abtastrate ermöglicht es in dem Fall, daß die Signale I und Q in dem IQ -Komponen­ tenbildspeicher 68 mit den I-Abtastproben in den geradzahli­ gen Bildelementstellen und den Q-Abtastproben in den unge­ radzahligen Bildelementstellen kombiniert werden, daß eine Gesamt-Datenrate erhalten wird, die gleich der Y-Signal­ datenrate ist. Dies ermöglicht, die kombinierten IQ-Signale synchron und parallel mit dem Y-Signal zu verarbeiten.

Ein Y-Speicher 152 arbeitet unter der Steuerung des Takt­ signals YCLK, um das 8-Bit-Ausgangssignal des Analog- Digital-Wandlers 146 als Leseadressen-Eingangssignal auf­ zunehmen und daraufhin ausgangsseitig ein entsprechendes 8-Bit-Wort abzugeben. Ein Y-Speicher 156 stellt eine extrem einfache und dennoch wirtschaftliche wirksame Ein­ richtung dafür dar, das Y-Signal in Überstimmung mit einer bestimmten Funktion zu variieren. So könnte bei­ spielsweise der Y-Speicher 152 in jedem seiner 256 adressierbaren Speicherplätze Daten gleich der Adresse des betreffenden Speicherplatzes speichern. Dies würde dazu führen, daß das Ausgangssignal des Y-Speichers 152 mit dem Eingangssignal identisch wäre. Alternativ dazu könnte der Y-Speicher 152 Daten enthalten, die eine Korrek­ tur von Nichtlinearitäten in dem Y-Signal bewirken oder irgendeine andere erwünschte funktionelle Beziehung zwi­ schen dem Eingangssignal und dem Ausgangssignal hervor­ rufen. Ein I-Speicher 154 und ein Q-Speicher 156 lassen entsprechende funktionelle Umsetzungen bezüglich der Signale I bzw. Q zu. Ein Doppelzeilen-Y-Puffer 158 ent­ hält zwei 768 × 8-Zeilenpuffer für die Speicherung der Y-Komponente des Videosignals, wie es von dem Y-Speicher 152 her aufgenommen wird. Die Zeitsteuerschaltung bzw. Takt- und Steuerschaltung 150 bewirkt die Puffereingangs­ steuerungen zur Speicherung einer Videoinformationszeile in einem ersten Pufferberech des Doppelzeilen-Y-Puffers 158. Sobald der erste Bereich eine Zeile der Video-Y- Komponenteninformation speichert, erfolgt eine Umschaltung, und die Puffereingangssteuerung beginnt damit, den zweiten Zeilenpuffer zu veranlassen, die zweite Videoinformations­ zeile aufzunehmen und zu speichern. Bei einem Format mit zwei Teilbildern dürfte einzusehen sein, daß die zweite Zeile der zweiten Zeile des ersten Teilbildes oder der dritten Zeile eines Vollbildes entspricht. Wenn die zweite Informationszeile in den zweiten Teil des Doppelzeilen-Y-Puffers 158 geladen wird, erzeugt die Takt- und Steuerschaltung 150 Pufferausgangs-Steuersigna­ le, die den ersten Teil des Doppelzeilen-Y-Puffers 158 veranlassen, die zuvor gespeicherte erste Informations­ zeile an die Y-Komponente 66 des Vollbildspeichers 50 über den Y-Datenbusleitungsteil YD 32 der Datenbusleitung 56 abzugeben. Unterdessen hat der zweite Teil des Doppel­ zeilen-Y-Puffers 158 die zweite Informationszeile aufge­ nommen, und der erste Teil bzw. Bereich dieses Puffers wird seinen vollständigen Inhalt an die Y-Vollbildspei­ cherkomponente 66 übertragen haben; er kann dann damit beginnen, die dritte Videoinformationszeile aus dem zwei­ ten Bereich bzw. Teil des Doppelzeilen-Y-Puffers 158 an in Frage kommende Speicherstellen in der Y-Komponente 66 des Vollbildspeichers 50 übertragen wird. Es sei darauf hingewiesen, daß der Doppelzeilen-Y-Puffer 158 somit die Übertragung vollständiger Datenzeilen zu der Y-Speicherkom­ ponente 66 hin ermöglicht, während eine Pufferung vor­ genommen wird, wodurch eine Anpassung an Verzögerungen beim Zugriff zu demVollbildspeicher 50 sowie an die alternierend auftretenden Pausen und Bursts erfolgt, die sich aus der großen Bandbreite der Blocküber­ tragung über die Datenbusleitung YD 32 in 6 aufeinander­ folgenden Datenbereichen oder Feldern mit jeweils 4 Bytes ergeben. Dies bedeutet, daß nach Übertragung eines 24- Byte-Blocks über die Datenbusleitung in schneller Aufeinanderfolge eine Pause mitberücksichtigt werden muß, da der Eingangsabtaster 44 den Zugriff zu dem Vollbild­ speicher 50 bezüglich einer weiteren Datenübertragung abwartet. Unter normalen Bedingungen ist zu erwarten, daß der Ausgabebereich des Doppelzeilen-Y-Puffers 158 in die Vollbildspeicherkomponente 66 geleert wird, be­ vor der andere Bereich mit einer neuen Zeile von ein­ treffenden Videodaten gefüllt wird.

Die Arbeitsweise des Doppelzeilen-IQ-Puffers 160 ist weit­ gehend identisch mit der Arbeitsweise des DoppelzeilenY- Pufers 158, allerdings mit der Ausnahme, daß der Doppel­ zeilen-IQ-Puffer abwechselnd Ausgangssignale von dem I-Speicher 154 und dem Q -Speicher 156 aufnimmt. Da jedes dieser Aus­ gangssignale mit der halben Datenrate der Ausgangssignale des Y-Speichers 152 aufgenommen wird, stimmt die Gesamt­ datenrate bezüglich des Doppelzeilen-Q-Puffers 160 mit der des Doppelzeilen- -Puffers 158 überein. Ein Vollbild­ speicher-Adressenzähler 162 kennzeichnet die X, Y-Matrix- Blockgrenzen bezüglich der Wortblöcke, die von den Doppelzeilen-Puffern 158, 160 an den Vollbildspeichern 50 ausgegeben werden. Der betreffende Zähler wird mit jeder Blockabgabe in seiner Zählerstellung durch die Takt- und Steuerschaltung 150 erhöht. Die Takt- und Steuerschaltung 150 gibt außerdem ein Adressenausgabe- Freigabesignal auf das Signal ACK 1 (Quittungssignal 1) von dem Speichersteuerwerk 46 ab und erzeugt ein Rück­ setzsignal, welches eine Synchronisation des Adressen­ zählers 162 mit dem eintreffenden Bild- bzw. Videosignal ermöglicht. Die Takt- und Steuerschaltung 150 bewirkt außerdem eine Aufnahme und Erzeugung der Benutzer-Bus­ leitungs-Steuersignale, die in Verbindung mit dem Spei­ chersteuerwerk 46 beschrieben worden sind. Die Ausgangs­ signale betreffend das Teilbild 0-2 bezeichnen eine Zahl 6, die die Auswahl der Y-Komponente 66 und der IQ-Komponente 68 des Vollbildspeichers 50 für die gleichzeitige Daten­ übertragung kennzeichnet. Es sei darauf hingewiesen, daß durch geringfügige Modifikationen, wie z. B. durch die Hinzu­ fügung eines dritten Doppelzeilen-Puffers für die Puffe­ rung von drei Farbkomponenten und durch geeignete Modi­ fikationen bezüglich der Umsetzmatrix 132 und der Tief­ paßfilter 138-140, der Eingangsabtaster 44 in einen voll­ ständigen RGB-3-Farben-Eingangsabtaster für den Einsatz in einem solchen Anwendungs- bzw. Konfigurationsbereich umgewandelt werden könnte, gemäß dem der Vollbildspeicher 50 durch 3 Primär-Vollbildspeicherkomponenten 66, 68 und 70 ausgeführt wäre, die die Komponentensignale für die Signale Rot, Grün bzw. Blau speichern würden.

Eine Hauptbusleitung-Schnittstellenschaltung 164 und ihre zugehörige Wartungsbusleitung 166 stehen für eine Verbindung zu der Hauptbusleitung 40 zur Verfügung und ermöglichen der Hauptbusleitung 12 bzw. der daran an­ geschlossenen Haupteinrichtung einen adressierbaren Lese- und Schreibzugriff zu ausgewählten Datenspeicherplätzen und zu der Datenstatusinformation des Eingangsabtasters 44. In einer der Ausführung der Wartungsbus­ leitung für das Speichersteuerwerk 52 entsprechenden Weise ermöglicht die Wartungsbusleitung 166 das Schreiben sowie das Lesen ausgewählter Wortspeicherplätze bezüglich des Y-Speichers 152, des I-Speichers 154 und des Q -Speichers 156 sowie das Schreiben und Lesen von Daten in bzw. aus den Doppelzeilen-Puffern 158 und 160. Außerdem ist ein Wartungs- und Diagnosezugriff zu ausgewählten Informa­ tionsgruppen innerhalb der Takt- und Steuerschaltung 150 vorgesehen. Die Eingangs- und Ausgangspuffer für die je­ weilige Vollbildspeicherkomponente versehen den Vollbild­ speicher 50 mit einer extrem großen Daten-Bit-Bandbreite, die das parallele Lesen oder Schreiben von 5790 Bits er­ möglicht, während der Multiplexbetrieb der Puffer zu der Datenbusleitung 56 hin in 6 gesonderten Feldern oder Be­ reichen eine wirtschaftlich vernünftige Größe der Datenbusleitung 56 ermöglicht. Diese extrem hohe Bandbreite für den Vollbildspeicher 50 ermöglicht einen fortwährenden Echtzeit-Zugriff zu dem Vollbildspeicher sowohl von dem einen Farbmonitor 39 steuernden Video- Ausgangsprozessor 42 als auch von dem die Bildkamera-Infor­ mation aufnehmenden Eingangsabtaster 44. Dies bedeutet, daß der Farbmonitor 39 im wesentlichen eine Echtzeit-Infor­ mation anzeigen kann, wie sie von dem Eingangsabtaster 44 erhalten wird. Es sei darauf hingewiesen, daß eine geringe Phasenverzögerung vorhanden sein kann, die für das Bild­ signal erforderlich ist, um nach dem Pipeline-Prinzip durch den Ausgabeprozessor 42 des Bildverarbeitungssystems zu ge­ langen. Die Bandbreite des Vollbildspeichers 50 reicht aus, damit während der Durchführung bzw. Unterstützung von Echt­ zeit-Bildzugriffen durch den Eingangsabtaster 44 und den Video-Ausgabeprozessor 42 gleichzeitig Zugriffe mit niederer Frequenz durch zusätzliche Komponenten, wie durch die der Bildadressentransformation dienende Schnittstellenschaltung 48 und die Speicherauffrischschaltung vorgenommen bzw. unterstützt werden können.

Nunmehr sei auf Fig. 5 Bezug genommen, gemäß der die der Bildadressentransformation dienende Schnittstellenschal­ tung (PATI) 48 eine Hauptbusleitung-Schnittstellenschal­ tung 180 enthält, welche die Hauptbusleitungsadresse auf­ nimmt. Außerdem sind Steuerschaltungen 0-12 vorgesehen. Überdies wird ein System-Synchronisiersignal SSYNC an die Hauptbusleitung zurück abgegeben, um die Datenübertragung zwischen der Hauptbusleitung 40 und der Schnittstellen­ schaltung 48 zu erleichtern. Die Schnittstellenschaltung 48 enthält ferner eine Takt- und Steuerschaltung 182, die eine Hauptbusleitungs-Steuersig­ nalinformation von der Hauptbusleitungs-Schnittstellen­ schaltung 180 her aufnimmt und die die erforderlichen Takt- und Steuersignale für die Schnittstellenschaltung 48 daraufhin erzeugt. Diese Steuersignale umfassen zu der Hauptbusleitungs-Schnittstellenschaltung 180 hin übertragene Signale, durch die die Erzeugung der decodier­ ten Lese-Decodierungssignale RDEC 0-15 und der Schreib- Decodierungssignale WDEC 0-15 für die Auswahl eines spe­ ziellen Registers und von Verknüpfungsstellen in Abhän­ gigkeit von den Hauptbusleitungs-Adressen freigegeben wird. Die Takt- und Steuerschaltung 182 erzeugt außerdem ausgewählte decodierte Signale für die Steuerung von Ver­ knüpfungsgliedern bzw. Verknüpfungsfunktionen und zum Laden von ausgewählten Daten- und Registerstellen. Die betreffen­ den Signale sind dabei mit Verknüpfungsfreigabesignal GE 0-15 und mit Schreibabtastsignal WS 0-15 bezeichnet. Zwei sogenannte Tristate-Puffer 184, 185 werden auf die deco­ dierten Zeitsteuerungs- bzw. Taktsignale WSO und GEO frei­ gegeben, um bidirektionale Datenverbindungen zwischen der 16 Bit breiten Hauptdatenbusleitung und der internen 16 Bit gepufferten Datenbusleitung der Schnittstellenschaltung 48 herzustellen. die Puffer-Datenbusleitung 0-15 sorgt für eine Datenverbindung zu sämtlichen Hauptbetriebskomponenten der Schnittstellenschaltung 48, einschließlich der Takt- und Steuerschaltung 182, einer Benutzerbus-Schnittstellenschal­ tung 188, einem Adressensteuerregister 190, einem Datenpuffer 192 und einem XY-Adressengenerator 194

Das Adressensteuerregister 190 wird mit Daten von der Haupt­ datenbusleitung her auf das Auftreten eines Schreib-Deco­ dierungssignals WDECO von der Hauptbusleitungs-Schnitt­ stellenschaltung 180 her geladen. Das Adressensteuerregi­ ster 190 speichert eine Statusinformation von der Zentral­ einheit 14, um die Betriebsart der Schnittstellenschaltung 38 zu steuern.

Aufgrund der großen Anzahl von Bildelementen in einem einzelnen Vollbild eines Fernseh-Videobildes (768 Bild­ elemente pro Zeile × 485 Zeilen oder Abtastzeilen) ist es nicht vernünftig, den normalen Adressenraum der Zentral­ einheit dazu heranzuziehen, die einzelnen Bildelementstellen innerhalb eines Videoinformations-Vollbildes zu unterschei­ den. Die Kennzeichnung einer Bildelementstelle durch die Zentraleinheit 14 wird dadurch vorgenommen, daß zunächst über die Rechnerbusleitung 12 und die Hauptbusleitung 10 eine 10 Bit umfassende X-Adresse übertragen wird, welche eine bestimmte Bildelementstelle innerhalb einer Zeile kenn­ zeichnet, und daß sodann eine 10 Bit umfassende Y-Adresse übertragen wird, die eine bestimmte Reihe bzw. Zeile inner­ halb des Vollbildes kennzeichnet. Eine dritte Datenüber­ tragung wird dann dazu herangezogen, zu der der Bildelement­ stelle entsprechenden Videoinformation zuzugreifen. Da die drei primären Vollbildspeicherkomponenten 66, 68 und 70 ein Informations-Byte pro Bildelementstelle speichern und die Überlagerungsspeicherkomponente 72 ein Informations-Bit je Bildelement­ stelle speichert, jedoch Daten lediglich in Byte-Ebenen-Daten­ gruppen überträgt, müssen bis zu 4 Daten-Bytes übertragen werden, um eine Datenverbindung mit einer einzigen Bild­ elementstelle in smtlichen 4 Vollbildspeicherkomponenten zu erzielen.

Um die Ablauffolge der Vollbildspeicherzugriffe zu erleich­ tern und um die Forderung nach Übertragung eines Wortes einer X-Adresseninformation und eines Wortes einer Y-Adres­ seninformation für jede Folge der Bildelementstellen zu vermeiden, führt die Schnittstellenschaltung 48 einen Block­ betrieb unter der Steuerung des Adressensteuerregisters 190 aus, um automatisch die Adressenplätze unter Bedingungen weiterzurücken, die von der Zentraleinheit definiert sein können, welche die ausgewählte Betriebssteuerfinformation in das Adressensteuerregister 190 lädt. Die Bitstellen 15, 14 bzw. 13 des Adressensteuerregisters 190 speichern Daten­ bits für die Freigabe des automatischen Weiterrückens bzw. Vergrößerns der Bildelementadressen auf Zugriffe zu der Y/Rot-Vollbildspeicherkomponente 66, der IQ/Grün-Vollbild­ speicherkomponente 68 und der Blau-Vollbildspeicherkompo­ nente 70. Die Bitstellen 9 und 8 speichern mit EAINCR und EAINCW bezeichnete Bits für die Freigabe der automatischen Weiterschaltung auf Lese- bzw. Schreibzugriffe hin. Die Bitposition 2 befiehlt Blockbetriebsoperationen bei einem durch ein Verknüpfungsbit 1 gegebenen Blockade-Freigabe­ bit BME oder bei einzelnen Lese- oder Schreibzugriffen ohne automatisches Vergrößern, wenn der Wert 0 vorliegt. Die Bitstelle 1 zeigt an, ob die Bildelementadressen während einer Blockbetriebsoperation zu verkleinern oder zu ver­ größern sind, und zwar mit einem signal, welches mit ADEC/INC bezeichnet ist. Die Bitstelle 0 ist lediglich in einem Nicht- Block-Betriebszustand wirksam und zeigt an, ob ein Datenwort oder ein Datenbyte angefordert worden ist.

Die Block-Betriebsart sorgt für Mehrfachwortübertragungen in derselben Richtung. Die X, Y-Adresse muß an einer Wortblock-Grenze beginnen (der Beginn jeder Zeile, d. h. X = 0, wird als Wortblock-Grenze garantiert), und die Anzahl der Übertragungen muß eine ganze Anzahl von Superwörtern sein.

Die Benutzerleitungs-Schnittstellenschaltung 188 spricht auf Takt- und Zeitsteuersignale von der Takt- und Steuer­ schaltung 182 sowie von Vollbildspeicherkomponenten-Auswahl­ signalen an, die als Teil einer Rechnerbusleitungs-Haupt­ adressenbezeichnung über die Hauptbusleitung-Schnittstellen­ schaltung 180 und die Takt- und Steuerschaltung 182 zu der Benutzerbusleitungs-Schnittstellenschaltung 188 übertragen werden. Daraufhin erzeugt die Benutzerbusleitungs-Schnitt­ stellenschaltung 188 die Kombination von Benutzer-Teilbild­ signalen 0-2 für die Auswahl einer adressierten Vollbild­ speicherkomponente. Die Benutzerbusleitungs-Schnittstellen­ schaltung 188 erzeugt außerdem ein PATI- bzw. Schnitt­ stellenschaltungs-Anforderungssignal C, welches das Spei­ chersteuerwerk 46 darüber informiert, daß die Schnitt­ stellenschaltung 48 einen Zugriff zu dem Vollbildspeicher 50 sucht. Die Benutzerbusleitungs-Schnittstellenschaltung 188 erhält außerdem die Rückführ-Zeitsteuersignale ACK 1 und ACK 2 von dem Speichersteuerwerk 52 her.

Nunmehr sei auf Fig. 6 Bezug genommen, gemäß der der XY-Adressen­ generator 194 zwei 12 Bit umfassende X- und Y-Grenzregister 200, 202 enthält. Diese Register können mit von der Zentraleinheit 14 erzeugten Daten geladen werden, die über die gepufferte Datenbusleitung übertragen werden. Obwohl die X- und Y-Adressen eine maximale Größe von 10 Bits aufweisen, vermeidet die Verwendung von 12-Bit- Grenzregistern die Möglichkeit der Behandlung eines Adres­ senteils oder einer von der Zentraleinheit abgegebe­ nen Adresse als sich mit der Information wiederholende Adresse, die statt im Bild rechts unrichtig auf der linken Seite angezeigt wird. Die Grenz­ register sorgen für eine automatische Hardware-Überprüfung der Video-Bildgrenzen und entlasten somit die Zentraleinheit 14 von einer beträchtlichen Programmaus­ führungszeit, die normalerweise erforderlich wäre, um Überprüfungen vorzunehmen, damit sicher ist, daß jede ausgewählte Bildelementadressenstelle innerhalb des Adres­ senbereichs eines Videobildes liegt. Die Grenzregister liefern außerdem programmierbare Anzeigen der maximalen Adressengrenzen, um eine automatische Fortschaltung während der Blockbetriebs-Übertragung zu ermöglichen. Auf die Fest­ stellung hin, daß beispielsweise der X-Adressenzähler eine maximale Grenze erreicht hat, wird der Zähler zurückge­ setzt, und die Zählerstellung des Y-Adressenzählers wird um 1 erhöht, damit ein Zugriff zu einer neuen Zeile eines Bildes bzw. Vollbildes begonnen wird.

Jede der Komponenten des XY -Adressengenerators 194 wird durch eine Tristate-Verknüpfungsschaltung realisiert, die eine leichte Auswahl von Datenübertragungen von einer Stelle zu einer anderen Stelle unter Heranziehung der Hauptbus­ leitungs-Schnittstellenschaltung und der decodierten Aus­ gangssignale der Takt- und Steuerschaltung ermöglicht. Durch Freigabe des Ausgangs des 12-Bit-X-Grenzregisters 200 mit Hilfe eines Signals RCED 2 und durch gleichzeitiges Freigeben eines Tristate-Verknüpfungsgliedes 204 mit demselben Sig­ nal kann die Zentraleinheit beispielsweise den Inhalt des 12 Bit umfassenden X-Grenzregisters an die gepufferte Datenbusleitung für die Übertragung zu der Rechnerbus­ leitung 12 abgeben, und zwar für Wartungs- und Diagnose­ zwecke. Alternativ dazu kann der Ausgang des 12 Bit um­ fassenden X-Grenzregisters 200 unwirksam gemacht bzw. gesperrt werden, wobei die Ausgangsbusleitung des be­ treffenden Registers dann dazu ausgenutzt wird, Daten von der gepufferten Datenbusleitung über das Tristate-Ver­ knüpfungsglied 206 zu einem 10-Bit-X-Adressenzähler 208 zu übertragen. In entsprechender Weise kann ein 10-Bit-Y- Adressenzähler 210 geladen werden.

Eine 12-Bit-Vergleicherschaltung 212 nimmt an ihrem B- Eingang das Ausgangssignal des 12-Bit-X-Grenzregisters 200 und an ihrem A-Eingang das Ausgangssignal des 10-Bit- X-Zählers 208 auf und erzeugt ein Ausgangssignal X, welches größer ist als der Maximalwert XGTM zum jeweiligen Zeit­ punkt, zu dem der Inhalt des X-Adressenzählers 208 den Inhalt des X-Grenzregisters 200 übersteigt. In Abhängig­ keit von dem Umständen und der Betriebsart könnte das Signal XGTM anzeigen, daß das Ende einer Abtastzeile er­ reicht ist und daß der X-Zähler auf 0 zurückgesetzt wer­ den sollte, wobei der Y-Zähler in seiner Zählerstellung weitergeschaltet bzw. erhöht wird, damit eine neue Ab­ tastzeile begonnen wird oder damit angezeigt wird, daß eine unpassende Adresse in den X-Adressenzähler 208 von dem Datenverarbeitungssystem her geladen worden ist. In diesem Falle ist die Schnittstellenschaltung 48 in Daten­ übertragungen mit der Rechnerbusleitung 12 einbezogen, sperrt jedoch Datenübertragungen in Verbindung mit dem Vollbildspeicher 50, bis der unrichtige Adressenzustand korrigiert worden ist. In entsprechender Weise vergleicht eine 12-Bit-Vergleicherschaltung 214 die in dem Zähler 210 gespeicherte 10-Bit-Y-Adresse mit der in dem Zähler 202 gespeicherten 12-Bit-Grenzadresse, um einen Y-Wert zu er­ zeugen, der größer ist als das maximale Signal YGTM, wenn der Y-Zähler 210 anzeigt, daß eine Adresse vorliegt, die größer ist als die Grenzadresse, welche zuvor in das Grenz­ register 202 geladen worden ist. Ein ODER-Glied 216 nimmt die Signale XGTM und YGTM auf, um ein Signal X oder ein Signal Y zu erzeugen, welches größer ist als das maximale Signal X oder YGTM, damit ein möglicher Fehlerzustand für die Takt- und Steuerschaltung 182 angezeigt wird. Eine 10-Bit-X-Adressenpufferschaltung 218 nimmt eine X-Adresse von dem X-Adressenzähler 208 her auf und hält die Adresse während der Vollbildspeicher-Lese- oder -Schreibzugriffe fest. In entsprechender Weise nimmt ein 10-Bit-Y-Adressen­ puffer 220 die 10 Bit umfassende Y-Adresse von dem 10-Bit- Y-Zähler 210 her auf und hält diese Adresse während Lese- oder Schreib-Vollbildspeicherzugriffe fest. DieAusnutzung dieser Adressenpufferung ermöglicht eine Modifizierung der X- und Y-Adressenzähler 208, 210 während des Ablaufs der Übertragung von relativ lang dauernden 6 Bereiche bzw. Abschnitte umfassenden Block-Datenübertragungen.

Obwohl sämtliche Busleitungen, Verknüpfungsglieder sowie die Lade- und Ausgabe-Auswahl-Freigabelogik für den XY- Adressengenerator 194 nicht im einzelnen beschrieben worden sind, dürfte einzusehen sein, daß in jeden Speicher­ platz taktgesteuert in Verbindung mit der Freigabe der ausgewählten Registerausgänge und Verknüpfungsglieder ein­ geschrieben werden kann, um die geforderte Datenübertra­ gung von einer Stelle zu einer anderen vorzunehmen.

Der Datenpuffer 192 für die Schnittstellenschaltung 48 ist in Fig. 7 im einzelnen veranschaulicht, auf die nunmehr Bezug genommen wird. Der Datenpuffer 192 besteht aus zwei Bereichen, entsprechend einem oberen Wort oder den Bit- Positionen 16-31 der P-Datenbusleitung zu dem Multiplexer 54 hin, und aus einem unteren Wort, entsprechend den Bit- Positionen 0-15 für die P-Datenbusleitung.

Die obere Hälfte des Datenpuffers 192 enthält einen 16- Bit-Schreibpuffer 234 mit zwei 8-Bit-Bereichen 236 und 238, einem 16-Bit-Lesepuffer 240, einem 16-Wort×16-Bit- Blockwort-Speicher RAM 242, von dem lediglich 6 Wörter tatsächlich benutzt werden, einem 16-Bit-Eingangsdaten­ puffer 244 und einem 16-Bit-Verknüpfungsglied 246, wel­ ches eine obere Datenbusleitung 248 mit den P-Datenbus­ leitungen 16-31 verbindet. Wie bei dem XY-Adressengene­ rator 194 sind jedes Register und Verknüpfungsglied des Datenpuffers 192 mit Tristate-Ausgangseinrichtungen ver­ sehen bzw. ausgeführt.

In entsprechender Weise enthält der untere Teil des Datenpuffers 192 eine untere Datenbusleitung 250, die einen 16-Bit-Schreibpuffer 252, einen 16-Bit-Lesepuffer 254, einen durch für ein Blockwort adressierbaren RAM- Speicher 256, einen 16-Bit-Eingangspuffer 258 und ein Verknüpfungsglied miteinander verbindet, welches eine Verbindung zu den unteren 16 Bits der P-Datenbusleitung herstellt.

Im FAlle einer blockweisen Datenübertragung werden die Daten als 32 Bit umfassende Blockwort- Datenbereiche zwischen dem Datenpuffer 192 und einer ausgewählten Komponente des Vollbildspeichers 50 über­ tragen. Die gesamte Kapazität von 32 Bits des Daten­ puffers 192 wird somit für Daten ausgenutzt, die im Multiplex-Betrieb auf der gepufferten Datenbusleitung zu der Rechnerbusleitung 16 übertragen werden, und zwar in 16-Bit-Wörtern, die abwechselnd von dem unteren Be­ reich und dem oberen Bereich des Datenpuffers 192 ent­ nommen werden. Im Falle eines Byte- oder Wortbetriebs­ zugriffs werden Daten jedoch von dem Vollbildspeicher 50 zu dem Datenpuffer 192 als einzelner 32 Bit umfassen­ der Blockwortbereich übertragen, der 4 Bytes enthält, wobei die speziellen durch Zugriff erfaßten einen oder beiden Bytes irgendwo innerhalb der Gruppe von Bytes auftreten könnten. Um die erforderliche Programmierung für die Zentraleinheit 14 zu vermindern, sorgt die Schnittstellen­ schaltung 48 jedoch für eine automatische Neusynchroni­ sierung im Falle von Byte- oder Wort-Zugriffsbetriebs­ arten, um die Daten an einer bevorzugten Stelle auf der gepufferten Datenbusleitung für eine Übertragung über die Hauptbusleitung 40 zu der Rechnerbusleitung 12 hin unterzubringen. Ein einzelnes Datenbyte wird stets in den Datenbus-Bitstellen 0-7 übertragen, während ein Wort oder zwei Datenbytes übertragen werden. Dabei wird das der kleinsten Bildelementadresse entsprechende Byte an den Datenbusstellen 0-7 übertragen, und das der nächsten Bildelementadresse entsprechende Byte wird an den Bitstellen 8-15 übertragen.

Die mögliche Neuordnung bzw. Neuzuordnung dieser Daten­ bytes von einem Blockwortbereich zu einer Datenbus­ stelle wird durch die Verwendung des zweiteiligen Schreib­ puffers 234 in Verbindung mit zwei Verknüpfungsgliedern 262 und 264 erleichtert.

Als Beispiel sei angenommen, daß die Schhnittstellenschal­ tung 48 im Byte-Betrieb arbeitet und daß ein erwünschtes Informations-Byte von dem Vollbildspeicher 50 her in der den Datenbits 24-31 entsprechenden obersten Byte-Stelle auftritt bzw. zugeführt wird. Das Byte wird von dem Ein­ gangsdatenpuffer 244 aufgenommen und über die obere Daten­ busleitung 248 zu dem Lesepuffer 240 hin geleitet. Durch Freigabe des obersten Ausgangsbytes des Lesepuffers 240 mit Hilfe des Signals GE 10 kann die Information auf der gepufferten Datenbusleitung in den oberen Byte-Bitstellen untergebracht und sodann über das Verknüpfungsglied 262 übertragen werden, um in den unteren Byte-Bitpositionen dupliziert zu werden, und zwar auf das Auftreten des Schreib-Abtastsignals WS 9 hin. Außerdem kann die be­ treffende Information in den unteren 8-Bit-Schreibpuffer 238 geladen werden. Aus dem unteren Schreibpuffer 238 kann das erwünschte Datenbyte sodann zu den unteren 8 Bits des Lesepuffers 240 hin übertragen werden, und zwar für eine anschließende Übertragung zu der Rechnerbusleitung 12 als unteres Datenbyte. Diese Übertragung erfolgt über die Pufferdatenbusleitung, und zwar auf die Freigabe des Ausgangs des unteren Teiles der Lese-Datenbusleitung 240 auf das Auftreten des Verknüpfungs-Freigabesignals GE 11 hin. Alternativ dazu können Daten über die gepufferte Datenbusleitung von dem oberen Lesepuffer 240 zu dem unteren Schreibpuffer 250 hin übertragen werden. Es dürfte somit ersichtlich sein, daß durch Heranziehung der Übertragung zwischen den oberen und unteren Byte- Positionen innerhalb des oberen Wortbereiches des Daten­ puffers 192 sowie der Übertragungen zwischen dem oberen Wort und dem unteren Wort Übertragungen von Teilen des Datenpuffers 192, und zwar entweder eines Datenbytes oder eines Doppel-Datenwortbytes, welches über die 32-Bit-P- Datenbusleitung aufgenommen ist, in irgendwelchen er­ wünschten Byte-Stellen für eine Übertragung zu dem Daten­ verarbeitungssystem hin neu festgelegt bzw. adressiert werden können. Die Ausnutzung des Datenpuffers 192 er­ möglicht die Speicherung eines Wortblocks, um die rela­ tiv geringe Banbreite der Rechnerbusleitung 12 an die relativ hohe Bandbreite der 32-Bit-P-Datenbusleitung an­ zupassen, die an dem Vollbildspeicher 50 über den Multi­ plexer 54 angeschlossen ist. Die Pufferung dient außerdem dazu, die Wartezeit zu minimieren und dadurch die Aus­ nutzung der Rechnerbusleitung 12 zu maximieren.

Als Beispiel einer blockweisen Datenübertragung sei ange­ nommen, daß die Zentraleinheit 14 festlegt bzw. durch Kommandosteuerung vorgibt, daß eine Übertragung von dem Plattendateisystem 18 zu der Y-Komponente 66 des Vollbild­ speichers 50 erfolgt, und zwar von 128K Datenbytes, was aufeinanderfolgenden Bildelement-Adressenstellen ent­ spricht, die mit der Bildelementadresse 0,0 beginnen. Die 128K Datenbytes stellen eine typische Grenze dar, die durch die Länge der Rechnersystem-Steuerungslängen­ zähler auferlegt ist anstatt durch die Schnittstellen­ schaltung 48, die längere Datenübertragungsfolgen ver­ arbeiten bzw. handhaben könnte. Die Zentraleinheit 14 würde die Datenübertragung initiieren, derart, daß zunächst die Adresse 0,0 in den X-Adressenzähler 208 und den Y- Adressenzähler 210 geschrieben wird und daß sodann die Schnittstellenschaltung 48 in den richtigen Be­ triebszustand gebracht wird, indem Einsen in die Bit­ positionen 15, 8 und 2 und Nullen in die anderen Bit­ positionen geschrieben werden. Dies ermöglicht eine auto­ matische Erhöhung bzw. Weiterschaltung auf einen Zugriff zu der Y-Komponente des Vollbildspeichers 50, und zwar mit einem Schreib-Datenzugriff. Die Zentraleinheit 14 stellt dann die richtigte bzw. in Frage kommende Adresse auf der Rechnerbusleitung 12 zur Verfügung, um eine 0 in die Zählersteuerbitstelle des Steuerregisters 38 ein­ zuschreiben und das Fortschalten des Adressenzählers 34 zu sperren. Das Plattendateisystem 18 kann dann so ge­ steuert werden, daß es ein Busleitungs-Hauptgerät wird und einen direkten Speicherzugriff dadurch ausführt, daß die festgelegte Anzahl von Datenbytes aus einer bezeich­ neten Plattendateistelle zu der bzw. auf die PATI-Adresse hin übertragen wird, welche der Y-Komponente 66 des Voll­ bildspeichers 50 entspricht. Diese Adresse wird in den Adressenzähler 34 durch die Zentraleinheit 14 einge­ schrieben, und anschließend werden die Adressenbits der Rechnerbusleitung 12 und damit der Hauptbusleitung 40 gesteuert, und zwar während jedes der 128K-Zyklen der folgenden Operation, die eine einen direkten Speicher­ zugriff betreffende blockweise Datenübertragung dar­ stellt.

Die Hauptbusleitungs-Schnittstellenschaltung 180 spricht auf die ausgewählten Adressen dadurch an, daß die Takt- und Steuerschaltung 182 und die Benutzer-Busleitungs- Schnittstellenschaltung 188 veranlaßt werden, einen Be­ nutzer-Bereichscode zu erzeugen, der die Y-Komponente 66 des Vollbildspeichers 50 für das Speichersteuerwerk 52 und den Multiplexer 54 kennzeichnet, damit die geeigneten Adressierungs- und Datenwege festgelegt sind. Die Schnitt­ stellenschaltung 48 beginnt dann damit, ein von dem Platten­ dateisystem 18 über die Rechnerbusleitung 12 und die Haupt­ busleitung 40 zu der gepufferten Datenbusleitung hin über­ tragenes Wort aufzunehmen, wobei abwechselnde Wörter in den unteren bzw. oberen RAM-Speicherbereich 256 bzw. 242 des Datenpuffers 192 geladen werden, bis 12 Wort-Übertra­ gungen dazu führen, daß die RAM-Speicher einen vollständigen Wortblock speichern. An dieser Stelle erzeugt die Benutzer­ bus-Schnittstellenschaltung 188 ein PATI-Anforderungssignal C für das Speichersteuerwerk 52, und auf die Erteilung eines Zugriffs zu der Vollbildspeicher-Datenbusleitung 56 hin wird der erste Wortblock zu dem Vollbildspeicher- Eingangspuffer bezüglich der Y-Komponente 66 in 6 auf­ einanderfolgenden Bereichen bzw. Blöcken übertragen. Da jeder 4-Bit-Bereich bzw. -Block zu dem Vollbildspeicher 50 über­ tragen wird, halten die X, A -Adressenpuffer-Register 218, 220 die Anfangsadresse 0,0 fest, während der X-Adressenzähler 208 in seiner Zählerstellung um 4 erhöht wird, nachdem der jeweilige Bereich bzw. Block übertragen ist. Auf die Beendigung der 6 Bereiche bzw. Blöcke betreffenden Über­ tragung ist demgemäß der X-Adressenzähler 208 in seiner Zählerstellung auf 24 weitergeschaltet worden, um die An­ fangs-Bildelementadresse des nächsten Wortblocks anzuzei­ gen, wobei 24 Bytes oder Bildelemente pro Wortblock vorhan­ den sind. Unterdessen sind die Lesepufferregister 254 und 240 dazu verfügbar, die 13. und 14. Datenwörter von dem Plattendateisystem 18 her aufzunehmen, während der erste Wortblock zu der Y-Vollbildspeicherkomponente 66 hin übertragen wird. Unter normalen Bedingungen spricht die Schnittstellenschaltung 48 hinreichend schnell auf eine Datenübertragungsanforderung an, und die 6 Datenbereiche bzw. 6 Datenblöcke werden hinreichend schnell übertragen, damit der Wortblock-RAM-Speicher 242, 256 geleert werden kann und Daten von den Lesepuffern 240 bzw. 254 aufzu­ nehmen vermag, bevor das relativ langsame Plattendatei­ system 18 und die Rechnerbusleitung 12 bereit sind für eine Übertragung des 15. Wortes. Demgemäß ist der Lese­ puffer 254 bereit,das 15. Wort ohne Verzögerung aufzu­ nehmen, wobei die vollständige Bandbreite der Rechnerbus­ leitung 12 ausgenutzt wird. Sobald der zweite Wortblock in den RAM-Speicher 256, 242 geladen ist, wird eine weitere Y -Komponente-Vollbildspeicher-Zugriffsanforderung vorge­ nommen, und der Prozeß wird wiederholt. Dieser Prozeß bzw. Vorgang wird so lange fortgesetzt, bis sämtliche durch Kommandosteuerung festgelegten Datenbytes von dem Plattendateisystem zu dem Vollbildspeicher übertragen worden sind.

In dem Fall, daß eine Blockübertragung in der anderen Richtung vorzunehmen ist, würde das Adressenbefehls­ register 190 so geladen werden, daß eine automatische Erhöhung beim Lesen anstatt beim Schreiben ermöglicht wird. Das Plattendateisystem 18 sowie die Rechnerbus­ leitung 12 würden die Y-Komponenten-66-Adresse an die Adressenleitungen zusammen mit einem Lesekommando ab­ geben. Danach würde das Rechnersystem während einer kur­ zen Zeitspanne zu warten haben, bis der erste Bereich eines Wortblocks aus dem Vollbildspeicher ge­ lesen und in die Lesepufferregister 254, 240 geladen ist. Da diese Register durch Übertragungen von aufeinanderfol­ genden Wortpaaren über die Rechnerbusleitung 12 und die Hauptbusleitung 40 geleert sind, werden die anschließen­ den Bereiche des ersten Wortblocks in den Wortblock-RAM-Speicher 256, 242 geladen. Wenn das letzte Wort eines Wortblocks in den Lesepuffer 140 geladen ist, wird das Lesen des nächsten Wortblocks aus der Y-Voll­ bildspeicherkomponente 66 angefordert, und normalerweise kann der erste Bereich bzw. Block aufgenommen und für eine Übertragung in die beiden Lesepuffer 254, 240 ver­ fügbar gemacht werden, bevor die beiden Pufferwörter über die Hauptbusleitung 40 und die Rechnerbusleitung 12 übertragen werden können. Anschließend kann das Datenver­ arbeitungssystem normalerweise Daten mit seiner maximalen Geschwindigkeit aufnehmen und vollständig die Bandbreite der Rechnerbusleitung 12 während eines Datenlesevorgangs sowie während eines Datenschreibvorgangs ausnutzen, nach­ dem das erste Datenwort aufgenommen worden ist.

Wie bei einer Datenschreiboperation steuern die Adressen­ puffer 218, 220 die X- und Y-Benutzeradressenleitung, während die Zählerstellung des X-Zählers 208 um 4 nach Übertragung jedes Wortes über die Pufferdatenleitung der Hauptbusleitung 40 erhöht wird. Diese Adresse in dem X-Zähler wird um einen Zählwert von 4 je 4-Byte- Übertragung erhöht, so daß am Ende eines 24-Byte- Wortblocks der X-Zähler 208 in seiner Zählerstellung auf 24 erhöht worden ist. Dadurch wird die Anfangsadresse des nächsten Wortblocks angezeigt. Auf die Vornahme einer Anforderung nach einer weiteren Wortblocküber­ tragung hin wird diese neue Adresse von den X- und Y- Zählern 208, 210 zu den X- und Y-Adressenpuffern 218, 220 hin übertragen. Darüber hinaus wird, wie dies bereits erläutert worden ist, dann, wenn der X -Zähler 208 in seiner Zählerstellung die Grenze des Bildes bzw. Teilbil­ des überschreitet, was durch einen Vergleich mit dem In­ halt des nächsten Grenzregisters 200 angezeigt wird, der X-Zähler 208 zurückgesetzt und der Y-Zähler 210 wird hinsichtlich seiner Zählung weitergeschaltet. In dem Fall, daß die Zählerstellung des Y-Zählers 210 über dessen Bildgrenze hinaus erhöht wird, werden weitere Zu­ griffe zu dem Vollbildspeicher 50 verhindert, während die Schnittstellenschaltung 58 fortfährt, von dem Daten­ verarbeitungssystem übertragene Daten aufzunehmen.

Nunmehr sei auf Fig. 8 Bezug genommen, gemäß der der Bildausgabeprozessor 42 die Videodaten-Wortblock­ bereiche von dem Vollbildspeicher 50 her über den Vollbildspeicher-Datenpuffer 56 aufnimmt und diese Videodaten über einen Videodatenweg 276 verarbeitet. Eine Video-Ausgangsprozessor- bzw. VOP-Steuerschaltung 278 liefert die Takt- und Steuersignale für den Video-Ausgabeprozessor 42. Diese Signale umfassen eine Vielzahl von Datenweg- Adressensteuersignalen, die dem Datenweg 276 zugeführt werden. Die VOP-Steuerschaltung 278 gibt außerdem Ver­ knüpfungsfreigabesignale GE 0-15 sowie Schreibabtast­ signale WS 0-15 zur Steuerung des Ladens von Datenregistern und zur verknüpften Weiterleitung der Dateninfor­ mation ab. Obwohl die genaue Art und Weise der Erzeugung dieser Verknüpfungssignale nicht gezeigt ist, dürfte ein­ zusehen sein, daß diese Signale in herkömmlicher Weise erzeugt sein können, um die gewünschten Stellen zu den in Frage kommenden Zeitpunkten verknüpft weiter­ zuleiten. Ein programmierbarer Zeitsteuerungs- bzw. Taktgenerator 280 nimmt gegebenenfalls externe Synchroni­ siersignale auf und erzeugt daraufhin ein Synchronisier­ signalgemisch, ein Bildelement-Taktsignal und verschie­ dene Synchronisier- und Zeitsteuersignale für die Steuerung der Video-Ausgabeprozessor-Steuerschaltung 278.

Der Datenteil der Hauptbusleitung MBDAT 0-15, ist mit bidirektional arbeitenden Verknüpfungsgliedern 282, 284 verbunden, die selektiv durch Verknüpfungssignale GE 0 bzw. WS 0 derart übertragungsfähig gesteuert werden, daß eine Datenverbindung mit einer gepufferten Hauptbuslei­ tung-Datenbusleitung BMBDAT 0-15 286 erfolgt. Es sei darauf hingewiesen, daß der Bildausgabeprozessor 42 denselben Tristate-Verknüpfungsgliedkomplex benutzt, wie er von dem rechnergesteuerten graphischen System 10 ge­ nutzt wird. Eine Hauptbusleitung-Schnittstellenschaltung 288 stellt eine Adressen- und Steuerungs-Schnittstellen­ schaltung für die Hauptbusleitung dar, und zwar durch Auf­ nahme von Hauptbusleitungs-Adressensteuersignalen und durch daraufhin erfolgendes Erzeugen eines Systemsynchroni­ siersignals. Die Hauptbusleitungs-Schnittstellenschaltung 288 gibt Steuerungs- und Takt- bzw. Zeitsteuersignale an die VOP-Steuerschaltung 278 ab und erzeugt decodierte Register- und Verknüpfungsglied-Auswahl-Ausgangssignale WDEC 0-15 und RDEC 0-15 auf das Zeitsteuersignal 290 und die Decodierung der Hauptbusleitungs-Adressensignale hin.

Ein Hauptbusleitungs-Parameterspeicher 290 ist als Doppel­ speicher mit Komponenten ausgeführt, die mit A und B be­ zeichnet sind. Jede Komponente ist ein 64 Wörter um­ fassender 16 Bit breiter Speicher, der eine programmier­ bare VOP-Betriebsart-Steuerinformation speichert. Ein Auswahlsignal A von der VOP-Steuerschaltung 278 legt fest, ob die Steuerschaltung 278 auf den A-Teil oder den B-Teil des Parameterspeichers 290 anspricht oder nicht. Während der A-Teil auf die Adressierung durch die Steuerschaltung 278 anspricht, kann der B-Teil durch die Zentraleinheit 14 über die Rechnerbusleitung 12, die Hauptbusleitung 40 und gepufferte Hauptdatenbusleitung 268 sowie die Haupt­ busleitungs-Schnittstellenschaltung 288 adressiert wer­ den. Die 64 Wörter der nicht ausgewählten Parameterspei­ cherkomponente werden Teil der Adressenbasis der Rechner­ busleitung 12. Dies ermöglicht das Laden von neuen Para­ metern in eine Komponente des Parameterspeichers 290 ohne Beeinflussung des Systembetriebs. Auf das Laden eines voll­ ständigen Parametersatzes hinkann die VOP-Steuerschaltung 278 durch Kommandosteuerung veranlaßt werden, die Parameter- Speicherkomponente umzuschalten, auf die die betreffende Schaltung anspricht, um einem neuen Satz von Parametern zu ermöglichen, die Betriebsweise des Bildausgabeprozessors 42 zu steuern. Dies kann zu der Vollbild-Anfangszeit vor­ genommen werden, um die Erzeugung eines vermischten Bildes zu vermeiden. Die Ausnutzung des Doppelparameterspeichers 290 vermeidet außerdem das Problem, daß ein Videovollbild teilweise auf alte Steuerparameter anspricht und teilweise auf neue Steuerparameter, wenn ein neuer Satz von Steuer­ parametern über eine Zeitspanne hinweg geladen wird. Ge­ mäß einem Ausführungsbeispiel der Ausnutzung des Parameter­ speichers 290 enthält der Speicher eine Anzahl von Konstan­ ten, die für die Steuerschaltung 278 brauchbar sind, wobei eine Information kennzeichnend ist für die Anzahl der Bild­ elemente pro Wortblock, d. h. für 24 Bildelemente bei dieser beson­ deren Ausführungsform. Außerdem liegt eine Infor­ mation vor, die kennzeichnend ist für die Anzahl der Wortblöcke pro Zeile. Diese Anzahl beträgt bei dieser Ausführungsform 32. Überdies ist eine Information bezüg­ lich der Anzahl der Zeilen pro Teilbild vorhanden. Diese Anzahl beträgt bei dieser Ausführungsform 242,5. Darüber hinaus ist ein CMAPPTR-Signal, ein Y-Vergrößerungssignal, vorhanden, welches das Ausmaß der Bildvergrößerung in der Y-Richtung anzeigt. Schließlich sind X- und Y-Ursprungs­ signale vorhanden, welche die Stelle des Bildsignals des Vollbildspeichers 50 anzeigen, die die linke obere Ecke des Ausgabe-Videobilds einnehmen wird. In der Y-Rich­ tung wird die Vergrößerung dadurch vorgenommen, daß eine Informationszeile einfach, zweifach, dreifach oder mehr­ fach vorgesehen wird. Die Schnittstelle berücksichtigt dabei, eine Y-Vergrößerung für irgendeine Anzahl von Folgezeilen zuzulassen. Die Daten werden von dem Vollbild- Speicher jeweils zeilenweise aufgenommen und in einem doppelt gepufferten Zeilenpuffer gespeichert, von dem die Daten für eine Y-Vergrößerung wiederholt bereitge­ stellt werden.

Ohne eine neue Adressierung bzw. Bereitstellung des Aus­ gabeanzeige-Anfangspunktes würde das Ausgabe-Videobild stets die Bildelementstelle 0,0 als 21830 00070 552 001000280000000200012000285912171900040 0002003114925 00004 21711in dem Vollbild- Speicher 50 für die obere linke Ecke des Bildes gespeicherte Bildelementstelle bereitstellen. Da das Bild in der Y-Richtung vergrößert ist, würde infolgedessen eine Dehnung von der Oberseite zur Unterseite erfolgen, und die Unterseite des Bildes wäre verloren. Wenn das Bild in der X-Richtung gedehnt wird, würde es von links nach rechts verlaufen, und der rechte Bereich des Bildes wäre verloren. Demgemäß würde eine Vergrößerung stets dazu führen, daß lediglich die obere linke Ecke des in dem Vollbild-Speicher gespeicherten Videobildes betrachtet würde. Die X- und Y-Ursprungsdaten des Vollbild- Speichers 290 ermöglichen nun, daß das Ausgangs-Video­ signal irgendeinen Bereich eines Videobildes anzeigt. Durch Festlegen von X auf ursprünglich gleich 48 und von Y auf ursprünglich gleich 25 würde der Bildausgabeprozessor diese Bildelementstelle als obere linke Ecke der Ausgabe- Bildanzeige ausnutzen, und der rechts und unterhalb dieses neuen Ausgangspunktes liegende Bereich würde in dem Umfang angezeigt werden, den die Vergrößerung zuläßt.

Eine Benutzer-Busleitungs-Schnittstellenschaltung 292 bewirkt den Austausch von Synchronisiersignalen mit der VOP-Steuerschaltung 278 und bewirkt die Erzeugung und Auf­ nahme der Benutzerbusleitungs-Steuersignale, die unter Einbeziehung der Bildadressentransformationsschaltung 48 übertragen werden. Dies umfaßt die Benutzer-Bereichsbits 0-2, die für den Bildausgabeprozessor 42 stets sämtliche Vollbildspeicherkomponenten festlegen würden, die bei der besonderen Anordnung des Systems ausgeführt sind. Das VOP-Anforderungssignal B ist das Signal mit der zweit­ höchsten Priorität in diesem System, und die Signale ACK 1 und ACK 2 werden mit der oben beschriebenen Bedeutung zurückgeführt. Die 10-Bit-X- und -Y-Adressenregister 294, 296 bewirken die Aufnahme und Verriegelung der X- und Y- Adresseninformation für eine Übertragung über die X- und Y-Benutzer-Adressenbusleitungen.

Der Videodatenweg 276 ist in Fig. 9A und 9B für eine einzige Komponente der drei Farbkomponenten des Videosignals im einzelnen veranschaulicht. Obowhl der Videodatenweg 276 für lediglich eine Komponente im einzelnen veranschaulicht ist, dürfte dies als ausreichend für die Übertragungswege der anderen beiden Wege betrachtet werden, die mit Ausnahme von geringfügigen Modifikationen mit dem betrach­ teten Übertragungsweg identisch sind. Auf diese Modifika­ tionen wird im folgenden noch eingegangen werden.

Ein Doppelzeilenpuffer 300 nimmt eine vollständige Video­ informationszeile auf einer Informationsbereiches- bzw. Informationsblockbasis zum jeweiligen Zeitpunkt auf. Um Zeitverzögerungen zu vermeiden, liefert ein Teil des Doppelzeilenpuffers 300 eine Bildinformationszeile, die zum betreffenden Zeitpunkt angezeigt wird, während in die andere Hälfte von dem Vollbild-Speicher 50 die nächste Bildinformationszeile eingegeben wird. Wenn eine neue In­ formationszeile anzuzeigen ist, sind die Rollen der bei­ den Doppelzeilenpufferbereiche vertauscht bzw. umgeschal­ tet, wobei die neue Informationszeile dazu herangezogen wird, die Anzeige zu steuern, und eine anschließende In­ formationszeile wird in den anderen Teil des Puffers ge­ lesen. Zu jedem Zeitpunkt scheinen die beiden Pufferbereiche somit unabhängig zu arbeiten.

Jeder Teil bzw. Bereich des Doppelzeilenpuffers 300 ist ein 256-Wort×32-Bit-Speicher, der jeweils einen 4 Byte umfassenden Bereich eines Wortblocks schreibt oder liest. Die 4 Bytes eines Bereiches aus dem Vollbild-Speicher 50 werden über Multiplexer 302-305 übertragen, was dem Doppelzeilenpuffer 300 ermög­ licht, selektiv die 4 Informationsbytes entweder von dem Vollbild-Speicher 50 in einer normalen Art und Weise oder von der gepufferten Hauptbusleitung-Datenbusleitung für Diagnose- und Wartungszwecke aufzunehmen.

Während der Doppelzeilenpuffer 300 32 Bits parallel aus­ gibt, nimmt die interne Verknüpfungsschaltung eine Unter­ teilung dieser Bits in zwei serielle Wörter von jeweils 2 Bytes vor. Ein erstes oder geradzahliges Byte wird in ein geradzahliges Byte-Datenregister 308 geladen, während das Byte nächsthöherer Wertigkeit in das ungeradzahlige Byte-Datenregister 310 geladen wird. Bei der IQ-Vollbild- Speicherkomponente 68 würde das geradzahlige Register 308 ein I-Komponenten-Bildelement-Byte aufnehmen, während das ungeradzahlige Byte-Datenregister 310 ein Q-Komponenten- Daten-Byte aufnehmen würde. Bei dem X-Komponenten-Vollbild- Speicher 66 oder beiirgendeinem der Primär-Vollbild- Speicher-Farbkomponenten in einem RGB-System würden die geradzahligen und ungeradzahligen Datenregister 308, 310 mit einer geradzahligen bzw. ungeradzahligen Adresse geladen werden, und zwar aufeinanderfolgend mit der Bild­ element-Videoinformation. Eine Adressen- und Steuer­ schaltung 312 spricht auf die Datenwegadressen- und Steuer­ signale von der VOP-Steuerschaltung 278 her an, um die Adressierung und Ausgabe der Information von den beiden Hälften des Doppelzeilenpuffers 300 unabhängig zu steuern. Die Adressen- und Steuerschaltung 312 erzeugt ferner ein Bildelement-Taktsignal mit der Geschwindigkeit des Auf­ tretens aufeinanderfolgender Bildelemente in der Bild­ anzeige unter einer Periode von etwa 70 Nanosekunden. Das Bildelement-Taktsignal wird zunächst um eine ausgewählte Zahl N untersetzt, die durch per Kommando festgelegte X-Vergrößerungsverhältnisse angezeigt ist, um die Takt­ steuerung eines Adressenzählers innerhalb der Adressen- und Steuerschaltung 312 zu bewirken.

Das Laden von Daten in das Register 308 für das gerad­ zahlige Byte bzw. die geradzahligen Bytes und in das Register 310 für das ungeradzahlige Byte bzw. die unge­ radzahligen Bytes wird durch das nächst niederwertige Bit dieses Adressenzählers gesteuert. Es sei darauf hin­ gewiesen, daß mit Rücksicht darauf, daß zwei Bytes parallel in die Register 308, 310 geladen werden, ein Neuladen lediglich für jede zweite Bildelementstelle erforderlich ist. Innerhalb des Doppelzeilenpuffers 300 bewirkt auf der Ausgangsseite jeder Impuls des unter­ teilten Bildelementtaktes 314 einen Übergang zwischen den oberen und unteren Wörtern eines 4-Byte-Wortblock­ bereiches, während jedes zweite Auftreten eine Adressen­ erhöhung für einen neuen Wortblockbereich bewirkt.

Ein Verknüpfungsnetzwerk, welches Tristate-Verknüpfungs­ glieder 316 bis 319 enthält, sorgt für die selektive Weiterleitung der Daten, die in den Datenregistern 308, 310 gespeichert sind, und zwar entweder über die Farb­ aufzeichnungs-Busleitung 320 oder auf dem Farbkomponenten- Datenweg 322 oder 323.

Der Videodatenweg ist in Fig. 9 bezüglich der IQ-Komponen­ ten eines YIQ-Farbsystems veranschaulicht. Bei dieser An­ ordnung ist das Verknüpfungsglied 317 fortwährend über einen Schalter 324 freigegeben, um fortwährend das Aus­ gangssignal des ein geradzahliges Byte aufnehmenden Datenregisters 308 an die I-Komponenten-Datenbuslei­ tung 322 abzugeben. In entsprechender Weise gibt ein Schalter 326 fortwährend das Verknüpfungsglied 319 frei, um fortwährend das Ausgangssignal des für die Aufnahme eines ungeradzahligen Bytes dienenden Datenregisters 310 an eine Q-Komponenten-Datenbusleitung 323 abzugeben, die über einen Schalter 328 mit dem Verknüpfungsglied 326 verbunden ist. Es sei daran erinnert, daß die beiden Datenregister 308 und 310 lediglich auf das Auftreten von abwechselnden Bildelement-Taktsignalen hin wieder geladen werden. Demgemäß werden duplizierte Bytes bzw. Doppel­ bytes der Bildelementinformation über die für die un­ geradzahlige Komponente vorgesehene Datenbusleitung 322 und die Q-Komponenten-Datenbusleitung 323 übertragen, bevor die Bildinformation aktualisiert wird. Diese Ver­ doppelung der I- und Q-Komponenten-Bildelementinforma­ tion für aufeinanderfolgende Bildelemente hält die I- und Q-Farbkomponenten mit einer vollständigen Farbkomponente bei der Bildelementrate synchronisiert, und zwar trotz der Tatsache, daß die I- und Q-Farbkomponenten jeweils mit lediglich der halben Bandbreite eines vollständigen Farbkomponentensignals gespeichert sind.

Die Bewegung bzw. Umschaltung des Schalters 328 in die F- oder in die Vollfarbkomponentenstellung und das Um­ schalten der Schalter 322, 324 und 326 in ihre anderen Stellungen veranlaßt die Freigabe der Verknüpfungsglie­ der 317 und 319 auf die nicht-invertierten bzw. inver­ tierten Ausgangssignale des niederwertigsten Bits des Adressenzählers innerhalb der Takt- und Steuerschaltung 312. Diese Anordnung entspricht einem vollständigen Farbkomponenten-Datenweg, wobei die Dateninhalte der für die geradzahligen Datenbytes bzw. ungeradzahligen Datenbytes vorgegebenen Register 308, 310 abwechselnd an den I-Farbkomponenten-Datenweg 322 abge­ geben werden.

Ein IQ-Verknüpfungssignal wird den Verknüpfungsgliedern 331, 332 zugeführt, um abwechselnd den Inhalt des Daten­ registers 308 und des Datenregisters 310 an die Farbauf­ zeichnungs-Busleitung 320 unter Steuerung durch das nie­ derwertigste Adressenbit abzugeben. Diese Anordnung er­ möglicht einer ausgewählten Vollbildspeicherkomponente, über die Farbaufzeichnungs-Busleitung zu steuern, welcher der drei Farbaufzeichnungsspeicher die Farbaufzeichnungs- Busleitungsdaten als Adresseninformation aufnehmen kann, um eine vollständige Dreifarben-Bildinformation in einem Farbaufzeichnungsbetrieb zu erzeugen. Ein Multiplexer 374 spricht auf ein Farbaufzeichnungsbetriebs-Eingangssignal an, um ein 8 Bit umfassendes Datenausgangssignal zu er­ zeugen, welches entweder eine auf der Farbaufzeichnungs- Busleitung 320 auftretende Information oder eine auf der I-Farbkomponenten-Busleitung 322 auftretende Information darstellt. In dem beschriebenen YIQ-System würde der Multiplexer 374 in einem normalen Betrieb auf das auf der Busleitung 322 auftretende I -Komponenten-Farbsignal ansprechen. Das auf der Busleitung 322 auftretende Q-Farbkomponenten-Signal würde einem dritten Multi­ plexer, entsprechend dem Multiplexer 374, zugeführt wer­ den, wobei die übrige Signalverarbeitung für die Q-Farb­ komponente weitgehend eine duplizierte Verarbeitung der Verarbeitung der I-Farbkomponente darstellte, die in Fig. 9B veranschaulicht ist. Die Y -Farbkomponente hätte selbstverständlich ihre eigene gesonderte Vollbild­ speicherkomponente und ihre eigene Videowegschaltung.

Ein Pipeline-Definitionsregister 336 ist so geschaltet, daß es von der Zentraleinheit 14 auf ein decodiertes Signal WDEC 1 hin geladen wird, um den Betriebszustand bzw. -status des Videodatenweges 276 zu kennzeichnen. Das Definitionsregister 336 braucht nicht für jede Farb­ komponente verdoppelt zu werden. Ein Farbaufzeichnungs­ betriebs-Ausgangssignal in einer ersten Bitposition gibt selektiv das Ansprechen des Bildsystems entweder auf die auf der Farbaufzeichnungsbusleitung 320 auftretenden Daten oder auf die auf einer Farbkomponenten-Buslei­ tung, wie der Busleitung 322, auftretenden Daten frei. Ein I, Q -Verknüpfungssignal bewirkt durch Kommandosteuerung die selektive Weiterleitung der Videoinformation von den Registern 308 und 310 zu der Farbkomponentenbusleitung 320 hin, wie dies zuvor erläutert worden ist. In entsprechen­ der Weise bewirken Y- und B-Verknüpfungssignale die selektive Weiterleitung jener Farbkomponenten über bzw. an die Farbaufzeichnungs-Busleitung 320, wenn diese ausgeführt sind. Die Signale veranlassen eine Über­ lagerung, eine Sperrung der Überlagerung sowie eine Flip/Substitutions-Überlagerungssteuerung des An­ sprechens des Bildsignals auf Daten von dem Über­ lagerungskomponentenspeicher 72 her, wie dies in Ver­ bindung mit Fig. 9B im einzelnen nachstehend beschrieben ist.

Die Signalvergrößerung in dem X-Register wird durch codierte Signale XMAG 0 bis XMAG 3 festgelegt, um eine Vergrößerung mit irgendeinem Faktor zwischen 1 und 16 einschließlich zu ermöglichen. Diese Signale werden weitergeleitet, um durch das N-Register 338 untersetzt zu werden, welches das Bildelement-Taktsignal um die bezeichnete Zahl teilt, bevor eine Abgabe an die Takt- und Steuerschaltung 310 erfolgt. Die eine Unterteilung um N vornehmende Schaltungsanordnung ruft eine ausgewählte Anzahl von Wiederholungen der Bildelementinformation her­ vor und dient damit zur Videoanzeige in der X-Richtung. Das Definitionsregister 336 erzeugt außerdem ein Frei­ gabe-/Austast-Signal, welches in dem in Fig. 9B darge­ stellten Bereich des Datenweges ausgenutzt wird, um selektiv die gesamte Ausgabe-Anzeige auszutasten.

Ein 8-Bit-Wartungsregister kann selektiv von der Zentral­ einheit 14 her hinsichtlich eines Teiles seines Adressen­ feldes geladen werden, und zwar auf das decodierte Lade­ signal WDEC 3 hin. Das Ausgangssignal des betreffenden Registers kann selektiv an die Farbaufzeichnungs-Bus­ leitung 320 mit einem Signal RDEC 3 für Diagnose- und Wartungszwecke abgegeben werden. Weder das Wartungsre­ gister 342, das Adressensteuerregister 312, die eine Untersetzung um N vornehmende Schaltung 338 noch die eine Untersetzung bzw. Teilung durch zwei vornehmende Schaltung 340 brauchen für jede der drei Farbkomponenten wiederholt vorgesehen zu sein.

Nunmehr sei auf Fig. 9B Bezug genommen, gemäß der auf­ einanderfolgende Farbelemente der Farbkomponenteninfor­ mation in einen 8-Bit-Zähler 344 geladen werden. Der Zähler 344 dient als Adressenregister für einen 256 Wör­ ter mit jeweils acht Bits umfassenden Farbaufzeichnungs- RAM-Speicher 346 während eines Farbaufzeichnungsbetriebs. Der Farbaufzeichnungs-Speicher 346 für jede Farbkomponen­ te erhält seine Adresse von der Farbaufzeichnungs-Daten­ busleitung her und gibt eine entsprechende Farbkomponente aus. Bei einer Vollfarbenausführung gibt der Farbauf­ zeichnungs-RAM-Speicher 346 ein Farbkomponentensignal aus, welches identisch sein kann mit der eintreffenden Adresse bei dem betreffenden Speicher oder welches alternativ dazu eine Einstellung bezüglich der Intensitäts-Nicht­ linearitäten in dem eintreffenden Farbkomponentensignal hervorrufen kann. Ein acht Bit umfassendes Ausgabere­ gister 348 dient als Ausgabedatenpuffer für den Farb­ aufzeichnungs-RAM-Speicher 346. Dieses Register wird mit der Bildelement-Taktrate taktgesteuert. Das Ausgangs­ signal des Registers 348 wird selektiv in Übereinstimmung mit dem Inhalt der Überlagerungs-Vollbildspeicherkomponen­ te 72 modifiziert sowie in Übereinstimmung mit anderen Steuersignalen.

Es sei daran erinnert, daß die Überlagerungs-Vollbild­ speicherkomponente 72 lediglich ein Informationsbit je Bildelementstelle speichert und daß die Daten acht Bildelemente zum jeweiligen Zeitpunkt ausgeben. Da ledig­ lich drei Informationsbytes erforderlich sind, um einen Überlagerungs-Wortblock zu definieren, werden die drei Bytes auf der Wortblock-Datenbusleitung als 8-Bit-Bytes abgegeben, jedoch in Paaren von sechs Blockübertragungen dupliziert. Während der Dateneingabe-Pufferbereich des Videodatenweges 276 für die Überlagerungsspeicherkomponen­ te 272 etwas abweicht von den anderen Komponenten, die nicht veranschaulicht sind, dürfte einzusehen sein, daß die Überlagerungsspeicherinformation in einen Doppeleingangspuffer geladen und gleichzeitig über einen Ausgabebereich des Puffers abgegeben werden kann, um einen Serienbitstrom von Überlagerungsdaten zu erzeugen, die denselben Bildelementstellen entsprechen, die durch die Primärfarbkomponenten des Bilddatenweges 276 adressiert werden.

Dieser Serienbitstrom wird als Überlagerungs-Eingangs­ signal von einem ODER-Glied 348 aufgenommen, welches als zweites Eingangssignal das festgelegte Überlagerungs- Ausgangssignal des Definitionsregisters 336 aufnimmt, um das Überlagerungs-Bit gewissermaßen zu übersteuern, wenn es freigegeben ist. Das Ausgangssignal des ODER-Glie­ des 348 wird dem Eingang eines UND-Gliedes 350 zugeführt, welches als zweites Ausgangssignal das invertierte Sperr- Überlagerungssignal aufnimmt, welches von dem Definitions­ register 336 erzeugt wird. das Ausgangssignal des UND- Gliedes 350 stellt somit das Überlagerungssignal dar, wie es durch die Veranlassungssignale und Sperrsignale modifiziert ist. Dieses Signal wird einem Exklusiv-ODER- Glied 352 zugeführt, welches selektiv das höchstwertige Bit des Videodatensignals invertiert, welches von einem 8-Bit-Register 354 ausgegeben wird. Diese selektive Inversion des höchstwertigen Bits des Farbsignals auf das Überlagerungssignal hin stellt eine Kontrastfarbe sicher, wenn es über einen Digital-Analog-Wandler ge­ leitet wird. Alternativ dazu wird das gesteuerte Über­ lagerungssignal als Eingangssignal einem UND-Glied 356 zugeführt, welches als zweites Eingangssignal das in­ vertierte Flip-Ausgangsüberlagerungssignal von dem Definitionsregister 336 her aufnimmt. Unter normalen Bedingungen tritt das Flip-Überlagerungssignal als Ver­ knüpfungssignal 1 auf, welches die Sperrung des Aus­ gangs des UND-Gliedes 356 und damit die Freigabe eines Verknüpfungsgliedes 358 über einen Inverter 360 bewirkt.

Dadurch wird der normale Datenweg über das 8-Bit-Re­ gister 354 freigegeben, wobei das höchstwertige Farb­ komponentenbit selektiv durch das gesteuerte Inver­ sionssignal invertiert wird. Alternativ dazu tritt jedoch das Flip/Substitutions-Signal mit einem Ver­ knüpfungswert Null auf, wodurch das UND-Glied 356 frei­ gegeben wird. Dadurch wird ein Verknüpfungsglied 362 freigegeben, wenn das gesteuerte Überlagerungssignal vorhanden ist. Unter dieser Bedingung werden Daten, die zuvor in das 8-Bit-Register 364 als Teil der Adressenbasis bzw. Basisadresse der zentraleinheit 14 eingeschrieben sind, dem A-Eingang eines Multiplexers 366 anstelle des Ausgangssignals von dem Verknüpfungs­ glied 358 zugeführt. Sogar bei freigegebenem UND- Glied 356 werden normale Daten dem Multiplexer 366 über das Verknüpfungsglied 358 bei Fehlen eines Über­ lagerungssteuerbits mit einem Verknüpfungspegel 1 zu­ geführt. Der Multiplexer 366 gibt selektiv das über­ tragene Bildsignal, wie es zuvor definiert worden ist, oder ein Bildaustastsignal mit einem Verknüpfungs­ pegel 0 auf das Freigabe/Austast-Ausgangssignal von dem Definitionsregister 336 ab. Das Ausgangssignal des Multiplexers 336 wird einem Digital-Analog-Wandler 368 zugeführt und selektiv über ein Verknüpfungsglied 370 auf ein Verknüpfungs- bzw. Tastsignal RDEC 6 hin an die gepufferte Hauptbusdatenbusleitung abgegeben.

Das Ausgangssignal des Digital-Analog-Wandlers 368 wird anschließend über einen Verstärker 371, ein Tief­ paßfilter 372, eine Transformationsmatrix 374, die eine Umsetzung von der YIQ-Größe auf die RGB-Größe vornimmt, ein Gamma-Korrekturfilter 376 und einen Ausgangstrei­ ber 378 geleitet, um die Y-Komponente des Bild- bzw. Videosignals zu erzeugen.

Es dürfte einzusehen sein, daß andere Komponenten des Farbsignals in entsprechender Weise gebildet werden können und daß die speziellen Werte der Filter und Komponentenumsetzungen von dem besonderen Videosystem, das ausgeführt wird bzw. ist, und den gewünschten Eigenschaften des Videoausgangssignals abhängen können.

Claims (1)

1. Anordnung zur Verarbeitung und Sichtanzeige graphischer, jeweils Bildelementen einer Bildelement-Koordinaten­ matrix zugeordneter Farbvideoinformationen, die aus Helligkeitsdaten und Farbdaten bestehen,
   mit einem Speicher (50) für ein Vollbild der Farbvideo­ informationen, welcher einen ersten Speicherteil (66) für die Helligkeitsdaten mit jeweils einem Speicherplatz für jedes Bildelement der Bildelement-Koordinatenmatrix und einen zweiten Speicherteil (68) für die Farbdaten aufweist,
   mit einer den ersten (66) und den zweiten (68) Speicher­ teil zum Lesen und Schreiben von Helligkeits- bzw. Farbdaten adressierenden Speichersteuerschaltung (46),
   mit einer der Speichersteuerschaltung (46) Adressen­ steuerinformationen aus einer Datenverarbeitungsanlage (10) zuführenden und die Farbvideoinformationen zwischen dem entsprechend diesen Adressensteuerinformationen adressierten Speicher (50) und der Datenverarbeitungs­ anlage (10) übertragenden Schnittstellenschaltung (48)
   und mit einem der Speichersteuerschaltung (46) Adres­ sensteuerinformationen entsprechend einem Videozeilen- Abtastraster zuführenden und die entsprechend diesen Adressensteuerinformationen aus dem Speicher (50) aus­ gelesenen Helligkeits- bzw. Farbdaten in von einem Farbvideosichtgerät (38) anzeigbare Farbvideosignale umsetzenden Videosignal-Ausgangsprozessor (42), welcher die Farbvideosignale für die Bildelemente jeweils aus den Helligkeitsdaten des dem Bildelement zugeordneten Speicherplatzes des ersten Speicherteils (66) und aus den jeweils mehreren Bildelementen gemeinsam zugeord­ neten Farbdaten des zweiten Speicherteils (68) erzeugt, dadurch gekennzeichnet, daß der erste (66) und der zweite (68) Speicherteil jeweils eine gleiche Anzahl von Speicherplätzen für mit gleicher, mehrere Bits umfassender Auflösung zu speichernde Helligkeits- bzw. Farbdaten aufweisen und daß die Farb­ daten jeweils Helligkeitsdaten von zwei Bildelementen zugeordnet sind und jeweils aus zwei die Farbart fest­ legenden Datenkomponenten (I, Q) bestehen, die für jedes zweite Bildelement der Bildelement-Koordinaten­ matrix in jeweils zwei Speicherplätzen des zweiten Speicherteils (68) speicherbar sind.