[go: up one dir, main page]

DE3011967C2 - Betriebsverfahren für einen Impulsfrequenzteiler mit veränderbarem Teilungsverhältnis und Impulsfrequenzteiler zur Ausübung des Verfahrens - Google Patents

Betriebsverfahren für einen Impulsfrequenzteiler mit veränderbarem Teilungsverhältnis und Impulsfrequenzteiler zur Ausübung des Verfahrens

Info

Publication number
DE3011967C2
DE3011967C2 DE19803011967 DE3011967A DE3011967C2 DE 3011967 C2 DE3011967 C2 DE 3011967C2 DE 19803011967 DE19803011967 DE 19803011967 DE 3011967 A DE3011967 A DE 3011967A DE 3011967 C2 DE3011967 C2 DE 3011967C2
Authority
DE
Germany
Prior art keywords
flip
stages
frequency
rate multiplier
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19803011967
Other languages
English (en)
Other versions
DE3011967A1 (de
Inventor
Helmut Dipl.-Ing. 7500 Karlsruhe Mettler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19803011967 priority Critical patent/DE3011967C2/de
Publication of DE3011967A1 publication Critical patent/DE3011967A1/de
Application granted granted Critical
Publication of DE3011967C2 publication Critical patent/DE3011967C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung bezieht sich auf ein Betriebsverfahren für einen Impulsfrequenzteiler mit veränderbarem Teilungsverhältnis, der einen Pulsraten-Multiplizierer enthält, dem zur Nivellierung von Frequenzsprüngen seiner Ausgangsimpulsfolge ein Flip-Flop-Kettenteiler nachgeschaltet ist.
Bei der Erzeugung von Impulsfolgen durch digitale Teilung eines Signals mit einer Grundfrequenz nach dem Prinzip des Pulsraten-Multiplizierers (binary rate multiplier) entstehen Impulsfolgen mit Lücken, die von ausgeblendeten Impulsen stammen. Dies führt dazu, daß derartige Frequenzteiler in ihrer Ausgangsimpulsfolge einen beträchtlichen Frequenzjitter aufweisen, der die Anwendung dieser Frequenzteiler einschränkt.
Ein sogenannter Pulsraten-Multiplizierer besteht im wesentlichen aus einer Teilerkette, die von einem Signal einer gegebenen Frequenz gespeist wird und die eine Impulsfolge abgibt, deren mittlere Frequenz dem Produkt aus der Frequenz des Eingangssignals und einem über eine Ausblendlogik an die Teilerkette angelegten Binärwert proportional ist. Aus dem streng periodischen Eingangssignal werden nach bestimmten Gesetzmäßigkeiten einzelne Impulse ausgeblendet. Als Folgefrequenz der Ausgangsimpulse kann deshalb nur eine mittlere Frequenz angegeben werden. Wenn im folgenden von der Frequenz der Ausgangsimpulse die Rede ist, ist deshalb immer ein Frequenzmittelwert gemeint. ,
Wie schon erwähnt, ist die Ausgangsimpulsfolge eines
Pulsraten-Multiplizierers infolge der darin vorgenommenen Ausblendung von Impulsen aus einem periodischen Signal mit einem Frequenzjitter behaftet Die Frequenzsprünge können verkleinert werden, wenn den Teilerstufen des Pulsraten-Multiplizierers ein Flip-Flop-Kettenteiler nachgeschaltet wird. Dieser Teiler teilt die Ausgangsfrequenz entsprechend der Anzahl seiner Stufen weiter herab. Deshalb muß die Frequenz des Eingangssignals entsprechend erhöht werden, wenn die Höhe der Ausgangsfrequenz durch die Aufgabenstellung festgelegt ist Bestimmend für die Länge des Flip-Flop-Kettenteilers ist die höchste zu erzeugende Ausgangsfrequenz. Begrenzt wird die Länge durch den Maximalwert derjenigen Signalfrequenz, die von der zur Verfügung stehenden Schaltkreisfamilie noch verarbeitet werden kann. Es ist deshalb in vielen Fällen nicht möglich, durch Wahl einer entsprechend großen Anzahl von Stufen der nachgeschalteten Flip-Flop-Kette eine befriedigende Minderung des Frequenzjitters für alle Frequenzen der Ausgangsimpuisfolge zu erzielen.
Dem neuen Betriebsverfahren lag die Aufgabe zugrunde, mit einer begrenzten Anzahl von Flip-Flop-Stufen des nachgeschalteten Teilers zumindest für kleinere Ausgangsfrequenzen, bei denen ein Jitter besonders störend wirkt, eine befriedigende Verringerung dieses Jitters zu erreichen.
Die Lösung dieser Aufgabe ist gemäß der Erfindung darin zu sehen, daß im Rahmen eines eingangs beschriebenen Betriebsverfahrens für einen Impulsfrequenzteiler aus dem Pulsraten-Multiplizierer immer dann eine Flip-Flop-Stufe abgeschaltet und dem Flip-Flop-Kettenteiler eine Flip-Flop-Stufe zugeschaltet wird, wenn die gewählte Frequenz der Ausgangsimpulsfolge eine Potenz von zwei unterschreitet.
Werden demnach beim Durchfahren des ganzen Bereiches der Ausgangsfrequenz in beiden Richtungen durch entsprechende Steuerung des Pulsraten-Multiplizierers Teilungsverhältnisse von 2~" überschritten, so steuert dieser Vorgang selbsttätig den Anteil von Stufen des Flip-Flop-Kettenteilers an der gesamten Teilerkette, derartig, daß bei kleiner werdendem Teilungsverhältnis, aiso sinkender Ausgangsfrequenz, sich die Teilung der Eingangsfrequenz in wachsendem Maß auf Stufen des Flip-Flop-Kettenteilers abstützt. Es ist leicht einzusehen, daß der Frequenzjitter dadurch mit sinkender Ausgangsfrequenz erheblich zurückgeht, weil das Teilungsverhältnis dann immer mehr Potenzen von zwei enthält.
Das Abschalten von Stufen des Pulsraten-Multiplizierers erfolgt zweckmäßig mit Hilfe von Gattern einer Ausblendlogik. Dabei bewirken die den Gattern der Ausblendlogik zugeführten Signale für das Abschalten von Stufen des Pulsraten-Multiplizierers gleichzeitig das Zuschalten einer entsprechenden Anzahl von Stufen des Flip-Flop-Kettenteilers.
Es werden sinnvollerweise jeweils diejenigen Stufen des Pulsraten-Multiplizierers abgeschaltet, die für den jeweils vorgegebenen Frequenzwert nicht mehr benötigt werden. Bei sinkenden Frequenzwerten wird also mit anderen Worten der Pulsraten-Multiplizierer bezüglich der Anzahl seiner Stufen von der Seite des Bits höchster Wertigkeit her abgebaut.
Ein Impulsfrequenzteiler zur Ausübung des neuen Verfahrens ist so angelegt, daß an den Ausgang eines bezüglich der Anzahl seiner wirksamen Stufen steuerbaren Pulsraten-Multiplizierers der Eingang eines ebenfalls bezüglich der Anzahl seiner wirksamen Stufen von den auch den Pulsraten-Multiplizierer steuernden
Signalen gesteuerten Flip-Flop-Kettenteilers angeschlossen ist und die Steuerung der Anzahl der wirksamen Stufen für die beiden hintereinandergeschalteten Teiler gegenläufig ist
Die Erfindung wird an zwei Figuren erläutert
Fig. 1 zeigt an vier untereinander gezeichneten Impulsdiagrammen anschaulich die vergleichsmäßigende Wirkung von einem auf den Ausgang eines Pulsraten-Multiplizierers folgenden mehrstufigen Füp-Flop-Kcttenteiler auf das mit einem Frequenzjitter behaftete Ausgangssignal des Pulsraten-Multiplizierers.
In F i g. 2 ist ein Ausführungsbeispiel des vorliegenden neuen Frequenzteilers als Blockschaltbild dargestellt.
Im oberen Diagramm der F i g. 1 sind zwei Grundperioden Tc eines Ausgangssignal z(t) eines Pulsraten-Multiplizierers dargestellt. Es ist zu sehen, daß jeder erste Impuls der Grundperiode Tc ausgeblendet ist. Dies führt zu einem erheblichen Frequenzjitter. Im zweiten Diagramm ist die Impulsfunktion y\(t), die entsteht, wenn z(t) durch eine Flip-Flop-Stufe noch einmal geteilt wird, ebenfalls in zwei Perioden dargestellt. Die Grundperiode Ts verlängert sich bei jedem Teilungsvorgang. Der Frequenzjitter des Signals yi(t) ist zwar schon gegenüber dem des Signals z(t) verringert, doch ist diese Verringerung kaum sichtbar. Schon erheblich besser ist die vergleichsmäßigende Wirkung eines aus zwei Flip-Flop-Stufen bestehenden Flip-Flop-Kettenteilers, die im dritten Diagramm an einem Impulssignal yi(t) zu erkennen ist. Noch besser wirkt ein aus drei Flip-Flop-Stufen bestehender Flip-Flop-Kettenteiler, wie anschaulich aus dem vierten Diagramm hervorgeht. Dort ist eine Grundperiode Tc eines Impalssignals y^(t) gezeigt. Ohne Zuhilfenahme eines Maßstabes ist kaum noch zu erkennen, daß die Folgefrequenz des Signals vi(t)kleine Sprünge aufweist.
In Fig. 2 enthält Block 1 einen Oszillator für eine Eingangsfrequenz/ö = 2K · 4· Block 2 symbolisiert einen Pulsraten-Multipüzierer, der eine Ausblendlogik enthält, mit deren Hilfe eine in einem Block 3 erzeugte Zahl M dem Pulsraten-Multiplizierer als zusätzlicher Faktor zu der Eingangsfrequenz aufgegeben werden kann. Das Ausgangssignal z(t) des Pulsraien-Multiplizierers 2 ist an den Eingang eines FUp-FIop-Kettenteilers 4 gelegt. Bitausgänge des Flip-Flop-Kettenteilers liegen an Eingängen eines Multiplizierers 5, an dessen Ausgang ein Impulssignal y(t) entnehmbar ist Steuersignale, die von der Ausblendlogik des Pulsraten-Multiplizierers 2 abgeleitet sind, sind über eine Verbindung 6 an einen Steuereingang des Multiplexers 5 angeschlossen. Ein Steuereingang des Blocks 3, in dem der zusätzliche Faktor Merzeugt wird, ist mit einer Wobbeleinnchtung 7 verbunden, die es gestattet, den Faktor M ganzzahlig zwischen einer oberen und einer unteren Grenze in beiden Richtungen zu verändern. Hinsichtlich der Frequenz f} der Ausgangsfunktion y(t) gilt dann folgende Beziehung:
wobei L die Anzahl der Stufen des Pulsraten-Multiplizierers und K die Anzahl der Stufen des Flip-Flop-Kettenteilers ist. Wird dabei das Produkt 2A ·/,, wie bei der Beschreibung der Figur schon erwähnt, als Frequenz/o bezeichnet, so wird aus der obenstehenden Beziehung
/■ =
2L+K
■/o·
Dabei sind L und K ganzzahlig derart variabel, daß im Rahmen der vorgegebenen Anzahl von Stufen für den Pulsraten-Multipüzierer und den Flip-Flop-Kettenteiler die Summe L + AT-konst ist Die Steuerung der Anzahl der Teilerstufen v/irkt so, daß mit kleiner werdendem M L kleiner und K größer wird. Bei größer werdendem M wirkt die Steuerung umgekehrt.
Ein bekannter Pulsraten-Multiplizierer, also der Inhalt des Blocks 2, ist als integrierter Schakkreis Typ SN 7497 erhältlich.
Hierzu 2 Bkill Zeichnungen

Claims (4)

Patentansprüche:
1. Betriebsverfahren für einen Impulsfrequenzteiler mit veränderbarem Teilungsverhältnis, der einen Pulsraten-Multiplizierer enthält, dem zur Nivellierung von Frequenzsprüngen seiner Ausgangsimpulsfolge ein Flip-Flop-Kettenteiler nachgeschaltet ist, dadurch gekennzeichnet, daß aus dem Pulsraten-Multiplizierer (2) immer dann eine Flip-Flop-Stufe abgeschaltet und dem Flip-Flop-Kettenteiler (4) eine Flip-Flop-Stufe zugeschaltet wird, wenn die gewählte Frequenz der Ausgangsimpulsfolge eine Potenz von zwei unterschreitet.
2. Betriebsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Abschalten von Stufen des Pulsraten-Multiplizierers (2) mit Hilfe von Gattern einer Ausblendlogik erfolgt.
3. Betriebsverfahren nach Anspruch 2, dadurch gekennzeichnet, daß die den Gattern der Ausblendlogik zugeführten Abschaltsignale für Stufen des Pulsraten-Multiplizierers (2) gleichzeitig das Zuschalten von Flip-Flop-Stufen des Flip-Flop-Kettenteilers (4) bewirken.
4. Impulsfrequenzteiler zur Ausübung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß an den Ausgang eines bezüglich der Anzahl seiner wirksamen Stufen steuerbaren Pulsraten-Multiplizierers (2) der Eingang eines ebenfalls bezüglich der Anzahl seiner wirksamen Stufen von den auch den Pulsraten-Multiplizierer steuernden Signalen gesteuerten Flip-Flop-Kettenteilers (4) angeschlossen und die Steuerung der Anzahl der wirksamen Stufen für die beiden hintereinandergeschalteten Teiler (2, 4) gegenläufig ist.
DE19803011967 1980-03-27 1980-03-27 Betriebsverfahren für einen Impulsfrequenzteiler mit veränderbarem Teilungsverhältnis und Impulsfrequenzteiler zur Ausübung des Verfahrens Expired DE3011967C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803011967 DE3011967C2 (de) 1980-03-27 1980-03-27 Betriebsverfahren für einen Impulsfrequenzteiler mit veränderbarem Teilungsverhältnis und Impulsfrequenzteiler zur Ausübung des Verfahrens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803011967 DE3011967C2 (de) 1980-03-27 1980-03-27 Betriebsverfahren für einen Impulsfrequenzteiler mit veränderbarem Teilungsverhältnis und Impulsfrequenzteiler zur Ausübung des Verfahrens

Publications (2)

Publication Number Publication Date
DE3011967A1 DE3011967A1 (de) 1981-10-01
DE3011967C2 true DE3011967C2 (de) 1982-05-27

Family

ID=6098577

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803011967 Expired DE3011967C2 (de) 1980-03-27 1980-03-27 Betriebsverfahren für einen Impulsfrequenzteiler mit veränderbarem Teilungsverhältnis und Impulsfrequenzteiler zur Ausübung des Verfahrens

Country Status (1)

Country Link
DE (1) DE3011967C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4031532C1 (en) * 1990-10-05 1992-03-26 D.I.E.N.E.S Apparatebau Gmbh, 6052 Muehlheim, De Variable frequency generator e.g. for motor control converter - has gate circuit between pulse generating oscillator and frequency divider

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4216766C1 (de) * 1992-05-21 1993-10-14 Ant Nachrichtentech Verfahren zur Frequenzteilung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH507620A (de) * 1968-08-21 1971-05-15 Fujitsu Ltd Umformer zur Umformung von in unregelmässigen Zeitabständen anfallenden Pulsen in eine Impulsfolge mit ausgeglichener Folgefrequenz der Einzelimpulse

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4031532C1 (en) * 1990-10-05 1992-03-26 D.I.E.N.E.S Apparatebau Gmbh, 6052 Muehlheim, De Variable frequency generator e.g. for motor control converter - has gate circuit between pulse generating oscillator and frequency divider

Also Published As

Publication number Publication date
DE3011967A1 (de) 1981-10-01

Similar Documents

Publication Publication Date Title
DE2255198C2 (de) Impulsfrequenzteilerkreis
DE2541163C2 (de) Anordnung zur Bestimmung der Phasendifferenz
DE2159575C3 (de) Deltamodulator
DE2548265C3 (de) Schaltungsanordnung zur symmetrischen Frequenzteilung durch eine ungerade Zahl
DE69715409T2 (de) Seriell-parallel- und parallel-seriell-umsetzer
DE4129657A1 (de) Programmierbare frequenzteiler-einrichtung
DE3212453C2 (de)
DE60002233T2 (de) Phasenregelkreis und Frequenzmodulationsverfahren zu dessen Nutzung
DE2609563A1 (de) Generator fuer pseudozufaellige bitfolgen
DE69127152T2 (de) Schneller Zähler/Teiler und dessen Verwendung in einem Zähler mit Impulsunterdrückung
DE2842550C2 (de) Digital-Analog-Wandler
DE2500059C3 (de) Schaltungsanordnung zur Erzeugung von Kombinationen von digital synthetisierten, sinusförmigen Wellenformen
DE2633471C2 (de) Einstellbare Schaltungsanordnung für eine elektronische Uhr
DE3011967C2 (de) Betriebsverfahren für einen Impulsfrequenzteiler mit veränderbarem Teilungsverhältnis und Impulsfrequenzteiler zur Ausübung des Verfahrens
DE1947555B2 (de)
DE2608983C2 (de) Logische Flip-Flop-Schaltungsanordnung in I↑2↑L-Technik
DE2734305A1 (de) Verfahren zur kodierung einer bitfolge der bitfrequenz f und schaltungsanordnungen zur anwendung dieses verfahrens
DE2437168A1 (de) Frequenzsynthesizer
DE2608268C2 (de) Verfahren zum Erzeugen einer veränderbaren Folge von Impulsen und Schaltungsanordnung zur Durchführung des Verfahrens
DE2746520A1 (de) Impulsgenerator
DE4102519C2 (de) Schaltungsanordnung zur Ableitung eines Binärsignals aus einer Wechselspannung
DE2011772B2 (de) Filter mit einer periodischen frequenzcharakteristik
DE1292183B (de) Schaltungsanordnung zur Phasenkorrektur von von einem Taktgeber abgegebenen Signalen durch impulsfoermige Steuersignale
DE102004010405B4 (de) Frequenzteilerschaltung mit steuerbarem Frequenzteilerverhältnis und Verfahren zur Frequenzteilung in einer Frequenzteilerschaltung
CH634448A5 (en) Phase-locked loop with a circuit arrangement for shortening the phase-locking time

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8339 Ceased/non-payment of the annual fee