[go: up one dir, main page]

DE60002233T2 - Phasenregelkreis und Frequenzmodulationsverfahren zu dessen Nutzung - Google Patents

Phasenregelkreis und Frequenzmodulationsverfahren zu dessen Nutzung Download PDF

Info

Publication number
DE60002233T2
DE60002233T2 DE60002233T DE60002233T DE60002233T2 DE 60002233 T2 DE60002233 T2 DE 60002233T2 DE 60002233 T DE60002233 T DE 60002233T DE 60002233 T DE60002233 T DE 60002233T DE 60002233 T2 DE60002233 T2 DE 60002233T2
Authority
DE
Germany
Prior art keywords
division factor
frequency
phase
period
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60002233T
Other languages
English (en)
Other versions
DE60002233D1 (de
Inventor
Keiji Hayashida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Application granted granted Critical
Publication of DE60002233D1 publication Critical patent/DE60002233D1/de
Publication of DE60002233T2 publication Critical patent/DE60002233T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • Die vorliegende Erfindung betrifft einen Phasenregelkreis gemäß dem Oberbegriff des Anspruchs 1, welcher Phasenregelkreis zur Frequenzmodulation in einem digitalen Gerät zu verwenden ist. Insbesondere betrifft die vorliegende Erfindung einen Phasenregelkreis mit reduzierter Chipgröße.
  • Allgemein sind Phasenregelkreise (PLLs) im Einsatz, um zu veranlassen, dass die Phase von Oszillatorsignalen mit der Phase eines Referenzsignals übereinstimmt und dieser folgt. Deshalb sind die vom Oszillator ausgegebenen Signale bezüglich der Phase konstant. Bei solchen PLL-Schaltungen sind jedoch in letzter Zeit Probleme aufgezeigt worden, die aus einer elektromagnetischen Interferenz (EMI) resultieren.
  • Diesbezüglich ist eine Reduzierung der EMI durch Ändern der Oszillationsfrequenz offenbart worden, um eine Modulationsfrequenz in einer PLL-Schaltung zu erhalten (offengelegte japanische Patentanmeldungen Nr. Hei 9-289527 und Hei 6-250755). 1 ist ein Blockdiagramm, das eine herkömmliche PLL-Schaltung zeigt.
  • Eine herkömmliche PLL-Schaltung weist einen Phasen- und Frequenzdetektor (PFD) 52, eine Ladepumpe (CP) 53, ein Tiefpassfilter (LPF) 54 und einen spannungsgesteuerten Oszillator (VCO) 55 in Reihenschaltung auf. Darüber hinaus ist ein Schleifenzähler 51 zum Frequenzteilen von Signalen, die vom spannungsgesteuerten Oszillator 55 ausgegeben werden, an einen Eingangsanschluss des Phasen- und Frequenzdetektors 52 angeschlossen. Eine Schleifenschaltung ist auf diese Weise konfiguriert. Der Phasen- und Frequenzdetektor 52 führt einen Vergleich bezüglich der Phase zwischen einer Referenzfrequenz fr und der Frequenz eines Ausgangsimpulses des Schleifenzählers 51 durch und gibt die Phasendifferenz zur Ladepumpe 53 aus. Die Ladepumpe 53 lädt/entlädt den Kondensator, der im Tiefpassfilter 54 vorgesehen ist, gemäß einem Signal vom Phasenund Frequenzdetektor 52. Das Tiefpassfilter 54 trennt das Eingangssignal zur Übertragung. Der spannungsgesteuerte Oszillator 55 oszilliert Impulssignale in Verbindung mit einer Änderung bezüglich der Ausgangsspannung vom Tiefpassfilter 54.
  • Der Schleifenzähler 51 ist auch mit einer ROM-Tabelle 56 verbunden, und diese ROM-Tabelle 56 ist mit einem Aufwärts/Abwärts-Zähler 57 verbunden. Die ROM-Tabelle 56 speichert Teilungsfaktoren zur Verwendung bei einer Frequenzteilung des Ausgangssignals des spannungsgesteuerten Oszillators 55 im Voraus. Der Aufwärts/Abwärts-Zähler 57 ändert die Adressierung in der ROM-Tabelle 56 für jede Ausgabe des Schleifenzählers 51.
  • Bei der so konfigurierten herkömmlichen PLL-Schaltung gibt der Schleifenzähler 51 einen Impuls auf ein Empfangen einer gegebenen Anzahl von Impulseingaben aus, die vom spannungsgesteuerten Oszillator 55 ausgegeben werden. Jede Ausgabe vom Schleifenzähler 51 ändert den Wert des Aufwärts/Abwärts-Zählers 57, was wiederum die Adresse in der ROM-Tabelle 56 ändert. Dies resultiert darin, dass der Teilungsfaktor im Schleifenzähler 51 für jede Ausgabe geändert wird. Demgemäß variieren die Signale, die von der PLL-Schaltung ausgegeben werden, auch bezüglich der Frequenz für jede Ausgabe.
  • 2 ist eine grafische Darstellung, bei welcher die Abszisse eine Zeit darstellt und die Ordinate eine Oszillationsfrequenz darstellt, welche Darstellung schematisch eine Variation bezüglich der Oszillationsfrequenz des Ausgangssignals von der herkömmlichen PLL-Schaltung zeigt. Beispielsweise variiert in dem Fall, in welchem der von der ROM-Tabelle 56 ausgegebene Teilungsfaktor eine gegebene Periode eines Anstiegs und eine gegebene Periode eines Abfalls wiederholt, die Oszillationsfrequenz, wie es in 2 gezeigt ist, um eine so genannte dreieckförmige Wellenform zu erhalten. Eine solche Variation der Oszillationsfrequenz unterdrückt die EMI-Probleme.
  • Übrigens ist eine derartige Konfiguration, wie sie in 1 gezeigt ist, auch in USP-5,488,627 beschrieben.
  • Jedoch erfordern herkömmliche PLL-Schaltungen, wie sie oben beschrieben sind, ROM-Tabellen, was ein Problem diesbezüglich erzeugt, dass die Schaltungen bezüglich der Chipgröße größer werden oder zusätzliche bestimmte Chips enthalten. Darüber hinaus können die Modulationsfrequenzen oder -bereiche aufgrund dessen nicht auf einfache Weise modifiziert werden, dass Modifikationen an den Modulationsbedingungen unvermeidbar Modifikationen an den ROM-Tabellen erfordern. Darüber hinaus müssen die ROM-Tabellen im Voraus mit vorgeschriebenen Teilungsfaktoren versehen werden., Es ist in der Tat möglich, die ROM-Tabellen durch RAMs zu ersetzen; jedoch bringt dies keine Lösung für Probleme einer erhöhten Chipgröße und von ähnlichem.
  • Es ist eine Aufgabe der vorliegenden Erfindung, einen Phasenregelkreis zu schaffen, der zu einer Reduzierung bezüglich der Chipgröße und einer einfachen Modifikation an seinen Modulationsbedingungen fähig ist.
  • Diese Aufgabe wird durch einen Phasenregelkreis gemäß Anspruch 1 gelöst. Die abhängigen Ansprüche definieren besondere Ausführungsbeispiele der Erfindung.
  • Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung weist ein Phasenregelkreis einen Oszillator auf, der ein Impulssignal ausgibt, und einen Frequenzteiler zum Frequenzteilen des vorgenannten Impulssignals. Der Frequenzteiler hat eine Teilungsfaktor-Umschaltschaltung, die einen Teilungsfaktor umschaltet, bevor eine Phase des vorgenannten Impulssignals an diejenige eines Referenz-Taktsignals angebunden wird.
  • Bei einem Ausführungsbeispiel der vorliegenden Erfindung wird der Teilungsfaktor durch die Teilungsfaktor-Umschaltschaltung umgeschaltet, bevor die Phase des Impulssignals an diejenige des Referenz-Taktsignals angebunden wird, was eine ruhigere Variation bezüglich der Oszillationsfrequenz verglichen mit dem Fall zulässt, in welchem der Teilungsfaktor bis zur Anbindung bzw. Verriegelung bezüglich der Phase nicht umgeschaltet wird. Demgemäß ist es möglich, die Oszillationsfrequenz vor ihrer Sättigung zu erhöhen oder zu erniedrigen. Dies liefert eine so genannte dreieckförmige Wellenform ohne die Verwendung einer Speichervorrichtung, wie beispielsweise eines ROM.
  • Wenn ein Ausführungsbeispiel der vorliegenden Erfindung verwendet wird, weist ein Frequenzmodulationsverfahren den Schritt zum Umschalten eines Teilungsfaktors auf, bevor eine Phase eines Impulssignals, das von einem Oszillator ausgegeben wird, an diejenige eines Referenz-Taktsignals angebunden wird.
  • Bei der vorliegenden Erfindung wird der Teilungsfaktor umgeschaltet, bevor die Phase des Impulssignals an diejenige des Referenz-Taktsignals angebunden wird, was eine ruhigere Variation bezüglich der Oszillationsfrequenz im Vergleich mit dem Fall zulässt, in welchem der Teilungsfaktor bis zur Anbindung bzw. Verriegelung bezüglich der Phase nicht umgeschaltet wird. Demgemäß ist es möglich, die Oszillationsfrequenz vor ihrer Sättigung zu erhöhen oder zu erniedrigen. Dies liefert eine so genannte dreieckförmige Wellenform ohne die Verwendung von Speichern, wie beispielsweise eines ROM.
  • Die Art, das Prinzip und die Anwendung der Erfindung werden aus der folgenden detaillierten Beschreibung klarer werden, wenn sie in Zusammenhang mit den beigefügten Zeichnungen gelesen wird, wobei gleiche Teile mit gleichen Bezugszeichen oder Zeichen bezeichnet sind.
  • 1 ist ein Blockdiagramm, das einen herkömmliche PLL-Schaltung zeigt;
  • 2 ist eine grafische Darstellung, die schematisch eine Variation bezüglich der Oszillationsfrequenz des Ausgangssignals bei der herkömmlichen PLL-Schaltung zeigt;
  • 3 ist ein Blockdiagramm, das den Phasenregelkreis gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 4 ist ein Blockdiagramm, das den Zähler beim Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 5A bis 5D sind schematische Diagramme, die die Beziehung zwischen einem ganzzahligen Wert V und einem Steuersignal PS zeigt;
  • 6 ist ein Zeitdiagramm zum Erklären des Betriebs des Frequenzteilers 1;
  • 7 ist eine grafische Darstellung, die schematisch eine Variation bezüglich der Oszillationsfrequenz in einer PLL-Schaltung zeigt;
  • 8 ist eine grafische Darstellung, die schematisch eine Variation bezüglich der Oszillationsfrequenz mit dem geänderten Teilungsfaktor zeigt;
  • 9 ist ein Schaltungsdiagramm, das die Konfiguration des bei Simulationen verwendeten Tiefpassfilters zeigt; und
  • 10 ist eine grafische Darstellung, die die Simulationsergebnisse an einer Oszillationsfrequenz zeigt.
  • Hierin nachfolgend wird der Phasenregelkreis gemäß einem Ausführungsbeispiel der vorliegenden Endung detailliert unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Wie herkömmliche PLL-Schaltungen unterdrückt das vorliegende Ausführungsbeispiel die EMI-Probleme durch Ausgeben von Oszillationsfrequenzen einer dreieckförmigen Wellenform. 3 ist ein Blockdiagramm, das den Phasenregelkreis (die PLL-Schaltung) gemäß dem Ausführungsbeispiel der vorliegenden Erfindung zeigt. 4 ist ein Blockdiagramm, das den Zähler bei dem Ausführungsbeispiel der vorliegenden Erfindung zeigt.
  • Die PLL-Schaltung gemäß dem vorliegenden Ausführungsbeispiel weist einen Phasen- und Frequenzdetektor (PND) 2, eine Ladepumpe (CP) 3, ein Tiefpassfilter (LPF) 4 und einen spannungsgesteuerten Oszillator (VCO) 5 in Reihenschaltung auf. Darüber hinaus ist ein Frequenzteiler 1 zum Frequenzteilen von Signalen, die vom spannungsgesteuerten Oszillator 5 ausgegeben werden, an einen Eingangsanschluss des Phasen- und Frequenzdetektors 2 angeschlossen. Eine Schleifenschaltung hat eine solche Konfiguration. Der Phasen- und Frequenzdetektor 2 führt einen Vergleich bezüglich einer Phase zwischen einer Referenzfrequenz fr und der Frequenz eines Ausgangsimpulses des Frequenzteilers 1 durch und gibt die Phasendifferenz zur Ladepumpe 3 aus. Die Ladepumpe 3 lädt/entlädt den Kondensator, der im Tiefpassfilter 4 vorgesehen ist, gemäß dem Signal vom Phasen- und Frequenzdetektor 2. Das Tiefpassfilter 4 trennt das zur Übertragung eingegebene Eingangssignal. Der spannungsgesteuerte Oszillator 5 oszilliert Impulssignale in Verbindung mit einer Änderung bezüglich der Ausgangsspannung vom Tiefpassfilter 4.
  • Darüber hinaus ist der Frequenzteiler 1 mit einem n-Bit-Abwärtszähler 11 zum Ausgeben eines Impulses auf ein Empfangen von n Impulseingaben hin versehen, die vom spannungsgesteuerten Oszillator 5 ausgegeben werden. Dieser n-Bit-Abwärtszähler 11 ist mit n Multiplexern 12 verbunden, zu welchem zwei Typen von n-Bit-Teilungsfaktoren n0 und n1 eingegeben werden. Es ist auch eine Steuersignal-Erzeugungsschaltung 13 vorgesehen, zu welcher eine Referenzfrequenz fr eingegeben wird. Die Schaltung 13 erzeugt ein Steuersignal PS für die Multiplexer 12. Beispielsweise geben die Multiplexer 12 dann, wenn das Steuersignal PS "0" ist, den Teilungsfaktor n0 zum n-Bit-Abwärtszähler 11 aus. Wenn die Steuersignale "1" sind, geben die Multiplexer 12 den Teilungsfaktor n1 zum n-Bit-Abwärtszähler 11 aus. Die Differenz zwischen dem Teilungsfaktor n0 und dem Teilungsfaktor n1 ist bezüglich eines Werts nicht besonders beschränkt; sie kann 1 oder 2 sein oder kann irgendeinen anderen Wert annehmen.
  • Darüber hinaus ist die Steuersignal-Erzeugungsschaltung 13 mit einer Rechenschaltung 14 zum Berechnen und Ausgeben eines ganzzahligen Werts V zur Verwendung beim Bestimmen des Steuersignals PS verbunden. Zur Rechenschaltung 14 werden ein Modulations-Skalierungssignal D zum Bestimmen der Differenz zwischen der maximalen Frequenz und der minimalen Frequenz der Oszillationsfrequenz, was eine dreieckförmige Welle bildet, und ein Modulationsfrequenzsignal M zum Bestimmen der Frequenz der dreieckförmigen Welle eingegeben. Übrigens sind das Modulations-Skalierungssignal D und das Modulationsfrequenzsignal M bezüglich der Anzahl von Bits nicht besonders beschränkt. Der n-Bit-Abwärtszähler 11, die Multiplexer 12, die Steuersignal-Erzeugungsschaltung 13 und die Rechenschaltung 14 bilden die Teilungsfaktor-Umschaltschaltung. Als nächstes wird die Beziehung zwischen dem ganzzahligen Wert V und dem Steuersignal PS beschrieben. Die 5A bis 5D sind schematische Diagramme, die die Beziehung zwischen dem ganzzahligen Wert V und dem Steuersignal PS zeigen.
  • Wenn der ganzzahlige Wert V "0" ist, wie es in 5A gezeigt ist, hat das Steuersignal PS eine Reihe von (a X M/2) Stellen von 0-en und eine Reihe von (a X M/2) Stellen von 1-en, die abwechselnd angeordnet sind. Hier ist a eine beliebige positive gerade Zahl. Die resultierende dreieckförmige Wellenform hat eine Periode von (a X M/fr). Beispielsweise kann sich der Wert a = 4 mit einem Viertel der Taktzahl M kombinieren, um eine dreieckförmige Wellenform mit derselben Periode wie in dem Fall zu erhalten, in welchem für den Wert a = 1 gilt.
  • Wenn der ganzzahlige Wert V "1" ist, wie es in 5B gezeigt ist, hat das Steuersignal PS eine Anordnung, dass ein einstelliger Austausch über jede Grenze zwischen der Reihe von 0-en und der Reihe von 1-en in 5A durchgeführt ist.
  • Wenn der ganzzahlige Wert V "2" ist, wie es in 5C gezeigt ist, hat das Steuersignal PS einen Aufbau, bei welchem ein zweistelliger Austausch an dem Aufbau der 5B über jede Grenze zwischen der Reihe von 0-en und der Reihe von 1en in 5A durchgeführt ist.
  • Dementsprechend hat das Steuersignal PS dann, wenn der ganzzahlige Wert V "3" ist, wie es in 5D gezeigt ist, einen derartigen Aufbau, dass ein dreistelliger Austausch an dem Aufbau der 5C über jede Grenze zwischen den Reihen von 0-en und den Reihen von 1-en in 5A durchgeführt ist.
  • Wenn der ganzzahlige Wert V "4" oder größer ist, folgt das Steuersignal PS der oben beschriebenen Regel, um einen derartigen Aufbau zu haben, dass so viele 0-en und 1-en, wie sie der ganzzahlige Wert V hat, über jede Grenze zwischen den Reihen von 0-en und den Reihen von 1-en in 5A ausgetauscht sind.
  • Hier wird der Wert des ganzzahligen Werts V in Verbindung mit dem Modulationsfrequenzsignal M derart bestimmt, dass eine dreieckförmige Welle erhalten wird. Das Modulations-Skalierungssignal D wird zum bewussten Ändern des Werts des ganzzahligen Werts V verwendet, um den Frequenzbereich zu ändern.
  • Als nächstes wird der Betrieb des Frequenzteilers 1 beschrieben. 6 ist ein Zeitdiagramm zum Erklären des Betriebs des Frequenzteilers 1. Hier erfolgt die Beschreibung bezüglich eines Zeitbereichs, in welchem der ganzzahlige Wert V in Verbindung mit dem Modulations-Skalierungssignal D und dem Modulationsfrequenzsignal M so bestimmt wird, dass das Steuersignal PS wie ..., 0, 1, 0, 1, 1,... variiert.
  • Wenn das Steuersignal PS "0" ist, zählt der n-Bit-Abwärtszähler 11 n1, bis er einen Impuls Naus ausgibt. Die Referenzfrequenz fr wird zur Steuersignal- Erzeugungsschaltung 13 eingegeben, die wiederum das Steuersignal PS = 1 zu den Multiplexern 12 ausgibt. Bei der Gelegenheit, bei welcher das Steuersignal PS von "0" zu "1" variiert, geben die Multiplexer 12 den Teilungsfaktor n0 zum n-Bit-Abwärtszähler 11 aus und beginnt der n-Bit-Abwärtszähler 11 N0 von Ausgangsimpulsen zu zählen.
  • Darauf folgend gibt der n-Bit-Abwärtszähler 11 auf ein Zählen von N0 der Ausgangsimpulse vom spannungsgesteuerten Oszillator 5 hin einen Impuls Naus aus. Als nächstes ändert die Steuersignal-Erzeugungsschaltung 13 das Steuersignal PS von "1" zu "0" und gibt dieses Steuersignal PS zu den Multiplexern 12 aus. Die Multiplexer 12 geben den Teilungsfaktor n1 zum n-Bit-Abwärtszähler 11 aus und der n-Bit-Abwärtszähler 11 beginnt N1 von Ausgangsimpulsen zu zählen.
  • Solche Schritte werden wiederholt.
  • Nun wird der Betrieb der PLL-Schaltung gemäß dem vorliegenden Ausführungsbeispiel beschrieben. 7 ist eine grafische Darstellung, bei welcher die Abszisse eine Zeit darstellt und die Ordinate eine Oszillationsfrequenz darstellt, welche Darstellung schematisch eine Variation bezüglich der Oszillationsfrequenz in einer PLL-Schaltung zeigt. Allgemein dauert es in dem Fall, in welchem die Phase der Oszillationsfrequenz in einer PLL-Schaltung bereits mit dem Teilungsfaktor n0 = m verriegelt ist und der Teilungsfaktor dann zu einer Zeit t, zu N, = m + 1 geändert wird, für die Phase eine bestimmte Zeitperiode, um mit der Phase entsprechend dem Teilungsfaktor N1 = m + 1 verriegelt zu werden. Hier benötigt es, wie für die. Phase, auch für die Oszillationsfrequenz selbst eine bestimmte Zeitperiode, um mit der Frequenz für den Teilungsfaktor N1 = m + 1 übereinzustimmen. Demgemäß wird es dann, wenn der Teilungsfaktor zwischen N0 und N1 umgeschaltet wird, bevor die Phase der Oszillationsfrequenz mit der Phase entsprechend dem Teilungsfaktor N1 = m + 1 verriegelt wird, d.h. bei seinem Übergang, für die Phase der Oszillationsfrequenz mehr Zeit brauchen, um mit der Phase für den Teilungsfaktor N1 = m + 1 verriegelt zu werden.
  • Beim vorliegenden Ausführungsbeispiel wird der Teilungsfaktor vor der Phasenverriegelung der Oszillationsfrequenz mittels des Steuersignals PS basierend auf dem ganzzahligen Wert V umgeschaltet. Deswegen ist die Phase der Oszillati onsfrequenz frei von einer Verriegelung und variiert die Oszillationsfrequenz in bestimmten Perioden.
  • 8 ist eine grafische Darstellung, bei welcher die Abszisse eine Zeit darstellt und die Ordinate eine Oszillationsfrequenz darstellt, welche Darstellung eine Variation bezüglich der Oszillationsfrequenz zeigt, die durch eine Änderung bezüglich des Teilungsfaktors erzeugt wird. In 8 stellt die durchgezogene Linie die Frequenz mit Zeitbereichen dar, in welchen die Teilungsfaktoren N0 und N1 einander abwechseln, und stellt die gestrichelte Linie die Frequenz mit den Zeitbereichen dar, wobei in jedem von ihnen der Teilungsfaktor N0 oder N1 einfach damit fortfährt zu dienen. Wie es in 8 gezeigt ist, wird in dem Fall, in welchem der Teilungsfaktor N0 und der Teilungsfaktor N1 während eines gesamten Zeitbereichs unverändert gehalten werden, die Phase verriegelt, und die Oszillationsfrequenz erreicht eine Sättigung etwas nach der Änderung der Teilungsfaktoren. Gegensätzlich dazu zeigt die Oszillationsfrequenz mit Zeitbereichen, in welchen die Teilungsfaktor N0 und N1 einander abwechseln, ruhigere bzw. glattere Anstiege und Abfälle verglichen mit dem ersteren Fall, und beginnt die Oszillationsfrequenz in einer entgegengesetzten Richtung zu variieren, sobald sie einen ersteren Sättigungswert erreicht. Als Ergebnis wird im letzteren Fall eine dreieckförmige Wellenform erhalten.
  • Die Oszillationsfrequenz, die eine dreieckförmige Wellenform ohne Sättigung bildet, stellt eine effektive EMI-Unterdrückung zur Verfügung, wohingegen die Oszillationsfrequenz, die eine Sättigung erreicht, EMI nur unzureichend unterdrücken kann.
  • Die Zeit, die für die Verriegelung nötig ist, einer Änderung bezüglich des Teilungsfaktors zu folgen, ist durch einen Ladepumpstrom Ip, eine VCO-Verstärkung K des spannungsgesteuerten Oszillators und eine Impedanz Zf des Tiefpassfilters charakterisiert. Beim vorliegenden Ausführungsbeispiel ist es vorzuziehen, dass die Oszillationsfrequenz ruhigere Anstiege und Abfälle als diejenigen von herkömmlichen PLL-Schaltungen für eine Multiplikation durchführt; daher ist die Verriegelungszeit vorzugsweise länger und die Bandbreite vorzugsweise breiter.
  • Wenn das Modulations-Skalierungssignal D festgelegt ist, ist auch die dreieckförmige Wellenform auf den maximalen Wert von (fr X N1) und den minimalen Wert von (fr X N0) festgelegt, selbst wenn die anderen Bedingungen geändert werden. Dies bedeutet, dass das Modulations-Skalierungssignal D geändert werden kann, um die Lücke zwischen dem maximalen Wert und dem minimalen Wert für engere Bereiche einzuengen.
  • Beim oben beschriebenen Ausführungsbeispiel ist eine Periode vorgesehen, in welcher das Steuersignal PS "01 "-en oder "10"-en in einer Reihe hat. Jedoch ist die vorliegende Erfindung nicht darauf beschränkt, und derselbe Effekt wie derjenige des vorliegenden Ausführungsbeispiels kann durch Vorsehen einer Periode mit "001 "-en, "101 "-en oder ähnlichem in einer Reihe oder einer Periode mit einer unregelmäßigen Reihe von 0-en und 1-en zwischen der Periode mit einer Reihe von 0-en und der Periode mit einer Reihe von 1-en erhalten werden, so dass die Oszillationsfrequenz eine dreieckförmige Wellenform ohne Sättigung bildet.
  • Hierin nachfolgend werden Ergebnisse des Simulationsbetriebs für das Ausführungsbeispiel der vorliegenden Erfindung konkret beschrieben.
  • Die Simulation wurde mit einem Ladepumpstrom Ip von 6 μA, einer VCO-Verstärkung K von 115 MHz/V, dem Teilungsfaktor N0 von 90 und dem Teilungsfaktor N1 von 91 durchgeführt. 9 ist ein Schaltungsdiagramm, das die Konfiguration des bei der Simulation verwendeten Tiefpassfilters zeigt. Das Tiefpassfilter war aus einem Widerstand 21 von 40 kΩ und einem Kondensator 22 von 1100 pF in Reihenschaltung zueinander zusammengesetzt, und einem Kondensator 23 von 50 pF, der dazu parallel geschaltet war. Darüber hinaus war die Taktanzahl M der Referenzfrequenz, die in einem Zyklus der dreieckförmigen Welle enthalten ist, 11, war der Wert von a 4 und war die Referenzfrequenz fr 2,182 MHz.
  • 10 ist eine grafische Darstellung, bei welcher die Abszisse eine Zeit darstellt und die Ordinate eine Oszillationsfrequenz darstellt, welche Darstellung die Ergebnisse der Simulation zeigt. Es ist aus 10 zu sehen, dass dann, wenn der ganzzahlige Wert V gemäß dem Ausführungsbeispiel 3, 5, 7 oder 9 war, die Oszillationsfrequenz keine Sättigung erreichte und eine dreieckförmige Wellenform erhalten werden konnte. Gegensätzlich dazu wurde dann, wenn der ganzzahlige Wert V gemäß einem Vergleichsbeispiel "0" war, die Oszillationsfreguenz temporär mit dem Teilungsfaktor N0 oder N1 mit einer Sättigung verriegelt, was sich eher einer rechteckförmigen Wellenform als einer dreieckförmigen Wellenform annähert.
  • Wie es detailliert beschrieben worden ist, lässt gemäß der vorliegenden Erfindung das Vorsehen der Teilungsfaktor-Umschaltschaltung zum Umschalten des Teilungsfaktors, bevor die Phase des Impulssignals mit derjenigen des Referenz-Taktsignals verriegelt wird, ruhigere Änderungen bezüglich der Oszillationsfrequenz im Vergleich mit dem Fall zu, in welchem der Teilungsfaktor bis nach der Verriegelung nicht umgeschaltet wird. Demgemäß kann die Oszillationsfrequenz vor einer Sättigung erhöht oder erniedrigt werden. Dies macht es möglich, eine so genannte dreieckförmige Wellenform zu erhalten und EMI zu unterdrücken, und zwar ohne die Verwendung von Speichervorrichtungen, wie beispielsweise eines ROM. Darüber hinaus können die Modulationsbedingungen aufgrund des Nichtvorhendenseins eines ROM einfach durch Zuführen der externen Signale zur Teilungsfaktor-Umschaltschaltung zum Ändern der internen Signale modifiziert werden.

Claims (2)

  1. Phasenregelkreis, der folgendes aufweist: einen Oszillator (5), der ein Impulssignal ausgibt; und einen Frequenzteiler (1) zum Frequenzteilen des Impulssignals, wobei der Frequenzteiler (1) eine Teilungsfaktor-Umschaltschaltung (11, 12, 13, 14) aufweist, die einen Teilungsfaktor umschaltet, bevor eine Phase des Impulssignals zu derjenigen eines Referenz-Taktsignals geregelt wird, so dass eine Oszillationsfrequenz konstant wird, dadurch gekennzeichnet, dass die Teilungsfaktor-Umschaltschaltung (11, 12, 13, 14) folgendes aufweist: einen Multiplexer (12), der einen Teilungsfaktor aus zwei oder mehreren ihm zugeführten Teilungsfaktoren auswählt; eine Steuersignal-Erzeugungsschaltung (13), die ein Steuersignal zum Steuern einer Reihenfolge einer Teilungsfaktorauswahl im Multiplexer (12) in Verbindung mit einer Frequenz des Referenz-Taktsignals erzeugt; und einen Zähler (11), der auf ein Empfangen des Impulssignals hin bis zu der Zahl entsprechend dem durch den Multiplexer (12) ausgewählten Teilungsfaktor ein Impulssignal erzeugt, wobei das Steuersignal veranlasst, dass der Multiplexer (12) kontinuierlich nur einen ersten Teilungsfaktor während einer gesamten ersten Periode auswählt, kontinuierlich nur einen zweiten Teilungsfaktor während einer gesamten zweiten Periode auswählt und kontinuierlich den ersten Teilungsfaktor und den zweiten Teilungsfaktor in Kombination in einer dritten Periode auswählt, die zwischen der ersten Periode und der zweiten Periode vorgesehen ist.
  2. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, dass das Steuersignal den Multiplexer (12) veranlasst, den ersten Teilungsfaktor und den zweiten Teilungsfaktor in der dritten Periode abwechselnd auszuwählen.
DE60002233T 1999-01-18 2000-01-18 Phasenregelkreis und Frequenzmodulationsverfahren zu dessen Nutzung Expired - Fee Related DE60002233T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP00987699A JP3267260B2 (ja) 1999-01-18 1999-01-18 位相同期ループ回路及びそれを使用した周波数変調方法
JP987699 1999-01-18

Publications (2)

Publication Number Publication Date
DE60002233D1 DE60002233D1 (de) 2003-05-28
DE60002233T2 true DE60002233T2 (de) 2004-03-04

Family

ID=11732367

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60002233T Expired - Fee Related DE60002233T2 (de) 1999-01-18 2000-01-18 Phasenregelkreis und Frequenzmodulationsverfahren zu dessen Nutzung

Country Status (5)

Country Link
US (1) US6404249B2 (de)
EP (1) EP1020995B1 (de)
JP (1) JP3267260B2 (de)
KR (1) KR100351692B1 (de)
DE (1) DE60002233T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360995B1 (ko) * 2000-03-03 2002-11-23 닛본 덴기 가부시끼가이샤 위상 동기 루프 회로 및 위상 동기 루프 회로에서의주파수 변조 방법
US6798302B2 (en) * 2001-05-06 2004-09-28 Altera Corporation Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system
US7242229B1 (en) 2001-05-06 2007-07-10 Altera Corporation Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode
US6856180B1 (en) 2001-05-06 2005-02-15 Altera Corporation Programmable loop bandwidth in phase locked loop (PLL) circuit
US6744277B1 (en) 2001-05-06 2004-06-01 Altera Corporation Programmable current reference circuit
EP1289150A1 (de) * 2001-08-24 2003-03-05 STMicroelectronics S.r.l. Verfahren zum Erzeugen eines Signals veränderbarer Frequenz, zum Beispiel zum Spreizen des Sprektrums eines Taktsignals, und Vorrichtung dafür
US6703875B1 (en) * 2002-07-29 2004-03-09 Cisco Technology, Inc. Device for emulating phase-locked loop and method for same
JP3928519B2 (ja) * 2002-08-21 2007-06-13 ソニー株式会社 ディジタル信号伝送システムおよび方法、並びに受信装置および方法
US7561652B2 (en) * 2003-04-22 2009-07-14 Paul Kevin Hall High frequency spread spectrum clock generation
JP5022445B2 (ja) * 2007-11-02 2012-09-12 パナソニック株式会社 スペクトラム拡散クロック発生装置
JP2013042244A (ja) * 2011-08-11 2013-02-28 Rohm Co Ltd 発振回路およびそれを用いた電子機器
CN108964660B (zh) * 2018-07-19 2024-02-06 重庆湃芯创智微电子有限公司 一种基于相位延时补偿的高分辨率低功耗展频控制电路
CN111120121B (zh) * 2019-12-25 2022-04-05 潍柴动力股份有限公司 频率驱动控制方法、装置、发动机控制器及存储介质
CN113055001B (zh) * 2021-04-21 2023-10-20 福州大学 一种锁相环电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0310088B1 (de) 1987-10-01 1996-06-05 Sharp Kabushiki Kaisha Digitale Phasenregelschleifen-Anordnung
JPH071423B2 (ja) 1988-12-20 1995-01-11 株式会社山下電子設計 パルス発生回路
US5257294A (en) * 1990-11-13 1993-10-26 National Semiconductor Corporation Phase-locked loop circuit and method
JPH06250755A (ja) 1993-03-01 1994-09-09 Canon Inc 電子機器
US5631920A (en) 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
US5488627A (en) 1993-11-29 1996-01-30 Lexmark International, Inc. Spread spectrum clock generator and associated method
US5736893A (en) 1996-01-29 1998-04-07 Hewlett-Packard Company Digital method and apparatus for reducing EMI emissions in digitally-clocked systems
US5703537A (en) * 1996-07-03 1997-12-30 Microclock Incorporated Phase-locked loop clock circuit for generation of audio sampling clock signals from video reference signals
US6044123A (en) * 1996-10-17 2000-03-28 Hitachi Micro Systems, Inc. Method and apparatus for fast clock recovery phase-locked loop with training capability

Also Published As

Publication number Publication date
US6404249B2 (en) 2002-06-11
US20020017933A1 (en) 2002-02-14
EP1020995A1 (de) 2000-07-19
DE60002233D1 (de) 2003-05-28
KR20000062471A (ko) 2000-10-25
EP1020995B1 (de) 2003-04-23
JP3267260B2 (ja) 2002-03-18
JP2000209033A (ja) 2000-07-28
KR100351692B1 (ko) 2002-09-11

Similar Documents

Publication Publication Date Title
DE60002233T2 (de) Phasenregelkreis und Frequenzmodulationsverfahren zu dessen Nutzung
DE69018023T2 (de) Phasenverriegelschleife mit variabler Bandbreite.
DE69414989T2 (de) Digital phasenmodulierter Taktgeber ermöglichend reduzierte RF Interferenz
DE68914717T2 (de) Frequenzsynthesizer mit Kompensierung von Störsignalen.
DE4192081C2 (de) Vorrichtung zur Frequenzsynthese unter Verwendung nicht ganzzahliger Frequenzteilungsverhältnisse
DE69700270T2 (de) Frequenzvervielfacher, bei dem das Multiplikationsverhältnis in der ersten Stufe grösser ist als in den nachfolgenden Stufen
DE2255198C2 (de) Impulsfrequenzteilerkreis
DE60122787T2 (de) Digitaler frequenzvervielfacher
DE2925583A1 (de) Phasenkopplungsschleifen-motorantriebssystem
DE2541163A1 (de) Phasen- und/oder frequenzkomparator
DE69412745T2 (de) Impulsgenerator mit digitaler Steuerung
DE2744432A1 (de) Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl.
DE60309772T2 (de) Analoge Implementierung von Spreizspektrumfrequenzmodulation in einem programmierbaren Phasenregelkreis
DE4325728C2 (de) Teilerschaltung mit rationalem Verhältnis für einen Frequenzsynthesizer
DE3321601A1 (de) Steuerschaltung fuer eine phasenstarre schleife
DE19620865C2 (de) Frequenzteiler
DE69419150T2 (de) Digital gesteuerter oszillator und digitale pll-schaltung
DE102004038100B3 (de) Erzeugung eines Takts mit gespreiztem Frequenzspektrum
EP1071208B1 (de) Verfahren zur Modulation eines Grundtaktes für digitale Schaltungen und Taktmodulator zur Ausführung des Verfahrens
DE3843261A1 (de) Schaltungsanordnung zur steuerung der phase eines taktsignals
DE4001555C2 (de) Digitaler Oszillator
DE69609698T2 (de) Präzises digitales Phasenschieberelement
EP1012980B1 (de) Digitaler phase locked loop
DE19729476C2 (de) Numerisch gesteuerter Oszillator
DE69221527T2 (de) Digitale Phasenverriegelungsschleife und digitaler Oszillator zum Gebrauch in der digitalen Phasenverriegelungsschleife

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee