DE3051112C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Vorrichtung zur Wiedergabe magnetischer, nach dem m-n-Codierverfahren aufgezeichneter digitaler Informationen gemäß dem Oberbegriff des Anspruchs 1.

Eine Darstellung eines Klasse 1-partiell-Ansprechtyps kann den IEEE Transactions on Communications, Vol. COM-23, Nr. 9, Sept. 1975, Seiten 921-934, insbesondere der Tabelle 1 entnommen werden.

Mit 3 Bit-Datenworten (m =3) lassen sich bekanntlich 2³=8 verschiedene Datenworte darstellen. Wenn man diese jedoch möglichst effektiv und gleichstromkomponentenfrei in 4 Bit-Aufzeichnungsworte (n =4) umcodiert und diese als NRZI-Aufzeichnungsstrom auf ein Magnetband überschreibt, liefert die Amplitudenvergleichsschaltung für zwei Paare von Datenworten jeweils dieselbe Bit-Folge. So liefern also beispielsweise die Datenworte 010 und 011 gleichermaßen die Bitfolge X011, wobei das erste Bit je nach Anfangsbedingungen 0 oder 1 sein kann, was hier ohne Belang ist. Tatsächlich können also nur sechs Datenworte unterschieden werden, was die darstellbaren Zeichen limitiert. Um also wieder wenigstens acht verschiedene Datenworte oder Informationen darstellen zu können, muß man bei herkömmlichen Wiedergabevorrichtungen m=4 setzen.

Aufgabe der Erfindung ist es daher, eine Vorrichtung der gattungsgemäßen Art so auszubilden, daß eine gute Aufzeichnungs- und Wiedergabeeffektivität erreicht wird.

Die Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.

Indem jetzt zusätzlich die Inversionsfolge des Aufzeichnungsstromes ausgewertet wird, ist eine Differenzierung möglich. Dadurch werden unterschiedliche NRZI-Aufzeichnungsstrommuster, die allein nach der Amplitudenauswertung nicht unterscheidbar sind, als verschieden erkennbar. Somit können auch alle theoretisch möglichen Datenworte von der Wiedergabevorrichtung erkannt und wiedergegeben werden.

Vorteilhafte Ausgestaltungen und Weiterbildungen sind in den Unteransprüchen angegeben und ergeben sich auch aus der nachfolgenden Beschreibung eines Ausführungsbeispiels anhand der Zeichnung. Es zeigt

Fig. 1 ein Beispiel einer Umwandlungstabelle, mit entsprechenden NRZI-Aufzeichnungsströmen und zugeordneten Signalen,

Fig. 2 ein Blockschaltbild einer Wiedergabevorrichtung gemäß einem bevorzugten Ausführungsbeispiel der Erfindung und

Fig. 3 Spannungs-/Zeit-Diagramme von Signalen an verschiedenen Stellen der Vorrichtung nach Fig. 2.

Vor der Erläuterung einer bevorzugten Ausführungsform der Erfindung sei auf Fig. 1 verwiesen, die eine Umwandlungstabelle zur Erläuterung der gemäß der vorliegenden Erfindung angewandten Codier- und Decodiervorschriften aufweist. Der Fig. 1 entnimmt man die Entsprechungen, die unter den Datenwörtern, Um­ wandlungsbedingungen, Aufzeichnungswörtern, NRZI-Aufzeichnungsströmen, Amplituden­ feststellungs-Bits, Inversionsfeststellungs-Bits und wiedergegebenen Datenwörtern gelten. Das aufzuzeichnende Datenwort umfaßt 3 Bits (m = 3) zur Darstellung 8 digitaler Informationen von "000" zu "111", wobei das aufzuzeichnende Auf­ zeichnungswort 4 Bits umfaßt (n = 4). Datenworte einer ersten Gruppe werden jeweils durch ein zugehöriges Aufzeichnungswort dargestellt, während Datenworte einer zweiten Gruppe jeweils alternativ durch zwei Aufzeichnungsworte dargestellt werden, wobei die Auswahl einer nachfolgend erläuterten Bedingung unterliegt. Die Aufzeichnungsworte der ersten Gruppe ergeben einen NRZI-Aufzeichnungsstrom, dessen Integral Null ist, während die Aufzeichnungsworte der zweiten Gruppe einen integrierten Wert (nachfolgend "Ladung" genannt) von +2 bzw. -2 ergeben, wobei die Vorzeichen auf der Annahme der durch einen Punkt markierten positiven Startbedingung des NRZI-Aufzeichnungsstromes beruhen. Bei geänderter Startbedingung kehren sich die Vorzeichen um. Diese Startbedingung wird durch ein Feststellungssignal P angezeigt, und zwar mit dem Wert "0", wenn der NRZI- Aufzeichnungsstrom des vorangehenden Aufzeichnungswortes mit positiver Stromrichtung endete und mit "1" bei einer Ladung mit negativer Stromrichtung. Ein Integrationssignal C zeigt den Wert "1", wenn der integrierte Wert des NRZI-Aufzeichnungsstromes (Ladung) zum Beginn des neuen Aufzeichnungswortes größer als Null (positiv) ist und den Wert "0", wenn dies nicht der Fall ist (also Null oder negativ ist).

Fig. 2 zeigt den Aufbau einer Wiedergabevorrichtung, die gemäß der vorliegenden Erfindung angewandt und die einen Wiedergabekopf 31, einen Dreh­ übertrager 32, einen Entzerrer 33, einen Amplitudenfeststeller 34, einen Inver­ sionsfeststeller 35, Schieberegister 36, 37, denen die Ausgangssignale des Amplituden­ feststellers 34 bzw. des Inversionsfeststellers 35 zugeführt werden, einen die paralleleln Ausgangssignale der Schieberegister 36, 37 empfangenen Decodierer 38 sowie einen Taktgeber 40 umfaßt.

Der Entzerrer 33 ist als Abgrifftransversalfilter bekannter Art ausgebildet, mit einer Verzögerungsleitung 33 a, einem Abschlußwiderstand 33 b, Verstärkern 33 c bis 33 f und einem Addierer 33 g und liefert ein Klasse 1-partiell-Ansprechsignal, was eine höhere lineare Bit-Dichte erlaubt.

Der Amplitudenfeststeller 34 erzeugt ein Logiksignal mit dem Wert "1", wenn der absolute Wert des entzerrten Signales einen vorgegebenen Wert, nämlich A/2 übersteigt. Andernfalls erzeugt er ein Logiksignal mit dem Wert "0". Er umfaßt zwei Spannungsvergleicher 34 a und 34 b, ein ODER-Glied 34 c sowie ein 2-Bit- Schieberegister 34 d. Jeder der Spannungsvergleicher 34 a und 34 b besitzt Eingangs­ anschlüsse A und B, wobei der A-Anschluß des Spannungsvergleichers 34 a und der B-Anschluß des Spannungsvergleichers 34 b zusammengelegt werden, um das Ausgangssignal des Entzerrers 33 zu erhalten. Weiterhin wird am B-Eingang des Spannungsvergleichers 34 a eine Bezugsspannung mit dem Wert A/2 angelegt, während eine Bezugsspannung mit dem Wert -A/2 dem A-Anschluß des Spannungsvergleichers 34 b zugeführt wird. Falls die Spannung des A-Anschlusses die Spannung des B-Anschlusses übersteigt, wird ein Logiksignal mit dem Wert "1" erzeugt, andernfalls mit dem Wert "0". Diese Ausgangssignale werden dem Schieberregister 34 d über die ODER-Verknüpfungsschaltung 34 c zugeführt. Das Schieberegister 34 d speichert deren Ausgangssignal unter der Zeitsteuerung des Taktimpulses CP 11, wobei das Ausgangssignal des Schieberegisters 34 d einem Serielleingang/Parallelausgang- 4-Bit-Schieberegister 36 zugeführt wird. Das Schieberegister 36 speichert sein Eingangssignal unter der Steuerung des Taktimpulses CP 11.

Der Inversionsfilter 35 erzeugt ein Ausgangssignal mit dem Wert "1", wenn er einen abgetasteten Wert gegensätzlichen Vorzeichens gegenüber einem vorhergehenden erfaßt, dessen Größe einen voreingestellten Wert übersteigt, während sonst der Wert "0" erzeugt wird. Er umfaßt zwei Spannungsvergleicher 35 a, 35 b, zwei 2-Bit-Schieberegister 35 c, 35 d, zwei UND-Glieder 35 e, 35 f sowie ein ODER-Glied 35 g. Die Spannungsvergleicher 35 a, 35 b entsprechen den vorher beschriebenen und sind auch genauso eingangsseitig angeschlossen. Ihre Ausgangssignale werden seriell den Schieberegistern 35 c, 35 d zugeführt, um in ihnen sequentiell und gesteuert durch den Taktimpuls CP 11 gespeichert zu werden. Das UND-Glied 35 e wird freigeschaltet, wenn das erste Bit des Schieberegisters 35 c sowie das zweite Bit des Schieberegisters 35 d "1" sind, um festzustellen, ob eine Inversion vorliegt. Das UND-Glied 35 f wird freigeschaltet, wenn das zweite Bit des Schieberegisters 35 c sowie das erste Bit des Schieberegisters 35 d "1" sind, was ebenfalls eine Inversion anzeigt. Die Ausgangssignale der UND-Glieder 35 e, 35 f werden über das ODER-Glied 35 g (als Ausgangssignal des Inversionsfeststellers 35) dem Serielleingang/ Parallelausgang-4-Bit-Schieberegisters 37 zugeführt. Dieses speichert die Eingangsdaten gesteuert durch den Taktimpuls CP 11.

Der Decodierer 38 umfaßt ein UND-Glied 38 a, einen Inverter 38 b und ein Register 39.

Die Funktionsweise der Wiedergabevorrichtung ergibt sich aus dem Diagramm der Fig. 3, in dem die Signale an den mit a bis h in Fig. 2 bezeichneten Punkten, sowie die verschiedenen Taktimpulse dargestellt sind. Zugrundegelegt ist die in Fig. 3a angenommene Folge von Datenworten (a), die dann gleichermaßen am Ausgang des Decodierers 38 erscheint (o).

Die in Fig. 1 eingetragenen Amplitudenfeststellungsbits entsprechen den Signalen am Punkt c, wobei X "0" oder "1" sein kann. Die Inversionsfeststellungsbits von Fig. 1 entsprechen den Signalen am Punkt f, wobei auch hier X für "0" oder "1" steht.

Es folgt nun eine Beschreibung der Wiedergabevorrichtung gemäß Fig. 2 im einzelnen anhand der Fig. 3a bis 30.

Es sei angenommen, daß die Datenwerte in der Reihenfolge "001", "010" und "101" gemäß Fig. 3a erscheinen und daß die Aufzeichnungswörter der Fig. 3b am Magnetband aufgezeichnet sind. Demzufolge (siehe Fig. 3c) ist bei Aufzeichnung dieser Aufzeichnungswörter am Magnetband der NRZI-Aufzeichnungsstrom nur bei einem Bit "1" invertiert.

Das wiedergegebene, durch den Wiedergabekopf 31 erfaßte Signal, das durch Entzerrer 32 entzerrt wird, ist Fig. 3d zu entnehmen. Das entzerrte wiedergegebene Signal wird der Amplitudenfeststellungsschaltung 34 und der Invertierungsfeststellungsschaltung 35 zugeführt. Zu den Zeitpunkten t₃₁ und t₃₂ hat das entzerrte wiedergegebene Signal den Wert Null, so daß die jeweiligen Spannungsvergleicher 34 a; 34 b, 35 a und 35 b kein Ausgangssignal erzeugen. Die Fig. 3e und 3f zeigen Ausgangswellenformen an den Ausgangsanschlüssen a und b der Spannungsvergleicher 34 a, 35 a, 34 b und 35 b. Jedes der Schieberegister 34 d, 35 c, 35 d, 36 und 37 wird in den Anfangszustand durch ein Löschsignal CL zu Beginn der Wiedergabe gebracht.

Beginnend mit dem Zeitpunkt t₃₂ findet eine allmähliche Zunahme des entzerrten wiedergegebenen Signals in der positiven Richtung statt. Zum Zeitpunkt t₃₃, weil das entzerrte wiedergegebene Signal größer wird als der Bezugswert A/2, der den Spannungsvergleichern 34 a und 35 a zugeführt wird, erscheinen an den Ausgangs­ anschlüssen a dieser Vergleicher 34 a, 35 a die Signale "1". Diese Ausgangssignale werden so lange aufrechterhalten, bis das wiedergegebene Signal kleiner wird als A/2 zum Zeitpunkt t₃₅. Dieser Zustand ist der Fig. 3e zu entnehmen. Das "1"-Ausgangssignal des Spannungsvergleichers 34 a wird als erstes Bit des Schieberegisters 34 d über die ODER-Verknüpfungsgliedschaltung 34 c unter der Steuerung des Taktimpulses CP 11 gespeichert, der zum Zeitpunkt t₃₄ (Fig. 3g) erzeugt wird, während das Ausgangssignal des Spannungsvergleichers 35 a unmittelbar im Schieberegister 35 c zur gleichen Zeit unter Steuerung durch den Taktimpuls CP 11 gespeichert wird. Die in diesen Schieberegistern 34 d, 35 c gespeicherten "1"-Informationen werden, gesteuert durch den Taktimpuls CP 11, der zum Zeitpunkt t₃₆ erzeugt wird, in die jeweiligen zweiten Bit-Stelle umgespeichert. Demzufolge erscheint (Fig. 3h) ein Ausgangssignal am Ausgangsanschluß des Schieberegisters 34 d während (Fig. 3i) ein weiteres Ausgangssignal am Ausgangsanschluß d des Schieberegisters 35 e erscheint. In diesen Zuständen würde das Ausgangssignal des Spannungsvergleichers 35 b dem Schieberegister 35 d zu dem einen oder dem anderen Zeitpunkt t₃₄, t₃₅ nicht zugeführt werden. Aus diesem Grund ist zu diesen Zeitpunkten keine der UND-Verknüpfungsgliedschaltungen 35 e, 35 f freigeschaltet.

Zum Zeitpunkt t₃₉ (in diesem Beispiel fällt dieser Zeitpunkt zufällig mit der erwähnten Verarbeitungszeitsteuerung zusammen) findet ein Nulldurchgang des entzerrten wiedergegebenen Signals statt, wobei das (negative) Signal bis zum Zeitpunkt t₃₇ einer weiteren Änderung unterliegt. Es ist jedoch zu verstehen, daß das entzerrte wiedergegebene Signal sich in einem Bereich ändert, in dem die Spannungsvergleicher 34 b und 35 b kein Ausgangssignal erzeugen.

Das Schieberegister 36 speichert das Ausgangssignal C mit dem Wert "1" des Schieberegisters 34 d unter der Steuerung des Taktimpulses CP 11, der zum Zeitpunkt t₃₇ erzeugt wird, wobei nachher das Schieberegister 36 diese "1"-Information von der ersten Bit-Stelle in Richtung auf die Bit-Stelle höherer Ordnung dann sequentiell weiterschieben, wenn der Taktimpuls CP 11 jeweils auftritt.

Zu dem Zeitpunkt t₃₈, wann das entzerrte wiedergegebene Signal wiederum den Bezugswert A/2 übersteigt, erzeugen die Spannungsvergleicher 34 a, 35 a "1"-Ausgangssignale, die jeweils auf die oben erwähnte Weise gespeichert werden, wobei zum Zeitpunkt t₄₀ diese gespeicherten Signale gesteuert durch den Taktimpuls CP 11 an den Ausgangsanschlüssen c und d der Schieberegister erscheinen. Diese Ausgangssignale werden erzeugt, weil es zu einem Durchgang des entzerrten wiedergegebenen Signals am Pegel A/2 kommt und das Signal sich dem Wert Null zum Zeitpunkt t₄₁ nähert.

Das Schieberegister 36 speichert das Ausgangssignal C des Schieberegisters 34 d unter Steuerung durch den Taktimpuls CP 11, so daß das Zeitpunkt t₃₆ erscheinende Ausgangssignal C mit dem Wert "1" im Schieberegister 36 zum Zeitpunkt t₃₂ gespeichert wird, wobei das Schieberegister 36 ein Ausgangssignal erzeugt, dessen erstes Bit eine "1" ist und das zweite und dritte Bit den Wert "0" aufweisen. Die Schieberegister 35 c der Invertierungsfest­ stellungsschaltung 35 erzeugen ein Ausgangssignal d mit dem Wert "1" zum Zeitpunkt t₃₆, während zum Zeitpunkt t₃₇ es zu einem Überlauf seines Inhaltes kommt, um ein Ausgangssignal mit dem Wert "0" zu erzeugen. Aus diesem Grund hat das Ausgangssignal f der Invertierungsfestellungsschaltung 37 zum Zeitpunkt t₃₇ den Wert "0", so daß "0" in der ersten Bit-Stelle des Schieberegisters 37 gespeichert wird. Aus diesem Grund wird zum Zeitpunkt t₃₇ durch den Invertierer 38 b des Decodierers 38 ein Ausgangssignal mit dem Wert "1" an der UND-Verknüpfungsgliedschaltung 38 a angelegt, so daß diese imstande ist, das Ausgangssignal mit dem Wert "1" dem Pufferspeicher 39 zuzuführen, der das Ausgangssignal des Dekodierers 38 zu dem nach dem Zeitpunkt t₃₉ kommenden Zeitpunkt t₃₇ unter Steuerung durch den Taktimpuls CP 12 speichert. Zu diesem Zeitpunkt hat das Ausgangssignal der UND-Verknüpfungsgliedschaltung 38 a den Wert "1", während das zweite und das dritte Bit des Schieberegisters 36 den Wert "0" besitzen, so daß gemäß Fig. 30 ein Datenwort "001" im Pufferspeicher 39 eingespeichert wird, wobei dieses gespeicherte Datenwort als wiedergegebenes Datenwort einer nachfolgenden Stufe zugeführt wird.

Weil zum Zeitpunkt t₄₁ das entzerrte wiedergegebene Signal kleiner wird als der Bezugswert A/2, hören die Spannungsvergleicher 33 a, 35 a zum Zeitpunkt t₄₁ auf, Ausgangssignale mit dem Wert "1" zu erzeugen. Zum Zeitpunkt t₄₂ findet ein Durchgang des entzerrten wiedergegebenen Signals am Nullpegel statt, wonach das Signal anfängt, einen sich ändernden negativen Wert anzunehmen, wobei zum Zeitpunkt t₄₃ das entzerrte wiedergegebene Signal den Pegel -A/2 überquert. Zu diesem Zeitpunkt erzeugen die Spannungsvergleicher 34 b, 35 b "1" Ausgangssignale an ihren Ausgangsanschlüssen b. Diese "1"-Ausgangssignale werden so lange erzeugt, bis das entzerrte wiedergegebene Signal kleiner wird als -A/2 zum Zeitpunkt t₄₅. Es ist zu bemerken, daß gemäß den Wellenformen der Fig. 3d, 3e, 3f und 3g die Ausgangssignale a der Spannungsvergleicher 34 a, 35 a sowie die Ausgangssignale b der Spannungsvergleicher 34 b, 35 b mit einem kleinen Zeitintervall erzeugt und in nacheinanderfolgenden Registern unter Steuerung durch den ununterbrochen erzeugten Taktimpuls CP 11 gespeichert werden.

Aus diesem Grund (siehe Fig. 3h) erscheint das Ausgangssignal mit dem Wert "1" am Ausgangsanschluß c des Schieberegisters 34 d zu dem Zeitpunkt t₄₄ und t₄₆. Dieses "1"-Ausgangssignal wird dem Schieberegister 36 zugeleitet und in dessen erster Bit-Stelle sequentiell jedes Mal gespeichert, wenn ein Taktimpuls CP 11 erzeugt wird. Der Inhalt des Schieberegisters 36 und insbesondere der Inhalt der ersten, der zweiten und der dritten Bit-Stellen werden dem Decodierer 38 zugeleitet, wo sie nach Decodierung dem Pufferspeicher 39 zugeführt werden. Weil jedoch gemäß Fig. 3h dieser Pufferspeicher das Ausgangssignal des Decodierers 38 unter Steuerung durch den Taktimpuls CP 12 speichert, hat die Änderung im Ausgangssignal des Decodierers während einer Zeit, in der der Taktimpuls CP 11 erzeugt wird, keine Auswirkung auf die Ausgangsseite.

Zum Zeitpunkt t₄₀ speichert das Schieberegister 35 c das Ausgangssignal mit dem Wert "1", das am Ausgangsanschluß des Spannungsvergleichers 35 a erscheint, wobei zum Zeitpunkt t₄₄ diese Information "1" von der ersten zu der zweiten mit dem Ausgangsanschluß d in Verbindung stehenden Bit-Stelle verschoben wird. Diesen Zustand sieht man in Fig. 3i. Zum Zeitpunkt t₄₄ speichert das Schieberegister 35 d das "1"-Ausgangssignal, das am Ausgangsanschluß b des Spannungsvergleichers 35 b erscheint. Zu diesem Zeitpunkt erscheint ein Ausgangssignal mit dem Wert "1" am Ausgangsanschluß des Schieberegisters 35 c. Demzufolge wird die UND-Verknüpfungs­ gliedschaltung 35 f freigeschaltet, um ein Ausgangssignal mit dem Wert "1" am Ausgangsanschluß f der Invertierungsfeststellungsschaltung 35 über die ODER-Verknüpfungsgliedschaltung 35 g zu erzeugen (Fig. 3k). Zum Zeitpunkt t₄₅ hört der Spannungsvergleicher 35 b auf, sein Ausgangssignal "1" zu erzeugen. Zum Zeitpunkt t₄₆ speichern die Schieberegister 36 bzw. 37 das Ausgangssignal C der Amplitudenfeststellungsschaltung 34 bzw. das Ausgangssignal f der Invertierungsfeststellungsschaltung 34 unter Steuerung durch den Taktimpuls CP 11, der zum Zeitpunkt t₄₆ in Erscheinung tritt. Danach zum Zeitpunkt t₄₇ werden die "1"-Schiebeinformationen der ersten Bit-Stelle der Schieberegister 36, 37 auf die zweiten Bit-Stellen verschoben.

In diesem Zustand wird durch den Pufferspeicher 39, gesteuert durch den Taktimpuls CP 12, der zum Zeitpunkt t₄₈ erzeugt wird, ein Eingangssignal gespeichert. Weil die Eingangssignale, die durch die UND-Verknüpfungsgliedschaltung 38 a des Decodierers 38 erhalten werden, die Werte "0" bzw. "1" besitzen, wird dieses Verknüpfungsglied nicht freigeschaltet, so daß dieses UND-Verknüpfungsglied sein Ausgangssignal mit dem Wert "0" als das dritte Bit-Eingangssignal des Pufferspeichers 39 anbringt. Weiterhin ist die zweite Bit-Stelle des Schieberegisters 36 mit "1" belegt, so daß dieses "1"-Signal als ein zweites Bit-Eingangssignal zu dem Pufferspeicher 39 gelangt. Weil das dritte Bit des Schieberegisters 36 den Wert "0" aufweist, so wird diese "0"-Information dem Pufferspeicher 39 als das vierte Bit-Eingangssignal zugeleitet. Demzufolge erscheint am Ausgang des Pufferspeichers 39 das Datenwort "010" (Fig. 30).

Danach wird auf dieselbe Weise ein Datenwort mit dem Wert "101" wiedergegeben. Die Wellenformen gemäß Fig. 3l und 3m entsprechen denjenigen der vierten Bits der Schieberegister 36 und 37.

Claims (5)

1. Vorrichtung zur Wiedergabe magnetischer, nach dem m-n-Codierverfahren aufgezeichneter digitaler Informationen, wobei m kleiner n gilt,
mit einer Einrichtung zur Umwandlung der wiedergegebenen Signale in Empfangssignale des Klasse 1-partiell-Ansprechstyps, die in einer Amplitudenvergleichsschaltung mit positiven und negativen Schwellwertpegeln verglichen werden, welche an ihrem Ausgang ein Signal mit einem ersten Logikwert abgibt, wenn das Empfangssignal ober- oder unterhalb des positiven bzw. negativen Schwellwertpegels liegt und andernfalls ein Signal mit einem zweiten Logikwert abgibt, die als eine erste n-Bit-Sequenz einem Decodierer zugeführt werden, um ein m-Bit-Datenwort zu bilden, dadurch gekennzeichnet, daß die Empfangssignale zusätzlich sequentiell einer Inversionsfeststellungsschaltung (35) mit einer weiteren Amplitudenvergleichsschaltung (35 a, 35 b) mit gleichen Schwellwertpegeln zugeführt werden und die Inversionsfeststellungsschaltung (35) nur dann ein Signal mit dem ersten Logikwert abgibt, wenn die von der weiteren Amplitudenvergleichsschaltung (35 a, 35 b) gelieferten Signale mit dem ersten Logikwert in unmittelbarer Aufeinanderfolge von Empfangssignalpegeln ober- und unterhalb der Schwellwertpegel erzeugt werden,
daß die von der Inversionsfest­ stellungsschaltung (35) erzeugten Signale als zweite n-Bit-Sequenz dem Decodierer (38) zugeführt werden und daß mittels einer Einrichtung (38 a, 38 b) des Decodierers (38) das letzte Bit des m-Datenwortes nur dann den ersten Logikwert erhält, wenn der Logikwert des letzten Bits der ersten n-Bit-Sequenz von dem des letzten Bits der zweiten n-Bit-Sequenz verschieden ist.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein die Amplitudenvergleichsschaltung (34 a, 34 b) enthaltender Ampli­ tudenfeststeller (34) die erste n-Bit-Sequenz sequentiell in ein erstes n-stufiges Schieberegister (36) einspeist, von dessen Ausgangsstufen m parallele Signalabgriffe dem Decodierer (38) zugeführt werden.

3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die am Ausgang des Inversionsfeststellungsschaltung (35) abgegebene zweite n-Bit-Sequenz sequentiell in ein zweites n-stufiges Schieberegister (37) eingegeben wird, von dessen erster Stufe ein Abgriff zum Decodierer (38) führt.

4. Vorrichtung nach Anspruch 2 und 3, dadurch gekennzeichnet, daß der Abgriff der ersten Stufe des ersten Schieberegisters (36) mit einem Eingang eines UND-Gliedes (38 a) verbunden ist, dessen zweiter Eingang über einen Inverter (38 b) mit dem Abgriff der ersten Stufe des zweiten Schieberegisters (37) verbunden ist, und daß vom Ausgang des UND-Gliedes (38 a) das letzte Bit des m-Bit-Datenwortes abgenommen wird.

5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß bei n = 4 und m = 3 das m-Bit-Datenwort unmittelbar durch die am Ausgang des UND-Gliedes (38 a), sowie am zweiten und dritten Abgriff des ersten Schieberegisters (36) anliegende Signale gebildet wird.