[go: up one dir, main page]

DE2915024A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE2915024A1
DE2915024A1 DE19792915024 DE2915024A DE2915024A1 DE 2915024 A1 DE2915024 A1 DE 2915024A1 DE 19792915024 DE19792915024 DE 19792915024 DE 2915024 A DE2915024 A DE 2915024A DE 2915024 A1 DE2915024 A1 DE 2915024A1
Authority
DE
Germany
Prior art keywords
zone
zones
conductivity type
component
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792915024
Other languages
English (en)
Other versions
DE2915024C2 (de
Inventor
Alfred Charles Ipri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2915024A1 publication Critical patent/DE2915024A1/de
Application granted granted Critical
Publication of DE2915024C2 publication Critical patent/DE2915024C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H10D30/0327—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon on sapphire substrates, e.g. of silicon-on-sapphire [SOS] transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Dr.-lng. Reimar König LDipl.-lng. Klaus Bergen
Cecilienallee 7B Λ Düsseldorf 3D Telefon 45SOO8 Patentanwälte
: 2^5024
11. April 1979 32 828 B
RCA Corporation, 30 Rockefeller Plaza, New York, N.Y. 10020 (V.St.A.)
"Halble ite rbaue1ement"
Die Erfindung betrifft ein Halbleiterbauelement mit an eine Hauptfläche eines Halbleiterkörpers des einen Leitungstyps angrenzenden ersten und zweiten Zonen des anderen Leitungstyps sowie einer zwischen den Zonen an der Hauptfläche liegenden Kanalzone des ersten Leitungstyps, ferner mit einem Gate-Aufbau bestehend aus einem auf der Kanalzone befindlichen Gate-Isolator und einer auf diesem aufgebrachter Leiterschicht, wobei ohmsche Anschlüsse am Gate-Aufbau und an der ersten und der zweiten Zone vorgesehen sind. Die Erfindung betrifft ferner ein Verfahren zum Herstellen eines Halbleiterbauelements an einer Hauptfläche eines Halbleiterkörpers des einen Leitungstyps.
In der DE-OS 2 807 138 ist ein Verfahren zum Herstellen eines Halbleiterbauelements mit kurzem Kanal beschrieben. Bei dem bekannten'Verfahren werden kurze bzw. schmale Gates aus dotierten, polykristallinen Streifen - Polysilizium-Streifen - hergestellt. Hierzu wird auf der Oberfläche des Halbleiterkörpers eine einen freiliegenden Rand aufweisende, polykristalline Siliziumschicht und auf dieser eine bis zu dem Rand reichende Maskierschicht hergestellt und anschließend in den Rand von der Seite her ein Dotierstoff eingebracht. Durch Entfernen der Maskierschicht und des undotierten Bereichs der Polysilizium-Schicht entsteht der dotierte Polysilizium-Streifen.
909843/0847
Mit dem bekannten Verfahren können tatsächlich kürzere Kanalzonen als zuvor mit üblichen fotolithografischen Techniken hergestellt werden,, Es hat sich aber herausgestellt, daß die maximale Betriebsspannung der bekannten Kurzkanal-Bauelemente auf fällend niedrig ist. Das ist in bestimmten Fällen sehr wünschenswert, z.B. wenn die Bedingungen der elektrischen und thermischen Energieverteilung bzw. -ableitung das Verwenden niedriger Ströme und Spannungen diktieren. Die niedrigen Betriebsspannungen lassen sich wohlbegründet darauf zurückführen, daß die maximale Betriebsspannung eine Funktion des gegenseitigen Abstandes von Source und Drain ist. Wenn also dieser Abstand vermindert, d.h. kürzer wird, ergibt sich zugleich eine Verminderung der maximalen Betriebsspannung.
Es gibt jedoch viele wünschenswerte Anwendungsmöglichkeiten für Kurzkanal-Bauelemente, welche relativ hohe Betriebsspannungen aufweisen. Naheliegend wäre es, die Betriebsspannung solcher Bauelemente dadurch zu erhöhen, daß man die Dotierstoff-Konzentration sowohl in der Source- als auch in der Drain-Zone vermindert,, Dieses Ziel läßt sich auch sehr leicht erreichen, da die Source- und Drain-Zonen seit eh und je zugleich dotiert werden. Bei einem solchen Bauelement könnte dann die Drain/Substrat-Verarmungszone, d.h. das sich beim Substrat um die Drain-Zone herum erstreckende Band, sowohl in die Gate-Zone als auch in die Drain-Zone hineinreichen. Damit wird die Source/Drain-Durchbruchsspannung erhöht und dementsprechend die Betriebsspannung des Bauelements vergrößert. Da jedoch die Source- und Drain-Zonen bis zum gleichen Niveau dotiert sind, wird die Gesamtgeschwindigkeit des Bauelements wegen der vergrößerten RC-Zeitkonstanten (RC = Widerstand χ Kapazität) beträchtlich vermindert.
909843/0847
Der Erfindung liegt die Aufgabe zugrunde, ein einen Kurz-Kanal aufweisendes Halbleiterbauelement und ein Verfahren zu dessen Herstellung zu schaffen, dessen maximale Betriebsspannung und RC-Zeitkonstante nicht wesentlich von bisher üblichen entsprechenden Halbleiterbauelementen abweichen. Als erfindungsgemäße Lösung wird vorgeschlagen, daß die Konzentration der Dotierstoffe in der ersten Zone höher ist als in der zweiten Zone. Beispielsweise bei einem Feldeffekttransistor, insbesondere MOS-Halbleiterbauelement, besteht die erfindungsgemäße Lehre im Kern darin, daß die Dotierstoff-Konzentration in der Source-Zone auf einem anderen Niveau als in der Drain-Zone zu halten ist.
Bei einem Verfahren zum Herstellen eines Halbleiterbauelements an einer Hauptfläche eines Halbleiterkörpers des einen Leitungstyps besteht die erfindungsgemäße Lösung darin, daß eine erste Zone des zweiten Leitungstyps durch Umdotieren des Halbleiterkörpers an einer Hauptfläche gebildet wird und daß eine zweite Zone des ersten Leitungstyps an der Hauptfläche des Halbleiterkörpers bei gleichzeitigem Weiterdotieren der ersten Zone ebenfalls durch Umdotieren gebildet wird. Vorzugsweise kann bei dem Verfahren zunächst die Source-Zone begrenzt und bis zu einem Niveau dotiert werden, während die Drain-Zone maskiert und daher undotiert bleibt. Bei diesem Verfahren kann anschließend die die Drain-Zone abdeckende Maske entfernt werden, worauf dann beide Zonen, nämlich die Source- und die Drain-Zone, zu dotieren sind. Im Prinzip werden also in einem ersten Schritt die eine Zone allein und in einem zweiten Verfahrensschritt beide Zonen zugleich dotiert. Zum Dotieren selbst kann vorzugsweise die sogenannte Ionenimplantation angewendet werden.
909843/0847
Anhand der schematischen Darstellung eines Ausführungsbeispiels werden weitere Einzelheiten der Erfindung erläutert. Es zeigen:
Fig. 1. 2 und 3a Querschnitte des Halbleiterbauelements in verschiedenen Verfahrensstufen;
Fig. 5b eine Draufsicht auf ein Bauelement gemäß Fig. 3a; und
Fig. 4 einen Querschnitt durch ein Kurzkanal-MOS-Bauelement.
Anhand der Zeichnung wird ein Verfahren zum Herstellen eines Silizium-auf-Saphir-Kurzkanal-MOS-Halbleiterbauelements beschrieben. Obwohl dabei auf ein Silizium-auf-Saphir-Bauelement Bezug genommen wird, ist dem Fachmann geläufig, daß als Substrat 12 anstelle von Saphir auch andere Isolatoren, z.B. Spinell oder monokristallines Berylliumoxid, ohne nachteilige Effekte benutzt werden können. Weiterhin muß das Substrat 12 nicht aus isolierendem Material bestehen, sondern es kann selbstverständlich auch als Halbleiterkörper oder als Halbleiterschicht auf einem Substrat - je nach Art des zu erstellenden Bauelements - ausgebildet sein. Schließlich umfaßt die Erfindung selbstverständlich auch ein Bauelement mit P-Kanal, obwohl es sich beim Ausführungsbeispiel um ein Bauelement mit N-Kanal handelt.
Der Aufbau des Halbleiterbauelements 10 gemäß Fig. 1 bis 4 ist in der DE-OS 2 807 138 eingehend beschrieben. Im wesentlichen wird eine Schicht aus monokristallinem Silizium auf die Hauptfläche 14 eines Substrats 12 auf irgendeine bekannte Weise, z.B. durch thermisches Zersetzen von Silan in Wasserstoff, niedergeschlagen. Daraufhin wird die monokristalline Siliziumschicht (MonoSilizium-Schicht)
909843/0847
so maskiert, daß bestimmte Bereiche freigelegt sind. Letztere werden dann bis zum Substrat 12 heruntergeätzt, so daß die stehenbleibenden, ungeätzten Bereiche die Insel 16 bilden. Auf diese wird dann eine Schicht 24 aus einem Dielektrikum oder mehreren Dielektrika aufgebracht, welche beispielsweise entweder durch Oxidation der Siliziumoberfläche der Insel 16 oder durch thermisches Zersetzen von Silan in oxidierender Atmosphäre zu bilden ist. Auf die Nicht-Leiterschicht 24 wird dann eine Schicht 18 aus polykristallinem Silizium (Polysilizium-Schicht)aufgebracht und diese ebenfalls auf bekannte Weise mit einer Oxid-Maskierschicht 20 abgedeckt. Die Maskierschicht 20 wird mit einem - nicht gezeichneten - gemusterten Fotolack versehen, worauf die freigelegten Teile der Maskierschicht 20 bis zur polykristallinen Siliziumschicht 18 heruntergeätzt werden, so daß die verbleibenden nicht geätzten Teile der Schicht 20 als Maske beim nachfolgenden Ätzen der Polysilizium-Schicht 18 wirken können. Es folgt das Abtragen aller freigelegten Teile der Polysilizium-Schicht 18, indem das Bauelement 10 einem gepufferten Kaliumhydroxid-Ätzmittel ausgesetzt wird, welches nicht nur das freigelegte Polysilizium wegätzt, sondern auch im allgemeinen die Ränder der Maskierschicht 20 unterätzt. Diese Verfahrensweise ist ebenfalls an sich bekannt.
Das Bauelement wird anschließend mit einem P-Dotiermittel behandelt und erhitzt. Vorzugsweise wird Bor in Form von Diboran als P-Dotiermittel angewendet. Wie in Fig. 1 durch die Pfeile 22 angedeutet, berührt das Dotiergas nur die freigelegten Ränder der Polysilizium-Schicht 18, so daß das Dotiermittel seitlich längs der Polysilizium-Schicht 18 in diese von den freigelegten Rändern nach innen hin diffundiert. Auf diese Weise entsteht ein P-leitend dotierter Polysilizium-Streifen 18.1, der sich längs der
909843/0-8*7
gesamten freigelegten Ränder der Polysilizium-Schicht 18 erstreckt. Da die Diffusionskonstante der Polysilizium-Schicht 18 bekannt ist, kann die Diffusion des Dotiermittels in die Schicht 18 hinein durch Überwachen von Zeit und Temperatur der Diffusion genau gesteuert werden. Die Breite der entstehenden dotierten Polysilizium-Streifen 18.1 läßt sich also hinsichtlich des Erzeugens geringer Breiten genau steuern.
Gemäß Fig. 2 sind überall dort, wo die freiliegenden Ränder der Polysilizium-Schicht 18 mit dem dotierenden Bor reagieren konnten, dotierte Streifen 18.1 zu sehen. Im Ausführungsbeispiel ist ein in Fig. 3b dargestelltes, in Form einer geschlossenen Schleife ausgebildetes Gate vorgesehen; selbstverständlich kann das Gate auch jede andere Form aufweisen. Gemäß Fig. 2 wird im Ausführungsbeispiel nach dem Bilden der dotierten Streifen 18.1 die, z.B. aus Siliziumdioxid bestehende Maskierschicht 20, insbesondere mit gepufferter Flußsäure-Lösung entfernt, so daß die dotierten (18.1) und die undotierten (18) Teile der Polysilizium-Schicht freiliegen. Bei Verwendung der Schicht 18 und der Streifen 18.1 als Maske kann das Bauelement nun der durch die Pfeile 26 angedeuteten Implantation von Phosphorionen ausgesetzt werden. Dabei werden ein Rand des Kanals abgebildet bzw. begrenzt und die Source-Zone 16.1 ausgebildet. Die Implantation von Phosphorionen mit einer Dosis von 1 χ 10 Ionen/cm bei 50 KeV führt zu einer Dotierstoff-Konzentration von etwa 10 /cnr in der Source-Zone 16.1
Gemäß Fig. 3a, 3b besteht der nächste Verfahrensschritt darin, den undotierten Teil der Polysilizium-Schicht 18 abzutragen. Beispielsweise kann das dadurch bewirkt werden, daß das Bauelement 10 solange in eine geeignete
909843/0847
Ätzlösung getaucht -wird, Ms das gesamte undotierte PoIysilizium entfernt worden ist. Entsprechende Lösungsmittel werden in der US-PS 3 738 880 angegeben. Zu diesen Lösungen gehören z.B. wässriges Hydrazin oder Kaliumhydroxyd-Propanol-Lösungen und ähnliche. Bei Verwendung solcher Lösungen werden nur die undotierten Bereiche des PoIysiliziums selektiv abgetragen, während die dotierten PoIysilizium-Streifen 18.1 unangegriffen bleiben.
Nach dem Ätzen der Polysilizium-Schicht wird das ganze Bauelement 10 - wie durch die Pfeile 28 angedeutet einer weiteren Implantation von Phosphor-Ionen, und zwar
14 /2
mit einer Dosis von 1x10 Atomen/cm bei 50 KeV ausgesetzt, so daß die Kanal-Zone fertiggestellt wird und die Drain-Zone 16„2 entsteht, mit einer Dotierstoffkonzentration von 10 /cm . Die Source-Zone 16.1 besitzt nun als Folge der zweiten Implantation eine Dotierstoffkonzentration von etwa 1,01 χ 10 /cm » Das bedeutet - wie erfindungsgemäß bevorzugt - daß in der Source-Zone die Dotierstoffkonzentration um etwa zwei (2) Größenordnungen höher ist als in der Drain-Zone.
Nach Fig. 4 wird das Bauelement 10 schließlich in bekannter Weise durch Bilden von Feldoxid 30 und anschließendes Herstellen von Kontaktöffnungen sowie das Niederschlagen von metallischen Kontakten 32, 34 und 36 in ohmschem Kontakt mit der Source-Zone 16.1,. der Drain-Zone 16.2 bzw. dem Gate 18.1 fertiggestellt.
Erfindungsgemäß ist somit ein neues Kurz-Kanal-MOS-Bauelement geschaffen worden, dessen Source-Zone eine höhere Dotierstoff-Konzentration als die Drain-Zone aufweist.
909843/0847
40.
Leerseite

Claims (5)

  1. RCA Corporation, 30 Rockefeller Plaza, New York, N. Y, 10020 (Y.St0A0)
    Patentansprüche:
    Cl Γ)Halbleiterbauelement mit an eine Hauptfläche eines Halbleiterkörpers des einen Leitungstyps angrenzenden ersten und zweiten Zonen des anderen Leitungstyps sowie einer zwischen den Zonen an der Hauptfläche liegenden Kanalzone des ersten Leitungstyps, ferner mit einem Gate-Aufbau bestehend aus einem auf der Kanalzone befindlichen Gate-Isolator und auf diesem aufgebrachter Leiterschicht, wobei ohmsche Anschlüsse am Gate-Aufbau und an der ersten und der zweiten Zone vorgesehen sind, dadurch gekennzeichnet , daß die Konzentration der Dotierstoffe in der ersten Zone (16.1) höher ist als in der zweiten Zone (16.2), und daß die Dotierstoffe beider Zonen vorzugsweise vom gleichen Typ sind.
  2. 2. Bauelement nach Anspruch 1, dadurch gekennzeichnet , daß die erste (16„1) und die zweite (16„2) Zone als Source- bzw. Drain-Zone dieneno
  3. 3. Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die Dotierstoff-Konzentration in der ersten Zone (16.1), der Source-Zone, etwa um zwei Größenordnungen höher ist als in der zweiten Zone (16.2) der Drain-Zone.
    809843/0847
    INSPECTED
  4. 4. Verfahren zum Herstellen eines Halbleiterbauelements aus einem eine Hauptgrenzfläche aufweisenden Halbleiterkörper des ersten Leitungstyps, dadurch gekennzeichnet , daß eine erste Zone (16.1) des anderen Leitungstyps durch Umdotieren des Halbleiterkörpers (16) an der Hauptgrenzfläche gebildet wird und daß eine zweite Zone (16.2) des ersten Leitungstyps an der Hauptgrenzfläche des Halbleiterkörpers (16) bei gleichzeitigem WeLterdotieren der ersten Zone (16.1) ebenfalls durch umdotieren gebildet wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet , daß die erste Zone (16O1) durch Implantieren von den zweiten Leitungstyp hervorrufenden Ionen umdotiert wird.
    6„ Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet , daß bei gleichzeitigem Umdotieren der ersten (16.1) und der zweiten (16.2) Zone in beide Zonen Ionen von den zweiten Leitungstyp hervorrufenden Dotierstoffen implantiert werden.
    909843/0847
    9 fu
DE2915024A 1978-04-19 1979-04-12 Verfahren zum Herstellen eines MOS-Transistors Expired DE2915024C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/897,807 US4225875A (en) 1978-04-19 1978-04-19 Short channel MOS devices and the method of manufacturing same

Publications (2)

Publication Number Publication Date
DE2915024A1 true DE2915024A1 (de) 1979-10-25
DE2915024C2 DE2915024C2 (de) 1986-07-24

Family

ID=25408456

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2915024A Expired DE2915024C2 (de) 1978-04-19 1979-04-12 Verfahren zum Herstellen eines MOS-Transistors

Country Status (5)

Country Link
US (1) US4225875A (de)
JP (1) JPS556882A (de)
DE (1) DE2915024C2 (de)
IT (1) IT1192644B (de)
SE (1) SE438753B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3939319A1 (de) * 1988-11-29 1990-05-31 Mitsubishi Electric Corp Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
US4979007A (en) * 1986-06-17 1990-12-18 Tokyo Electric Company, Ltd. Photoelectric conversion device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4373254A (en) * 1981-04-06 1983-02-15 Rca Corporation Method of fabricating buried contacts
US4353159A (en) * 1981-05-11 1982-10-12 Rca Corporation Method of forming self-aligned contact in semiconductor devices
US4402128A (en) * 1981-07-20 1983-09-06 Rca Corporation Method of forming closely spaced lines or contacts in semiconductor devices
US4830975A (en) * 1983-01-13 1989-05-16 National Semiconductor Corporation Method of manufacture a primos device
US5264721A (en) * 1989-04-29 1993-11-23 Fujitsu Limited Insulated-gate FET on an SOI-structure
IT1239707B (it) * 1990-03-15 1993-11-15 St Microelectrics Srl Processo per la realizzazione di una cella di memoria rom a bassa capacita' di drain
EP0575688B1 (de) * 1992-06-26 1998-05-27 STMicroelectronics S.r.l. Programmierung von LDD-ROM-Zellen
US5589415A (en) * 1995-06-07 1996-12-31 Sgs-Thomson Microelectronics, Inc. Method for forming a semiconductor structure with self-aligned contacts
US5874340A (en) * 1996-07-17 1999-02-23 Advanced Micro Devices, Inc. Method for fabrication of a non-symmetrical transistor with sequentially formed gate electrode sidewalls
US5648286A (en) * 1996-09-03 1997-07-15 Advanced Micro Devices, Inc. Method of making asymmetrical transistor with lightly doped drain region, heavily doped source and drain regions, and ultra-heavily doped source region
US5759897A (en) * 1996-09-03 1998-06-02 Advanced Micro Devices, Inc. Method of making an asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region
US6051471A (en) * 1996-09-03 2000-04-18 Advanced Micro Devices, Inc. Method for making asymmetrical N-channel and symmetrical P-channel devices
US5677224A (en) * 1996-09-03 1997-10-14 Advanced Micro Devices, Inc. Method of making asymmetrical N-channel and P-channel devices
US5877050A (en) * 1996-09-03 1999-03-02 Advanced Micro Devices, Inc. Method of making N-channel and P-channel devices using two tube anneals and two rapid thermal anneals
US6027978A (en) * 1997-01-28 2000-02-22 Advanced Micro Devices, Inc. Method of making an IGFET with a non-uniform lateral doping profile in the channel region
US5923982A (en) * 1997-04-21 1999-07-13 Advanced Micro Devices, Inc. Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps
US6004849A (en) * 1997-08-15 1999-12-21 Advanced Micro Devices, Inc. Method of making an asymmetrical IGFET with a silicide contact on the drain without a silicide contact on the source
US5904529A (en) * 1997-08-25 1999-05-18 Advanced Micro Devices, Inc. Method of making an asymmetrical IGFET and providing a field dielectric between active regions of a semiconductor substrate
US6096588A (en) * 1997-11-01 2000-08-01 Advanced Micro Devices, Inc. Method of making transistor with selectively doped channel region for threshold voltage control
US9689835B2 (en) * 2011-10-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Amplified dual-gate bio field effect transistor
US9459234B2 (en) 2011-10-31 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd., (“TSMC”) CMOS compatible BioFET

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2404184A1 (de) * 1973-02-07 1974-08-08 Hitachi Ltd Mis-halbleitervorrichtung und verfahren zu deren herstellung
US4005450A (en) * 1970-05-13 1977-01-25 Hitachi, Ltd. Insulated gate field effect transistor having drain region containing low impurity concentration layer
GB1477512A (en) * 1974-05-21 1977-06-22 Mullard Ltd Methods of manufacturing semiconductor devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4124933A (en) * 1974-05-21 1978-11-14 U.S. Philips Corporation Methods of manufacturing semiconductor devices
JPS51102582A (de) * 1975-03-07 1976-09-10 Suwa Seikosha Kk
US4028717A (en) * 1975-09-22 1977-06-07 Ibm Corporation Field effect transistor having improved threshold stability

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4005450A (en) * 1970-05-13 1977-01-25 Hitachi, Ltd. Insulated gate field effect transistor having drain region containing low impurity concentration layer
DE2404184A1 (de) * 1973-02-07 1974-08-08 Hitachi Ltd Mis-halbleitervorrichtung und verfahren zu deren herstellung
GB1477512A (en) * 1974-05-21 1977-06-22 Mullard Ltd Methods of manufacturing semiconductor devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4979007A (en) * 1986-06-17 1990-12-18 Tokyo Electric Company, Ltd. Photoelectric conversion device
US4988631A (en) * 1986-06-17 1991-01-29 Tokyo Electric Co., Ltd. Method of making a photoelectric conversion device
DE3939319A1 (de) * 1988-11-29 1990-05-31 Mitsubishi Electric Corp Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung

Also Published As

Publication number Publication date
DE2915024C2 (de) 1986-07-24
SE438753B (sv) 1985-04-29
IT1192644B (it) 1988-04-27
JPS556882A (en) 1980-01-18
SE7902342L (sv) 1979-10-20
IT7921294A0 (it) 1979-03-26
US4225875A (en) 1980-09-30

Similar Documents

Publication Publication Date Title
DE2915024A1 (de) Halbleiterbauelement
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE3884924T2 (de) Verfahren zur Herstellung eines MIS-Transistors mit an den Endpunkten erhöhter dielektrischer Gate/Substrat-Grenzfläche.
DE4219319A1 (de) Mos-fet und herstellungsverfahren dafuer
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE3000847A1 (de) Verfahren zur ausbildung dotierter zonen in einem substrat
DE3106202A1 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE2903534A1 (de) Feldeffekttransistor
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
EP0038994A2 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE2723374A1 (de) Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung
DE2954543C2 (de)
DE3888457T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE4441901C2 (de) MOSFET auf SOI-Substrat und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8380 Miscellaneous part iii

Free format text: DER 2. VERTRETER IST NACHZUTRAGEN: BERGEN, K., DIPL.-ING., 4000 DUESSELDORF

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee