DE2951767C2 - - Google Patents

Description

Die Erfindung betrifft eine Aufzeichnungssteueranordnung für das Schreiben von Daten in unterschiedlichen Aufzeich­ nungsformaten aus einer Vielzahl von bekannten Aufzeichnungs­ formaten auf ein Magnetband oder einen anderen geeigneten Aufzeichnungsträger.

Bei Datenverarbeitungsanlagen kommt es vor, daß Informationen (Daten) auf ein Magnetband in einem oder auch in verschiedenen Aufzeichnungsformaten aufzuschreiben sind, beispielsweise im NRZI-Format (non-return-to-zero mit Änderung bei Einsen), im phasencodierten Format oder im gruppencodierten Aufzeich­ nungsformat (GCR). Diese Aufzeichnungsformate sind an sich bekannt; sie liegen auch als Normen vor (z. B. US Normen ANSI×3.24-1973, ANSI×3.39-1973 und ANSI×3.54-1976).

Da jedes dieser Aufzeichnungsformate Spezialmarkierungen, Zeichen und Datensymbole umfaßt, die in einer vorgeschriebenen Reihenfolge aufgezeichnet sind, war es bisher erforderlich, aufwendige Verknüpfungsschaltungen vorzusehen, um die erfor­ derliche Formatbildung vornehmen zu können. Dies bedeutet einerseits einen hohen Schaltungsaufwand und trägt anderer­ seits auch zu einer erheblichen Systemkomplexität bei.

In der deutschen Offenlegungsschrift 21 48 847 ist bereits eine Aufzeichnungssteueranordnung offenbart, die aus mehre­ ren unabhängig voneinander zu betreibenden mikroprogrammier­ baren arithmetisch-logischen Einheiten besteht, wovon jede einen eigenen Mikroprogrammspeicher mit eigenem Mikroprogramm und daran angeschlossenen Austauschregistern aufweist. Um die Steueranordnung flexibel zu gestalten, sind die Mikropro­ gramme der arithmetisch-logischen Einheiten austauschbar, so daß die Steueranordnung an verschiedene Ein- und Ausgabe­ geräte ohne Hardwareänderung angepaßt werden kann. In einem ersten adressierbaren Speicher sind eine Vielzahl von Befehls­ sequenzen zur Steuerung der Operationsschritte für ein Auf­ zeichnungsformat gespeichert. Ein Adressiermittel für diesen Speicher stellt Adressen zur sukzessiven Ausgabe von Befehlen bestimmter Befehlssequenzen aus diesem Speicher bereit.

Die Aufgabe der vorliegenden Erfindung besteht in der Schaf­ fung einer Aufzeichnungssteueranordnung für das Schreiben von Daten in unterschiedlichen Aufzeichnungsformaten, die gegen­ über der bekannten Anordnung eine größere Flexibilität bei den Darstellungen verschiedener Aufzeichnungsformate mit einem geringeren Hardwareaufwand erreicht.

Gelöst wird die vorstehend genannte Aufgabe durch eine Steuer­ ladeschaltung für das Laden der Startadresse einer der ge­ nannten Befehlssequenzen in das Adressiermittel, durch einen zweiten adressierbaren Speicher, der Intervallzählsignale be­ reithält in denjenigen Speicherplätzen, deren Adressen denje­ nigen Adressen des ersten Speichers für die entsprechenden Be­ fehle entsprechen, wobei diese Intervallzählsignale für die Dauer der Ausführung bestimmter Befehle bestimmend sind, und wobei dieser zweite adressierbare Speicher mit dem genannten Adressiermittel derart verbunden ist, daß er ebenfalls die von diesem Adressiermittel bereitgestellten Adressen empfängt, durch einen Zähler, der die vom zweiten adressierbaren Speicher ausgesandten Intervallzählsignale empfängt, wobei die in die­ sem Zähler stehende Zahl in periodischen Abständen um einen vorbestimmten Betrag modifiziert wird und bei Erreichen eines vorbestimmten Zählerstandes ein Ausgangssignal ausgesendet wird, und durch Schaltmittel, über die das genannte Ausgangs­ signal zum Zwecke der Steuerung der Bereitstellung einer neuen Adresse dem genannten Adressiermittel zugeführt wird.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1A, 1B und 1C veranschaulichen Datenaufzeichnungen im NRZI-Format, im Phasencodierungs-Format und im Grup­ pencodeaufzeichnungs-Format (GCR).

Fig. 1D und 1E veranschaulichen eine Datenaufzeichnung im Phasencodierungs-Format und im NRZI-Format.

Fig. 2 zeigt in einem Blockdiagramm eine die erfindungs­ gemäße Aufzeichnungssteueranordnung verwendende Bandbe­ dienungs-Steueranordnung.

Fig. 3 zeigt ein Datenflußdiagramm.

Fig. 4 zeigt in einem Blockdiagramm eine Aufzeichnungs­ steueranordnung gemäß der vorliegenden Erfindung.

Fig. 5 zeigt ein Verknüpfungsdiagramm der in Fig. 4 dargestellten PROM-Steuerlogik.

In Fig. 1A, 1B und 1C sind Datenaufzeichnungen im NRZI- Format, im Phasencodierungs-(PE)-Format und im Gruppen­ codeaufzeichnungs-(GCR)-Format veranschaulicht. Gemäß Fig. 1A beginnt das NRZI-Format mit einer Bandanfangs­ markierung (BOT). Auf diese Markierung folgt eine Viel­ zahl von Datenaufzeichnungen, die bei einem 9-Spur-Band jeweils um ca. 15,2 mm (entsprechend 0,6 Zoll) und bei einem 7-Spur-Band um ca. 19 mm (entsprechend 0,75 Zoll) voneinander getrennt sind. Nach der letzten NRZI-Daten­ aufzeichnung zeigt ein Spezialzeichen, das Dateiende- Zeichen (EOF), das Aufzeichnungsende an. Bei einem 7-Spur-Band ist das EOF-Zeichen von der letzten Datenaufzeichnung um ca. 95,3 mm (entsprechend 3,75 Zoll) getrennt; das Zeichen selbst ist oktal ausgedrückt 17. Bei einem 9-Spur-Band ist das EOF-Zeichen von der letzten Datenauf­ zeichnung um ca. 15,2 mm (entsprechend 0,6 Zoll) getrennt; das betreffende Zeichen ist oktal ausgedrückt 23. Sieben Leer­ bits nach dem EOF-Zeichen wird ein Längsprüfzeichen (LCC) aufgezeichnet.

Wie in Fig. 1B veranschaulicht, beginnt das phasencodierte Format mit einer BOT-Markierung und einem PE-Identifizie­ rungs-Burstsignal in der Spur 4, bestehend insgesamt lediglich aus Einsen. Die folgenden Datenaufzeichnungen sind um ca. 15,2 mm (entsprechend 0,6 Zoll) getrennt. Nach der letzten Datenaufzeichnung tritt ein Dateiende­ zeichen EOF auf, welches aus 250 Einsen in den Spuren 1, 2, 4, 5, 7 und 8 besteht.

Das in Fig. 1C dargestellte GCR-Format beginnt mit einer BOT-Markierung, und das GCR-Identifizierungs- Burstsignal in der Spur 6 besteht lediglich aus Einsen. Diesem Signal folgt unmittelbar ein eine automatische Leseverstärkung bewirkendes Burstsignal ARA, welches ins­ gesamt aus Einsen in sämtlichen Spuren besteht. Dem ARA- Burstsignal folgt dann unverzüglich ein ARA-Identifizie­ rungszeichen in den Spuren 2, 3, 5, 6, 8 und 9. Nach einer Lücke von ca. 7,6 mm (entsprechend 0,3 Zoll) tritt eine Vielzahl von Datenaufzeichnungen auf, die durch ein EOF- Zeichen abgeschlossen werden, welches aus 250 Einsen in den Spuren 1, 2, 4, 5, 7 und 8 besteht.

In Fig. 1D und 1E ist das Datenaufzeichnungsformat für eine PE-Aufzeichnung bzw. für eine NRZI-Aufzeichnung veranschaulicht. Gemäß Fig. 1D geht den Daten eine Präambel (Vorwort) voran, welche aus 40 Nullen und einer Eins besteht. Den betreffenden Daten folgt eine Postambel (Nachwort), welche aus einer Eins und 40 Nullen besteht.

Gemäß Fig. 1E, die das NRZI-Datenaufzeichnungsformat veranschaulicht, wird die Datenaufzeichnung von einem Längsprüfzeichen LCC gefolgt, wenn 560 Bits auf 25,4 mm auf dem 7- oder 9-Spur-Band aufgezeichnet werden oder wenn 800 Zeichen pro 25,4 mm auf dem 7-Spur-Band aufge­ zeichnet werden. Werden 800 Bits pro 25,4 mm auf einem 9-Spur-Band aufgezeichnet, dann folgt der Datenauf­ zeichnung ein zyklisches Redundanzzeichen CRC, dem ein LCC-Zeichen folgt.

Weitere Einzelheiten bezüglich der verschiedenen Auf­ zeichnungsformate finden sich in den oben angegebenen US-Normen. Verwiesen sei ferner auch auf eine Veröffentlichung in der Zeitschrift "Angewandte Informatik" Nr. 2, 1976, S. 60-64, von E. Rasek "Über das GCR-Aufzeichnungsverfahren auf Magnetband".

Fig. 2 veranschaulicht in einem Blockdiagramm die allge­ meine Ausführungsform einer Bandbedienungs-Steueran­ ordnung. Die Blockdarstellung zeigt die erfindungsgemäße Aufzeichnungssteueranordnung in dem mit Allgemeine Schreib-Logik bezeichneten Block 14. Eine mikropro­ grammierbare Steuerlogik 2 erhält ein Eingangssignal von dem Puffer 4 und dem Puffer 6. Der Puffer 6 ist seinerseits mit einer peripheren System­ schnittstelle verbunden. Der Puffer 4 erhält eine GCR-In­ formation, also eine gruppencodierte Aufzeichnungsinforma­ tion von der GCR-Zusatzanordnung 8, die mit einem Eingang am Ausgang der Schräglauf-Beseitigungseinrichtung 10 angeschlossen ist. Ein Multi­ plexer 18 wählt diejenige Einheit aus den Bandbedienungseinrichtungen 20, 22, 24 und 26 aus, die mit dem übrigen Teil des Systems für Lese- und Schreib­ zwecke zu verbinden ist. Im Lesebetrieb wird ein Aus­ gangssignal des Multiplexers 18 dem Eingang der Schräg­ laufbeseitigungseinrichtung 10 zugeführt.

Im Schreibbetrieb wird ein Ausgangssignal des Puffers 6 der allgemeinen Schreiblogik 14 zugeführt, die ausgangs­ seitig mit dem Multiplexer 18 verbunden ist. Die Schreib­ logik 14 ist mit der GCR-Logik 16 verbunden, die die geforderte GCR-Codierung bereitstellt. Einzelheiten bezüg­ lich der GCR-Logik 16 werden an anderer Stelle näher beschrieben.

In dem in Fig. 3 dargestellten Datenflußdiagramm ist veranschaulicht, wie die oben beschriebenen verschiedenen Datenformate gebildet werden. Die in Form von neun Bit umfassenden Bytes vorliegenden Daten werden zunächst einem Schalter 28 zugeführt. Wenn das System im Schreib­ betrieb betrieben ist, wird der Schalter 28 freigegeben, und die Daten gelangen zu einer Paketiereinrichtung 30. Wenn beispielsweise eine 7-Spur-Bandbedienungsan­ ordnung verwendet wird, setzt die Paketiereinrichtung die 9-Bit-Bytes in 7-Bit-Bytes um. Im allgemeinen wird jedoch eine 9-Spur-Bedienungsanordnung verwendet, und die 9-Bit-Bytes werden durch die Paketiereinrichtung 30 unverändert hindurchgeführt.

Der Ausgang der Paketiereinrichtung 30 ist mit einem ersten Puffer 32 (R₀) verbunden, der seinerseits mit dem Puffer 34 (R₁) verbunden ist. Dieser Puffer 34 ist seinerseits in entsprechender Weise mit einem dritten Puffer 36 (R₂) verbunden. Die Verwendung der drei Puf­ fer stellt eine gewisse Speichergröße bereit, da die auf das Band aufzuschreibenden Daten zufällig bzw. beliebig aufgenommen werden können. Das Verschieben der Daten von R₀ zu R₁ zu R₂ stellt sicher, daß Daten in dem R 2-Puffer 36 zu dem Zeitpunkt enthalten sind, wenn Daten dem in Frage kommenden Bandbedienungsgerät zuzuleiten sind.

Wie aus Fig. 3 hervorgeht, ist der Ausgang des Puffers 36 mit dem Schalter 42 gekoppelt. Wenn das NRZI-Format ge­ bildet wird, erzeugen der CRC-Generator 44 und der LCC- Generator 46 die oben beschriebenen Zeichen CRC bzw. LCC. Diese Zeichen werden dem Schalter 42 zugeführt und ver­ binden sich in diesem mit den Daten vom R 2-Puffer 36.

Eine Vorgriffeinrichtung 40 ist eingangsseitig mit dem Eingang des R 2-Puffers 36 und ausgangsseitig mit dem Schalter 42 verbunden. Diese Einrichtung 40 ist für den Fall vorgesehen, daß das PE-Format gebildet wird; sie legt fest, ob das letzte Bit eine 1 oder eine 0 ist. Wenn das Eingangssignal und das Ausgangssignal des R 2-Puf­ fers 36 verschieden sind, ist ein Phasenbit in dem Format nicht enthalten. Wenn jedoch die betreffenden Signale gleich sind, ist ein Phasenbit eingeschlossen.

Das Ausgangssignal des Schalters 42 wird einem Eingang eines Verknüpfungsgliedes 48 zugeführt, welches die Daten an ein in Frage kommendes Bandbedienungsgerät abgibt. Verschiedene weitere Steuersignale führende Steuersignalleitungen sind ebenfalls mit den Eingängen des Ver­ knüpfungsgliedes 48 verbunden. Diese Steuer­ signalleitungen bzw. die darauf auftretenden Steuersignale werden weiter unten noch im einzelnen beschrieben.

Wenn das GCR-Format gebildet wird, wird das Ausgangssignal des R 0-Puffers 32 dem Eingang der GCR-Datenaufzeichnungs- Schreiblogik 50 zugeführt, die im einzelnen an anderer Stelle näher erläutert wird. Es sei an dieser Stelle darauf hingewiesen, daß Fig. 3 zwar den Datenfluß veran­ schaulicht, der erforderlich ist, um die erforderliche Formatbildung zu erreichen. Dabei ist es jedoch der pro­ grammierbare Festwertspeicher, der den Datenfluß steuert, um die erforderlichen Zeichen und Bits für die benötigten Zeitspannen zu erzeugen, wie dies weiter unten noch be­ schrieben wird.

Fig. 4 zeigt in einem Blockdiagramm die in Fig. 2 ange­ deutete allgemeine Schreiblogik 14. Ein als Adressiermittel wirkender PROM- Adressenzähler 84 ist mit einem Eingang an eine Instruktions-Befehls­ adressenleitung und mit einem zweiten Eingang an eine PROM-Kommando-Befehlssignalleitung gekoppelt. Wenn ein PROM- Kommando-Befehlssignal auftritt, wird die Befehlsadresse in dem als Steuerladeschaltung wirkenden PROM-Befehls-Adreßregister 82 gespeichert. Das Ausgangssignal des Registers 82 wird dem PROM-Adressenzähler 84 zugeführt, dessen Ausgangssignal die Befehlsadresse kenn­ zeichnet, zu der im ersten adressierbaren Speicher, einem Befehls-PROM-Speicher 86 ein Befehl gespeichert ist. Die Ausgangsadresse des Zählers 84 wird außerdem einem zweiten adressierbaren Speicher, einem Wiederholungsadressen-PROM-Speicher 92 zugeführt, dessen Ausgangssignal einem Wiederholungs­ zähler 94 zugeführt wird. Der Wiederholungszähler 94 ist ein binärer Abwärtszähler, der dann ein Ausgangssignal FREPT erzeugt, wenn der Inhalt des Zählers Null erreicht. Dieses Ausgangssignal wird dem einen Eingang eines Verknüpfungsgliedes 96 zugeführt. An einem weiteren Eingang nimmt das Verknüpfungsglied 96 ein Abschlußsignal FWTRM vom übrigen Teil des Systems auf; dieses Signal zeigt an, daß das letzte Informationsbyte von dem System her aufgenommen worden ist. Das Ausgangssignal (RSTDLISEQ) des Verknüpfungsgliedes 96 wird den PROM-Steuerlogik-Schaltmitteln 90 zugeführt.

Zwei Signale FWTC und DTACH werden zwei Eingängen eines Verknüpfungs­ gliedes 98 zugeführt. Das Signal DTACH kennzeichnet Tachometerimpulse, von denen eine bestimmte Anzahl auf 25,4 mm der Bandbewegung erzeugt wird. Das Signal FWTC ist ein Taktsignal. Die Frequenz des Taktsignals und der Tachometerimpulse ist abhängig von den verwendeten Bandbedienungsgeräten. Das Ausgangs­ signal (DECREPT) des Verknüpfungsgliedes 98 kennzeichnet ein Taktsignal, durch welches die richtige Zeitsteuerung in dem Wiederholungszähler 94 erzielt wird.

Der erste adressierbare Befehls-PROM-Speicher 86 enthält eine Vielzahl von gespeicherten Befehlen in Form von Miniprogrammen, die so ausgelegt sind, daß verschiedene Funktionen im Zuge der Erzeugung der Formate NRZI, PE und GCR ausgeführt werden. Diese Miniprogramme sind folgende:

Das Programm A löscht sowohl das 7-Spur-Band als auch das 9-Spur-Band an der BOT-Markierung, wie dies in Fig. 1A veranschaulicht ist, wenn das System mit 556 Bits auf 25,4 mm arbeitet. Das Programm B führt dieselbe Funktion während des Betriebs bei 800 Bits auf 25,4 mm aus. Das Programm C gibt die Aufzeichnung von Daten und des Längs­ prüfzeichens auf dem 7- und 9-Spur-Band frei, wenn mit 556 Bits auf 25,4 mm und auf einem 7-Spur-Band mit 800 Zeichen pro 25,4 mm gearbeitet wird, solange keine BOT- Markierung auftritt. Das Programm D gibt die Aufzeichnung von Daten, des zyklischen Redundanzzeichens und des Längsprüfzeichens auf dem 9-Spur-Band frei, wenn mit 800 Bits pro 25,4 m gearbeitet wird, und zwar solange nicht eine BOT-Markierung auftritt. Die Ergebnisse der Programme C und D sind in Fig. 1E veranschaulicht. Das Programm E gibt das Schreiben des Dateiende-Zeichens frei, worauf sieben Leerstellen folgen, denen ein Längsprüf­ zeichen folgt, wie dies im rechten Teil der Fig. 1A ver­ anschaulicht ist.

Das Programm F erzeugt das PE-Identifizierungs-Burst­ signal, wie es im rechten Teil der Fig. 1B angedeutet ist. Das Programm G löscht das Band über eine Strecke von ca. 15,2 mm (entsprechend 0,6 Zoll) zwischen den Datenaufzeichnungen, wie dies ebenfalls in Fig. 1B veran­ schaulicht ist. Das Programm H gibt die Aufzeichnung von Daten frei, denen ein Vorwort (Präambel) vorangeht und denen ein Nachwort (Postambel) folgt, wie dies in Fig. 1D veranschaulicht ist. Das Programm I erzeugt ein Dateiende-Zeichen, wie dies im rechten Teil der Fig. 1B veranschaulicht ist.

Das Programm J ruft ein GCR-Identifizierungs-Burstsignal hervor, wie dies im weitesten links stehenden Teil der Fig. 1B veranschaulicht ist. Das Programm K erzeugt das erste ARA-Burstsignal, und das Programm L erzeugt das ARA-Identifizierungszeichen, und außerdem löst es die Aufzeichnung der ersten GCR-Datenaufzeichnung aus. Das Programm M löst die Aufzeichnung von zusätzlichen Daten­ aufzeichnungen aus, und das Programm N erzeugt das Datei­ ende-Zeichen.

Insgesamt sind 14 Befehle erforderlich, um die oben be­ schriebenen Miniprogramme zu bilden. Dabei handelt es sich um folgende Befehle:

•  1) LDRPRSTP - Lade Wiederholungszähler und schritt­ weiser Betrieb.
•  2) ALZROS - Schreiben von insgesamt Nullen
•  3) INTPT & JMP - Unterbrechen und Springen
•  4) WRTDTA - Schreiben von Daten
•  5) WRTNLCC - Schreiben von NRZI-LCC
•  6) WRTCRC - Schreiben von CRC
•  7) PEIDBRST - Schreiben eines PE-Identifizierungs- Burstsignals
•  8) ALONES - Schreiben von nur Einsen
•  9) GCRIDBRST - Schreiben eines GCR-Identifizierungs- Burstsignals
• 10) WRTGCRIDCHAR - Schreiben eines GCR-Identifizierungs­ signals
• 11) WRTGDTA - Schreiben von GCR-Daten
• 12) PE/GCREOF - Schreiben von PE- und GCR-Dateiende­ zeichen
• 13) BLNK - Leerstelle
• 14) STALL - Festlegen des PROM.

Jeder dieser in dem Befehlsspeicher 86 gespeicherten Be­ fehle wird in der Befehls-PROM-Decodierlogik 88 decodiert. Ferner werden die Befehle 1 und 3 den Eingängen der PROM- Steuerlogik-Schaltmittel 90 zusammen mit dem PROM-Kommando-Befehlssignal und dem Signal RSTDLISEQ zugeführt.

Auf die Aufnahme des Befehls 1 hin erzeugen die PROM- Steuerlogik-Schaltmittel 90 ein Inkrementierungssignal (INCROMCT), welches an den PROM-Adressenzähler 84 abgegeben wird und welches die Inkrementierung seiner Zählerstellung bewirkt. Ein Signal LDREPTCT wird in entsprechen­ der Weise erzeugt und dem Wiederholungszähler 94 zugeführt; dieses Signal dient als Freigabesignal, welches es diesem Zähler 94 ermöglicht, abwärts bzw. rückwärts zu zählen. Wenn der Unterbrechungs-Befehl bzw. der Sprung-Befehl des Signals RSTDLISEQ von den PROM-Steuerlogik-Schaltmitteln 90 aufgenommen ist, wird ein Ladeadressenzählersignal LDRADCNT an den PROM- Adressenzähler 84 abgegeben, wodurch dieser mit dem Inhalt des PROM-Befehlsadressenregisters 82 geladen wird.

Um den Betrieb der in Fig. 4 dargestellten Anordnung am besten zu veranschaulichen, sei auf die Programme C und J beispielsweise Bezug genommen. Nach dem Programm C - welches dazu benutzt wird, eine Datenauf­ zeichnung zu schreiben, der ein LCC-Zeichen folgt, wie dies im linken Teil der Fig. 1E veranschaulicht ist - beginnt die Operation damit, daß ein PROM-Befehlssignal an das PROM-Befehlsadressenregister 82 und an die PROM- Steuerlogik-Schaltmittel 90 abgegeben wird, während der Befehl "Schreiben von Daten" an den zweiten Eingang des PROM-Befehlsadressenregisters 82 abgegeben wird. Die PROM-Steuerlogik-Schaltmittel 90 erzeugen das Ladeadressen­ zählersignal, welches die nunmehr in dem PROM-Adressen­ register 82 gespeicherte Befehlsadresse in den PROM- Adressenzähler 84 lädt. Zu dem Befehls-PROM-Speicher 86 erfolgt ein Zugriff, und ferner erfolgt eine Decodierung in der Decodierlogik 88. Damit wird der decodierte Befehl zu der Schreiblogik hin geleitet, wodurch die betreffende Datenaufzeichnung auf dem Band aufgeschrieben wird. Der PROM-Adressenzähler wird dann durch ein FWTAM-Signal über das Verknüpfungsglied 96 und die PROM-Steuerlogik 90 inkrementiert; eine Lade-Wiederholungszähler- und Schritt­ befehlsadresse wird dem Befehls-PROM-Speicher 86 bzw. dem Wiederholungsadressen-PROM-Speicher 92 zugeführt. Diese Adresse führt zu einem Zugriff zu einer Speicher­ stelle in dem PROM-Speicher 92, wodurch der Inhalt der betreffenden Speicherstelle - in diesem Falle "3" - in den Wiederholungszähler 94 geladen wird. Der Ladewieder­ holungszähler- und Schrittschalt-Befehl wird nach der Deco­ dierung in der Decodierlogik 88 an die PROM-Steuerlogik abgegeben, die die Erzeugung eines Signals LDREPTCT be­ wirkt, welches den Wiederholungszähler 94 freigibt, um in Übereinstimmung mit den vom Ausgang des Verknüpfungs­ gliedes 98 abgegebenen Taktsignalen eine Abwärtszählung vorzunehmen. Der PROM-Adressenzähler 84 wird durch die PROM-Steuerlogik 90 wieder auf eine Adresse 09 inkremen­ tiert, die einem Befehl entspricht, gemäß dem insgesamt Nullen geschrieben werden. Zu diesem Befehl erfolgt ein Zugriff in dem PROM-Speicher 86 und eine Decodierung in der Decodierlogik 88. Während die Zählerstellung des Wiederholungszählers 94 vermindert wird, werden somit Nullen in die Lücke zwischen der Datenaufzeichnung und dem LCC-Zeichen aufgezeichnet, wie dies in Fig. 1E veran­ schaulicht ist. Wenn der Wiederholungszähler Null erreicht, wird ein FREPT-Signal erzeugt, durch dessen Auftreten ein Ausgangssignal von dem Verknüpfungsglied 96 an die PROM- Steuerlogik 90 abgegeben wird, die ihrerseits die Zähler­ stellung des PROM-Adressenzählers auf die Adresse 10 er­ höht. Diese Speicherstelle in dem PROM-Speicher 86 ent­ spricht einem zweiten Ladewiederholungszähler- und Schrittschalt-Befehl. Der Inhalt dieser Adresse in dem Wiederholungs-Adressen-PROM-Speicher 93 entspricht einer "1", die wie zuvor in den Wiederholungszähler 94 geladen wird. Zu dem betreffenden Befehl erfolgt ein entsprechender Zugriff in dem PROM-Speicher 86, und ferner erfolgt eine Decodierung in der Decodierlogik 88 und die Abgabe eines entsprechenden Signals an die PROM- Steuerlogik. Die Abgabe des decodierten Befehls an die Steuerlogik 90 bewirkt wiederum eine Inkrementierung der Zählerstellung des PROM-Adressenzählers auf die Adresse 11, die einem Schreib-NRZI-LCC-Zeichen ent­ spricht. Außerdem wird das auf der Freigabeleitung auftretende Freigabesignal LDREPTCT an den Wieder­ holungszähler 94 abgegeben. Wenn der Wiederholungszähler 94 wieder die Nullstellung erreicht, wird ein Ausgangs­ signal von dem Verknüpfungsglied 96 her an die Steuer­ logik 90 abgegeben, die ihrerseits die Zählerstellung des PROM-Adressenzählers auf die Adresse 12 erhöht. Diese Adresse entspricht einem Unterbrechungs- und Sprungbefehl, der die betreffende Anordnung in einen Zustand bringt, in welchem sie bereit ist, eine neue Information aus dem PROM-Adressenregister 82 aufzunehmen. Es dürfte ersichtlich sein, daß die Kombination des Wiederholungsadressen-PROM-Speichers 92 und des Wie­ derholungszählers 94 als Zwischenraum- oder Distanz- Generator wirkt und daß dadurch die Zeitspanne gesteuert wird, während der ein bestimmter Befehl ausgeführt wird.

Nunmehr sei auf das Programm J Bezug genommen, welches das GCR-Identifizierungs-Burstsignal erzeugt. Die Start­ adresse, z. B. 55, wird an den Befehlsadresseneingang des PROM- Befehlsadressenregisters 82 abgegeben. Diese Adresse wird in das Register 82 mit Auftreten eines PROM-Befehlssignals eingeschrieben, welches an das Register 82 und an die PROM- Steuerlogik-Schaltmittel 90 abgegeben wird. Die PROM-Steuerlogik-Schaltmittel 90 erzeugen dann ein Ladeadressenzählersignal, welches den Inhalt des Adressenregisters 82, der einem Lade- Wiederholungszähler- und Schrittschalt-Befehl ent­ spricht, in den PROM-Adressenzähler 84 zu laden ge­ stattet. Zu dem betreffenden Befehl erfolgt ein Zu­ griff in dem PROM-Speicher 86, und ferner erfolgt eine Decodierung durch die Decodierlogik 88. Zum sel­ ben Zeitpunkt wird die Lade-Wiederholungszähler- und Schrittschaltadresse an den Wiederholungsadressen-PROM- Speicher 92 abgegeben. Der Inhalt der betreffenden Adresse in dem PROM-Speicher 92 entspricht einer Zahl "319". Diese Zahl wird an den Wiederholungszähler 94 weitergeleitet. Nach Decodierung des Befehls in der Befehls-PROM-Decodierlogik 88 wird der Befehl an die PROM-Steuerlogik 90 abgegeben, die die Zählerstellung des PROM-Adressenzählers 84 auf die nächste Adresse 56 inkremen­ tiert. Dieser Befehl entspricht dem Schreiben des GCR-Identifizierungs-Burstsignals. Wie zuvor gibt der Lade-Wiederholungs- und Schrittschalt­ befehl den Wiederholungszähler 94 frei, in Übereinstimmung mit den von dem Verknüpfungsglied 98 her zugeführten Taktsignalen abwärts bzw. rückwärts zu zählen. Die Zeitspanne, die der Wiederholungszähler 94 benötigt, um auf Null herunterzuzählen, entspricht dem Spalt von etwa 76 mm (entsprechend 3 Zoll), der im linken Teil der Fig. 1C vorhanden ist. Wenn die Nullstellung erreicht ist, wird ein FREPT-Signal an das Verknüpfungsglied 96 ab­ gegeben, welches ein Signal RSTDLISEQ an die PROM-Steuer­ logik 90 abgibt. Dies führt dazu, daß ein Inkrementie­ rungssignal an den PROM-Adressenzähler 84 abgegeben wird. Der PROM-Adressenzähler befindet sich jetzt auf der Adresse 57; diese entspricht einem Unterbrechungs- und Sprungbefehl, der die Anordnung in einen Zustand zur Aufnahme des nächsten Befehls von dem PROM-Befehls­ adressenregister 82 her versetzt. Es dürfte einzusehen sein, daß die nächste in das PROM-Befehlsadressenre­ gister 82 zu ladende Adresse jene Adresse sein könnte, die erforderlich ist, um das automatische Lesever­ stärkungs-(ARA)-Burstsignal zu erzeugen, welches in sämtlichen Spuren aus Einsen besteht. Dies wird durch Verwendung des Miniprogramms K bewirkt.

Sämtliche in Fig. 4 dargestellten Blöcke mit Ausnahme der PROM-Steuerlogik-Schaltmittel 90 sind kommerziell erhältliche Einheiten. So kann beispielsweise das PROM-Befehls­ adressenregister 82 ein Hex-D-Flipflop des Typs SN 74174 sein, wie es von der Firma Texas Instruments hergestellt wird. Der PROM-Adressenzähler 84 und der Wiederholungs­ zähler 94 können aus 4-Bit-Vorwärts/Rückwärts-Zählern des Typs SN 74193 der Firma Texas Instruments aufgebaut sein. Der Befehls-PROM-Speicher 86 und der Wieder­ holungsadressen-PROM-Speicher 92 können 256×4-PROM- Speicher des Typs 6300 der Firma Monolithic Memories sein. Schließlich kann die Befehls-PROM-Decodierlogik 88 ein binärer 1-aus-10-Decoder des Typs SN 7442 der Firma Texas Instruments sein.

In Fig. 5 ist ein Verknüpfungsdiagramm der in Fig. 4 dargestellten PROM-Steuerlogik-Schaltmittel 90 gezeigt. Das PROM- Befehlssignal wird dem J-Eingang eines Flipflops 100 zugeführt. Nach dem nächsten Taktsignal führt der Q-Ausgang des Flipflops 100 einen hohen Signalpegel, wodurch ein Verknüpfungssignal 1 am Eingang des NAND- Gliedes 110 auftritt. Da das Flipflop 104 sich im Rück­ setzzustand befindet, tritt ein Verknüpfungssignal 1 am Eingang des Inverters auf. Infolgedessen gibt der Ausgang des NAND-Gliedes 114 ein Verknüpfungssignal 1 ab. Dieses Ausgangssignal wird dem zweiten Eingang des NAND-Gliedes 110 zugeführt. Die beiden Eingänge des NAND-Gliedes 110 führen jeweils ein Verknüpfungssignal 1, und das am Aus­ gang dieses Verknüpfungsgliedes auftretende Verknüpfungs­ signal 0 wird dem Inverter 106 und danach dem J-Eingang des Flipflops 102 zugeführt. Der nächste Taktimpuls bewirkt, daß das Flipflop 102 gesetzt wird, wodurch ein Verknüpfungssignal 1 an den einen Eingang des NAND-Gliedes 108 abgegeben wird. Während des Auftre­ tens des nächsten Taktimpulses führen die beiden Eingänge des NAND-Gliedes 108 jeweils ein Verknüpfungs­ signal 1, und zwar während der Dauer einer Taktperiode, wodurch ein Null-Ausgangssignal von dem NAND-Glied 108 abgegeben wird. Dies entspricht dem zuvor beschriebenen Ladeadressenzählersignal.

Das am Q-Ausgang des Flipflops 102 auftretende Signal wird dem K-Eingang des Flipflops 100, dem K-Eingang des Flipflops 102 und dem J-Eingang des Flipflops 104 wieder zugeführt. Damit werden auf den nächsten Taktimpuls hin die Flipflops 100 und 102 zurückgesetzt, und das Flip­ flop 104 wird gesetzt. Infolgedessen tritt das Ausgangs­ signal des Inverters 112 nunmehr als Verknüpfungssignal 1 auf.

Wenn das Flipflop 102 gesetzt ist, wird ein Verknüpfungs­ signal 0 dem einen Eingang des NAND-Gliedes 126 zuge­ führt, wodurch dem J-Eingang des Flipflops 134 und dem K-Eingang des Flipflops 136 ein Verknüpfungssignal 1 zugeführt werden. Während des Auftretens des nächsten Taktimpulses wird das Flipflop 134 gesetzt, und das Flipflop 136 wird zurückgesetzt. Das am Q-Ausgang des Flipflops 134 auftretende Signal wird an den K-Eingang dieses Flipflops zurückgeführt und dem J-Eingang des Flipflops 136 zugeführt. Damit werden eine Taktperiode später das Flipflop 134 zurückgesetzt und das Flipflop 136 gesetzt. Das am Q-Ausgang des Flipflops 136 auftretende Signal wird dem einen Eingang des NAND-Gliedes 120 und dem einen Eingang des NAND-Gliedes 116 zugeführt. Mit Auftreten eines Verknüpfungssignals 1 an diesem Eingang des NAND-Gliedes 116 bewirkt das Auftreten eines Unter­ brechungs- und Sprungsignals an dem zweiten Eingang des NAND-Gliedes 116 die Abgabe eines Binärsignals 0 an den zweiten Eingang des NAND-Gliedes 114 und damit die Abgabe eines Binärsignals 1 an den zweiten Eingang des NAND-Gliedes 110. Damit bewirkt das Auftreten eines weiteren PROM-Befehlssignals die Erzeugung eines wei­ teren Signals LDRADCNT.

Wenn ein Lade-Unterbrechungs- und ein Schrittschalt­ signal (LDREPT/STP) auftreten sollte, wird ein Binär­ signal 0 am Ausgang des NAND-Gliedes 120 auftreten. Nach Invertierung in dem Inverter 130 wird ein Verknüpfungs­ signal 1 an einen ersten Eingang des NAND-Gliedes 132 abgegeben. Damit wird während der nächsten Taktperiode ein Lade-Wiederholungszähler-Signal (LDREPTCT) mit einer Dauer von einem Taktsignal erzeugt.

Bei Fehlen eines Lade-Wiederholungszähler- und Schritt­ schaltsignals tritt am Ausgang des NAND-Gliedes 120 und an einem ersten Eingang des NAND-Gliedes 122 ein Ver­ knüpfungssignal 1 auf. Das Auftreten eines RSTDLISEQ- Signals nach Invertierung in dem Inverter 118 führt je­ doch zur Abgabe eines Verknüpfungssignals 0 an den zwei­ ten Eingang des NAND-Gliedes 122, was zur Abgabe eines Verknüpfungssignals 1 an den Eingang des Inverters 124 und zum zweiten Eingang des NAND-Gliedes 128 führt. Während des Auftretens des nächsten Taktsignals wird somit ein Inkrementierungssignal (INCROMCT) erzeugt, welches eine Dauer aufweist, die gleich einem Taktimpuls ist. Das sich ergebende Verknüpfungssignal 0 am Ausgang des Inverters 124 bewirkt wiederum das Setzen des Flipflops 134 auf das Auftreten des nächsten Takt­ signals hin.

Claims (2)

1. Aufzeichnungssteueranordnung für das Schreiben von Daten in unterschiedlichen Aufzeichnungsformaten aus einer Vielzahl von bekannten Aufzeichnungsformaten auf ein Magnetband, bei der in einem ersten adressierbaren Speicher (86) eine Vielzahl von Befehlssequenzen zur Steuerung der Operationsschritte für ein Aufzeichnungsformat gespeichert sind und ein Adressiermittel (84) für den genannten ersten Speicher (86) Adressen be­ reitstellt zur sukzessiven Ausgabe von Befehlen be­ stimmter Befehlssequenzen aus diesem ersten Speicher (86), gekennzeichnet durch
eine Steuerladeschaltung (82) für das Laden der Startadresse einer der genannten Befehlssequenzen in das genannte Adressiermittel (84),
einen zweiten adressierbaren Speicher (92), der Intervall­ zählsignale bereithält in denjenigen Speicherplätzen, deren Adressen denjenigen Adressen des ersten Speichers (86) für die entsprechenden Befehle entsprechen, wobei diese Inter­ vallzählsignale für die Dauer der Ausführung bestimmter Befehle bestimmend sind, und wobei dieser zweite adressierbare Speicher (92) mit dem genannten Adressiermittel (84) derart verbun­ den ist, daß er ebenfalls die von diesem Adressiermittel (84) bereitgestellten Adressen empfängt,
einen Zähler (94), der die vom zweiten adressierbaren Speicher (92) ausge­ sandten Intervallzählsignale empfängt, wobei die in diesem Zähler (94) stehende Zahl in periodischen Abständen um einen vorbestimmten Betrag modifiziert wird und bei Erreichen ei­ nes vorbestimmten Zählerstandes ein Ausgangssignal (FREPT) ausge­ sendet wird,
und durch Schaltmittel (90, 96), über die das genannte Ausgangssignal (FREPT) zum Zwecke der Steuerung der Be­ reitstellung einer neuen Adresse dem genannten Adressier­ mittel (84) zugeführt wird.

2. Aufzeichnungssteueranordnung nach Anspruch 1, da­ durch gekennzeichnet, daß der Zähler (94) aus einem binären Abwärtszähler gebildet ist.