[go: up one dir, main page]

DE2838982A1 - Verfahren zum herstellen von mehrebenen-leiterplatten - Google Patents

Verfahren zum herstellen von mehrebenen-leiterplatten

Info

Publication number
DE2838982A1
DE2838982A1 DE19782838982 DE2838982A DE2838982A1 DE 2838982 A1 DE2838982 A1 DE 2838982A1 DE 19782838982 DE19782838982 DE 19782838982 DE 2838982 A DE2838982 A DE 2838982A DE 2838982 A1 DE2838982 A1 DE 2838982A1
Authority
DE
Germany
Prior art keywords
conductor tracks
conductor
levels
conductor track
produced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19782838982
Other languages
English (en)
Other versions
DE2838982B2 (de
Inventor
Klaus-Peter Kreft
Siegfried Schlag
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19782838982 priority Critical patent/DE2838982B2/de
Priority to GB7929756A priority patent/GB2030781B/en
Priority to SE7907298A priority patent/SE7907298L/xx
Priority to NL7906603A priority patent/NL7906603A/nl
Priority to BE2/58053A priority patent/BE878645A/nl
Priority to ES483975A priority patent/ES483975A1/es
Priority to FR7922427A priority patent/FR2447131A1/fr
Publication of DE2838982A1 publication Critical patent/DE2838982A1/de
Priority to BE2/58599A priority patent/BE883783R/nl
Publication of DE2838982B2 publication Critical patent/DE2838982B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

S. Schlag - K.-P. Kreft 6-2
Verfahren zum Herstellen von Mehrebenen-Leiterplatten.
Verfahren zum Herstellen von Mehrebenen-Leiterplatten mit zwei oder mehr Leiterbahnebenen und Verbindungen zwischen Leiterbahnen verschiedener Leiterbahnebenen, bei welchem zunächst auf der Oberfläche eines Basismaterial's die Leiterbahnen der ersten bzw. ersten bei den Ebenen erzeugt werden, sodann die mit Leiterbahnen versehene(n) Ebene(n) mit einer Isolierschicht abgedeckt und anschließend die dem gewünschten Leiterbahnmuster der nächsten Ebene entsprechenden Leiterzu^e hergestellt werden, wobei Leiterzüge und Verbindungen zwÄshen Leiterzügen gleichzeitig erzeugt werden.
Ein solches Verfahren ist bekannt (DE-PS 15 40 297).
Bei dem bekannten Verfahren zum Herstellen von Mehrebenen-Leiterplatten wird von einem nicht metallisierten Basismaterial ausgegangen, das an den für die Verbindung zwischen den Leiterbahnen verschiedener Leiterbahnebenen vorgesehenen Stellen gelocht ist. Danach werden durch eine stromlose Metallabscheidung die Leiterbahnen der beiden ersten Ebenen erzeugt, wobei gleichzeitig die Lochwandungen metallisiert und dadurch die Verbindungen zwischen den Leiterbahnen verschiedener Leiterbahnebenen hergestellt werden. Danach wird die derart erzeugte Leiterplatte mit einer Isolierschicht überzogen, wobei jedoch die Durchverbindung^steilen freigelassen werden. Auf dieser Isolierschicht werden anschließend ausschließlich durch stromlose Metallabscheidung Leiterbahnen der nächsten Leiterbahnebenen erzeugt.
030012/0253
S. Schlag - K.-P. Kreft 6-2
Bei einem anderen Ausführungsbeispiel des bekannten Verfahrens sind als Verbindung zwischen den Leiterbahnen verschiedener Leiterbahnebenen keine Lochungen vorgesehen, sondern lediglich Kontaktflächen, die beim Aufbringen der Isolierschicht freigelassen werden.
Das bekannte Verfahren zur Herstellung von Mehrebenen-Leiterplatten ist noch zu aufwendig, als daß Mehrebenen-Leiterplatten - wie an sich erwünscht - in noch stärkerem Maße für viele Zwecke eingesetzt würden. Dies ist in erster Linie darauf zurückzuführen s daß das Herstellen der Leiterbahnen durch stromlose Metallabscheidung vergleichsweise teuer ist.
Außerdem weisen auch die durch stromlose Metallabscheidung hergestellten Durchverbindungen zwischen den Leiterbahnen verschiedener Leiterbahnebenen eine geringe Zuverlässigkeit, insbesondere unter Wärmebelastung, auf, weil stromlos abgeschiedenes Kupfer eine geringe Haftfestigkeit aufweist.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Herstellen von Mehrebenen-Leiterplatten anzugeben, mit dem Mehrebenen-Leiterplatten, insbesondere solche mit drei oder vier Ebenen, von guter Qualität hergestellt werden können.
Diese Aufgabe ist erfindungsgemäß dadurch gelöst, daß die Leiterbahnen der beiden ersten (inneren) Leiterbahnebenen durch Ätzen eines kupferkaschierten Basismaterials hergestellt, anschließend diese Leiterbahnebenen ganzflächig mit einer
03001270253
S- Schlag - K.-P. Kreft 6-2
Isolierschicht beschichtet, danach die Bohrungen hergestellt und durch Anwendung des Semi-Additiv-Verfahrens die Leiterbahnen der weiteren Leiterbahnebenen erzeugt werden.
Mit dem erfindungsgemäßen Verfahren lassen sich Mehrebenen-Leiterplatten herstellen, die wesentlich preiswerter und zuverlässiger sind als die mit dem bekannten Verfahren hergestellten Mehrebenen-Leiterplatten.
Nachstehend weitere Einzelheiten der Erfindung anhand eines Ausführungsbeispiels:
Der "Kern" der Mehrebenen-Leiterplatte besteht aus einer ein- oder zweiseitigen, geätzten Schaltung, die durch Anwendung bekannter Druck- und Ätzverfahren aus ein- bzw. zweiseitig kupferkaschiertem Basismaterial (Epoxy-Glas, Epoxy-Papier, Phenolharz-Papier) hergestellt wird.
Die Leiterbahnen des Kerns werden oxidiert, um eine ausreichende Haftung zwischen Kupfer und der nachfolgend aufzubringenden Isolierschicht zu gewährleisten.
Danach wird die Leiterplatte durch Tauch-, Giess- oder Walzenbeschichtung bzw. Siebdruck mit einem flüssigen Kunststoff, dem sog. Haftvermittler, beschichtet. Sowohl die elektrostatische Pulverbeschichtung mit Epoxidharz als auch das Auflaminieren vorgehärteter Haftvermittlerfolien sind für diesen Zweck ebenfalls geeignet.
Die Dicke der Isolierschicht ist dabei abhängig von den zu
- 6 030012/0253
- 6 S. Schlag - K.-P. Kreft 6-2
erzielenden Isolationswerten und kann von 30 um bis ca. 100 um schwanken.
Als Isolierschicht werden vorzugsweise die von 'der Semi-Additiv-Technik bekannten Acrylnitril-Butadien-Phenolharz-Gemische oder andere zur Anwendung der Semi-Additiv-Technik geeignete Kunststoffe verwendet.
Im Anschluss an die Isolierstoff-Beschichtung wird eine Wärmebehandlung durchgeführt, um einen bestimmten Aushärtungsgrad des Isolierstoffes zu erzielen.
Bei Verwendung einer Acrylnitril-Butadien-Phenolharz-Haftvermittlerfolie, die mit Hilfe eines sog. Hot-Roll-Laminators aufgetragen wurde, werden bevorzugt folgende Bedingungen eingehalten:
Temperatur: l60° C Zeit : 2 h
Die mit Isolierstoff beschichtete Leiterplatte wird anschließend unter Anwendung der bekannten Verfahrensschritte der Semi-Additiv-Technik weiterbearbeitet:
Bohren bzw. Stanzen der Leiterplatte Chrom-Schwefelsäure-Behandlung der Isolierschicht Chemische Verkupferung Negativer Leiterbilddruck Galvanischer Aufbau der Leiterbahnen und
Bohrungen aus Kupfer Entfernen des Leiterbilddruckes Ätzen des Leiterbildes
_ γ . <5UU I i/ U&Sö
S. Schlag - K.-P. Kreft 6-2
Weitere Verfahrensschritte, wie Aufschmelzen von Zinn/ Blei-Überzügen und/oder Drucken von Lötstopplack bzw. Isolationslack und/oder Service- bzw. Bestückungsdrucke, sind ebenfalls anwendbar.
Obwohl sich das Ausführungsbeispiel auf 3- bzw. 4-lagige Mehrebenen-Leiterplatten beschränkt, ist die Anwendung des Verfahrens ohne weiteres auch zur Herstellung von Mehrebenen-Leiterplatten mit mehr als 4 Leiterebenen möglich.
2/02^3

Claims (3)

  1. STANDARD ELEKTRIK LORENZ
    AKTIENGESELLS CHAFT
    Stuttgart
    S. Schlag - K.P. Kreft 6-2
    Ansprüche
    Verfahren zum Herstellen von Mehrebenen-Leiterplatten mit zwei oder mehr Leiterbahnebenen und Verbindungen zwischen Leiterbahnen verschiedener Leiterbahnebenen, bei welchem zunächst auf der Oberfläche eines Basismaterials die Leiterbahnen der ersten bzw. ersten beiden Ebenen erzeugt werden, sodann die mit Leiterbahnen versehenein) Ebene(n) mit einer Isolierschicht abgedeckt und anschließend die dem gewünschten Leiterbahnmuster der nächsten Ebenen entsprechenden Leiterzüge hergestellt werden, wobei Leiterzüge und Verbindungen zwischen Leiterzügen gleichzeitig erzeugt werden dadurch gekennzeichnet, daß die Leiterbahnen der beiden ersten (inneren) Leiterbahnebenen durch Ätzen eines kupferkaschierten Basismaterials hergestellt, anschließend diese Leiterbahnebenen ganzflächig mit einer Isolierschicht beschichtet, danach die Bohrungen hergestellt und durch Anwendung des Semi-Additiv-Verfahrens die Leiterbahnen der weiteren Leiterbahnebenen erzeugt werden.
    Bö/Sara
    5.9.7Ö
    03001270253
    ORIGINAL INSPECTED
    - 2 S. Schlag - K.-P. Kreft 6-2
  2. 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierstoffschicht(en) aus flüssigem oder pulverförmigem Werkstoff durch Gießen, Tauchen oder Pulverbeschichten erzeugt werden.
  3. 3) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierstoff schicht^ en) als Folie aufgebracht werden.
    - 3 030012/0253
DE19782838982 1978-09-07 1978-09-07 Verfahren zum Herstellen von Mehrebenen-Leiterplatten Ceased DE2838982B2 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19782838982 DE2838982B2 (de) 1978-09-07 1978-09-07 Verfahren zum Herstellen von Mehrebenen-Leiterplatten
GB7929756A GB2030781B (en) 1978-09-07 1979-08-28 Multilayer printed circuit
SE7907298A SE7907298L (sv) 1978-09-07 1979-09-03 Forfarande for framstellning av tryckta kretskort med flera skikt
NL7906603A NL7906603A (nl) 1978-09-07 1979-09-04 Werkwijze voor het vervaardigen van een printplaat bestaande uit meerdere lagen.
BE2/58053A BE878645A (nl) 1978-09-07 1979-09-07 Vervaardigingswerkwijze voor meerlagige gedrukte stroomloopkaarten
ES483975A ES483975A1 (es) 1978-09-07 1979-09-07 Un proceso para fabricar tarjetas de circuito impreso multi-capas
FR7922427A FR2447131A1 (fr) 1978-09-07 1979-09-07 Procede de fabrication de plaquettes a circuits imprimes multi-couches
BE2/58599A BE883783R (fr) 1978-09-07 1980-06-12 Vervaardigingswerkwijze voor meerlagige gedrukte stroomloopkaarten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782838982 DE2838982B2 (de) 1978-09-07 1978-09-07 Verfahren zum Herstellen von Mehrebenen-Leiterplatten

Publications (2)

Publication Number Publication Date
DE2838982A1 true DE2838982A1 (de) 1980-03-20
DE2838982B2 DE2838982B2 (de) 1980-09-18

Family

ID=6048893

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782838982 Ceased DE2838982B2 (de) 1978-09-07 1978-09-07 Verfahren zum Herstellen von Mehrebenen-Leiterplatten

Country Status (7)

Country Link
BE (1) BE878645A (de)
DE (1) DE2838982B2 (de)
ES (1) ES483975A1 (de)
FR (1) FR2447131A1 (de)
GB (1) GB2030781B (de)
NL (1) NL7906603A (de)
SE (1) SE7907298L (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3631632A1 (de) * 1985-09-29 1987-04-02 Asahi Chem Res Lab Verfahren zur schaffung elektrisch leitfaehiger schaltkreise auf einer grundplatte

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816070A (en) * 1985-08-29 1989-03-28 Techo Instruments Investments Ltd. Use of immersion tin and alloys as a bonding medium for multilayer circuits
US4715894A (en) * 1985-08-29 1987-12-29 Techno Instruments Investments 1983 Ltd. Use of immersion tin and tin alloys as a bonding medium for multilayer circuits
SE455148B (sv) * 1985-11-15 1988-06-20 Leeb Karl Erik Anordning innefattande ett substrat och derpa applicerat ledningsmonster vid framstellning av monsterkort samt forfarande for framstellning av anordningen
GB8630392D0 (en) * 1986-12-19 1987-01-28 Prestwick Circuits Ltd Producing printed circuit boards
US4804575A (en) * 1987-01-14 1989-02-14 Kollmorgen Corporation Multilayer printed wiring boards
JPH03196691A (ja) * 1989-12-26 1991-08-28 Cmk Corp プリント配線板の絶縁層の形成方法
DE4237611A1 (de) * 1992-11-09 1994-05-11 Lueberg Elektronik Gmbh & Co R Verfahren zur Herstellung von Leiterplatten

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB892451A (en) * 1957-12-03 1962-03-28 Radio And Allied Ind Ltd Improvements in and relating to the manufacture of printed circuits
US3349162A (en) * 1965-08-23 1967-10-24 Automatic Elect Lab Intra-connection techniques for multilayer printed wiring boards
DE1924775B2 (de) * 1969-05-14 1971-06-09 Verfahren zur herstellung einer leiterplatte
GB1310880A (en) * 1969-06-13 1973-03-21 Microponent Dev Ltd Multi-layer printed circuit board assemblies

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3631632A1 (de) * 1985-09-29 1987-04-02 Asahi Chem Res Lab Verfahren zur schaffung elektrisch leitfaehiger schaltkreise auf einer grundplatte

Also Published As

Publication number Publication date
BE878645A (nl) 1980-03-07
ES483975A1 (es) 1980-04-01
FR2447131A1 (fr) 1980-08-14
GB2030781B (en) 1982-10-13
GB2030781A (en) 1980-04-10
SE7907298L (sv) 1980-03-08
NL7906603A (nl) 1980-03-11
DE2838982B2 (de) 1980-09-18

Similar Documents

Publication Publication Date Title
DE4125879C2 (de) Leiterplatten und Verfahren zu ihrer Herstellung
DE68909853T2 (de) Verfahren und Film zur Herstellung von gedruckten Schaltungsplatten.
DE3545989C2 (de)
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE1078197B (de) Gedruckte Schaltung
DE3700910A1 (de) Verfahren zum aufbau elektrischer schaltungen auf einer grundplatte
DE3800890C2 (de)
EP0549791A1 (de) Mehrlagenleiterplatte und verfahren zu ihrer herstellung
CH654161A5 (de) Verfahren zum herstellen von gedruckten leiterplatten mit lochungen, deren wandungen metallisiert sind.
DE2838982A1 (de) Verfahren zum herstellen von mehrebenen-leiterplatten
DE102006045127A1 (de) Verfahren zum Herstellen einer hochdichten Leiterplatte
DE3688255T2 (de) Verfahren zur herstellung von mehrschichtleiterplatten.
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE69027530T2 (de) Verfahren zur erhöhung des isolationswiderstandes von leiterplatten
DE2515875A1 (de) Gedruckte schaltung und verfahren zu ihrer herstellung
EP0282078B1 (de) Verfahren zur Herstellung von Metallkerne enthaltenden elektrischen Leiterplatten und Basismaterial dafür
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
EP0016952B1 (de) Verfahren zum Herstellen von mit Abdeckungen versehenen Leiterplatten
EP3657914A1 (de) Leiterplatte für ein led-modul, led-modul sowie verfahren zur herstellung derselben
DE69922271T2 (de) Leiterplattenherstellungsmethode
EP0370133A1 (de) Verfahren zur Herstellung von Leiterplatten
DE19705003A1 (de) Bi- oder Multilayeranordnung
DE3623505C2 (de)
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE3328342A1 (de) Verfahren zum einloeten von chipbauelementen auf leiterplatten

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8235 Patent refused