-
-
Verfahren zur Umwandlung eines Digitalwertes in einen
-
Analognvert sowie Digital-Analog-Umsetzer zur Durchführung des Verfahrens
Die Erfindung bezieht sich auf ein Verfahren zur Umwandlung eines'Digitallrertes
in einen Analogwert, bei dem der in einem Zahlenspeicher enthaltene Digitalwert
fortwährend mit dem Inhalt eines von einer Zählimpulsfolge beaufschlagten Zählers
verglichen wird und die von einem Anfangszustand des Zählers bis zum Gleichwerden
der beiden Zahlenwerte ablaufende Zeit das Tastverhältnis eines Impulssignales bestimmt
und bei dem zur Erhöhung der Frequenz des Impulssignales mindestens eine Gruppe
von Bitausgängen des Zählers mit stellenwertmäßig nicht entsprechenden Bitausgängen
des Speichers verglichen werden, sowie auf einen Digital-Analog-Umsetzer zur Durchführung
des Verfahrens.
-
Digital-Analog-Umsetzer sind in dem Aufsatz "MOS-integrierbare Digital-Analog-Wandler"
in der Zeitschrift "FUNK-TECHNIK" 30. Jahrgang, Nr. 7/1975, Seiten 180 bis 184 beschrieben.
Eine der im Aufsatz angegebenen Pulsbreitenmodulationsschaltungen
weist
einen Digitalwertspeicher, einen Zähler und einen von Bitausgängen der vorgenannten
Einheiten beaufschlagten Vergleicher auf.
-
Der Zähler wird von der Ausgsngsimpulslolge eines Oszillators ständig
durchgezählt. Sein momentaner Stand liegt an dem einen Eingang A des Vergleichers.
Am anderen Eingang B des Vergleichers sind die Bitausgänge des Speichers angeschlossen,
der den umzusetzenden Digitalwert enthält. Der Vergleicher ist so eingerichtet,
daß er bei A c B ein Rechtecksignal liefert. Die Impulsbreite dieses Signals ist
dem Digitalwert am Eingang B des Vergleichers proportional. Es kann auf eine Referenzspannung
bezogen und über einen Tiefpaß gemittelt werden. Die Impulsfolgefrequenz des Oszillators,
geteilt durch den Zählbereich des Zählers, ergibt die Grundwelle,.für die der Tiefpaß
ausgelegt sein muß.
-
Eine andere im Aufsatz beschriebene Schaltung weist ebenfalls Zähler,
Speicher und Vergleicher auf. Jedoch sind hierbei alle Bitausgänge des Zählers mit
den entsprechenden Eingängen des Vergleichers über Kreuz verbunden, derart, daß
das Bit geringster Wertigkeit des Zählers am Bit größter Wertigkeit des Vergleichers
und umgekehrt liegt. Diese Schaltung arbeitet nach dem im Aufsatz sogenannten stochastischen
Verfahren. Am Ausgang des Vergleichers liegt kein Signal mit einheitlicher Frequenz
an. Die durchschnittliche Ausgangssignalfrequenz ist höher als bei der vorstehend
geschilderten Schaltung, so daß eine schnellere Umsetzung erreicht werden und am
Aufwand für den Tiefpaß gespart werden kann. Auf Seite 181 in der rechten Spalte
unten und Seite 182, linke Spalte oben sind jedoch auch Nachteile des stochastischen
Verfahrens aufgeführt.
-
Der deutschen Auslegeschrift 23 17 851 ist das eingangs beschriebene
Verfahren zu entnehmen. In der Aus-
legeschrift ist in der vierten
Spalte, Zeilen 50 bis 56 erwähnt, daß der angestrebte Effekt der Frequenzerhöhung
des Ausgangssignales des Wandlers nicht unabhängig von der Größe des umzuwandelnden
Digitalwertes ist. In der Mitte des Umwandlungsbereiches ist der Frequenzerhöhungsfaktor
am größten. Zu den beiden Randbereichen hin fällt er linear bis zum Wert 1 ab.
-
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs
beschriebenen Art derart abzuwandeln, daß der Frequenzerhöhungsfaktor nicht von
einem Höchstwert nach beiden Randbereichen hin abfällt, sondern bis zu den Grenzen
des Bereiches gleich groß bleibt.
-
Gemäß der Erfindung wird dieses Ziel dadurch erreicht, daß alle Bitausgänge
des Zählers gegenüber damit zu vergleichenden Bitausgängen des Speichers in Richtung
speicherseitig zunehmenden Stellenwertes um eine vorgegebene Anzahl Bits verschoben
sind, wobei Bitausgängen des Zählers an dessen Ende höchsten Stellenwertes Bitausgänge
des Speichers an dessen Ende niedrigsten Stellenwertes in der vorgegebenen Anzahl
gegenüberstehen, und daß den auf die Bits niedrigsten Stellenwertes des Speichers
folgenden Bits jeweils ein Inkrement hinzugefügt wird, solange der an den Bit ausgängen
niedrigsten Stellenwertes des Speichers anstehende Zahlenwert den mit ihm verglichenen
momentanen Inhalt der Bits höchsten Stellenwertes des Zählers übertrifft.
-
Der mit der Erfindung gegenüber dem aus der Auslegeschrift entnehmbaren
Verfahren erzielte Vorteil ist darin zu sehen, daß das Ausgangssignal eine von der
Größe des umzuwandelnden Digitalwertes unabhängige Frequenz aufweist. Dadurch kann
die Anzahl der Schaltspiele, die notwendig sind, um ein Bit des Digitalwertes abzubilden,
übersehen werden. Der Temperatureinfluß der
Schaltflanken auf die
Genauigkeit der Umsetzung ist abzuschätzen und deshalb kompensierbar.
-
Ein Digital-Analog-Umsetzer zur Durchführung des Verfahrens ist zweckmäßig
derart eingerichtet, daß die Bitausgänge niedrigsten Stellenwertes des Speichers
und die Bitausgänge höchsten Stellenwertes des Zählers an Vergleichseingänge eines
digitalen Zahlenvergleichers angeschlossen sind und ein Entscheidungsausgang für
die Entscheidung "Zählerwert kleiner als Speicherwert" des Vergleichers mit einem
Übertragseingang eines Addierers verbunden ist, dessen erste Summandenbiteingänge
an den Bitausgängen höheren Stellenwertes des Speichers und dessen zweite Summandenbiteingänge
auf Nullpotential liegen und daß die Summenbitausgänge des Addierers an Biteingänge
eines Rückwärtszählers angeschlossen sind, dessen Setzsignaleingang mit dem übertragsausgang
der den Bits höchsten Stellenwertes vorausgehenden. Bits des Zählers verbunden ist
und dessen Zähleingang über ein UND-Gatter an dem gleichen Zählimpulsgenerator liegt,
dessen Zählimpulse auch den Zähler beaufschlagen, wobei ein zweiter Eingang des
UND-Gatters über einen Inverter mit dem Ubertragsausgang des Rückwärtszählers verbunden
ist, an dem auch das impulsbreitenmodulierte Ausgangssignal des Digital-Analog-Umsetzers
anfällt.
-
Ein anderer Digital-Analog-Umsetzer, der ebenfalls zur Ausübung des
Verfahrens nach der Erfindung geeignet ist und der einen Vergleicher aufweist, an
dessen Vergleichsbiteingängen Bitausgänge eines Speichers für einen umzusetzenden
Digitalwert einerseits sowie Bitausgänge eines von der Impulsfolge eines Zählimpulsgenerators
beaufschlagten Zählers andererseits angeschlossen sind, wobei mindestens eine Gruppe
von Bitausgängen des Zählers mit stellenwertmäßig nicht entsprechenden Bitausgängen
des Speichers über den Vergleicher miteinander
korrespondieren
und an dessen Ausgang ein impulsbreitenmoduliertes Signal abnehmbar ist, ist zweckmäßig
so eingerichtet, daß der Ausgang eines Zählimpulsgenerators an den Zähleingang der
auf die Bits geringster Wertigkeit folgenden Bits des Zählers und der Zahleingang
der Bits geringster Wertigkeit an einen Ubertragsaus gang der Bits höchster Wertigkeit
angeschlossen ist und daß ein bei einem kleineren Zählerstand als dem jeweiligen
Speicherinhalt signalführender Ausgang der Bits geringster Wertigkeit des Vergleichers
mit einem ursprünglich für ein einen dem jeweiligen Speicherinhalt gleichen Zählerstand
der Bits geringster Wertigkeit des Vergleichers kennzeichnendes Signal vorgesehenen
Eingang der folgenden Bits des Vergleichers verbunden ist und daß der Vergleicher
ein Ausgangs signal bei einem gegenüber dem jeweiligen Speicherinhalt kleineren
oder gleichen Zählerstand liefert.
-
Speicher und Zähler können rein binär oder nach einem gemischten System
organisiert sein. Mit einem dekadischen System lassen sich Potenzen von 10 als Faktoren
für die Erhöhung der Frequenz des Ausgangssignals erzielen. Die Wahl der Faktoren
richtet sich vorteilhaft nach dem Frequenzgang des zur Verfügung stehenden Tiefpasses.
-
Die Erfindung wird nachstehend anhand einer Zeichnung mit vier Figuren
erläutert.
-
Die Figur 1 stellt ein Blockschaltbild eines Ausführungsbeispieles
eines Digital-Analog-Wandlers zur Ausübung des Verfahrens nach der Erfindung dar.
-
Die Figur 2 zeigt ebenfalls ein Blockschaltbild eines zweiten Ausführungsbeispieles
eines Digital-Analog-Wandlers zur Ausübung des Verfahrens nach der Erfindung.
-
In Figur 3 ist in Tabellenform die Abhängigkeit des Ausgangssignals
des. Vergleichers des Digital-Analog-Wand-
lers nach Figur 2 von
den verglichenen Eingangsgrößen, namlich Zählerstand und jeweiliger Speicherinhalt,
dargestellt.
-
Figur 4 zeigt das Ausgangssignal des Vergleichers des Digital-Analog-Wandlers
nach Figur 2 in Impulsform bei einem bestimmten Speicherinhalt.
-
In Figur 1 sind drei Dekaden eines Zählers Z zu erkennen, dem drei
Dekaden eines Speichers Sp gegenüberstehen. Der Zähleingang der Dekade geringsten
Stellenwertes des Zählers Z ist mit dem Ausgang eines Zählimpulsgenerators TG verbunden.
Ubertragsausgänge der jeweils vorhergehenden Dekade sind mit Zähleingängen der jeweils
nachfolgenden Dekaden verbunden. Bitausgänge der Dekade höchsten Stellenwertes des
Zählers Z sind an Vergleichseingänge A eines Vergleichers KK angeschlossen.
-
Korrespondierende Biteingänge B des Vergleichers HK stehen mit Bitausgängen
der Dekade geringsten Stellenwertes des Speichers Sp in Verbindung. Bitausgänge
der auf die Dekade geringsten Stellenwertes des Speichers Sp folgenden Dekaden sind
mit Eingängen C von Addierern Addl und Add2 verbunden, die ebenfalls dekadenweise
angeordnet sind. Summationseingänge D der Addierer liegen an Nullpotential. Summenbitausgänge
fi der Addierer Addl und Add2 sind an Biteingänge zweier entsprechender Dekaden
eines Rückwärtszählers RZ angeschlossen. Ein Übertragseingang des Addierers Addl
ist an einen Entscheidungsausgang des Vergleichers HK angeschlossen, der ein Signal
abgibt, wenn der in der Dekade höchsten Stellenwertes des Zählers Z aufgelaufene
Zahlenwert kleiner ist als der in der Dekade geringsten Stellenwertes des Speichers
Sp anstehende Zahlenwert. Ein Ubertragsausgang eines Addierers Addl ist mit einem
Ubertragseingang des Addierers Add2 verbunden. Ein Zähleingang des Rückwärtszählers
RZ steht über ein UND-Gatter G mit dem Ausgang des Zählimpulsgenerators TG-in Verbindung.
Ein
zweiter Eingang des UND-Gatters G ist über einen Inverter I
an den Ubertragsausgang der Dekade höchsten Stellenwertes des Rückwärtszählers RZ
angeschlossen. An diesem Ausgang liegt auch ein Tiefpaß T, an dem der Analogwert
abgenommen werden kann. Der Ubertragsausgang der zwischen der Dekade geringsten
und der Dekade höchsten Stellenwertes des Zählers Z liegenden Dekade ist mit Setzeingängen
der beiden Dekaden des Rückwärtszählers RZ verbunden.
-
Die Wirkungsweise dieses Digital-Analog-Umsetzers wird nachstehend
beschrieben. Die Dekaden d.es ständig durchzählenden Zählers Z sind gegenüber den
Dekaden des Speichers Sp um eine Dekade in Richtung speicherseitig zunehmenden Stellenwertes
verschoben. Dabei steht die Dekade höchsten Stellenwertes des Zählers Z über den
Vergleicher HK der Dekade geringsten Stellenwertes des Speichers Sp gegenüber. Wenn
der Zählerstand der Dekade höchsten Stellenwertes des Zählers kleiner ist als der
Inhalt der Dekade kleinsten Stellenwertes des Speichers Sp, gibt der Vergleicher
HK ein Ubertragssignal an den Addierer Addl ab. Der Addierer zählt zu dem in seinen
Summandenbiteingängen C anstehenden Wert ein Inkrement hinzu. Der Rückwärtszähler
wird auf diesen korrigierten Summenwert immer dann gesetzt, wenn der Zähler Z einen
übertragsimpuls der zwischen der Dekade geringsten und der Dekade höchsten Stellenwertes
liegenden Dekade abgibt. Der Rückwärtszähler RZ zählt von diesem Wert mit der gleichen
Frequenz abwärts, mit der der Zähler Z auf-oder abwärtszählt und bleibt stehen,
wenn sein Inhalt zu Null geworden ist. Dabei gibt er ein Ausgangssignal so lange
ab, bis er wieder mit einem Summenwert aus dem Addierer Add1 und Add2 geladen ist.
-
In Figur 2 sind jeweils drei Dekaden eines Zählers Z ausgangsseitig
mit entsprechenden Vergleichseingängen A
von drei Dekaden eines
Vergleichers K verbunden. Andere Vergleichseingänge B des Vergleichers K sind an
die Bitausgänge von drei Dekaden eines Speichers Sp angeschlossen. An einem Ausgang
der Dekade höchster Wertigkeit des Vergleichers K für das Kriterium A L B ist ein
Tiefpaß T angeschlossen. Der Ausgang eines Zählimpulsgenerators TG liegt am Zähleingang
der zweiten Dekade des Zählers Z. Der Zähleingang der ersten Dekade des Zählers
Z liegt an einem übertragsausgang der höchsten Dekade des Zählers Z. Ein Ausgang
der ersten Dekade des Vergleichers K mit dem Kriterium A z B ist an den übertragseingang
der zweiten Dekade des Vergleichers K mit dem Kriterium A = B angeschlossen. Ubertragsausgänge
der zweiten Dekade des Vergleichers K mit den drei Kriterien A z B, A = B und A>
B sind mit entsprechenden übertragseingängen der höchsten Dekade des Vergleichers
K verbunden.
-
In der Tabelle.nach Figur 3 ist das Ausgangs signal des Vergleichers
K als diskreter logischer Wert in Abhängigkeit vom Entscheidungskriterium der Vergleicherdekade
geringster Wertigkeit einerseits und dem Entscheidungskriterium der höherwertigen
Dekade des Vergleichers andererseits dargestellt. In der linken Spalte der Tabelle
sind die Entscheidungskriterien der Dekade geringster Wertigkeit, in der mittleren
Spalte die Kriterien der Dekade höherer Wertigkeit und in der rechten Spalte das
Ausgangssignal als log. 1 und log. "O" aufgezeichnet.
-
In der Figur 4 ist der zeitliche Verlauf des Ausgangssignals des Vergleichers
K für zehn Durchläufe der Dekade geringster Wertigkeit des Zählers Z von 0 bis 9
dargestellt. Dabei ist ein Speicherinhalt der Dekade geringster Wertigkeit von 3
angenommen. Es ist zu erkennen, daß innerhalb von zehn Durchläufen die in der
Dekade
geringster Wertigkeit des Zählers enthaltene 3 in der Ausgangsspannung als drei
zusätzliche 1Oer-Bits bei den ersten drei Durchläufen abgebildet wird. Weiter ist
zu sehen, daß für A = B in der Dekade geringster Wertigkeit das Ausgangssignal des
Vergleichers K zu Null wird, da der Ubertragseingang der auf die Dekade geringster
Wertigkeit folgenden Dekade nicht mehr angesteuert ist. Das in Figur 4 dargestellte
Beispiel bezieht sich auf einen dekadisch arbeitenden Vergleicher K.