DE2812908C2

DE2812908C2 -

Info

Publication number: DE2812908C2
Application number: DE2812908A
Authority: DE
Inventors: John Flackett Northampton Northamptonshire Gb Dickson
Original assignee: Plessey Overseas Ltd
Current assignee: Plessey Semiconductors Ltd
Priority date: 1977-03-25
Filing date: 1978-03-23
Publication date: 1987-10-22
Also published as: JPS53124947A; US4214174A; GB1593863A; JPS6148190B2; DE2812908A1

Description

Die Erfindung bezieht sich auf eine Spannungsvervielfacher schaltung gemäß dem Oberbegriff des Patentanspruchs 1.The invention relates to a voltage multiplier Circuit according to the preamble of claim 1.

In der DE-OS 26 39 554 ist eine derartige Spannungsver vielfacherschaltung beschrieben, die sich besonders gut für den Aufbau als Festkörperschaltung eignet und Vorteile gegenüber anderen ähnlichen Ausführungen von Spannungsvervielfacher schaltungen bietet. In der erwähnten Druckschrift ist ein als Festkörperschaltung ausgebildeter Spannungsverviel facher beschrieben, der sich für einen Aufbau in MOS- oder MNOS-Technologie eignet und bei dem anstelle einfacher Dioden von Transistoren Gebrauch gemacht wird, die als Dioden geschaltet sind. In der Gleichung (5) auf Seite 9 dieser Druck schrift ist angegeben, daß eine Spannungsvervielfachung eintritt, wenn gilt:In DE-OS 26 39 554 such a voltage multiplier circuit is described, which is particularly well suited for the construction as a solid-state circuit and offers advantages over other similar designs of voltage multiplier circuits. In the mentioned publication, a voltage multiplier designed as a solid-state circuit is described, which is suitable for a construction in MOS or MNOS technology and in which use is made of transistors instead of simple diodes, which are connected as diodes. In equation ( 5 ) on page 9 of this publication it is stated that a voltage multiplication occurs if:

wobei f die Taktfrequenz, C der Taktkopplungskondensator, C _S die Streukapazität, V _Φ die Taktspannung und V _D die Diodendurchlaßspannung sind.where f is the clock frequency, C the clock coupling capacitor, C _S the stray capacitance, V _Φ the clock voltage and V _D the diode forward voltage.

Für den Fall, daß als Diode geschaltete Transistoren verwendet werden, wird die Diodendurchlaßspannung V _D die Transistor schwellenspannung V _T, so daß die Gleichung (1) folgendermaßen umgeschrieben werden kann:In the event that transistors switched as diodes are used, the diode forward voltage V _D becomes the transistor threshold voltage V _T , so that equation ( 1 ) can be rewritten as follows:

Durch Umordnen der Gleichung (2) ergibt sich, daß die Spannungsvervielfachung unter der folgenden Voraussetzung eintritt:Rearranging equation ( 2 ) shows that the voltage multiplication occurs under the following condition:

Eine genauere Lösung würde auch die Zunahme der Schwellenspannung V _T mit der Source-Substrat-Vorspannung berücksichtigen.A more accurate solution would also consider the increase in threshold voltage V _T with the source-substrate bias.

Aus der Gleichung (3) läßt sich jedoch trotzdem erkennen, daß gelten muß: V _Φ < V _T, damit die Spannungsvervielfachung eintritt. Typischerweise liegt die wirksame Transistor schwellenspannung V _T in der Größenordnung von 5 V, und es hat sich gezeigt, daß eine Taktspannung V _Φ von etwa 7-8 V erforderlich ist. Es gibt jedoch viele Anwendungsfälle, in denen eine maximale Betriebsspannung von beispielsweise 5 V erforderlich ist. Bei diesen Anwendungsfällen ist der Spannungsvervielfacher nach der oben erwähnten DE-OS 26 39 554 nicht funktionsfähig.However, from equation ( 3 ) it can be seen that the following must apply: V _Φ < V _T so that the voltage multiplication occurs. Typically, the effective transistor threshold voltage V _{T is} on the order of 5 V, and it has been shown that a clock voltage V _Φ of about 7-8 V is required. However, there are many applications in which a maximum operating voltage of, for example, 5 V is required. In these applications, the voltage multiplier according to the above-mentioned DE-OS 26 39 554 is not functional.

Der Erfindung liegt die Aufgabe zugrunde, eine Spannungsverviel facherschaltung der eingangs genannten Art zu schaffen, die bei der in vielen Anwendungsfällen zur Verfügung stehenden niedrigen Betriebsspannung von 5 V einwandfrei arbeitet.The invention has for its object a voltage multiplier to create a specialist circuit of the type mentioned at the outset low operating voltage available in many applications of 5 V works perfectly.

Erfindungsgemäß wird diese Aufgabe mit den im Kennzeichen des Patentanspruchs 1 angegebenen Merkmalen gelöst.According to the invention, this task with the in the characteristics of Features specified claim 1 solved.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.Further developments of the invention are characterized in the subclaims.

Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigt:The invention will now be described by way of example with reference to the drawing explained. It shows:

Fig. 1 ein Schaltbild einer Spannungsvervielfacherschaltung, die die Grundlage der DE-OS 26 39 554 bildet, bei der als Diode geschaltete Transistoren angewendet sind, Fig. 1 is a circuit diagram of a voltage multiplier circuit, which forms the basis of the DE-OS 26 39 554, are used in the diode-connected transistors,

Fig. 2 ein Schaltbild einer Spannungsvervielfacherschaltung nach der Erfindung, bei der Feldeffekttransistoren verwendet sind,A voltage multiplier circuit according to the invention are used in the field effect transistors FIG. 2 is a circuit diagram,

Fig. 3 ein Schaltbild einer Abschlußschaltung für die Spannungsvervielfacherschaltung von Fig. 2 und Fig. 3 is a circuit diagram of a termination circuit for the voltage multiplier circuit of Fig. 2 and

Fig. 4 ein Schaltbild einer Spannungsvervielfacherschaltung nach der Erfindung, die den Schaltungen von Fig. 2 und Fig. 3 gleicht, jedoch von bipolaren Transistoren Gebrauch macht. Fig. 4 is a circuit diagram of a voltage multiplier circuit according to the invention, which is similar to the circuits of Fig. 2 and Fig. 3, but makes use of bipolar transistors.

In Fig. 1 ist eine Spannungsvervielfacherschaltung darge stellt, wie sie in der DE-OS 26 39 554 beschrieben ist; bei dieser Schaltung werden Dioden in Form von Feldeffekttransistoren benützt, die als Diode geschaltet sind. Die Schaltung enthält vier Transistoren 1, 2, 3 und 4, deren Gate- und Source-Elektroden miteinander verbunden sind, so daß sie als Diode arbeiten; die als Diode geschalteten Transistoren 1, 2, 3 und 4 liegen in Serie zwischen einem Eingang 5 und einem Ausgang 6. Abwechselnde Verbindungspunkte zwischen benachbarten Transistoren 1, 2, 3 und 4 sind über Kapazitäten 7 mit einer von zwei Bezugstaktleitungen Φ 1 und Φ 2 verbunden, an denen gegenphasige Taktsignale anliegen. Die Wirkungsweise der Vervielfacherschaltung ist in der oben erwähnten Patentanmeldung ausführlich beschrieben. Wie dieser Beschreibung zu entnehmen ist, kann der Eingang 5 ein eigener Eingang sein, wie er in Fig. 1 dargestellt ist, oder er kann mit einer der Bezugstaktleitungen Φ 1 oder Φ 2 verbunden sein. Da die Transistoren 1, 2, 3 und 4 jeweils als Diode geschaltet sind, ist der an ihnen auftretende Spannungs abfall jeweils gleich der Schwellenspannung V _T; wie gezeigt worden ist, muß für das Eintreten der Spannungsvervielfachung die Schwellenspannung V _T kleiner als V _Φ sein, wenn V _Φ die an die Taktleitungen Φ 1 und Φ 2 angelegte Taktspannung ist. Typischerweise hat die Schwellenspannung V _T einen Wert in der Größenordnung von 5 V, so daß eine Taktspannung V _Φ von beispielsweise 7-8 V erforderlich ist.In Fig. 1, a voltage multiplier circuit is Darge, as described in DE-OS 26 39 554; this circuit uses diodes in the form of field effect transistors which are connected as diodes. The circuit contains four transistors 1 , 2, 3 and 4 , the gate and source electrodes of which are connected to one another so that they work as a diode; transistors 1, 2, 3 and 4 connected as diodes are connected in series between an input 5 and an output 6 . Alternating connection points between adjacent transistors 1, 2, 3 and 4 are connected via capacitors 7 to one of two reference clock lines Φ 1 and Φ 2 , to which clock signals in opposite phase are present. The operation of the multiplier circuit is described in detail in the above-mentioned patent application. As can be seen from this description, the input 5 can be a separate input, as shown in FIG. 1, or it can be connected to one of the reference clock lines Φ 1 or Φ 2 . Since the transistors 1, 2, 3 and 4 are each connected as a diode, the voltage drop occurring across them is in each case equal to the threshold voltage V _T ; as has been shown, for voltage multiplication to occur, the threshold voltage V _{T must be} less than V _Φ if V _{Φ is} the clock voltage applied to the clock lines Φ 1 and Φ 2 . Typically, the threshold voltage V _{T has} a value of the order of 5 V, so that a clock voltage V _Φ of 7-8 V, for example, is required.

Damit die Taktspannung, die für ein Arbeiten des Spannungs vervielfachers mit beispielsweise 5 V erforderlich ist, herabgesetzt werden kann, muß der wirksame Spannungsabfall an den Transistoren 1, 2, 3 und 4 erniedrigt werden; dies kann dadurch erreicht werden, daß sie als Transistoren, und nicht als Dioden betrieben werden, und daß die Tatsache ausgenutzt wird, daß eine fortschreitende Vergrößerung der Spannung zwischen dem Eingang 5 und dem Ausgang 6 auftritt. Es sollte daher möglich sein, die Gate-Elektrode jedes der Transistoren 1, 2, 3 und 4 mit einem Punkt zu verbinden, an dem eine höhere Spannung vorhanden ist, so daß sie weiter in den Durchlaßbereich geschaltet werden, was zu einer Reduzierung des an ihnen auftretenden Spannungs abfalls führt. Eine derart aufgebaute Schaltung ist in Fig. 2 dargestellt; diejenigen Bauelemente, die den Bauelementen der Schaltung von Fig. 1 entsprechen, sind mit den gleichen Bezugszeichen versehen worden. In dieser Schaltung sind die Transistoren 1, 2, 3 und 4 nicht als Dioden, sondern als Transistoren geschaltet, und die Gate-Elektrode jedes Transistors ist am Verbindungspunkt zwischen zwei benachbarten Transistoren angeschlossen, der näher beim Ausgang 5 liegt und somit eine höhere Spannung aufweist, als die Source- Elektrode, was bewirkt, daß dieser Transistor weiter in den Durchlaßbereich ausgesteuert wird. Die Verbindungspunkte zwischen benachbarten Transistoren 1, 2, 3 und 4 sind jedoch abwechselnd jeweils einer anderen Taktleitung Φ 1 und Φ 2 zugeordnet, so daß zwischen benachbarten Verbindungspunkten eine Phasendifferenz auftritt. Auf Grund dieser Tatsache muß die Gateelektrode eines Transistors an dem Verbindungs punkt zwischen zwei Transistoren angeschlossen werden, der der gleichen Taktspannung zugeordnet ist. Auf diese Weise zeigt sich, daß die Gate-Elektrode eines Transistors mit dem übernächsten Verbindungspunkt zwischen zwei Transistoren verbunden ist, wie die Schaltung von Fig. 2 zeigt, obgleich in der Theorie auch ein Anschluß am viertnächsten Verbindungs punkt, am sechstnächsten Verbindungspunkt usw. möglich ist. In der Schaltung von Fig. 2 ist also die Gate-Elektrode des Transistors 1 am Verbindungspunkt zwischen den Transistoren 2 und 3 angeschlossen, und die Gate-Elektrode des Transistors 2 ist am Verbindungspunkt zwischen den Transistoren 3 und 4 angeschlossen usw.So that the clock voltage, which is required for the voltage multiplier to operate, for example, 5 V, can be reduced, the effective voltage drop across transistors 1, 2, 3 and 4 must be reduced; this can be accomplished by operating them as transistors rather than diodes, and by taking advantage of the fact that there is a progressive increase in voltage between input 5 and output 6 . It should therefore be possible to connect the gate electrode of each of transistors 1, 2, 3 and 4 to a point at which a higher voltage is present so that they are switched further into the pass band, which leads to a reduction in the voltage drop they occur. Such a circuit is shown in Fig. 2; those components which correspond to the components of the circuit of Fig. 1 have been given the same reference numerals. In this circuit, transistors 1, 2, 3 and 4 are connected not as diodes but as transistors, and the gate electrode of each transistor is connected to the junction between two adjacent transistors, which is closer to output 5 and thus has a higher voltage than the source electrode, which causes this transistor to be driven further into the pass band. However, the connection points between adjacent transistors 1, 2, 3 and 4 are alternately assigned to a different clock line Φ 1 and Φ 2 , so that a phase difference occurs between adjacent connection points. Due to this fact, the gate electrode of a transistor must be connected at the connection point between two transistors, which is assigned the same clock voltage. In this way it is shown that the gate electrode of a transistor is connected to the next but one connection point between two transistors, as the circuit of FIG. 2 shows, although in theory a connection to the fourth next connection point, to the sixth next connection point etc. is also possible is. In the circuit of Fig. 2, therefore, the gate electrode of the transistor 1 is connected to the connection point between the transistors 2 and 3 and the gate electrode of the transistor 2 is connected to the connection point between the transistors 3 and 4 etc.

Bei einer solchen unter Bezugnahme auf Fig. 2 beschriebenen Schaltung zeigt sich, daß eine Selbstbegrenzung eintritt, da unabhängig von einer zunehmenden Taktspannung der wirksame Spannungsabfall an jedem der Transistoren 1, 2, 3 und 4 gleich der Hälfte der Schwellenspannung, d. h. V _T/2 ist. Bei einer Schaltung, bei der der Anschluß der Gate-Elektrode am jeweils viertnächsten Verbindungspunkt vorliegt, hat der Spannungsabfall an jedem Transistor jeweils den Wert V _T/4; Entsprechendes gilt für die weiteren möglichen Anschluß verbindungen.Such a circuit described with reference to FIG. 2 shows that self-limitation occurs because, regardless of an increasing clock voltage, the effective voltage drop across each of transistors 1, 2, 3 and 4 is equal to half the threshold voltage, ie V _T / 2 is. In the case of a circuit in which the gate electrode is connected to the fourth next connection point, the voltage drop across each transistor has the value V _T / 4; The same applies to the other possible connection connections.

Für die in Fig. 2 dargestellte Spannungsvervielfacherschaltung kann gezeigt werden, daß die Spannungsvervielfachung eintritt, wenn gilt: V _Φ < V _T/2; typischerweise ergibt eine Taktspannung von etwa 4-5 V befriedigende Ergebnisse.For the voltage multiplier circuit shown in FIG. 2, it can be shown that voltage multiplication occurs when: V _Φ < V _T / 2; typically a clock voltage of about 4-5 V gives satisfactory results.

Eine Schwierigkeit bei der in Fig. 2 dargestellten Spannungsverviel facherschaltung besteht darin, daß sie so abgeschlossen werden muß, daß die Gate-Elektrode des letzten der Transistoren 1, 2, 3 und 4 richtig angeschlossen werden kann. Dies kann wie in Fig. 3 ausgeführt werden, indem ein weiterer Transistor 8 verwendet wird, der in Serie zu den Transistoren 1, 2, 3 und 4 geschaltet ist und mit der passenden Taktleitung über eine Kapazität 7 verbunden ist, während jedoch die Gate- und Source- Elektroden dieses Transistors 8 miteinander verbunden sind, so daß er als Diode arbeitet.A difficulty with the voltage multiplier circuit shown in Fig. 2 is that it must be terminated so that the gate of the last of transistors 1, 2, 3 and 4 can be properly connected. This can be carried out as in FIG. 3 by using a further transistor 8 , which is connected in series with the transistors 1, 2, 3 and 4 and is connected to the appropriate clock line via a capacitance 7 , but while the gate and source electrodes of this transistor 8 are connected to one another so that it functions as a diode.

Die Gate-Elektrode des letzten der Transistoren 1, 2, 3 und 4 also des Transistors 4, ist dann mit der Drain-Elektrode des Transistors 8 verbunden, die über eine Kapazität 7 auch mit der Taktleitung Φ 1 verbunden ist. Ein Ausgangs signal der Schaltung von Fig. 3 kann an der Drain-Elektrode des Transistors 8 abgenommen werden, doch wird es vorzugsweise vom Verbindungspunkt zwischen den Transistoren 4 und 8 über einen weiteren Transistor 9 abgenommen, dessen Source- und Gate-Elektroden miteinander verbunden sind, so daß er als eine Diode zur Bildung des Schaltungsausgangs 6 arbeitet.The gate electrode of the last of the transistors 1, 2, 3 and 4, that is to say of the transistor 4 , is then connected to the drain electrode of the transistor 8 , which is also connected to the clock line Φ 1 via a capacitance 7 . An output signal of the circuit of FIG. 3 can be removed from the drain electrode of transistor 8 , but it is preferably removed from the connection point between transistors 4 and 8 via a further transistor 9 , the source and gate electrodes of which are connected to one another so that it works as a diode to form circuit output 6 .

Die bisher unter Bezugnahme auf die Fig. 2 und 3 betrachtete Spannungsvervielfacherschaltung ist mit Feldeffekttransistoren beschrieben worden, und sie kann vorteilhafterweise in Form einer Festkörperschaltung unter Anwendung der MOS- oder MNOS- Technologie ausgeführt werden. Die Schaltungen nach den Fig. 2 und 3 können jedoch auch unter Anwendung der Bipolar technologie ausgeführt werden; eine in dieser Form ausgeführte Schaltung ist in Fig. 4 dargestellt. Die Teile der Schaltung von Fig. 4, die Teilen der Schaltungen nach den Fig. 2 und 3 entsprechen, sind mit den gleichen Bezugszeichen versehen worden. Da diese Schaltung genau so wie die Schaltungen der Fig. 2 und 3 arbeitet, wird keine weitere Erläuterung für notwendig erachtet, abgesehen davon, daß darauf hingewiesen wird, daß der Spannungsabfall an jedem der in Serie geschalteten Transistoren, mit Ausnahme der Transistoren 8 und 9 der Wert V _BE/2 hat, wobei V _BE die übliche Basis-Emmitter- Spannung ist. In diesem Fall tritt die Spannungsvervielfachung ein, wenn gilt: V _Φ < V _BE/2. The voltage multiplier circuit previously considered with reference to FIGS. 2 and 3 has been described with field effect transistors, and can advantageously be implemented in the form of a solid-state circuit using MOS or MNOS technology. The circuits according to FIGS. 2 and 3 can, however, also be carried out using bipolar technology; a circuit implemented in this form is shown in FIG. 4. The parts of the circuit of Fig. 4 which correspond to parts of the circuits of Figs. 2 and 3 have been given the same reference numerals. Since this circuit works exactly like the circuits of FIGS. 2 and 3, no further explanation is considered necessary, except that it is pointed out that the voltage drop across each of the transistors connected in series, with the exception of transistors 8 and 9 has the value V _BE / 2, where V _{BE is} the usual base emitter voltage. In this case, the voltage multiplication occurs if: V _Φ < V _BE / 2.

Ein spezieller Anwendungsfall der unter Bezugnahme auf Fig. 2 beschriebenen Spannungsvervielfacherschaltung mit der Abschluß schaltung von Fig. 3 ist die Anwendung in Geräten zur automatischen Anrufwiederholung, die vorzugsweise in MNOS-Form aufgebaut sind und mit einer normalen Versorgungsspannung von etwa 5 V arbeiten müssen.A special application of the voltage multiplier circuit described with reference to Fig. 2 with the termination circuit of Fig. 3 is the application in devices for automatic call repetition, which are preferably constructed in MNOS form and must work with a normal supply voltage of about 5 V.

Claims

1.Voltage multiplier circuit with a plurality of transistors connected in series between a circuit input and a circuit output, the respective control electrode, for example the gate electrode or the base electrode, constantly switching the respective transistor into the on state, and with first and second input lines, between which an AC voltage difference is applied, successive connection points between adjacent transistors being alternately connected to the first and second input lines via capacitances, characterized in that a) the control electrode of each transistor ( 1-4 ) is connected to a connection point between two adjacent transistors is connected, which is closer to the circuit output ( 6 ) than the one transistor and which is connected via one of the capacitances ( 7 ) to that input line ( Φ ₁ or Φ ₂) with which the input-side connection of a transi is also connected stors connected, b) that the plurality of transistors are terminated with a diode device ( 8 ), the diode device consisting of a transistor connected as a diode and the output of the diode device via a capacitor ( 7 ) with a corresponding input line ( Φ ₁) and also with the control electrode of the last transistor ( 4 ) is connected.

2. Circuit according to claim 1, characterized in that the transistors are field effect transistors.

3. Circuit according to claim 1, characterized in that the transistors are bipolar transistors.

4. Circuit according to claim 1 to 3, characterized in that a further diode device ( 9 ) is provided which is connected to form the circuit output ( 6 ) with the last transistor ( 4 ).

5. Circuit according to one of the preceding claims, characterized in that the circuit input ( 5 ) with the first ( Φ ₁) or the second ( Φ ₂) input line is connected.

6. Circuit according to one of the preceding claims, characterized in that one of two antiphase clock signals is applied to the two input lines ( Φ ₁, Φ ₂).