DE2805472A1 - Schaltkreis zur gesteuerten einstellung von elektrischen schaltkreisanordnungen - Google Patents

Description

Die Erfindung bezieht sich auf elektrische Schaltkreise und insbesondere auf eine Anordnung zum selektiven Einstellen der Arbeitseigenschaften und Charakteristika von elektrischen Schaltkreisen, wie zum Beispiel Digitalanalogwandlern.

Aufgrund leichter Veränderungen von Material, Umgebungsbedingungen und dem Herstellungsprozeß selbst ist es unpraktisch, viele elektronische Schaltkreise in entsprechenden Produktionsmengen exakt mit gewünschten spezifischen Eigenschaften herzustellen. Dementsprechend ist es bei solchen Anordnungen üblich, bei denen die Herstellungs-Ungenauigkeiten die Neigung haben, bestimmte annehmbare Grenzen zu überschreiten, die Betriebseigenschaften der Anordnungen bei bestimmten Punkten im Hersteylungsprozeß zu messen und den jeweiligen Schaltkreis einzustellen, um die gemessenen Ungenauigkeiten .zu beseitigen oder zumindest wesentlich zu reduzieren. Beispielsweise umfassen die Bereiche, in denen derartige Einstellungen üblicherweise vorgenommen werden, das Trimmen oder Abgleichen der Bit-Ausgangsströme von Digitalanalogwandlern oder DAC's Abgleichen eines Verstärkers unter Verwendung eines externen Potentiometers, Vornahme von Frequenzeinstellungen bei aktiven Filtern und spannungsgesteuerten Oszillatoren sowie Modifizierung der Logikfunktionen von feldprogrammierbaren Logikdarstellungen und Auslesespeichern.

Bei einigen dieser Anwendungsfälle erfolgt die Einstellung in einer mittleren oder Zwischenstufe im Herstellungsprozeß und in anderen Fällen nach Abschluß der Herstellung. Das Problem bei während des Herstellungsprozeßes vorgenommenen Einstellungen besteht darin, daß spätere Herstellungsschritte, wie zum Beispiel das Bonden und das Temperaturversiegeln der Verpackungen, die Betriebseigenschaften gegenüber ihren eingestellten Werten verändern können. Wenn aber keine Einstellungen vorgenommen werden, bis die Verpackung vollständig verschlossen oder versiegelt ist, so kann dann das Problem des Zugriffs zum Schaltkreis selbst auftreten. Dieses Problem hat man in der Vergangenheit dadurch gelöst, daß man den Einstellungs-

809833/0918

schaltkreis im Inneren der Verpackung der Anordnung angebracht und einige der Verpackungsleitungen diesem Schaltkreis zugeordnet hat. Während dieses Vorgehen in wirksamer Weise das Problem der Einführung von Fehlern verringert, nachdem die Einstellung vollständig vorgenommen worden ist, wird dabei die Anzahl von Leitungen verringert, die für die Basisanordnung selbst zur Verfügung steht. Da darüber hinaus die Einstellschaltkreise häufig digitaler Art sind, beschränkt die begrenzte Anzahl von Leitungen, die für die Einstellungsfunktion zur Verfügung gestellt werden kann, den erzielbaren Bereich und das Auflösungsvermögen bei der Einstellung.

Im Hinblick auf Digitalanalogwandler stehen verschiedene Techniken zur Verfügung, um ihre einzelnen Bit-Schaltkreise abzugleichen, um die Genauigkeit der von diesen Bits gelieferten Ausgangsstromsignale zu erhöhen. Zu diesen Techniken gehört die Verwendung von Widerstands-Netzwerken oder von Transistor-Stromquellen, um die Ströme der Bits zu modifizieren. Die zuletzt genannte Technik ist in der am gleichen Tage eingereichten Patentanmeldung P (Anwaltsakte 6203) beschrieben. Sie verwendet eine Vielzahl von Stromquellentransistoren unterschiedlicher Größe für jedes abgeglichene Bit, wobei vorwählbare Kurzschluß-Zenerdioden den Betrieb jedes Transistors steuern. Jede der oben genannten Techniken zeichnet sich durch Zweipol-Abgleicheinrichtungen aus, die ein Paar von EingangsSignalen oder Verbindungen benötigen, um den gewünschten Abgleich vorzunehmen.

Bei der Herstellung von Digitalanalogwandlern oder DAC^fs als integrierten Schaltkreisen wird der DAC-Schaltkreis zuerst auf einer Fläche eines IC-Chips ausgebildet, die Leitungsdrähte angebondet und schließlich der Chip versiegelt, um die Schaltkreiselemente zu schützen. Jeder der beiden zuletzt genannten Schritte kann Veränderungen an den Ausgängen der Bit-Schaltkreise bewirken. Zum Beispiel erzeugt das Anbonden der Leitungsdrähte mechanische Beanspruchungen auf dem Chip, welche die Widerstandswerte verändern können, während die relativ hohen Versiegelungstemperaturen weitere

809833/0918

Veränderungen für das Ausgangssignal des Schaltkreises einführen können. Es ist daher in hohem Maße wünschenswert, daß der Abgleich vorgenommen wird, nachdem der Schaltkreis vollständig verpackt bzw. eingegossen ist und die letztgültigen Ausgangscharakteristika festgelegt sind. Dies ist besonders wichtig bei Wandlern hoher Genauigkeit, die eine große Anzahl von Bits verwenden, da die erforderliche Ilerstellungsgenauigkeit im allgemeinen exponentiell mit der Anzahl der Bits schwankt. Es stehen aber häufig wenige oder keine Leitungspositionen zur Anpassung und insbesondere zu Trimmzwecken zur Verfügung. Dementsprechend wurde das Trimmen oder abgleichen im allgemeinen vorgenommen, bevor die Verpackungen oder Gehäuse verschlossen und versiegelt und während die Schaltkreiselemente immer noch direkt zugänglich waren, so daß die Anordnungen während der Vervollständigung des Herstellungsprozeßes für die Einführung von unkorrigierten Fehlern und Abweichungen offen und empfänglich waren.

Ausgehend von den oben geschilderten Problemen bei den Anordnungen nach dem Stande der Technik, ist es Aufgabe der Erfindung, eine Einrichtung zum genauen und selektiven gesteuerten Einstellen für die Betriebseigenschaften eines elektrischen Schaltkreises anzugeben, und zwar nach der vollständigen Herstellung der Anordnung, um anschließende unbeabsichtigte Änderungen der eingestellten Eigenschaften und Charakteristika zu vermeiden.

Mit der Erfindung wird somit eine Schaltkreisanordnung angegeben, wie z.B. ein abgleichbarer Digitalanalogwandler, mit einer Einrichtung zur Einstellung des internen Abgleichschaltkreises, nachdem die Anordnung vollständig verpackt bzw. in ihr Gehäuse eingebaut worden ist, ohne daß die Verwendung zusätzlicher Leitungen erforderlich ist.

Dies wird bei dem erfindungsgemäßen Schaltkreis dadurch erreicht, daß man die vorhandenen Eingangsleitungen der Anordnung in zwei Betriebsarten verwendet; einer ersten Betriebsart für Normalbetrieb, bei dem sich die Eingangssignal innerhalb eines ersten

809833/0918

Bereiches bewegen, und einer zweiten Betriebsart, bei der ein Kreis zur Einstellung der Betriebseigenschaften und Charakteristika der Anordnung dadurch gesteuert wird, daß geeignete Signale innerhalb eines zweiten Bereiches an ausgewählte Kombinationen von Leitungen angelegt werden. Die beiden Betriebsarten werden dadurch voneinander getrennt, daß die ersten und zweiten Signalbereiche einander gegenseitig ausschließend ausgebildet sind.

Bei einer speziellen Verwendung der Erfindung auf abgleichbare Digitalanalogwandler werden die beiden Betriebsarten dadurch erreicht, daß man einen Schwellwert-Signalpegel für die Abgleichbetriebsart hervorruft, der größer als der Pegel der digitalen Eingangssignale ist, die während Normalbetrieb am Digitalanalogwandler anliegen. Eine Vielzahl von Trimm- oder Abgleichelementen sind für jeden abzugleichenden DAC-Bit-Schaltkreis vorgesehen, wobei das Einbeziehen oder -Ausschließen des jeweiligen Trimmoder Abgleichelementes durch eine Zweipol-Betätigungseinrichtung gesteuert wird. Die Klemmen der jeweiligen Betätigungseinrichtung sind in Serie mit einem einzigen Paar von Leitungen geschaltet , so daß es möglich ist, jedes Abgleichelement in das endgültige Abgleichschema mit einzubeziehen, indem ein entsprechendes Signal an sein entsprechendes Leitungspaar angelegt wird.

Bei einer bevorzugten Ausführungsform weisen die Betätigunqseinrichtungen jeweils eine Zenerdiode auf und sind in Gruppen angeordnet, wobei nicht mehr als ein Abgleichelement für jedes Bit in jeder Gruppe vorgesehen ist. Die eine Seite sämtlicher Zenerdioden für jedes Bit sind zusammengeschaltet, während die andere Seite der Zenerdioden für die jeweilige Gruppe ebenfalls zusammengeschaltet sind. Jede gemeinsame Verbindung auf der Ausgangsseite der Zenerdioden ist durch einen Schalter an eine Spannungsversorgungsschiene mit einer Polarität angeschlossen, während jede gemeinsame Verbindung auf der Eingangsseite der Zenerdioden durch einen anderen Schalter an eine Spannungsversorqungsschiene mit der entgegengesetzten Polarität angeschlossen ist. Das Spannungsdifferential zwischen den beiden Versorgungsschienen ist aus-

809833/0919

2800472

reichend hoch, um die Zenerdioden in ihren Durchbruchbereich zu bringen und einen permanenten Kurzschlußkreis zwischen ihren Klemmen hervorzurufen,und zwar unter Verwendung eines Lawinen-Metallwanderungsprozeßes. Die Verwendung von Überspannungen an den jeweiligen einzelnen Zenerdioden wird auf diese Weise durch ein einziges Paar von Schaltern gesteuert. Jeder Schalter ist seinerseits von einer einzigen der Leitungen gesteuert und vervollständigt einen Schaltkreis zwischen seiner entsprechenden Zenerdiode und der Spannungsversorgungsschiene nur dann, wenn eine höhere Spannung als die Versorgungsspannung an die betreffende Leitung angelegt wird.

Gemäß einem weiteren Merkmal der Erfindung sind Schalter in Form von Transistoren mit angeschlossenen Schwellwert-Kontrolleinrichtungen vorgesehen, die eine Trennung der beiden Betriebsarten voneinander gewährleisten. Außerdem ist eine Sperreinrichtung für die Schalter auf einer Seite der Zenerdioden vorgesehen, um eine zufällige Verstellung der Abgleichschaltkreise nach ihrer Einstellung zu verhindern.

Weitere Merkmale und Vorteile der Erfindung sollen im folgenden anhand von Ausführungsbeispielen und anhand der dazugehörigen Zeichnung näher erläutert werden. Die Zeichnung zeigt in

Fig. 1 eine schematische Darstellung eines Abgleichschaltkreises einer erfindungsgemäßen Schaltungsanordnung, der zur Einstellung des Ausganges von einem Bit des Digitalanalogwandlers geeignet ist;

Fig. 2 eine schematische Darstellung eines Stromlaufes eines Digitalanalogwandler-Bit-Schaltkreises, an den ein Abgleichsignal vom Schaltkreis nach Fig. 1 angelegt wird;

Fig. 3a und 3b die beiden Hälften eines in zwei Teile zerlegten erfindungsgemäßen Schaltkreises zur Betätigung gewünschter Teile der Abgleichschaltkreise, nachdem das

809833/0918

Digxtalanalogwandlergehäuse versiegelt und die Abgleichschaltkreise gegen direkten Zugriff geschützt sind; und in

Fig. 4 eine schematische Darstellung eines Stromlaufes eines Schwellwert-Steuerkreises für einen Satz von Schaltern nach Fig. 3a.

Der neuartige Schaltkreis zur gesteuerten Einstellung eines elektrischen Schaltkreises soll im folgenden anhand eines Ausführungsbeispieles erläutert werden, bei dem er bei einem Digitalanalogwandler oder DAC Verwendung findet. Der zur gesteuerten Einstellung dienende Schaltkreis soll in seiner Verwendung damit keineswegs auf Digitalanalogwandler beschränkt werden, vielmehr erstreckt sich seine Anwendungsmöglichkeit ganz allgemein auf elektrische Schaltkreise, die durch die Anlegung eines geeigneten Signals von einem Einstellungsschaltkreis einstellbar oder modifizierbar sind, wobei der Einstellungsschaltkreis seinerseits durch Signale gesteuert werden kann, die an die Leitungen der Anordnung gelegt werden.

Ein Digitalanalogwandler verwendet eine Vielzahl von Bit-Schaltkreisen, die in der Lage sind, Ausgangsströme mit unterschiedlichen Stromstärken zu erzeugen, wobei der Gesamtausgang dadurch erhalten wird, daß man die einzelnen Ausgänge einer vorgewählten Kombination von Bits akkumuliert wird. Um die Genauigkeit der kritischeren und wichtigeren Bits zu erhöhen, lassen sich eine Reihe verschiedener Abgleichschemata in verschiedenen Herstellungsstufen verwenden, um die Bit-Ausgänge einzustellen. Eine bevorzugte Abgleichsanordnung für ein einzelnes Bit, die sich bei anderen Bits, deren Abgleich gewünscht wird, wiederholen lässt, ist in Fig. 1 wiedergegeben. Der in gestrichelten Linien eingeschlossene Abgleichschaltkreis besteht im wesentlichen aus einer Vielzahl von separaten Elementen, die jeweils einen festen Beitrag oder Anteil zum Gesamtabgleichssignal liefern. Beim wiedergegebenen Schaltkreis weisen drei der Elemente PNP-Transistoren 2, 4 und 6 auf, die so ausgelegt und angeordnet sind, daß zwischen ihren Ausgangsströmen ein

- 10 -

809833/0918

binäres Verhältnis hergestellt wird. Die Wichtung der einzelnen Transistoren ist in der schematischen Darstellung durch einen x-fachen Ubersetzungs- oder Untersetzungsfaktor angedeutet. Das binäre Verhältnis wird dadurch erreicht, daß man die Emittergeometrien der Transistoren 2 und 4 so einstellt oder abstuft Xscaling), daß der Kollektorstrom des Transistors 2 doppelt so groß wie der des Transistors 4 ist, während die Kollektoren des Transistors 6 so aufgeteilt werden, daß jeder Kollektor den halben Strom des Transistors 4 trägt, und wobei der Strom von einem der Kollektoren dadurch gelöscht wird, daß der entsprechende Kollektor geerdet wird. Die Transistoren werden von einer gemeinsamen Vorspannung V_R vorgespannt, und ihre Kollektoren miteinander verbunden, so daß sie einen Gesamt-Abgleichausgang bilden. Das verbleibende Element besitzt einen Richtungs-Steuerkreis 8, der den Ausgangsstrom der Transistoren 2, 4 und 6 erhält und bestimmt, ob der Abgleichstrom dem Bit-Ausgangsstrom hinzuaddiert oder von diesem subtrahiert wird. Der endgültige Abgleichstrom, der bei dem Vorzeichen- oder Richtungssteuerkreis 8 erzeugt wird, wird dem Bit-Schaltkreis über die Leitung 10 zugeführt.

Um die verschiedenen Abgleichelemente selektiv zu betätigen, sind Zenerdioden 12, 14, 16 und 18 in Reihe mit dem jeweils entsprechenden Element und einer nicht dargestellten, ausreichend großen positiven Spannungsquelle geschaltet, um den gewünschten Abgleichstrom zu liefern. Durch die Anlegung von Spannungsdifferentialen über ausgewählte Zenerdioden, die deren Durchbruchspannungsgrenze überschreiten, lässt sich ein permanentes Kurzschließen erzielen. Dies bewirkt, daß die an die ausgewählten Zenerdioden angeschlossenen Elemente betätigt werden und zum endgültigen Abgleichsignal beitragen, das dem Bit-Schaltkreis zugeführt wird. Insbesondere wird das Überschreiten der Durchbruchspannung und Kurzschließen der Zenerdiode 12 einen Strom vom Transistor 2 mit einem relativen Wert von 4 auslösen, während das überschreiten der Durchbruchspannung und Kurzschließen der Zenerdioden 14 und 16 Ströme von den Transistoren 4 und 6 auslösen, die

- 11 -

809833/0918

relative Werte von 2 bzw. 1 aufweisen. Ein Abgleichstrom mit einer relativen Größenordnung zwischen 0 und 7 kann auf diese Weise dadurch geliefert werden, daß bei ausgewählten Kombinationen von Zenerdioden die Durchbruchspannung überschritten und die Zenerdioden damit kurzgeschlossen werden.Der Richtungs-Steuerkreis 8 zieht Strom von dem Bit-Schaltkreis, und zwar in Abhängigkeit davon, ob die entsprechende Zenerdiode 18 kurzgeschlossen ist, liefert aber gerichteten Abgleichstrom für den Bit-Schaltkreis, wenn die Zenerdiode intakt bleibt.

In Fig. 2 der Zeichnung ist der Schaltteil eines typischen Bit-Schaltkreises mit einem an sich bekannten R-2R-Digitalanalogwandler-Kettenleiter wiedergegeben, um zu erläutern, in welcher Weise ⁶^¹¹ Abgleichstrom aus einem Schaltkreis nach Fig. 1 in die Bits integriert wird. Ein erster Differentialschalter, der ein Paar von Transistoren 20 unü 21 aufweist, die von einer konstanten Vorspannung V_ß1 bzw. einem Teil eines digitalen Eingangssignales zum Digitalanalogwandler vorgespannt sind, führt den Ausgangsstrom einer Stromquelle 24 einem Paar von Vorspannungswiderständen 26 und 28 zu, um eine Vorspannung für die Transistoren 30 und 32 eines zweiten Differentialschalters aufzubauen. Der Transistor 30 vervollständigt einen Schaltkreis zwischen dem DAC-Ausgang und dem zu dem entsprechenden Bit gehörenden Teil des Kettenleiters, wenn ein digitales Eingangssignal an der Basis des Transistors 22 anliegt, so daß ein Ausgangssignal von dem Bit erzeugt wird. Ist kein Vorspannungssignal beim Transistor 22 vorhanden, so wird der Transistor 32 betätigt, um das Bit vom DAC-Ausgang abzutrennen und es statt dessen an eine Versorgungsschiene V+ für positive Spannung anzuschließen.In beiden Fällen wird der Bit-Ausgang vom Kettenleiter der zweiten Differentialstufe über eine Leitung 34 zugeführt.

Die Abgleich-Leitung 10 ist an die Leitung 34 derart angeschlossen, daß das ausgewählte Abgleichsignal dem Bit-Ausgang entweder hinzuaddiert oder von diesem subtrahiert wird, je nach dem, wie es vom Richtungs-Steuerkreis 8 vorgegeben wird. Der end-

803833/0913

gültige Bit-Ausgang kann auf diese Weise durch eine geeignete Auswahl von Abgleichelementen eingestellt werden.

Weitere Einzelheiten eines derartigen bevorzugten Abgleichschaltkreises sind im einzelnen in der oben genannten Patentanmeldung P vom gleichen Tage (Anwaltsakte: M 6203) erläutert.

In dieser Patentanmeldung ist ferner eine Einrichtung zur Einstellung der absoluten Größe der Abgleichsignale angegeben, die vom jeweiligen Abgleichschaltkreis erzeugt werden, mit denen sich sehr feine Abgleichungen für Digitalanalogwandler herstellen lassen, welche sehr dicht an den Spezifikationswerten liegen; ferner ist dort ein gröberer Abgleich für solche Digitalanalogwandler angegeben, die stärker von der Nominalspezifikation abweichen.

In den Fig. 3a und 3b ist ein Schaltkreis wiedergegeben, der einen selektiven Durchbruch der Abgleich-Betätigungseinrichtungen, wie z.B. der in Fig. 1 wiedergegebenen Zenerdioden ermöglicht,, wobei er weder direkten Zugriff zu den Zenerdioden noch das Hinzufügen von irgendwelchen Extraleitungen, die noch nicht im Digitalanalogwandler vorhanden sind, erfordert! Obwohl Zenerdioden verwendet werden, um die Abgleichelemente bei einem bevorzugten Ausführungsbeispiel zu betätigen, darf darauf hingewiesen werden, daß der wiedergegebene Schaltkreis sich auch bei anderen Zweipol-Schaltanordnungen verwenden lässt, wie z.B. bei schmelzbaren Widerstandsbrücken oder -verbindungen. Zur Vermeidung unnötiger Wiederholungen ist ein 8-Bit-Digitalanalogwandler wiedergegeben, jedoch darf darauf hingewiesen werden, daß sich der neuartige Schaltkreis sogar noch größere Bedeutung bei größeren und umfassenderen Anordnungen besitzt, wie zum Beispiel 12 Bit-Digitalanalogwandlern, bei denen die Genauigkeit und damit die Abgleich-Anforderungen sogar noch strenger sind. Der wiedergegebene Digitalanalogwandler verwendet einen Kettenleiter der üblichen R-2E-Konfiguration, wobei ein Verstärkerkreis 36 eine gemeinsame Vorspannung für die verschiedenen Bits liefert. Jedes Bit besitzt einen Schalter 38, der in der in Fig. 2 wiedergegebenen Art aufgebaut ist, und vervollständigt einen Schaltkreis zwischen dem Bit und einer gemein-

- 13 -

809833/0918

samen Ausgangskleinme 40. Die Schalter 38 sind betätigbar an entsprechende Eingangsleitungen angeschlossen, die mit L1 bis L8 für die ersten acht Bits bezeichnet sind. Die Leitungen erstrecken sich von dem schließlich versiegelten DAC-Gehäuse zum Einbau in eine Schaltungsplatte oder dergleichen nach außen.

Beim wiedergegebenen Ausführungsbeispiel ist Vorsorge zum Abgleichen von vier verschiedenen Bits über Abgleichkreise 42, 44, 46 und 48 getroffen, die mit TMM1 bis TRIM4 bezeichnet sind, wobei ieder von ihnen einen Schaltkreis mit einer Vielzahl von Abgleichelementen aufweist, wie sie in Fig. 1 wiedergegeben sind. Die Abgleichkreise sind schematisch in Blockform wiedergegeben, wobei ihre entsprechenden Zenerdioden mit den gleichen Bezugszeichen wie in Fig. 1 bezeichnet sind. Das generelle Anliegen des neuartigen Schaltkreises besteht darin, den Durchbruch von ausgewählten Zenerdioden und damit die Betätigung der mit den entsprechenden Zenerdioden verknüpften Abgleichelemente zu ermöglichen, indem geeignete Signale an die Leitungen L1 bis L8 angelegt werden, wobei diese Leitungen auch zur Einführung der digitalen Eingangssignale für den Digitalanalogwandler erforderlich sind. Da sechzehn Zener-Abgleichelement-Schalter mit einer Gesamtheit von 32 Klemmen verwendung finden, von denen jede mit einem geeigneten Betriebssignal versorgt werden muß, ist offensichtlich, daß die acht zur Verfügung stehenden Leitungen nicht ausreichen, wenn man jeweils eine mit den Zenerdioden verbinden will. Dieses Problem wird dadurch gelöst, daß jede der Leitungen mit jeweils einer Klemme einer Vielzahl von Zenerdioden in einer Matrix verbunden wird, so daß das Klemmenpaar für jede Zenerdiode in Reihe mit einem einzigen Paar von Leitungen geschaltet ist. Bei einer derartigen Anordnung muß die normale Betriebsart des Digitalanalogwandlers von einer Betriebsart getrennt werden, bei der die Abgleichkreise eingestellt werden, um ein unabsichtliches Einstellen der Abgleichkreise zu vermeiden, wenn digitale Eingangssignale an die Leitungen angelegt werden. Eine zusätzliche Kombination tritt aufgrund der Tatsache auf, daß es nicht erwünscht ist, die gleichen Spannungs-Versorgungs-

- 14 -

809833/0918

2 Q O ο 4 7 2

schienen für die Durchbruchspannung der ausgewählten Zenerdioden zu nehmen, wie sie zur Erzeugung des Bit-Ausgangstromes verwendet werden. Diese Probleme werden dadurch gelöst, daß Schalteinrichtungen zwischen aie Spannungs-Versorgungsschienen und die Zenerdioden geschaltet werden, wobei die Schalter von einer relativ hohen, den digitalen Eingangsspannungspegel überschreitenden Spannung betätigt werden, um die Durchbruch-Schaltkreise zwischen den Versorgungsschienen und den ausgewählten Zener-Schaltelementen zu vervollständigen. Die Leitungen können auf diese Weise sowohl bei Betriebsart bei digitalen Eingangsspannungspegeln als auch bei Abgleichs-Betriebsart bei hohen Spannungspegeln verwendet werden, um die Signale den verschiedenen Zener-Schaltelementen zuzuführen.

In Fig. 3a und 3b steuert jede der Leitungen Ll bis L4 das Anlegen einer negativen Spannung von der negativen Versorgungsschiene 142 zu den Zenerschalter-Eingangsklemmen, während jede der übrigen Leitungen L5 bis L8 zur Vervollständigung der Schaltkreise zwischen eine Versorgungsschiene 144 für positive Spannung und die Zener-Ausgangsklemmen geschaltet ist. Die Leitungen Ll bis L4 sind jeweils über Strombegrenzungs-Widerstände R1 bis R4 an entsprechende Schwellwerteinrichtungen TH1 bis TH4 und auch an die Kettenleiter-Schalter 38 der jeweiligen Bit-Schaltkreise angeschlossen. Die Schwellwert-Einrichtungen TH1 bis TH4, die vorzugsweise als Kollektor-Basisteile von lateralen PNP-Transistoren ausgelegt sind, deren Durchbruch-Spannungs-Schwellwerte bei ungefähr 80 Volt liegen, sind so geschaltet, daß sie Öffnungs- oder Torsignale an die Basen der entsprechenden NPN-Schalttransistoren SVIl bis SW4 legen, wenn die Spannungssignale an ihren entsprechenden Leitungen ihre Schwellwerte überschreiten. Die Betätigungs- oder Schalt-Zenerdioden 12 bis 13 für die Abgleichkreise 42 bis 48 sind in Vierergruppen angeordnet, wobei nur eine Senerdiode für jeden Abgleichkreis in jeder Gruppe wiedergegeben ist. Die Kollektoren der Schalttransistoren SWl bis SW4 sind an die Eingangsklemmen der Zenerdioden in der jeweiligen Gruppe über entsprechende isolierende Dioden 50 angeschlossen, die in Serie mit der jeweiligen Zener-

- 15

80 3 833/0918

diode geschaltet ist. Die Eingangsklemme jeder Zenerdiode ist auf diese Weise in Reihe mit einer der Leitungen L1 bis L4 geschaltet, wobei die vier Sener-Schalter für jeden Abgleichkreis jeweils an verschiedene Leitungen angeschlossen sind.

In ähnlicher Weise sind die Leitungen L5 bis L8, zusätzlich zu den digitale Eingangssignale zuführenden Leitungen für ihre entsprechenden Bit-Schaltkreise jeweils über entsprechende Schwellwerteinrichtungen TH5 bis TH8 an die Betätigungs-Steuerklemmen der Schalter SW5 bis SWS angeschlossen. Diese Schalter steuern ihrerseits das Anlegen der Spannung von der positiven Versorgungsschiene 144 an die Zenerschalter-Ausgangsklemmen, die für jeden Abgleichschaltkreis mit einem einzigen der Schalter SW5 bis SW8 zusammengeschaltet sind und es damit ermöglichen, daß die Ausgangsseite der Zenerdioden für jeden Abgleichkreis von der gleichen Leitung gesteuert wird.

Eine schematische Darstellung der Schwellwert- und Schalteinrichtungen, die an jede der Leitungen L5 bis L8 angeschlossen ist, ist in Fig. 4 wiedergegeben. Jede Schwellwerteinrichtung besitzt eine Vielzahl von in Reihe geschalteten NPN-Transistoren 54, 56 und 58, so daß die dreifache Durchbruchspannung jedes einzelnen Transistors an die Leitung angelegt werden muß, um den Durchbruch des Schwellwertkreises zu erreichen. Die Anzahl der drei wiedergegebenen Transistoren ist willkürlich; die tatsächlich verwendete Anzahl wird durch die gewünschten Betriebsspannungen und die Eigenschaften der jeweiligen Transistoren bestimmt. Mit NPN-Schwellwerttransistoren, die jeweils eine Durchbruchspannung von ungefähr 6 Volt besitzen, muß ein Spannungsdifferential von zumindest 18 Volt über dem Schwellwertkreis angelegt werden, um ein Ausgangssignal an der Basis des Transistors 58 zu erzeugen. Der Schaltkreis weist einen PNP-Transistor 60 auf, dessen Emitter an die Basis des Transistors 58 angeschlossen ist, während seine Basis mit einer positiven Versorgungsspannung von üblicherweise 15 Volt vorgespannt ist. Ein Paar von Schalttransistoren 62 und 64

- 16 -

809833/0918

ist in Stufen an den Kollektor des Transistors 60 angeschlossen, wobei der Transistor 64 einen Schalter zwischen der positiven Versorgungsschiene 144 und den Zener-Schaltelementen des entsprechenden Abgleichkreises bildet. Er wird leitend, wenn ein Signal am Emitter des Transistors 60 auftritt, das die positive Versorgungsspannung überschreitet und damit den Transistor in seinen leitenden Bereich bringt, der seinerseits die Transistoren 62 und 64 öffnet. Mit einer Schwellwertspannung von 18 Volt im Steuerkreis und einer Versorgungsspannung von 15 Volt muß die Leitungsspannung einen Schwellwert von 33 Volt überschreiten, bevor ein Schaltkreis zwischen der positiven Versorgungsschiene 144 und den Abgleichkreis-Zenerschaltern geschlossen wird.

Aus den Fig. 3a und 3b ist erkennbar, daß die Zener-Schaltelemente des Abgleichkreises mit den Leitungen L1 bis L8 zu einer 4x4 Matrix zusammengeschaltet sind, was eine unabhängige Auswahl von beliebigen der sechzehn möglichen Zener-Schaltelemente ergibt. Die ausgewählten einzelnen Zener-Schaltelemente werden dadurch in ihren Durchbruchbereich gebracht, daß ein Stromweg von ihren Eingangsklemmen zur Versorgungsschiene für negative Spannung und ihren Ausgangsklemmen zur Versorgungsschiene für positive Spannung gebildet wird. Für jedes Zenerelement wird eine Schaltkreisverbindung mit der Versorgungsschiene für negative Spannung durch eine der Leitungen L1 bis L4 und mit der Versorgungsschiene für positive Spannung durch eine der Leitungen L5 bis L8 gesteuert. Jede Zenerdiode ist auf diese Weise mit einem einzigen Paar von Leitungen vorwählbar, so daß es möglich ist, gerade die jeweils ausgewählte Zenerdiode und keine andere in ihren Durchbruchbereich zu bringen, indem größere Spannungen als die Schwellwertspannungen an ihre entsprechenden Leitungen gelegt werden. So ist beispielsweise aus Fig. 3a und 3b erkennbar, daß die Zenerdiode 18 des zweiten Abgleichkreises 44 dadurch in ihren Durchbruchbereich gebracht wird, daß geeignete Spannungssignale an die Leitungen L4 und L6 angelegt werden, während die Zenerdiode 14 des dritten Abgleichkreises den Leitungen L2 und L7 zugeordnet ist.

Gemäß einem weiteren Merkmal des oben beschriebenen Schaltkreises

- 17 809833/0918

weist dieser einen Mechanismus auf, um zu verhindern, daß die Abgleichkreise zufällig und unabsichtlich geändert werden, sobald einmal die gewünschte Kombination von Zenerdioden kurzgeschlossen und ein Abgleichschema eingerichtet worden ist. Zu diesem Zweck ist eine der Zenerdioden aus dem Abgleichkreis für das abgeglichene Bit mit geringster Bedeutung einem Absperrkreis zugeordnet. In dem wiedergegebenen Schaltkreis ist dies die Zenerdiode 16 des Abgleichkreises 48. Die Eingangsklemme dieser Zenerdiode ist über einen einstellbaren Widerstand 66 an den Emitter eines PNP-Transistors 68 angeschlossen, der mit einer konstanten Spannung vorgespannt ist, welche aber niedriger als die seinem Emitter von der positiven Versorgungsschiene über die Zenerdiode 16 zugeführte Spannung ist. Wenn der Transistor 68 leitet, öffnet er einen weiteren Transistor 70 und schließt damit einen Sperrkreis von der positiven Versorgungsschiene über einen Stromquellentransistor 72 zu den Basen der Sperr-Transistoren L.0.1 bis L.0.4. Die zuletzt genannten Transistoren sind zwischen die Basen und Emitter der jeweiligen Schalttransistoren SW1 bis SV74 geschaltet. Wenn der Transistor 70 leitet, werden sie von dem Strom aus dem Stromquellentransistor 72 in die Sättigung getrieben und lenken dann jedes Signal,das danach an die Leitungen L1 bis L4 angelegt wird, weg von den Basen ihrer angeschlossenen Schalttransistoren. Dies verhindert ein Schließen der Durchbruchschaltkreise für sämtliche Zenerdioden, sogar dann, wenn im Anschluß daran Spannungen an ein Paar von Leitungen angelegt wird, das den Schwellwertpegel überschreitet.

Bei einem Signalpegel von 5 Volt für das digitale Eingangssignal wird vorzugsweise ein Spannungspegel von ungefähr 80 Volt in der Abgleichs-Betriebsart verwendet. Es darf darauf hingewiesen werden, daß der höhere Spannungspegel nicht nur an die Abgleichkreise, sondern auch an die Basen der Transistoren 22 im Schaltkreis für jedes Bit angelegt wird. Um Spannungen in diesem Bereich standhalten zu können, sind die Transistoren 22 als laterale PNP-Transistoren ausgelegt. Es darf darauf hingewiesen werden, daß die Widerstände R1 bis R4 mit einem ausreichenden Wert ausgewählt sind, um den

- 18 -

809833/0918

Strom für die Schwellwert-Steuerdioden TH1 bis TH4 auf einen Pegel zu begrenzen, bei dem diese Dioden ihren Durchbruch haben, aber nicht bei einer Abgleich-Steuerspannung von 80 Volt durchbrennen, wenn diese an ihrer entsprechenden Leitung angelegt wird. Dies stellt eine wichtige Eigenschaft dar, da jede der Schwellwertdioden in Serie mit einer Vielzahl von Zenerdioden als Schaltelementen geschaltet ist und wiederholte Abgleich-Steuersignale über ihre entsprechende Leitung an die Diode gelegt würden, wenn die Vorwahl von mehr als einer der zugeordneten Zenerdioden als Schaltelemente gewünscht ist.

Auch wenn vier Abgleichkreise mit jeweils vier Elementen der Deutlichkeit halber erläutert worden sind, ist der neuartige Schaltkreis keinesfalls -auf eine derartige Konfiguration beschränkt. Mehr Bits können mit weniger Abgleichelementen pro Bit abgeglichen werden, oder aber weniger Bits können mit einem größeren Bereich von Elementen pro Bit abgeglichen werden. Im allgemeinen besteht die einzige Begrenzung dieser Anzahl darin, daß die Gesamtanzahl von Abgleichelementen die Gesamtanzahl von möglichen Selektionen für eine vorgegebene Anzahl von Eingängen überschreitet. Außerdem wird mit der oben angegebenen Schaltung ein Grad von automatischer Kompensation für höhere Auflösungen erreicht, die bei Digitalanalogwandlern höherer Ordnung erforderlich ist. Die Abgleich-Auflösung für jedes Bit verändert sich in positiver Weise mit der Anzahl von Elementen pro Bit. Bei einem 12-Bit-Digitalanalogwandler ist die Auflösung kritischer als beim wiedergegebenen 8-Bit-Digitalanalogwandler. Diese zusätzliche Auflösung wird innerhalb der Grenzen des oben beschriebenen neuartigen Schaltkreises erreicht, da durch das Konstanthalten des Anteiles von abgeglichenen zu nicht abgeglichenen Bits die Anzahl von Abgleichelementen, die pro abgeglichenem Bit verwendet werden kann, direkt mit der Anzahl der Bits ansteigt. Auf diese Weise kann die halbe Anzahl eines 12-Bit-Digitalanalogwandlers mit sechs Abgleichelementen pro Ext abgeglichen werden und nicht nur mit vier Elementen pro Bit, wie beim wiedergegebenen Digitalanalogwandler. Besteht ein binäres Verhältnis zwischen den Ausgängen der

- 19 -

809833/0918

Elemente, so ermöglicht dies, die Abgleich-Auflösung für die wichtigsten Bits eines 12-Bit-Digitalanalogwandlers um einen Faktor von 4 über die Auflösung zu steigern, die für das entsprechende Bit eines 8-Bit-Digitalanalogwandlers erreichbar ist.

803833/0918

-ZA-

6 0;; 4 72

803833/0918 original inspected

Claims (1)

1. Herne 1, ⁸⁰⁰° München 40,

   l..niU.nU.,tr.0.1D „, , _{( R μ β u} Ebonnchor SImBo 17

   Postfach 1140 Uipi.Mljg. Π. Π. Dd.i-1 Pat.-Anw. Betzter

   Pat.-Anw. Herrmann-Trenlepohl DiDI-PtiVS Eduard Betzier Fernsprecher: 36 3011

   Fernsprecher: 51013 V · J " 36 3012

   ⁵¹⁰¹⁴ Dipl.-Ing. W. Herrmann-Trentepohl ^³⁰¹³

   Telegrammanschrift: Telogrammanschrlft:

   Bahrpatente Herne PATENTANWÄLTE Babetzpat München

   Telex OB 229853 Telex 5 215 360

   Γ ~l Bankkonten:

   Bayorlsche Vereinsbank München 952287

   '-) Q(\L· i fj Ά Dresdner Bank AG Hörne 7-520499

   töUOH 14* Postscheckkonto Dortmund 55368-467

   _J

   ^Re'-^: MO 6202 Sj/hr

   In der Antwort bitte angeben

   Zuschrift bitte nach:

   München AhhoTfach 3

   Precision Monolithics, Inc.

   1500 Space Park Drive

   Santa Clara, Calif. 95050 (USA)

   Schaltkreis zur gesteuerten Einstellung von elektrischen Schaltkreisanordnunaen

   Patentansprüche

   1. Anordnung mit einem elektrischen Schaltkreis und mit einer Vielzahl von an den Schaltkreis angeschlossenen Leitungen zur Herstellung einer elektrischen Verbindung mit diesem, wobei der Schaltkreis bei Anlegen von elektrischen Signalen innerhalb eines ersten Signalbereiches an die Leitungen für Betrieb ausgelegt ist, dadurch gekennzeichnet , daß eine Einrichtung zur Einstellung der Betriebseigenschaften der Schaltkreisanordnung vorgesehen ist, die folgende Baugruppen aufweist:

   einen selektiv betätigbaren Einstellschaltkreis, der zur Einstellung der Betriebseigenschaften des Schaltkreises elektrisch mit

   — 2 —

   809833/091 8

   ORIGINAL INSPECTED

   -?- 2ÖÜD472

   diesem verbunden und so ausgelegt ist, daß er bei Anlegen eines Betätigungssignales innerhalb eines zweiten Signalbereiches an seine Eingangsklemmen arbeitet, wobei sich die ersten und zweiten Signalbereiche gegenseitig ausschließen,

   eine Vielzahl von extern zugänglichen Eingangsklemmen, die an den Einstell-Schaltkreis angeschlossen sind,

   wobei zumindest einige der Leitungen an die entsprechenden Eingangsklemmen angeschlossen sind, um diesen die Betätigungssignale zuzuführen und somit dafür zu sorgen, daß die Leitungen sowohl in einer Betriebsart, wenn die angelegten Signale sich innerhalb des ersten Bereiches bewegen, als auch einer Einstellbetriebsart verwendet werden, wenn die angelegten Signale innerhalb des zweiten Bereiches liegen.

   IJ Digitalanalogwandler mit einer Vielzahl von Bit-Schaltkreisen und mit einer entsprechenden Anzahl von Leitungen zur Zuführung von digitalen Eingangssignalen zu den entsprechenden Bit-Schaltkreisen, wobei zumindest einige der Bit-Schaltkreise jeweils eine zugeordnete Vielzahl von vorwählbaren Abgleichelementen aufweist, dadurch gekennzeichnet , daß eine Zweipol-Betätigungseinrichtung für jedes der Elemente vorgesehen ist und jede Betätigungseinrichtung in Betrieb setzbar ist, und zwar in Abhängigkeit von einem Paar von an ihre Klemmen angelegten Öffnungs- oder Torsignalen, und daß eine Einrichtung vorgesehen ist, welche die Klemmen jeder Betätigungseinrichtung in Serie mit einem entsprechenden einzigen Paar von Leitungen verbindet, die TorsignalrWege bilden und die Auswahl eines Abgleichsignals für jeden Bit-Schaltkreis ermöglichen, indem Torsignale an diejenigen Leiterpaare angelegt werden, die mit den Betätigungseinrichtungen der gewünschten Kombination von Elementen verbunden sind.

   3. Digitalanalogwandler nach Anspruch 2, dadurch gekennzeichnet , daß die Betätigungseinrichtungen in Abhängigkeit von Öffnungs- oder Tor-Spannungssignalen an ihren zugeordneten

   — 3 —

   809833/0918

   Leitungen betätigbar sind, welche einen Schwellwertpegel überschreiten, der größer als der Signalpegel der digitalen Eingangssignale ist, und daß die Bit-Schaltkreise so ausgelegt sind, daß sie die an die entsprechenden Leituncren angelegten Torspannungen aushalten.

   4. Digitalanalogwandler nach Anspruch 3, dadurch gekennzeichnet , daß für jeden abgeglichenen Bit-Schaltkreis erste Klemmen von jeder Betätigungseinrichtung für die Abgleichelemente bei jedem Bit in Serie mit einer gemeinsamen Leitung geschaltet sind und daß zweite Klemmen jeder Betätigungseinrichtung in Serie mit verschiedenen Leitungen geschaltet sind.

   5. Digitalanalogwandler nach Anspruch 4, dadurch gekennzeichnet , daß die Betätigungseinrichtunqen für die Abgleichelemente verschiedener Bit-Schaltkreise in Gruppen angeordnet sind, bei denen nicht mehr als ein Abgleichelement für jeden Bit-Schaltkreis in jeder Gruppe vorgesehen ist, während die zweiten Klemmen der Betätigungseinrichtungen für jede Gruppe in Serie mit einer gemeinsamen Leitung geschaltet sind.

   808833/0918