DE2804500A1

DE2804500A1 - Halbleitervorrichtung

Info

Publication number: DE2804500A1
Application number: DE19782804500
Authority: DE
Inventors: Jun-Ichi Nishizawa
Original assignee: Zaidan Hojin Handotai Kenkyu Shinkokai
Current assignee: Zaidan Hojin Handotai Kenkyu Shinkokai
Priority date: 1977-02-02
Filing date: 1978-02-02
Publication date: 1978-08-03
Anticipated expiration: 1998-02-03
Also published as: FR2379913A1; NL191525B; US4608582A; DE2804500C2; NL191525C; NL7801082A; GB1600825A; FR2379913B1

Description

2SÜ45QQ

PATENTANWALT DIPL.-ING. 8000 MÜNCHEN 22

KARL H. WAGNER GEWÜRZMÜHLSRASSE 5

POSTFACH 246

78-N-3O5O

2. Februar 1978

ZAIDAN HOJIN HANDOTAI KENKYU SHINKOKAI, Kawauchi, Sendai, Miyagi, Japan

Halbleitervorrichtung

Die Erfindung bezieht sich auf eine Halbleitervorrichtung mit nicht gesättigten I/U-Kennlinien und auf ein IC-Gebilde, welches solche Vorrichtungen verwendet.

Während sich die Erfindung ganz allgemein auf eine Halbleitervorrichtung bezieht, so bezieht sie sich doch insbesondere auf einen Feldeffekttransistor, der für eine hohe Schaltgeschwindigkeit geeignet ist und als Ersatz für einen Bipolartransistor dienen kann, wobei die Erfindung sich ebenfalls auf ein IC-Gebilde zur Verwendung eines solchen Transistors bezieht.

Übliche integrierte Logikschaltungen werden hauptsächlich mit Bipolartransistoren gebildet. Zu diesen Strukturen gehört die integrierte Injektionslogik (I L), die emittergekoppelte Logik (ECL), die Transistor-Transistorlogik (TTL), die Diodentransistorlogik (DTL), die Widerstandstransistorlogik (RTL), die Emitterfolgerlogik (EFL) und die Non-Threshold-Logik (NTL).

Es sind ferner bereits bipolare Halbleiterspeicher, wie beispielsweise die folgenden bekannt: Dynamischer Speicher mit wahlfreiem Zugriff (D-RAM), statischer Speicher mit wahlfreiem Zugriff (S-RAM), Nur-Lesespeicher (ROM).

809831/1028 - -^-

— S

2bü450Q

Bipolartransistoren haben jedoch derartige Eigenschaften, daß die zwischen dem Collector und der Basis gebildete Kapazität und die zwischen der Basis und dem Emitter gebildete Kapazität beide sehr groß sind, so daß die Reduktion des Basiswiderstandes begrenzt ist und daß ferner ein Minoritätsträger-Speichereffekt nicht zu vermeiden ist. Diese den Bipolartransistoren innewohnenden Eigenschaften beschränken in unerwünschter Weise die Arbeitsgeschwindigkeit der bipolaren integrierten Schaltung, die einen derartigen Bipolartransistor verwendet. Da ferner der Leistungsverbrauch in einem Bipolartransistor verhältnismäßig hoch ist, ist das Leistungsverzögerungsprodukt pTdemgemäß theoretisch in entsprechender Weise groß. Derzeit können bipolare, mit hoher Geschwindigkeit arbeitende integrierte Logikschaltungen, TTL-,ECL-und NTL-Schaltungen eine minimale Verzögerungszeit im Bereich von ungefähr 0,1 bis ungefähr 1 Nanosekunden beim derzeitigen Stand der Entwicklung zeigen, wobei sich dabei ein Leistungsverzögerungsprodukt pt* von ungefähr mehreren bis unge-

fähr 100 Pico-Joule pro Gate ergibt, wohingegen I L ein minimales Leistungsverzögerungsprodukt pt im Bereich von ungefähr 0,1 bis ungefähr 1 Pico-Joule pro Gate ergibt und dabei eine Verzögerungszeit Ύ in der Größenordnung von 10 Nanosekunden aufweist. Bei den Bipolartransistoren verwendenden Halbieiterspeichern ist eine relativ große Leistung zum Schreiben und Lesen von Addressen aus ähnlichen Gründen erforderlich.

Der vom Erfinder vorgeschlagene statische Induktionstransistor (SIT) ist eine Art Unipolartransistor und besitzt unterschiedliche Eigenschaften, insoferne als die parasitären Kapazitäten klein sind, daß der Gatewiderstand, der dem Basiswiderstand entsprechen kann, sehr klein sein kann, daß die Ladungsträger durch ein elektrisches Feld einer Driftbewegung unterworfen werden, daß der Raumladungsspeichereffekt vernachlässigbar klein ist, daß ein Betrieb mit geringem Rauschen und hoher Verstärkung möglich ist und daß nicht gesättigte Drainstrom/Drainspannungs-Kennlinlen mindestens in einem Teil des Betriebsbereichs des Transistors erreicht werden können, und zwar unabhängig von der Größenordnung der angelegten Gatevorspannung. Weitere Informationen hinsichtlich

809831/1028

-si- ^. 8 O 4 5 O Q

des statischen I luktionstransistors können den folgenden Literaturstellen entnommen werden: U.S. Patent-Anmeldungen S.N. 817,052 und 576,541, "IEEE Trans. Electron Devices" ED-22, 185 (1975) und DT-OS 22 20 789.2-33 sowie DT-OS 22 37 662.1-33.

Ferner wurde die Verwendung von statischen Induktionstransistoren

2 bei integrierten Schaltungen insbesondere der I L-Bauart in den U.S. Patent-Anmeldungen S.N. 748,292 und 812,738 vorgeschlagen. (DT-OS 26 55 917 und DT-OS 27 30 373).

Die bislang erfolgten Entwicklungen des statischen Induktionstransistors konzentrierten sich jedoch hauptsächlich auf solche Vorrichtungen, die bei einer umgekehrten Gatevorspannung betreibbar sind, und somit können diese SITs nicht für Bipolartransistoren eingesetzt werden.

Ferner wurde bereits ein Bipolartransistor vorgeschlagen, bei dem die Basiszone insbesondere durch das Anlegen einer hohen CollectorsDannung durchbrochen ist (punched through). Dieser bipolare Punch-Through-Transistor zeigt eine nicht gesättigte Drainstrom/Drainspannungs-Kennlinie. Der Punch-Through-Transistor wurde jedoch eher als ein fehlerhaftes Produkt oder eine unbrauchbare Vorrichtung bezüglich des üblichen Konzepts der Bipolartransistoren der Sättigungs-Bauart angesehen. Demgemäß wurde hinsichtlich der Verwendbarkeit der Punch-Through-Transistoren keine positive Entwicklung erreicht.

Zusammenfassung der Erfindung. Die Erfindung hat sich zum Ziel gesetzt, eine Halbleitervorrichtung der Feldeffekttype vorzusehen, und zwar mit verbesserten Eigenschaften bzw. Kennlinien zur Durchführung eines Schaltbetriebs mit hoher Geschwindigkeit. Die Erfindung sieht ferner eine Halbleitervorrichtung der Feldeffekt-Bauart vor, die einen Bipolartransistor in der üblichen Halbleiterschaltung ersetzen kann. Die Erfindung sieht schließlich eine integrierte Schaltungsstruktur vor, und zwar einschließlich der verbesserten Halbleitervoriichtung der Feldeffekt-Bauart und mit einer Äquivalentschaltung ähnlich der üblichen integrierten Halbleiterschaltung mit BipolartransfsticJrsrf. ' Die ^Erfindung hat sich weiter-

-<- ^004500

AA

hin zun Ziel gesetzt, eine integrierte Schaltungsstruktur mit einem Bipolartransistor vorzusehen, und zwar mit einer im wesentlichen abgeschnürten (pinched off) Basiszone (Region) zur Erreichung eines Betriebs mit verbessertem Hochfrequenzverhalten und hoher Arbeitsgeschwindigkeit.

Gemäß einem Ausführungsbeispiel der Erfindung ist eine Halbleitervorrichtung vorgesehen, die eine Halbleiterzone einer Leitfähigkeitstype einschließlich einer Stromkanalzone mit niedriger Störstellenkonzentration aufweist, ferner Stromeinführungs- und Abziehungs-Elektrodenmittel, verbunden mit den Enden der Stromkanalzone, und Steuerelektrodenmittel, vorgesehen benachbart zu der Stromkanalzone und zur Anlage einer Steuerspannung zur Definition eines Stromkanals in der Stromkanalzone, wobei sich die Erfindung insbesondere durch folgendes kennzeichnet: Die erwähnte Stromkanalzone besitzt eine derartige Breite und eine Störstellenkonzentration derart, daß die Stromkanalzone im wesentlichen beim Anlegen einer Vorwärtssteuerspannung abgeschnürt (pinched off) wird, um eine Potentialbarriere in dem Stromkanal für Ladungsträger zu erzeugen, die von der Stromeinführungselektrode in einem Hauptbetriebszustand des Transistors weglaufen und daß gestattet wird, die Höhe der Potentialbarriere kapazitiv zu steuern, und zwar durch eine an die Stromabziehungselektrode angelegte Spannung.

Die erfindungsgemäße Halbleitervorrichtung liefert einen Betrieb mit sehr hoher Geschwindigkeit und kann jeden Bipolartransistor in einer gegebenen Schaltung ersetzen.

Gemäß einem weiteren Ausführungsbeispiel der Erfindung ist eine integrierte Halbleiterschaltungsstruktur vorgesehen, die eine Vielzahl von Halbleiterelementen aufweist, von denen mindestens eines folgendes aufweist: Eine Halbleiterzone mit einer Stromkanalzone von niedriger Störstellenkonzentration, Strominjizier- oder Einführungs- und Abziehungs-Elektroden, verbunden mit den Enden der Stromkanalzone,und Steuerelektrodenmittel benachbart zu der Stromkanalzone und zum Anlegen einer Steuerspannung zur Definition eines Stromkanals in der Stromkanalzone, wobei die Stromkanalzone

809831/1028

eine derartige Breite und eine solche Störstellenkonzentration besitzt, um zu bewirken, daß die Stromkanalzone im wesentlichen bei einer Vorwärtssteuerspannung abgeschnürt (pinched off) wird, um eine Potentialbarriere im Stromkanal für die Ladungsträger vorzusehen, die von der Stromeinführungselektrode in einem Hauptbetriebszustand des Transistors weglaufen, und daß Breite und Störstellenkonzentration derart gewählt sind, daß die Höhe der Potentialbarriere kapazitiv durch eine an die Stromabziehelektrode angelegte Spannung steuerbar ist.

Weitere Vorteile, Ziele und Einzelheiten der Erfindung ergeben sich insbesondere aus den Ansprüchen sowie aus der Beschreibung von A'.isführungsbeispielen anhand der Zeichnung; in der Zeichnung zeigt:

Fig. 1A einen schematischen Querschnitt durch einen üblichen Bipolartransistor;

Fig. 1B und 1C die Potentialverteilung längs der Linien 1B-1B¹ und 1C-IC im Bipolartransistor der Fig. 1A;

Fig. 2A einen schematischen Querschnitt einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel der Erfindung;

Fig. 2B Darstellungen der Potentialverteilung längs der

Linie 2B-2B'in der Halbleitervorrichtung der Fig. 2A in zwei Betriebsarten;

Fig. 3 und Fig. 4 Darstellungen der Drainstrom/Drainspannung-Kennlinien, wie sie mit der Halbleitervorrichtung in der Fig. 2A erreichbar sind;

Fig. 5-8 schematische Querschnitte von erfindungsgemäßen Halbleiterstrukturen;

Fig. 9A und 9B und 9C alternative Kanalstrukturen der Halbleitervorrichtung der Τία SrS tfemäß Ausführungsbeispielen

«09851/1028

28045Q0

der Erfindung;

Fig. 1OA und 10B einen schematischen Querschnitt und ein

Äquivalentschaltbild einer integrierten Injektionslogik (I L)-Schaltung gemäß einem weiteren Ausführungsbeispiel der Erfindung;

Fig. 11, 12 und 13A Schaltbilder der emittergekoppelten Logik

(ECL) oder Strombetriebsartlogik (CML = current mode logic)-Schaltungen gemäß weiteren Ausführungsbeispielen der Erfindung;

Fig. 13B schematisch eine I/U-Kennlinie des in der

Schaltung der Fig. 13A verwendeten Konstantspannungstransistors Q„;

Fig. 14A und 14B Schaltungsbeispiele der Emitterfolgelogik

(EFL)-Schaltungen von UND-Gattern gemäß Ausführungsbeispielen der Erfindung;

Fig. 15A und 15B Schaltbilder von Nicht-Schwellwertlogik

(NTL = non-threshold logic)-Schaltungen von NOR-Gattern gemäß Ausführungsbeispielen der Erfindung;

Fig. 16 ein Schaltbild einer direktgekoppelten Tran

sistorlogikschaltung eines NOR-Gates gemäß einem Ausführungsbeispiel der Erfindung;

Fig. 17, 18 und 19 Schaltbilder von einer Widerstandstransistorlogik (RTL)-Schaltung, einer Diodentransistorlogik (DTL)-Schaltung und einer Transistor-Transistorlogik (TTL)-Schaltung gemäß Ausführungsbeispielen der Erfindung;

809831/1028

Fig. 20 und 21 schematische Querschnitte von erfindungsgemäßen Ausführungsbeispielen von Strukturen integrierter Injektionslogik(I²I)-Schaltungen;

Fig. 22 eine Darstellung von I/U-Kennlinien einer

in der Schaltung der Fig. 20 und 21 verwendeten Halbleitervorrichtung;

Fig. 23 eine Äquivalentschaltung der in den Fig.

und 21 gezeigten integrierten Halbleiterstruktur;

Fig. 24 ein Schaltbild eines NOR- und ODER-Gatters

gemäß einem weiteren Ausführungsbeispiel der Erfindung;

Fig. 25 einen schematischen Querschnitt einer er

findungsgemäßen Halbleitervorrichtung;

Fig. 26 und 27 Schaltbilder von NOR- und ODER-Gattern gemäß Ausführungsbeispielen der Erfindung;

Fig. 28 ein Schaltbild eines Emitterfolgerlogik

(EFL)-Kreises gemäß der Erfindung;

Fig. 29 ein Schaltbild einer NTL-Schaltung gemäß

einem weiteren Ausführungsbeispiel der Erfindung ;

Fig. 30 ein Schaltbild einer statischen RAM-Zelle

gemäß einem weiteren Ausführungsbeispiel der Erfindung;

2
Fig. 31A ein Schaltbild einer I L-Inverterschaltung

gemäß einem weiteren Ausführungsbeispiel der Erfindung;

809831/1028

- 8 - ^804500

Fig. 31B einen schematischen Querschnitt einer erfindungsgemäßen integrierten Halbleiterstruktur;

2
Fig. 32A ein Schaltbild eines I L-Inverters gemäß einem

weiteren Ausführungsbeispiel der Erfindung;

Fig. 32B einen schematischen Querschnitt einer integrierten Halbleiterschaltungsstruktur, welche die Schaltung der Fig. 32A verkörpert;

Fig. 33A ein Schaltbild einer dynamischen RAM-Zelle gemäß

einem weiteren Ausführungsbeispiel der Erfindung;

Fig. 33B einen schematischen Querschnitt einer erfindungsgemäßen integrierten Halbleiterstruktur, welche die Schaltung gemäß Fig. 33A verwirklicht;

Fig. 34A ein Schaltbild einer dynamischen RAM-Zelle gemäß

einem weiteren Ausführungsbeispiel der Erfindung;

Fig. 34B einen schematischen Querschnitt einer integrierten Halbleiterstruktur zur Verwirklichung der Schaltung gemäß Fig. 34A;

Fig. 35 und 36 schematische Querschnitte, welche Strukturen

der Halbleitervorrichtung gemäß Ausführungsbeispielen der Erfindung veranschaulichen;

Fig. 37 I/U-Kennlinien der erfindungsgemäßen Halbleiter-

vorrichtungsausführungsbeispielen der Fig. 35 und 36;

-Fig. 38 ein Schaltbild der NOR-Gatterschal'tung gemäß

einem weiteren Ausführungsbeispiel.der Erfindung;

Fig. 39 ein Teilschaltbild einer allgemeinen Logikschal

tung mit dem Kreis gemäß Fig. 38.

809831/1028 Ζ .^UAL INSPECTED

280450Q

Es seien nunmehr bevorzugte Ausführungsbeispiele der Erfindung im einzelnen beschrieben. Der statische Induktionstransistor (SIT) kann allgemein als ein Feldeffekttransistor definiert werden, der eine Strombahn (-pfad) zwischen einer Strominjizieroder Einführungszone (Source) und einer Stromextrahier- oder Abziehungszone (Drain) und eine Potentialbarriere für Ladungsträger aufweist, die in der Strombahn nahe einer Steuerelektrode aufgebaut ist und durch eine Steuerspannung und eine Drainspannung steuerbar ist.

Der statische Induktionstransistor ähnelt somit dem Bipolartransistor insoferne, als eine Potentialbarriere in der Strombahn exist iert. Bekanntlich besteht ein Bipolartransistor aus einer Emitter-, einer Basis- und einer Collector-Zone. Die Leitfähigkeitstype der Basiszone ist entgegengesetzt zur derjenigen der Emitter- und Collectorzonen. Auf diese Weise gibt es npn-Type- und pnp-Type-Bipolartransistoren. Die Fig. 1A, 1B und 1C zeigen schematisch einen konventionellen npn-Bipolartransistor. Gemäß Fig. 1A weist ein Bipolartransistor eine n-Type-Emitterzone 1, eine p-Type-Basiszone 2 und eine n-Type-Collectorzone 3 auf. Potentialprofile des Bodens des Leitungsbandes längs der Linien 1B-1B¹ und 1C-1C¹ sind in den Fig. 1B und 1C gezeigt. Es ist offensichtlich, daß das obere-Ende des nicht gezeigten Valenzbandes parallel zum Boden des Leitungsbandes verläuft, aber niedriger als dieses, und zwar annähernd um die Energie des verbotenen Bandes des Halbleitermaterials. Die Energie eines Loches ist in der Abwärtsrichtung positiv. Wenn keine Spannung an Basis und Collector angelegt ist, so befinden sich die Böden oder unteren Enden des Leitungsbandes in den n-Type-Emitter- und Collector-Zonen auf ähnlichen (gleichen) Energien (beispielsweise $..). Da die Basiszone 2 zur p-Type gehört, ist die Fermi-Energie in der Basiszone 2 nahe dem oberen Ende des Valenzbandes, und somit wird der Boden des Leitungsbandes auf ein Niveau 0₂ durch das eingebaute Potential angehoben. Somit bildet die Basiszone 2 eine Barriere für die vom Emitter 1 zum Collector 3 transferierten Elektronen. Wenn eine positive Collectorspannung angelegt wird, so wird der Boden des Leitungsbandes in der Collectorzone auf eine entsprechende Energie abgesenkt, wie dies durch φ-, ϊ-^η den Figuren dargestellt ist. In einem solchen Zustand kann jedoch

809831/10 ? Β

Strom vom Emitter 1 zum Collector 3 fließen, da eine Barriere mit einer Höhe {φ~ ~ Φ* ) an der Emitterbasisgrenzschicht für die Elektronen in der Emitterzone 1 verbleibt. Wenn eine positive Basisvorspannung angelegt wird, so wird der Boden des Leitungsbandes in der Basiszone 2 vom Niveau φ^ durch die angelegte Spannung abgesenkt. Wenn der Boden des Leitungsbandes in der Basiszone 2 sich dem Boden des Leitungsbandes in der Emitterzone 1 nähert, so fangen Träger (in diesem Fall Elektronen)an, über die reduzierte (oder verschwundene) Barriere zu laufen und sie dringen durch die Basiszone 2. Auf diese Weise wird ein Collectorstrom gebildet. Es sei jedoch hier darauf hingewiesen, daß deshalb, weil die Basiszone ihre eigenen Ladungsträger (in diesem Falle Löcher) der entgegengesetzten Leitfähigkeitstype besitzt, diese auch beginnen, über die Barriere zur Emitterzone hin fortzuschreiten. Auf diese Weise wird das Fließen eines Basirstromes gestattet.

Die grundsätzliche Struktur oder der grundsätzliche Aufbau eines n-Kanal-statischen-Induktionstransistors gemäß einem Ausführungsbeispiel der Erfindung ist in Fig. 2A gezeigt, während das Potentialprofil des Bodens des Leitungsbandes längs der Linien 2B-2B" in Fig. 2B für die zwei Betriebsarten dargestellt ist. Das Null-Niveau in Fig. 2B zeigt den Boden des Leitungsbandes in einer neutralen n-Type-Zone an.

Fig. 2A zeigt eine Planar-Type-Struktur, bei der eine η -Type-Zone 12 epitaxial auf ein als Drain dienendes η -Type-Substrat 13 aufgewachsen ist,und eine η -Type-Zone 11 ist in die Oberfläche der n~-Type-Zone 12 zur Bildung einer Sourcezone eindiffundiert. Eine ρ -Type-Gatezone 14 ist in der Oberfläche der η -Type-Zone 12 durch entweder Ionenimplantation, die Diffusion oder das Ätz- und Abscheidungs-Verfahren ausgebildet, um die Sourcezone 11 im wesentlichen zu umgeben und eine Stromkanalzone zu definieren. Die Störstellenkonzentration der Stromkanalzone der η -Type-Zone 12 und der Gate-zu-Gate-Abstand (d.h. die Breite der Stromkanalzone) W sind derart ausgewählt, um die Stromkanalzone in exzessiver Weise abzuschnüren (pinch off), und

809831/1028

- * - 2ÖÜ4500

zwar mit Verarmungslagen bei der Gatevorspannung Null, wie dies in der linken Darstellung der Fig. 2B gezeigt ist. Der Boden des Leitungsbandes wird nämlich in der Mitte des Kanals um &φ angehoben. In diesem Zustand wird der Drainstrom hauptsächlich durch die Barrierenhöhe gesteuert, da die Barrierenhöhe umgekehrt exponentiell zur Größe des Drainstroms beiträgt. Wenn eine positive Gatevorspannung angelegt wird, so wird der Boden des Leitfähigkeitsbandes in der ρ -Type-Gatezone 14 abgesenkt und nähert sich dem Boden des Leitungsbandes im Kanalteil, und somit schrumpft die Verarmungslage, um die Barrierenhöhe zu reduzieren. Oberhalb einer gewissen positiven Gatevorspannung erscheint eine neutrale Zone mit einer Breite w in der Stromkanalzone, wie dies im rechten P'agramm der Fig. 2B dargestellt ist. Sodann verschwindet die Barriere und der Drainstrom wird sodann hauptsächlich durch die Breite w der neutralen Kanalzone gesteuert. Bei dieser Betriebsart verhält sich der statische Induktionstransistor (SIT) analog zum konventionellen Feldeffekttransistor hinsichtlich des Aspektes, daß der Drainstrom hauptsächlich durch die Breite (d.h. den Widerstandswert) des neutralen Stromkanals gesteuert wird.

Wenn der Stromkanalteil bei der Gatevorspannung Null nicht abgeschnürt wird, so erscheinen Kennlinienkurven, wie sie in Fig. 3 gezeigt sind und wie dies in den U.S. Patentanmeldungen S.N. 817,052 und 576,541 beschrieben ist. Beim Anlegen einer umgekehrten Gatevorspannung verschwindet die Breite der Neutralkanalzone. Wenn ein neutraler Kanal verbleibt, so sind die Drainstrom/Drainspannungskennlinien im wesentlichen linear und folgen dem Ohm'sehen Gesetz, wie dies durch die Gruppe A der Kurven dargestellt ist. In diesem Betriebsbereich kann der Transistor als ein veränderbarer Widerstand betrachtet werden. Nachdem der neutrale Kanalbereich verschwunden ist, wird eine Barriere an dem verarmten Abschnürungs- oder Pinch-Off-Teil aufgebaut. Sodann fließt kein Drainstrom, bis eine bestimmte Schwellendrainspannung angelegt wird. Wenn die Drainspannung V _c den Schwellenwert übersteigt, so

Do

steigt der Drainstrom I_DS exponentiell bei einem Anstieg der Drainspannung V an, wie dies durch die Gruppe B der Kennlinien dargestellt ist.

809831/1028

~ \^ £804500

Wenn der Stromkanal tief abgeschnürt wird durch die Verarmungslagen oder -schichten bei der Gatevorspannung Null, wie im vorliegenden Ausführungsbeispiel, so wird der Drainstrom nicht auf sehr große Werte bei einer Vorwärtsgatevorspannung unterhalb eines gewissen Wertes anwachsen, da eine bestimmte Vorwärtsgatevorspannung erforderlich ist, um die Höhe der Potentialbarriere zu reduzieren.

Wenn die η -Zone 12 aus Silicium gebildet ist, um so eine Stör-

13 —3 Stellenkonzentration von ungefähr η = 1 χ 10 cm und eine Dicke von ungefähr 3 Mikrometer zu besitzen, und wenn die ρ -Gatezone durch das Diffusionsverfahren derart gebildet ist, daß sich eine

19 —3 Oberflächenstörstellenkonzentration von ungefähr ρ = 1 χ 10 cm und eine Tiefe von ungefähr 3 Mikrometer ergibt, um einen quadratischen Kanal mit einem Querschnitt von ungefähr 5 χ 20 Mikrometer^ zu definieren, so erhält man die in Fig. 4 gezeigten Kennlinien.

Es sei bemerkt, daß der Drainstrom schnell groß wird und bei niedrigen Drainspannungen für die Kennlinien von V = 0,4, 0,6

und 0,8 V einen Knick zeigt. Man kann sagen, daß bei diesen Gatevorspannungen eine neutrale Kanalzone erscheint. Ferner wird bei einem Anstieg der Vorwärtsgatespannung der obere Teil oder das obere Ende des Valenzbandes in der ρ -Type-Gatezone abgesenkt (das Potential wird für die Löcher erhöht), und nähert sich dem Niveau des oberen Endes des Valenzbandes in der Kanalzone 12 und erreicht dieses schließlich. Sodann können freieLöcher in der ρ -Type-Gatezone in die η -Type-Kanalzone injiziert werden. Solche positive Ladung in der η -Type-Kanalzone 12 zeigt eine Anziehungskraft zur Anziehung der Elektronen, obwohl diese Elektronen eine wesentlich geringere Zahl als die Majoritätsträger im Kanal haben, und es kann dadurch die Einleitung der Injektion von Elektronen von der η -Type-Sourcezone 11 unterstützt werden. Beide Tiägertypen wandern oder driften durch das elektrische Feld im Gegensatz zum konventionellen Bipolartransistor. Die Änderung des Haupt (Drain)-Stroms I bezüglich der Änderung des Gatestroms Ι_β, , was dem Stromverstärkungsfaktor ß des üblichen Bipolar-

809831/1028

280450Q

transistors entspricht, ist gemäß der Erfindung sehr groß. Bei höheren Drainströmen wird der IR-Spannungsabfall an dem Serienwiderstand von der Sourceelektrode zum Intrinsicgate sehr groß, um als ein negativer Rückkopplungs(Gegenkopplungs)-Faktor zu wirken. Sodann wird die effektive Kanalbreite schmäler, obwohl der Potentialgradient steiler werden kann. In einem solchen Betriebszustand kann der Serienwiderstand stark bei einem Anstieg der Drainspannung ansteigen. Es sei hier jedoch darauf hingewiesen, daß eine kleine Barriere zwischen der Sourcezone (beispielsweise η -Type) und der Kanalzone (beispielsweise η -Type),infolge der Differenz des Fermi-Niveaus, in diesen Zonen noch immer verbleiben wird.

Wie man aus der Zeichnung erkennt, ist diese Vorrichtung für Schaltoperationen geeignet. Beispielsweise wird die Vorrichtung bei einer Gatevorspannung von ungefähr 0 bis 0,2 V ausgeschaltet, und bei einer Gatevorspannung von ungefähr 0,6 V eingeschaltet, wenn die Drainspannung bis hinauf zu ungefähr 0,8 V, beispielsweise bei 0,6 V, liegt.

Gemäß den gemessenen Daten liegt die Verlustleistung eines logischen Gatters gemäß einem Ausführungsbeispiel der Erfindung in der Größenordnung von 0,1 mW, d.h. auf einem Wert, der um eine Größenordnung kleiner ist als der erwähnte Wert für konventionelle Bipolarlogik.

Bei integrierten Halbleiterschaltungen ist es oftmals vorzuziehen, die Drainzonen an der (oberen) Oberfläche oder Oberseite anzuordnen, und zwar wegen der Einfachheit der Verdrahtung und der Schaltungskonstruktion. Ferner sei darauf hingewiesen, daß dann, wenn die Drainspannung Änderungen unterworfen ist, die die Drainzone begleitende Kapazität um so besser ist je kleiner sie ist. Demgemäß ist eine umgedrehte Struktur von Interesse. In der Struktur der Fig. 2A kann nämlich die n⁺-Type-Zone 11 als eine Drain und die η -Type-Zone 13 als eine Source verwendet werden. Bei einer derartigen umgekehrten Struktur ändert sich natürlich der Source-zu-Gate-Abstand in den Abstand

809831/1028

28CM5QQ

zwischen der n⁺-Type-Zone 13 und der p⁺-Type-Zone 14. Um den Source-zu-Intrinsicgate-Serienwiderstand zu reduzieren, kann die Dicke der η -Type-Zone unter den Boden der ρ -Type-Gatezone reduziert werden (oder verschwindet in einigen Fällen). Ferner ist die untere Kante der Gatezone 14 vorzugsweise schärfer dadurch ausgebildet, daß man auf selektive Ätz- und Abscheidungsverfahren vertraut. Die obigen Bemerkungen gelten auch für die folgenden Ausführungsbeispiele. Es ist ferner klar, daß die p-Kanalvorrichtungen dadurch gebildet werden können, daß man sämtliche Leitfähigkeitstypen der Halbleiterzonen umkehrt. Natürlich ist die Verwendung der Kennlinien der Fig. willkürlich, und die Erfindung beschränkt sich nicht auf das obige Beispiel. Es ist ferner offensichtlich, daß die in Fig. gezeigten Kennlinien durch Auswahl der Vorrichtungsparameter stark variiert werden können.

Als ein Beispiel werden die Vorrichtungsparameter der Siliciumtransistorstruktur der Fig. 2A in der Weise geändert, daß die η -Type-Kanalzone 12 eine Störstellenkonzentration von

13 -3
1 χ 10 cm besitzt, daß der kreisförmige Querschnitt 10 Mikrometer Durchmesser beträgt und daß eine Dicke von 10 Mikrometern vorhanden ist, wobei ferner die Gatezone 14 eine

19 —3 Störstellenkonzentration von 1 x 10 cm , eine Breite von 15 Mikrometer und eine Tiefe von 2,5 Mikrometer besitzt. Sodann ergibt sich unter diesen Bedingungen das folgende: Eine Gatevorspannung V_, = 0 V und eine Drainspannung V = 5 V, der Drainstrom beträgt ungefähr 5 Mikroampere und der Stromverstärkungsfaktor ß übersteigt 100 dann, wenn die Zone 11 als Source verwendet wird. Wenn die Zone 13 als Source (umgekehrte Struktur) verwendet wird, so liegt der Drainstrom unterhalb 3 Mikroampere und der Stromverstärkungsfaktor ß beträgt ungefähr 10.

Die Fig. 5-8 zeigen typische Beispiele der Querschnittsstruktur der Halbleitervorrichtung gemäß Ausführungsbeispielen der Erfindung.

809831/1028

^80450Q

Fig. 5 zeigt eine Planarstruktur der Oberflächengate-Bauart ähnlich der Fig. 2A. In diesem Ausführungsbeispiel ist die η -Type-Zone 12 dick auf der Seite der η -Type-Drainzone 13 ausgebildet, um die Anordnung derart zu treffen, daß die maximale Drainspannung groß ist. Die p⁺-Type-Gatezone 14 definiert einen Stromkanal in der η -Type-Stromkanalzone 12.

In Fig. 6 ist die ρ -Type-Gatezone 14 in die η -Type-Kanalzone 12 eingebettet. Diese Struktur ist zur Herstellung eines Transistors mit einer kurzen Kanallänge geeignet. Durch Anordnung der eingebetteten p⁺-Type-Gatezone derart, daß eine Vielzahl von Kanälen definiert wird, kann ein Transistor mit hoher Ausgangsgröße gebildet werden. Die ρ -Type-Gatezone 14 wird auf die Oberfläche durch eine mesaartige Struktur herausgeführt oder durch eine ρ -Type-Herausführzone, die sich zur Oberfläche erstreckt. In Fig. 7 werden ρ -Type-Gatezonen in den Ausnehmungsteilen gebildet, und zwar werden Ausschnittsnuten um die η -Type-Sourcezone 11 herum ausgebildet und die Gatezonen 14 werden in dem Seitenwandteil der Ausschnitte gebildet. Die Bodenteile der Ausschnitte sind mit einer dicken Isolator (beispielsweise Oxid)-Lage bedeckt, und die Gateelektroden 24 sind darauf ausgebildet. Die ρ -Type-Gatezone 14 berührt die Gateelektrode 24 an der Seitenoberfläche. Diese Struktur ist zur Minimierung der Gatekapazität geeignet, obwohl die Herstellung nicht einfach ist. Der Raum oberhalb der Gateelektrode 24 ist mit einem Isolationsmaterifi 1 , wie beispielsweise einem Polyimidharz, Siliciumoxid, polykristallinem Silicium mit hohem Widerstandswert, usw., gefüllt.

Fig. 8 zeigt eine Lateralstruktur, bei der die Stromkanalzone definiert wird durch die p-Type-obere-Gatezone 14 und ρ -Type-untere-Gatezone 14'. Die untere Gatezone 14' kann elektrisch mit der oberen Gatezone 14 verbunden sein oder auf eine konstante Spannung eingestellt sein. Diese Struktur ist leicht herstellbar, obwohl.die Oberflächenbesetzungsfläche groß wird.

809831/1028

Die p-Kanalvorrichtungen können einfach durch Umkehrung sämtlicher Leitfähigkeitstypen ausgebildet werden. Auch die Source- und Drainzonen können ausgetauscht werden, um umgekehrte (oder umgekehrt betriebene) Strukturen, wie zuvor erwähnt, zu bilden. Bei jeder der oben erwähnten Strukturen ist die Stromkanalzone derart konstruiert, daß sie bei einer Vorwärtsgatevorspannung bei Drainspannung Null abgeschnürt (pinched off) wird. Alternative Strukturen sind in den erwähnten U.S. Patentanmeldungen bzw. den entsprechenden deutschen Patentanmeldungen erläutert und auf diese wird ausdrücklich Bezug genommen.

Für die vorliegende Erfindung am wichtigsten sind die Kanalbreite W und die Störstellenkonzentration in der Zone mit hohem Widerstandswert, insbesondere der in der Kanalzone, in welcher der Kanal ausgebildet wird und der Hauptstrom gesteuert wird.Der Ausdruck "eben abgeschnürt" (eben "pinched off") drückt den Zustand aus, daß der Kanal eben durch die Verarmungslagen oder -schichten abgeschnürt ist, d.h. die von den beiden Seiten des Kanals aus wachsenden Verarmungsschichten berühren einander eben gerade. In ähnlicher Weise soll der Ausdruck "über-abgeschnürt" (over pinched off) den Zustand ausdrücken, daß die von beiden Seiten des Kanals aus wachsenden Verarmungslagen oder -schichten einander überlappen, und daß eine Potentialbarriere für sämtliche Ladungsträger aufgebaut wird, die sich von der Source zur Drain bewegen.

Gemäß der Erfindung ist der Kanal bei der Gatevorspannung 0 über-abgeschnürt durch die Auswahl der Kanalbreite W und die Störstellenkonzentration in der Kanalzone. Beispielsweise im Falle einer Siliciumvorrichtung liegt dann, wenn die Störstellen-

Λ A O 1OO

konzentration in der Kanalzone 1 χ 10 cm bzw. 1 χ 10 cm

12 -3
bzw. 1 χ 10 cm ist, die Kanalbreite vorzugsweise nicht höher als ungefähr 6 Mikrometer bzw. ungefähr 20 Mikrometer bzw. ungefähr 60 Mikrometer. Noch mehr wird bevorzugt, daß die Kanalbreite W derart ausgewählt ist, daß die Verarmungsschicht (Breite d^) von jeder Seite aus die andere Seite des Kanals (Wa* d) bei Vorspannung Null berührt. Sodann wird die Potentialbarriere eine Höhe (am Mittelteil) von ungefähr 1/4 des eingebauten Potentials

809831/1028

28045QQ

aufweisen. In diesem Falle wird der Haupstrom des statischen Induktionstransistors (SIT) in seinem "Aus"-Zustand um weniger als ungefähr 1/10 des eben abgeschnürten statischen Induktionstransistors vermindert. Wenn die Kanalbreite derart ausgewählt ist, daß die Verarmungsschicht von jeder Seite sich zweimal über die Breite der Kanalzone erstrecken würde (W^-=d) , so wird die Potentialbarriere eine Höhe von ungefähr 90% des eingebauten Potentials aufweisen.

Wenn die Kanalbreite exzessiv verschmälert wird, so wird der Widerstandswert des Kanals im "Ein"-Zustand groß. Es gibt daher eine Grenze hinsichtlich der Einengung des Kanals. Vom Standpunkt eines niedrigen "Ein"-Widerstands aus, was einen niedrigen Kanalwiderstand bedeutet, wenn der Transistor eingeschaltet ist, weist der Kanal vorzugsweise eine große Breite auf. Somit ist die Storstellenkonzentration in der Kanalzone vorzugsweise so niedrig als möglich, vorausgesetzt, daß die Herstellung in stabiler Weise und vorzugsweise mit niedrigen Kosten erfolgen kann.

Andererseits besitzt die Gatezone vorzugsweise eine hohe Storstellenkonzentration vom Gesichtspunkt eines niedrigen Gateausbreitungswiderstandes aus. Eine höhere Storstellenkonzentration der Gatezone wird von einem höheren eingebauten Potential begleitet. Ferner besitzt die Gatezone vorzugsweise eine kleine Breite zur Verringerung der parasitären Gatekapazität. Eine Verringerung der Gatekapazität führt zu einer Verbesserung des Hochgeschwindigkeitsbetriebs. Wenn ferner die Gatespannung hinreichend hoch in Vorwärtsrichtung liegt, so besteht die Möglichkeit, daß Strom zwischen Source und Gate fließt. Betrachtet man diese Tatsache, so besitzt die Kanalzone vorzugsweise einen größeren Querschnitt verglichen mit der Fläche der Gatezone, die der Sourcezone ausgesetzt ist. Bei dem statischen Induktionstransistor gibt es jedoch eine Potentialbarriere, die entlang der Gategrenzschicht infolge des eingebauten Potentials der Gategrenzschicht aufgebaut ist, und die Ladungsträger von der Sourcezone werden in der Kanalzone verdichtet. Auf diese Weise ist diese Begrenzung der Fläche der Gatezone bezüglich derjenigen des Kanals

809831/1028

nicht so streng wie beim Bipolartransistor. Dieser Aspekt sollte jedoch in einem gewissen Umfang berücksichtig werden/ und zwar insbesondere bei der umgekehrten Struktur. Bei einem Versuch überschreitet der Stromverstärkungsfaktor ß den Wert Eins dann, wenn die Gatefläche oder -zone 100 mal breiter ist als diejenige der Kanalzone bei einem umgekehrten Gebilde. Dieses Verhältnis kann als ein Schätzwert für den kritischen Wert benutzt werden.

Unter der Vorwärtsgatevorspannung wandern die von der Gatezone injiziertenMinoritätsträger, wenn vorhanden, durch das elektrische Feld und erreichen die Sourcezone. Die Möglichkeit der Rekombination in der Kanalzone mit einer niedrigen Störstellenkonzentration ist sehr gering. Wenn das eingebaute Potential der Gategrenzschicht auf der Drainseite niedriger liegen soll als auf der Sourceseite, so kann die Störstellenkonzentration in der Gatezone und/oder in der Kanalzone gradiert oder zugemessen werden.

Figuren 9A-9C zeigen Ausführungsbeispiele der Kanalstruktur folgend auf die eingebettete Gatestruktur der Fig. 6. In Fig. 9A bedeckt die η -Type-Zone 12 den größten Teil der Oberflächen der ρ -Type-Gatezone. Wegen des Vorhandenseins der Zonen mit hohem Widerstandswert sind sowohl die Kapazität zwischen Source und Gate als auch die Kapazität zwischen Gate und Drain klein. In Fig. 9B ist die n~-Type-Zone 12 mit einem hohen Widerstandswert auf eine Zwischenhöhe der ρ -Type-Gatezone 14 ausgebildet, und eine weitere Zone 15 mit relativ niedrigem Widerstandswert wird darauf aufgewachsen. Auf diese Weise wird der Source-zu-Intrinsicgate-Widerstandswert klein, die maximale Drainspannung kann hoch liegen und die Gate-zur-Drain-Kapazität kann reduziert werden. Die Zone 15 mit dem niedrigen Widerstandswert (15) kann derart ausgebildet werden, daß sie die Gatezone nicht berührt, sondern demgegenüber durch eine dünne n~-Type-Zone von hohem Widerstandswert getrennt ist. Anders ausgedrückt kann die η -Type-Sourcezone in den Kanal zwischen den Gatezonen hineinragen, um den Serienwiderstandswert zu verringern. Eine ähnliche Anordnung kann auch auf der Drainseite getroffen werden. Fig. 9C zeigt eine weitere Struktur, beider die Stromkanal-

809831/1028

- ta -

zone 12 mit hohem Widerstandswert nur in einer begrenzten dünnen Zone, umgeben durch die Gatezonen 14, ausgebildet ist. Die Zonen 15 und 16, welche die Kanalzone 12 und die Gatezone 14 sandwichartig umfassen, können den gleichen Widerstandswert oder unterschiedliche Widerstandswerte besitzen. Durch Unterdrückung der Dicke der Kanalzone kann der gesamte Source-zu-Drain-"Ein "-Widerstand (gemeint ist der Widerstandswert, wenn der Transistor eingeschaltet ist) sehr klein gemacht werden, während der bei abgeschaltetem Transistor fließende Leckstrom sehr klein gemacht werden kann. Bei diesen Strukturen kann die Störstellenkonzentration in jeder Zone derart vorgesehen sein, daß ein Gradient vorhanden ist. In einem Extremfall kann keine Begrenzung der Regionen auftreten. Auch die Auswahl der Störstellenkonzentration kann in großem Umfang geändert werden, um dem erstrebten Gebrauch zu entsprechen. Die Kanalzone mit einer niedrigen Störstellenkonzentration kann auch mit einer Intrinsiczone ausgebildet sein.

Die Fig. 1OA und 1OB zeigen eine I L-Struktur bzw. ein Äquivalentschaltbild davon. In Fig. 1OB dient ein Bipolar-Injektortransistor T~ als eine Konstantstromquelle und liefert einen Strom an eine Eingangsklemme 24 (wenn auf einer niedrigen Spannung befindlich) oder an das Gate eines statischen Induktionstransistors T₁. Wenn der Treibertransistor der vorhergehenden Stufe nämlich abgeschaltet wird, so werden die Träger in das Gate des statischen Induktionstransistors T₁ injiziert und heben das Gatepotential an. Sodann wird der Treibertransistor T₁ dieser Stufe abgeschaltet und die Ausgangsklemme wird mit einer niedrigen Spannung verbunden. Somit liefert eine Ausgangsklemme 23 eine invertierte Ausgangsgröße. In Fig. 1OA ist der Injektor(oder Last)-Transistor T- durch einen lateralen Bipolartransistor gebildet, der eine p⁺-Type-Emitterzone 18, eine η -Type-Basiszone 12' und eine p⁺-Type-Collectorzone 14 aufweist, und der Treiber (oder Inverter)-Transistor T₁ wird gebildet durch einen umgedrehten statischen Induktionstransistor mit einer η -Type-Sourcezone 11, einer η -Type-Zone 12 und einer η -Type-Drainzone 13 und einer p⁺-Type-Gatezone 14. Die Gatezone 14, die eine Zone gemeinsam mit der Drainzone des Bipolartransistors

809831/1029

28Ü450Q

T₉ ist, umgibt die Kanalzone 12, um die Stromkanalzone zu definieren. Die Gatezone 14 ist tief in die n~-Type-Zone 12 hinein ausgebildet, um so den Source-Gate-Abstand zu reduzieren, da dieser statische Induktionstransistor zur umgedrehten oder umgekehrten Bauart gehört. Elektroden 28, 24, 21, 23 und 24 werden auf den Gatezonen 18 bzw. 14 bzw. 11 bzw. 13 bzw. 14 ausgebildet. Wenn eine positive Signalspannung an die Eingangsklemme 24 angelegt wird, so wird der Strom (Löcher) zur Collectorzone 14 geleitet und darinnen gespeichert. Sodann steigt das Gatepotential an, um den η-Kanal SIT T. einzuschalten. Es sei hier bemerkt, daß dann, wenn das Gatepotential ansteigt, Löcher von der p⁺-Type-Gatezone in die η -Type-Kanalzone injiziert werden können. Die positive Ladung in der Kanalzone 12 hilft mit bei der Einleitung der Injektion von Elektronen von der Sourcezone 11. Auf diese Weise wird der Kanalwiderstand reduziert, um einen großen Drainstrom mit einer kleinen Versorgungsspannung zu erzeugen. Da ferner ein vorwärtsvorgespannter statischer Induktionstransistor das Vorhandensein eines Gatestroms gestattet, kann der SIT T-als eine Stromsenke (Abfluß) arbeiten, um die Änderung der Größe des durch den Injektortransistor T₉ injizierten Stroms zu reduzieren. Auf diese Weise liefert diese I L-Struktur einen Hochgeschwindigkeitsbetrieb zusammen mit einer kleinen Gatekapazität.

Man erkennt ohne weiteres, daß eine große Ausfächerung dadurch vorgesehen werden kann, daß man die Anzahl der Drainzonen vergrößert, wobei jede von einer gemeinsamen Gatezone umgeben ist. Da der Injektortransistor zumeist als eine konstante Stromquelle dient, kann er mit irgendeiner Type eines Transistors ausgebildet sein, und zwar beispielsweise mit den folgenden: Bipolartransistor, Sperrschicht-Feldeffekttransistor, Feldeffekttransistor mit isoliertem Gate oder statischer Induktionstransistor.

Der SIT gemäß der Erfindung kann einen Betrieb mit hoher Geschwindigkeit bei niedriger Verlustleistung durchführen, und zwar unter Verwendung einer Vorwärtsgatevorspannung und kann selbst einen Teil einer konventionellen bipolaren Transistorschaltung ersetzen.

809831/1028

Es seien nunmehr weitere Ausführungsbeispiele von SIT-IC's beschrieben, die für Bipolar-IC's verwendet werden können. Es ist klar, daß die Leitfähigkeitstypen der entsprechenden HaIbleiterelemente dadurch umgekehrt werden können, daß man die Polarität der Versorgungsspannungen umkehrt. Ferner kann ein Teil der in den Zeichnungen gezeigten SITs durch Bipolartransistoren ersetzt werden.

Fig. 11 zeigt eine emittergekoppelte Logik (ECL) oder Strommodelogik (CML). In der Schaltung werden Eingangssignale an die Gates der Eingangs-SITs QA und QB angelegt, die mit einem Drainwiderstand R₁ und einem Sourcewiderstand R. verbunden sind. Ein Bezuq ϊ- oder Referenz-SIT QR ist mit einem Drainwiderstand R2 und dem gemeinsamen Sourcewiderstand R. verbunden. Wenn ein Eingangssignal A und/oder B angelegt ist, so wird der Eingangs-SIT QA und/oder QB eingeschaltet, und die gemeinsame Drainspannung verringert sich (NOR-Logik). Ferner wird der IR-Spannungsabfall am Widerstand R, ansteigen, um den Bezugs-SIT QR auszuschalten, um dessen Drainspannung anzuheben (ODER-Logik). Diese NOR- und ODER-Logiksignale werden in den Ausgangs-SITs QO₁ und QO₂ verstärkt (Impedanztransformation), um Niederimpedanzausgänge zu erzeugen. Der Bezugs-SIT QR wird mit einer Konstantbezugsspannung versorgt, die von einer Bezugsspannungsschaltung V _ CKT geliefert wird, in der ein Bipolartransistor mit einem Widerstand verbunden ist, um eine Konstantspannung am Punkt R zu erzeugen. Dioden D werden zur Temperaturkompensation verwendet. Ähnliche Bezugsspannungsschaltungen werden auch bei den folgenden Ausführungsbeispielen benutzt.

Bei Hochgeschwindigkeits-Halbleiter-ICs wird die Betriebs- oder Operationsgeschwindigkeit durch die begleitende Kapazität beeinflußt, die dem Laden und Entladen ausgesetzt ist. In der Schaltung gemäß Fig. 11 sind sämtliche Drain-, Gate- und Source-Zonen der Eingangs- und Bezugs-SITs QA, QB und QR der Spannungsänderung ausgesetzt. Auf diese Weise ist die Arbeitsgeschwindigkeit begrenzt. Zur Erhöhung der Arbeitsgeschwindigkeit wird vorzugsweise die Anzahl der Spannungsänderungen ausgesetzten Zonen reduziert.

809831/1028

Fig. 12 zeigt eine Abwandlung, bei der die Drains der Input-SITs QA und QB direkt mit der konstanten Versorgungsspannung V verbunden sind und ein Zwischen-SIT QI verwendet wird. Die Eingangs-SITs QA und QB erzeugen ein ODER-Signal an ihren Sources und der Zwischen-SIT QI invertiert dieses ODER-Signal in ein NOR-Signal. Die Ausgangs-SITs QO- und QO2 führen die Impedanztransformation durch. Bei dieser Schaltung wird der Widerstand R₁. als eine Last für die Eingangs-SITs verwendet. Wenn Stabilität im Spannungsniveau am Eingang des Zwischen-SIT OI gewünscht wird, so kann der Lastwiderstand R₅ durch eine Parallelschaltung eines Widerstands R und eines SIT Q₂ ersetzt werden, vergleiche Fig. 13A, was eine Konstantspannungscharakteristik, wie in Fig. 13B gezeigt, ergibt.

Wenn ferner die Strominstabilität ein Problem wird, so kann ein Strombegrenzungs-Feldeffekttransistor in Serie mit den Eingangs-SITs geschaltet werden.

Die Fig. 14 A und 14B zeigen Emitterfolgerlogik(EFL)-Schaltungen eines 3-Eingangs-UND-Gatters. Drei p-Kanal-Eingangs-SITs sind parallelgeschaltet und ein n-Kanal-Mehrfach-Drain-SIT ist in einer Sourcefolgeanordnung damit verbunden. Die Last für die Eingangs-SITs kann ein Widerstand R.. (Fig. 14A) sein oder eine Parallelverbindung eines Konstantspannungs-SIT Q^ und eines Widerstands R₁₁ (Fig. 14B). In der EFL-Schaltung sind die Eingangs-SITs QA, QB und QC normalerweise im "Ein"-Zustand befindlich, so daß die Sourcespannung nur dann hoch wird, wenn sämtliche Eingänge A, B und C sich auf einem hohen Niveau befinden und sämtliche Eingangs-SITs QA, QB und QC abgeschaltet sind. Der Sourcefolger-SIT QO bildet eine verstärkte UND-Ausgangsgröße. Das Ersetzen eines Lastwiderstandes durch eine Parallelverbindung aus einem SIT der Konstantspannungstype und einem Widerstand ist dann effektiv, wenn die Ausfächerung groß ist und wenn die Spannungsveränderung infolge der Verteilung der entsprechenden Eingangstransistoren nicht vernachlässigbar ist. Fig. 15A zeigt eine Nicht-Schwellenlogik (NTL)-Schaltung, bei der Eingangs-SITs QA und QB parallel miteinander geschaltet sind und in Serie mit

809831/1028

einem Lastwiderstand R₁ . Ein Kondensator C schließt die Wechselstromkomponente an der Source der Eingangs-SITs mit Erde kurz. Fig. 15B zeigt eine Abwandlung der Nicht-Schwellenlogikschaltung, wobei der Lastwiderstand R₁ in Fig. 15A durch eine Parallelschaltung aus einem SIT Q. der Konstantspannungstype und einem Widerstand R_{1 ?} ersetzt ist. Ferner ist ein Widerstand R* in Fig. 15A durch eine Parallelschaltung aus einem Konstantspannungstype-SIT Q₅ und einem Widerstand R _ ersetzt. In den Fig. 15A und 15B wird das NOR-Signal an der gemeinsamen Drainzone der Eingangs-SITs QA bzw. QB vorgesehen.

Fig. 16 zeigt eine 3-Eingangs-NOR-Logikschaltung/ bei der drei Eingangs-SITs QA, QB und QC parallel miteinander geschaltet sind und in Serie mit der Parallelschaltung aus einem Konstantspannungstype-SIT Q. und einem Widerstand R₁- liegen. Die Fig. T7 zeigt eine 3-Eingangs-Widerstandstransistorlogik (RTL)-Schaltung, welche ein NOR-Gate oder Gatter bildet, wobei drei Eingangssignale A, B und C an die Eingangs-SITs QA, QB und QC durch Widerstände RA bzw. RB bzw. RC angelegt sind. Die RCL-Schaltung hat denNachteil, daß die Arbeitsgeschwindigkeit durch die Eingangswiderstände reduziert wird.

Fig. 18 zeigt eine Diodentransistorlogik (DTL)-Schaltung, bei der drei Eingangsgrößen A, B und C über normalerweise sich im "Ein"-Zustand befindliche Dioden DA, DB und DC angelegt werden, um ein ÜND-Signal an der gemeinsamen Anode zu liefern. Ein SIT QO wird zur Invertierung des UND-Signals verwendet und zur Lieferung eines verstärkten NAND-(nicht UND-)Signals.

Fig. 19 zeigt eine Transistor-Transistorlogik (TTL)-Schaltung, bei der drei Eingangsgrößen auf einen normalerweise sich im Ein-Zustand befindlichen eingangsseitig dreifach ausgefächerten SIT QI gegeben werden, um ein UND-Signal an der gemeinsamen Source vorzusehen. Das UND-Signal wird durch die SITs Q₁ bis Q. invertiert und verstärkt, um ein NAND-Signal zu liefern.

809831/1028

28045Q0

Wie oben beschrieben, liefert der statische Induktionstransistor mit einem Stromkanal, der bei der Gatevorspannung Null übereingeschnürt ist, einen hohen Geschwindigkeitsbetrieb und kann einen Bipolartransistor ersetzen, ohne daß eine drastische Änderung in der Schaltungskonstruktion erforderlich ist. Ferner kann diese Substitution nur in einem Teil des Gesamtsystems erfolgen.

Bei einem Punch-Through-Bipolartransistor ist die Basiszone fast oder vollständig abgeschnürt (pinched off; verarmt), so daß Träger durch die Basiszone stoßen können. Das Vorhandensein des Punch-Through-Bipolartransistors ist zwar bekannt, aber wurde im einzelnen nicht untersucht.

Es sei nunmehr wiederum auf die Fig. 1A-1C eingegangen, wo die Basiszone 2 beispielsweise mit einer dünnen p-Type-Zone von niedriger Störstellenkonzentration gebildet ist, während die Verarmungsschichten von den Grenzschichten aus wachsen, welche mit der η -Type-Emitter- und Collector-Zone 1 und 3 gebildet werden, um die effektive Basiszone des Flachpotentialteils zu reduzieren. Wo das Potentialprofil der Bandextrema einen Gradienten zeigt, werden freie Ladungsträger aus dem unteren Energieteil herausfließen und keine freien Ladungsträger zurücklassen, so daß nur die ionisierten Störstellenatome zurückbleiben. Wenn fast kein Flachbandteil (d.h. eine neutrale Zone) in der Basiszone zurückbleibt, so ist die Basiszone abgeschnürt (pinched off) und dient als eine Potentialsperre für die sich von der Emitterzone wegbewegenden Elektronen. Eine derartige verarmte Basiszone hat die Tendenz, den Charakter der Widerstandssteuerung zu verlieren. In einem solchen verarmten Zustand kann die Höhe der Potentialbarriere grundsätzlich kapazitiv durch die Basis- und Collectorspannungen gesteuert werden. Somit wird der Collector strom bei einem Anstieg der Collectorspannung ansteigen. Der Punch-Through-Bipolartransistor ähnelt dem in dieser Beschreibung beschriebenen statischen Induktionstransistor hinsichtlich dieses Aspektes des Vorhandenseins einer kapazitiv steuerbaren Barrierenhöhe bei Basis- und Drainspannungen Null. Im Punch-Through-Bipolartransistor kann die Barrierenhöhe in den meisten

809831/102«

- as -

%% 2BÜ4SÜ0

Fällen oberhalb ungefähr 1/2 des verbotenen Spalts(Band) bei Basis* und Collectorspannungen Null liegen, um einen breiteren Dynamikbereich als beim statischen Induktlonstransletor zu liefern, wobei aber die ionisierten Stärstelienatome in der Basiszone die gleiche Polarität besitzen wie die von der Emitterzone zu inji= zierenden Träger. Auf diese Weise kann der Puneh-Through-Bipolar** transistor ein Leistungsvermögen aufweisen, welches etwas schlechter ist als das des statischen Induktionstransistors, kann aber als ein guter Ersatz für den statischen Induktionstransistor verwendet werden. Da die Basiszone im wesentlichen abgeschnürt (pinched off; verarmt) ist, werden die Ladungsträger zu einer Driftbewegung durch das darin aufgebaute elektrische Feld veranlaßt und die Speicherung von MinoritätstrMgern ist sehr klein, um eine gute Hoehfrequenzleistung und höhen Ge= schwindigkeitsbetrieb vorzusehen. Da ferner die Gatekapazität infolge der im wesentlichen abgeschnürten und dünnen Basiszone sehr klein ist, wird der Leistungsverbrauch wr-^er vermindert und die Operationsgeschwindigkeit wird erhöht. Diese Vorteile treten am deutlichsten zutage, wenn die Puneh=Through=Transistaren in integrierten Schaltungen verwendet werden.

Ausführungsbeispiele von integrierten Sehaitungsstrukturen mit dem oben beschriebenen Puneit-Through=Bipoiartransistor werden im folgenden beschrieben.

Die Fig. 20 und 21 zeigen I L-Sehaltungsstrukturen einschließlich des Punch-Through-Bipolartransistors gemäß der Erfindung. Bei der Struktur der umgedrehten statischen InduktionstransistO'-ren der Vertikal-Bauart unterbricht eine dünne p^Type-Zone einen n-Type-Kanal benachbart zur Drainzone (Fig. 20) und In der Mitte dieses Kanals (Fig. 21).

Eine n~-Type~Zone 32 - vgl. die eben genannten Figuren - wird auf einer n⁺~Type-Zone 31 ausgebildet. Ein lateraler Bipolartransistor wird durch die η -Type-Zone 32 und die p-Type-Zonen 34 und 36 gebildet. Die p-Type-Zone 36 dient als ein Emitter dos Tnjektortransistors,und die p-Type-Zone 34 dient sowohl als nin Collector dos Injektortransistors als auch als die Gate-

809831/10?«

28045QQ

zone des ursprünglich beabsichtigten Treiber-SIT. Eine dünne p-Type-Schicht oder Lage 34* verbindet die p-Type-Zonen 34 und trennt die n-Type-Strombahn in den Source (Emitter)-Teil und den Drain(Collector)-Teil.

Wenn eine Zone einer entgegengesetzten Leitfähigkeitstype in der Strombahn eines Unipolartransistors vorhanden ist, so sollte der Transistor nicht mehr ein Unipolartransistor genannt werden, sondern Bipolartransistor. Dieser Bipolartransistor der umgedrehten Bauart wird mit einer η -Type-Emitterzone 31, einer η -Type-Zone 32, einer dünnen p-Type-Basiszone 34' und einer η -Type-Collectorzone 33 gebildet, und zwar mit oder ohne einer dazwischenliegenden η -Type-Zone 35 zwischen der p-Type-Zone 34' und der η -Type-Collectorzone 33. Die dicke ρ -Type-Zone 34, die an die dünne p-Type-Zone 34' anstößt, wird als eine Gatezone bezeichnet. Elektroden 46, 44 und 43 sind auf den Zonen 36, 34 und 33 ausgebildet, um als Emitter- und Collector-Elektroden des Injektortransistors zu dienen bzw. als die Collectorelektrode des Treibertransistors. Ein Isolierfilm bedeckt die die Metallkontaktfläche bixdenden anderen Oberflächen. Die Basiszone 34' ist dünn und besitzt eine niedrige Störstellenkonzentration, so daß sie im wesentlichen abgeschnürt (pinched off) mit den Verarmungsschichten ist, welche durch das eingebaute Potential alleine wachsen, welches zwischen den Emitter- und Basis-Zonen existiert, und zwischen den Basis- und Collector-Zonen. In diesen Ausführungsbeispielen können die p-Type-Zonen 34' durch Rückverteilung der p-Type-Störstellen aus der p-Type-Zone 34 gebildet werden. Sodann nimmt die Störstellenkonzentration und die Dicke der p-Type-Zone 34 ab, wenn sie näher zur Mitte hin verläuft. Die Höhe der an den p-Type-Zonen 34' gebildeten Potentialbarriere ist die kleinste am Mittelteil infolge des grundsätzlichen Charakters der kapazitiven Steuerung, und möglicherweise infolge einer zugemessen Störstellenkonzentration, wie oben beschrieben. In dieser Hinsicht wird die gleiche Leistungsfähigkeit wie beim statischen Induktionstransistor in den Punch-Through-Bipolartransistoren dieser Aus-

809831/1028

2BU4500

führungsbeispiele erwartet und es wurde gefunden, daß diese Verhältnisse auch existieren. Es ist somit erwiesen, daß der Punch-Through-Bipolartransistor als ein Ersatz für den SIT herstellbar ist.

Wenn die Basiszone eine extrem kleine Dicke besitzt und eine exzessiv niedrige Störstellenkonzentration, so werden die Energiepositionen der Bandextrema in der Basiszone fast die gleichen wie diejenigen der Emitter- und Collectorzonen. In einem solchen Fall ist praktisch keine Potentialbarriere vorhanden und der Transistor verliert die Steuerfähigkeit des Hauptstromes, der durch eine Steuerspannung oder einen Steuerstrom gesteuert werden S"ll.

Daher wird der Ausdruck "im wesentlichen abgeschnürte Basiszone" als eine Basiszone definiert, die größtenteils verarmt ist, aber ein Fermi-Niveau unterschiedlich von dem der Emitterzone besitzt, so daß die Basiszone eine Potentialbarriere für die vom Emitter zum Collector fließenden Ladungsträger bildet, und daß die Höhe der Potentialbarriere grundsätzlich kapazitiv durch die Gate- und Collector-Spannungen steuerbar ist. Die effektive Basiszone (neutrale Basiszone) ist außerordentlich dünn und besitzt eine sehr kleine parasitäre Kapazität. Daher ist der Trägerspeichereffekt vernachlässigbar klein und eine sehr hohe Betriebsgeschwindigkeit wird erzeugt. Die vom Emitter zum Collector fließenden Träger laufen über die durch die im wesentlichen abgeschnürte Basiszone gebildete Potentialbarriere und werden zur Collectorseite injiziert und werden durch ein durch die Collectorspannung aufgebautes elektrisches Feld zu einer Driftbewegung veranlaßt. Es scheint nahezu kein Effekt der Speicherung von Minoritätsträgern aufzutreten. Wenn offensichtlich die Basisvorspannung eingestellt ist, um hinreichend in Vorwärtsrichtung zu wirken, so können die Minoritätsträger von der Gatezone 34 in die Emitterzone 33 durch die Basiszone 34' injiziert werden. In ainem solchen Fall besitzt die Basiszone 34' die Eigenschaft einer üblichen Basiszone des Bipolartransistors. Die Gatezone 34 kann dick ausgebildet sein und kann

809831/1028

2BuAbUO

stark dotiert sein, so daß der Widerstand der Zone 34 vernachlässigbar ist.

Man erkennt, daß bei diesen wie auch den folgenden Ausführungsbeispielen verschiedene Abwandlungen und Änderungen im Rahmen der Erfindung möglich sind.

Fig. 22 zeigt ein gemessenes Beispiel der Strom/Spannungs-Kennlinien eines Punch-Through-Bipolartransistors, der in den Ausführungsbeispielen der Erfindung verwendbar ist. Es sei ins Auge gefaßt, daß die Basiszone noch nicht vollständig nur durch das eingebaute Potential abgeschnürt ist, da die Zone C bipolarartige Kennlinien oder Eigenschaften zeigt. Wenn jedoch die Basisvorspannung und/oder die Drainspannung mehr in Vorwärtsrichtung wirkt, so wird der Drainstrom ansteigen, um, wie in Zone D gezeigt, nicht gesättigte Eigenschaften zu zeigen, was anzeigt, dass die Basiszone abgeschnürt wird und die Barrierenhöhe als allmählich durch einen Anstieg in der Drainspannung heruntergezogen wird. Eine Verminderung der Barrierenhöhe führt zu einer Erhöhung des Collectorstroms. Die Zone C kann gesteuert werden, um entweder breit oder schmal (oder Null) zu sein, und zwar durch Steuerung des Ausmaßes der Abschnürung (pinch off) der Basiszone. Wenn die Ladungsträger von der Emitterzone in die Basiszone diffundieren, so folgt der Collectorstrom einem Exponentialgesetz in einer kleinen Drainspannungszone. Wenn der Widerstand den Trägertransport beeinflußt, so kann eine Widerstandscharakteristik auch auftreten. Wenn die Basiszone vollkommen nur durch das eingebaute Potential abgeschnürt ist, so wird das Anlegen einer Collectorspannung unmittelbar die Potentialbarriere absenken, und die Knicke bei der niedrigen Collectorspannung verschwinden größtenteils.

Wie man aus der obigen Feststellung ersieht, kann der Punch-Through-Bipolartransistor in der gleichen Betriebsart verwendet werden wie der übliche Bipolartransistor. Der Collectorstrom kann durch die Vorwnrtsbasisvorspannung und auch durch die

809831/1028

-■-:,-Γ.ίΜ. INSPECTED

Collectorspannung gesteuert werden.

Die Dicke der Barrierenlage oder -schicht sollte bestimmt werden durch die Betrachtung des gewünschten Ausgangsstroms. Wenn ein großer Laststrom gefordert ist, beispielsweise zum Betreiben eines TTL-Gatters, so sollte die Barrierenlage hinreichend dünn und an einer Stelle hinreichend nahe der Emitterzone ausgebildet sein.

Ähnlich den vorangegangenen Ausführungsbeispielen können verschiedene integrierte Schaltungen mit dem oben erwähnten Punch-Throuch-Transistor gebildet werden.

Fig. 23 zeigt ein Schaltbild der I L-Schaltungsstrukturen der Fig. 20 und 21 mit dem Punch-Through-Treibertransistor T₁ und einem lateralen Bipolarinjektor-Transistor T-. Die Struktur der integrierten Halbleitervorrichtung kann geändert oder modifiziert werden gemäß dem Fachwissen und der vorstehenden Beschreibung. Der Injektortransistor T₉ kann durch einen üblichen Feldeffekttransistor, einen statischen Induktionstransistor oder einen Punch-Through-Transistor ersetzt werden. Es ist ebenfalls möglich, den Injektortransistor T₂ durch den Punch-Through-Transistor zu bilden, und den Treibertransistor T₁ durch einen statischen Induktionstransistor.

Sämtliche Typen von Logikschaltungen können durch entsprechen-

2 de Kombination einer Vielzahl dieser I L-Schaltungseinheit gebildet werden. Fig. 24 zeigt eine NOR-ODER-Schaltung mit

2
drei I L-Einheiten. Zwei Eingangsgrößen sind jeweils an zwei

2
I L-Einheiten angelegt. Ein Paar von Ausgangsgrößen der zwei

Eingangs-I L-Einheiten sind kombiniert zur Lieferung einer NOR-Ausgangsgröße, wohingegen ein anderes Paar ähnlicher Ausgangs-

2 2

großen der zwei I L-Einheiten an eine Ausgangs-I L-Einheit geliefert werden, um ein invertiertes NOR-Signal zu erzeugen, d.h. ein ODER-Signal, und zwar an der Drain des Ausgangstreibertransistors TO₁ .

809831/1029

28Ü4500

Fig. 25 zeigt ein Ausführungsbeispiel eines Punch-Through-Transistors mit einer im wesentlichen abgeschnürten Basiszone, die ihrerseits eine dünne Potentialbarrierenlage für die Träger in der Emitterzone bildet. Auf einem p-Type-Substrat ist eine η -Type-Zone 55 und ebenfalls eine n-Type-Zone 54 ausgebildet, die beide als eine Collectorzone dienen. Eine p-Type-Basiszone 52 ist durch eine ρ -Type-Elektrodenherausführzone 53 umgeben. Eine η -Type-Emitterzone 51 wird in der p-Type-Basiszone 52 gebildet. Eine n⁺-Type-Zone 55' zur Herausführung der Collectorelektrode ist von der Oberfläche aus zur n⁺-Type-Collectorzone 55 gebildet. Eine Emitterelektrode ist mit einer dotierten polykristallinen Siliciumzone 51' gebildet und ein Metallfilm 58 ist darauf ausgebildet. Eine Basiselektrode 59 und eine Collectorelektrode 60 sind aus Metallfilmen gebildet. Der Transistor ist vom Substrat isoliert, und zwar durch herausgeschnittene Nuten in der Seitenbahn und auch durch die pn-Grenzschicht. Die Oberflächen des Halbleiterkörpers,mit Ausnahme der Elektrodenkontaktflache,sind mit einem Passivierungsfilm 56 bedeckt, beispielsweise gebildet mit Siliciumoxid, Siliciumnitrid, Aluminiumoxid oder Kombinationen daraus. Die weggeschnittenen oder ausgenommenen Nuten sind mit einem Isoliermaterial gefüllt, beispielsweise mit einem einen hohen Widerstandswert aufweisenden polykristallinen Silicium oder einem Isolierharz wie beispielsweise Polyimid. Die Störstellenkonzentration der

+ 18

η -Type-Emitterzone 51 liegt in der Größenordnung von 10 bis

21 -3
10 cm , diejenige der p-Type-Basiszone 52 liegt in der Grös-

12 16 ~3

senordnung von 10 bis 10 cm , diejenige der η-Type -Collectorzone liegt in der Größenordnung von 10 bis 10 cm , diejenige der Basiselektroden-Herausführ-p -Type-Zone 53 liegt in der Größenordnung von 10 bis 10 cm und diejenige der η -Type-Collectorzone 55 liegt in der Größenordnung von 10 bis 10 cm . Die Dicke und die Störstellenkonzentration der p-Type-Basiszone 52 ist derart gewählt, daß die Basiszone 52 im wesentlichen durch die eingebauten Potentiale auf beiden Seiten abgeschnürt werden kann.

809831/1028

28Ü4500

Verschiedene Abwandlungen und Änderungen sind bei diesen Beispielen möglich. Beispielsweise können die isolierenden ausgenommenen Nuten irgendeine Querschnittsform besitzen. Ein pnp-Transistor kann einfach dadurch gebildet werden, daß man die Leitfähigkeitstypen umkehrt. Die einzig erforderliche Konstruktionsbedingung besteht darinnen, daß die Basiszone im wesentlichen abgeschnürt sein muß und daß sie eine dünne Potentialbarrierenschicht im Strompfad in der Hauptbetriebszone des Transistors zurückläßt.

Der Punch-Through-Transistor mit diesemMerkmal hat die Vorteile, daß der Minoritätsträgerspeichereffekt auf sehr kleine Werte reduziert werden kann, und daß die Basiskapazität (sowohl die Emit- ■ ter-Basis- als auch die Basis-Collector-Kapazitäten) stark reduziert werden können. Diese Vorteile liefern eine sehr hohe Betriebsgeschwindigkeit, und sie treten ferner deutlich bei Verwendung in integrierten Schaltungen zutage. Alle bislang existierenden bipolaren integrierten Schaltungsverfahren, wie beispielsweise ECL, EFL, NTL, DTL, RTL₇ TTL, statische RAM, dynamische RAM und ROM, können direkt angewandt werden, um die oben beschriebenen Punch-Through-Transistoren zu benutzen. Eine ins einzelne gehende Beschreibung der Ausführungsbeispiele typischer Bauarten integrierter Halbleiterschaltungen wird im folgenden gegeben.

Fig. 26 zeigt eine emittergekoppelte Logik (ECL)-Schaltung gemäß einem Ausführungsbeispiel der Erfindung. Zwei Eingangsgrößen A und B werden an die Bipolartransistoren QA und QB der Punch-Through-Type angelegt, und die NOR-Logik und ODER-Logikausgangsgrößen werden durch Bipolartransistoren QO₁ und QO₂ der Punch-Through-Type geliefert. Bei diesem Ausführungsbeispiel sind die Bipolartransistoren,mit Ausnahme des in der Bezugsspannungsschaltung verwendeten Bipolartransistors, Bipolartransistoren der Punch-Through-Bauart, obwohl einige durch die üblichen Bipolartransistoren ersetzt werden können.

Fig. 27 zeigt eine weitere emittergekoppelte Logik (ECL)-Schaltung gemäß einem weiteren Ausführungsbeispiel der Erfindung. Collectoren

809831/1028

der Eingangstransistoren QA und QB sind direkt mit der Versorgungsspannungsleitung V verbunden und daher wird die Spannungsände-

cc

rung dieser Collectorzonen eliminiert und der Einfluß der diese Zonen begleitenden Kapazitäten wird ebenfalls eliminiert, wodurch man einen verbesserten Hochgeschwindigkeits-Betrieb der Schaltung, verglichen mit der Vorrichtung gemäß Fig. 26, erreicht.

Fig. 28 zeigt eine Emitterfolgerlogik (EFL)-Schaltung gemäß einem Ausführungsbeispiel der Erfindung. Drei Eingangsgrößen A, B und C werden durch Bipolartransistoren QA bzw. QB bzw. QC angelegt und logische ÜND-Ausgangsgrößen werden über einen Mehrfachsourceausgangs-Bipolartransistor QO abgegeben. Bei diesem Ausführungsbeispiel werden Bipolartransistoren sowohl der pnp- als auch der npn-Typen gemischt verwendet, um ein 3-Eingangs-UND-Gatter zu bilden. Dieses Ausführungsbeispiel besteht aus einer ziemlich kleinen Anzahl von Halbleiterelementen und einer großen Anzahl von Elektroden, die mit Konstantspannungsversorgungen verbunden sind. Daher ist die Verlustleistung klein und es ergibt sich ein verbesserter Hochgeschwindigkeitsbetrieb. Ferner kann die Integrationsdichte stärkt verbessert werden. Der Widerstand R₁ kann effektiv durch eine Parallelschaltung aus einem Widerstand und einer Konstantspannungsvorrichtung ersetzt werden, wie beispielsweise den zuvor beschriebenen statischen Induktionstransistor.

Fig. 29 zeigt eine Nicht-Schwellenlogik {NTL)-Schaltung gemäß einem Ausführungsbeispiel der Erfindung, wobei zwei Eingangsgrößen A und B an Eingangstransistoren QA und QB der Punch-Through-Type angelegt werden, um eine NOR-Logikausgangsgröße zu erzeugen. Da ferner die Minoritätsträgerspeicherung in der Basiszone vernachlässigbar klein ist, kann auf den Kondensator C verzichtet werden. Ferner können, wie oben erwähnt, die Widerstände R₁ und R. effektiv durch Konstantspannungsschaltungen, wie in Fig. 15B gezeigt, ersetzt werden.

Fig. 30 zeigt ein statisches RAM, aufgebaut aus Punch-Through-Bipolartransistoren gemäß dem erfindungsgemäßen Ausführungsbeispiel. Die Transistoren T₁₁ und T_-. „ sind mit Adressenleitungen und Lese- und Schreibleitungen über die Emitter verbunden.

809831/1028

- 3S -

Der Bipolartransistor mit einer im wesentlichen eingeschnürten Basiszone kann einerseits als ein Ersatz eines üblichen Bipolartransistors verwendet werden und andererseits als ein Ersatz für einen statischen Induktionstransistor der Vorwärtsgatevorspannungs-Bauart. Auf diese Weise können sämtliche diese Transistoren verwendenden Schaltungen mit derartigen Bipolartransistoren gebildet werden, wodurch man die Vorteile beider Typen beibehält.

Die Fig. 31A und 31B zeigen ein I L-Inverterschaltbild und einen schematischen Querschnitt einer integrierten Halbleiterstruktur, die diese Schaltung gemäß der Erfindung verkörpert. Ein Metalloxidhalbleiter-Feldeffekttransistor (MOS-FET) wird als ein Injektortransistor T„ verwendet, und ein Bipolartransistor der Punch-Through-Type wird als ein Treibertransistor T₁ benutzt. Die Anzahl der Ausgangsklemmen kann praktisch willkürlich vergrößert werden. Der Injektortransistor T₂ ist nicht auf einen Enhancement- oder Anreicherungs-Betriebsart-FET beschränkt, sondern kann auch ein Depressionsmode-FET oder ein Bipolartransistor sein. In Fig. 31B ist der Injektortransistor T₂ mit einer P Typesourcezone 66 ausgebildet, einer η -^'pe-Zone 62, einer ρ -Type-Drainzone und einer gemeinsamen Gatedrainelektrode 68, wohingegen ein Treibertransistor mit einer n-Type-Emitterzone 61 ausgebildet ist, einer n~-Type-Emitterzone, einer dünnen p-Type-Basiszone 63, einer p⁺-Type-Gatezone 64, einer n~-Type-Collectorzone 65', einer η -Type-Collectorzone 65 und schließlich einer Collectorelektrode 67. Die Basiszone 63 kann dicht und benachbart zur Emitterzone 61 ausgebildet sein, um einen großen Ausgangsstrom vorzusehen. In einem solchen Fall kann die P -Type-Gatezone 64 eingedrückt sein, um die Emitterbasiskapazität abzusenken.

809831/1028

2 Fig. 32A und 32B zeigen eine weitere I L-Inverterschaltung und einen schematischen Querschnitt einer integrierten Halbleiterschaltung, welche diese Schaltung gemäß einem weiteren Ausführungsbeispiel der Erfindung verkörpert, wobei ein MOS-SIT als Injektortransistor T₂ verwendet wird und ein Bipolartransistor der Punch-Through-Type als Treibertransistor T₁ Verwendung findet. Die Struktur der Fig. 32B ist fast gleich der der Fig. 31B. In Fig. 32B bezeichnet das Bezugszeichen 69 die Kanalzone versehen mit einem Metalloxidhalbleitergate. Wie oben beschrieben, liefern verschiedene Kombinationen der I L-Schaltungen verschiedene Typen von Logikschaltungen, die hohe Schaltgeschwindigkeits-Operationen bei niedriger Verlustleistung liefern.

Die Fig. 33A und 33B zeigen ein dynamisches RAM-Zellenschaltungsdiagramm unter Verwendung eines Bipolartransistors der Punch-Through-Type gemäß der Erfindung und einen schematischen Querschnitt einer integrierten Halbleiterschaltungsstruktur, welche diese Schaltung erfindungsgemäß verkörpert. Wortleitungen oder Adressenleitungen sind bei 71 und 72 dargestellt und eine Bit-Leitung oder Datenleitung ist mit 73 bezeichnet. Ein lateraler pnp-Type-Transistor T₁,- weist eine ρ -Type-Zone 71, eine η -Type-.Zone 75 und eine p-Type-Zone 74 auf, die Emitter bzw. Basis bzw. Collector bilden. Ferner wird ein npn-Transistor T₁₆ gebildet durch eine Emitterzone 72, eine Basiszone 74 und eine Collectorzone 73. Die ρ -Type-Zone 71 und die η -Type-Zone 72 bilden die Wortleitungen oder Adressenleitungen. Die n⁺-Type-Zone 73 repräsentiert die Bit-Leitung oder Datenleitung. Die elektrische Ladung wird in einem Kondensator gespeichert, der zwischen der Basis und dem Collector des Transistors T₁₆ gebildet ist. Diese Struktur kann zur Bildung einer Matrix einer gewünschten Anzahl von Einheiten verwendet werden, um so einen dynamischen RAM-Speicher zu bilden. Die p-Type-Zone 74 zwischen der η -Type-Zone 72 und der η -Type-Zone 73 befindet sich im Zustand des Fast-Abgeschnürtwerdens bei der Gatevorspannung Null. Es ist offensichtlich, daß das Paar aus η -Type-Zone 72 und p-Type-Zone 74 und auch das Paar aus η -Type-Zone 72 und p-Type-Zone 74 nicht notwendiger-

809831/1028

_ J₅ - 28Ü4500

kl

weise angrenzend aneinander angeordnet sein muß.

Fig. 34A und 34B zeigen eine dynamische RAM-Zellenschaltung und einen entsprechenden Querschnitt einer integrierten Halbleiterstruktur gemäß der Erfindung. Eine dynamische RAM-Zelle kann aufgebaut sein aus einem Bipolartransistor, der eine vollkommen abgeschnürte (pinch off) Basiszone besitzt. Wenn die Basiszone vollständig abgeschnürt ist, so kann die "Ein/Aus"-Steuerung des Transistors erreicht werden durch die Veränderung der Höhe der Potentialbarriere, ohne die Notwendigkeit,einen elektrischen Strom durch die Basiszone fließen zu lassen, wie dies bei üblichen Bipolartransistoren zu bemerken ist. Das Bezugszeichen 81 bezeichnet einen Bipolartransistor der Punch-Through-Type und Bezugszeichen 82 in Fig. 34A repräsentiert einen Kondensator, der mit der p-Type-Zone 86, der ρ -Type-Zone 87 und der η -Type-Zone 85, gezeigt in Fig. 34B, gebildet ist. Die Wortleitung oder Adressenleitung ist mit 63 bezeichnet, und die Bit-Leitung oder Datenleitung wird mit 64 bezeichnet. Die Basiszone des Bipolartransistors 61 ist vollständig abgeschnürt, und die Potentialbarriere wird durch die Basisspannung gesteuert, d.h. das Wortleitungssignal, um die Ein/Aus-Steuerung des Transistors zu erreichen, und somit die Lese- und Schreiboperationen der Speicherzelle zu erhalten.

Ferner kann die obige Struktur angewandt werden auch bei einer 3-Transistor-dynamischen-RAM-Zellen-Struktur, einer 4-Transistordynamischen-RAM-Zellenstruktur und einer 6-Transistor-statischen-RAM-Zellenstruktur (vgl. japanische Patentanmeldung 52-4633 entsprechend DT-OS 28 o1 o85.7 ). Es ist möglich, ein ROM zu bilden, bei dem Daten während des Maskenmusterverfahrens in einen Isolierfilm eingeschrieben werden. Es ist auch möglich, ein Schieberegister durch die Zellen dieses Ausführungsbrispiels zu bilden (vgl. die japanische Patentanmeldung 52-4633). Die in den Figuren 33A, 33B, 34A und 34B gezeigten Speicherzellen ermöglichen Lese- und Schreibvorgänge mit hoher Geschwindigkeit bei geringer Verlustleistung.

809831/1028

28ü4bÜQ

Fig. 35 zeigt eine Konstantspannungsvorrichtung als Planarstruktur gemäß einem Ausführungsbeispiel der Erfindung. Der als eine Konstantspannungsvorrichtung dienende Bipolartransistor ist durch eine Basisspannung steuerbar. Diese Konstantspannungsvorrichtung ist ähnlich dem Konstantspannungs-SIT, bei dem Stromänderung praktisch keine Änderung der Ausgangsspannung hervorrufen kann (vgl. die japanische Patentanmeldung, eingereicht am 7. Feb. 1977 mit dem Titel "Integrierte Halbleitervorrichtung".) Bei der dargestellten Vorrichtung wird der Emitter in der Nachbarschaft des Collectors ausgebildet und somit ist der Serienwiderstand und der Collectorwiderstand klein. Dadurch kann die Collectorspannung leicht die Potentialbarriere steuern, und somit kann eine Konstantspannungsvorrichtung gebildet werden.

Die p-Type-Zone 90 wird zwischen Emitterzone 84 und Collectorzone 85 ausgebildet und ist vollständig abgeschnürt, wodurch die Potentialbarriere reduziert wird unmittelbar nach Anlegen einer Collectorspannung. Die Größe des Stromflusses kann auch durch die Länge der Zone 90 gesteuert werden, die sich in der Richtung senkrecht zur Oberfläche der Zeichenebene erstreckt. Empfohlene StörStellenkonzentrationen sind die folgenden: Ungefähr 10 bis 10 cm"³ in den n⁺-Type-Zonen 84, 85 und 95; ungefähr 10 bis 10 cm in der ρ -Type-Zone 83; ungefähr

13 17-3 13

10 bis 10 cm in der n-Type-Zone 91 und ungefähr 10

17 -3

bis 10 cm in der p-Type-Zone 90. Offensichtlich können diese Werte auch entsprechend der beabsichtigten Verwendung und entsprechend des verfügbaren Herstellungsverfahrens variiert werden.

Fig. 36 zeigt ein weiteres Gebilde einer Konstantspannungsvorrichtung mit Lateralstruktur gemäß einem Ausführungsbeispiel der Erfindung. Die Beschreibung hinsichtlich Fig. 35 gilt auch für dieses Ausführungsbeispiel. In diesem Fall ist die Störstellenkonzentration einer η -Type-Zone 91 ungefähr 10 bis 10 cm , Die Dicke der p-Type-Zone 90 kann dünn ausgebildet werden, und zwar für den Zweck des Vorsehens einer guten Charakteristik der Konstantspannungsvorrichtung.

809831/1028 Z -^^L smspscteö

Fig. 37 zeigt die Kennlinien des Collectorstroms (in Mikroampere) , abhängig von der Collectorspannung (V), wobei ein Leistungsbeispiel der erfindungsgemäßen Konstantspannungsvorrichtung dargestellt ist. Die Kennlinien sind in großem Umfang veränderbar, und zwar entsprechend der Wahl der Breite (Dicke), der Störstellenkonzentration und der Fläche der Basiszone. Beispielsweise kann ein hoher Wert der Konstantspannung bei V =

BE

durch Verschmälerung der Basiszone erreicht werden. Wenn ein derartiger Konstantspannungs-Bipolartransistor als ein Injektortransistor verwendet wird, so kann der Spannungspegel genau gesteuert werden, und zwar ohne beeinflußt zu werden durch die Anzahl der mit dem Eingangsgate (d.h. der Anzahl der Eingangsfäcberung) verbundenen Transistoren. Daher können die obigen Konstantspannungstransxstoren vorteilhafterweise in logischen Gatter-Gebilden Verwendung finden, wie sie zuvor in Verbindung mit dem statischen Induktionstransistor IC beschrieben wurden.

Fig. 38 zeigt eine NOR-Gateschaltung mit drei Eingängen gemäß einem Ausführungsbeispiel der Erfindung. Die Versorgungspannung wird durch eine Parallelschaltung aus einem Bipolartransistor T., _o und einem Widerstand R__ angelegt. Der Ausgangs-

1 ο JU

spannungspegel wird kaum durch die Anzahl der Eingänge beeinflußt. Dies bedeutet, daß der NOR-Logikausgangsspannungspegel im Falle des Ankommens von einem "1"-Eingangssignal sich nicht von dem Pegel unterscheidet, der im Falle des Ankommens von drei "1"-Eingangssignalen auftritt.

Fig. 39 zeigt den Teil einer allgemeinen Logikschaltung gemäß einem Ausführungsbeispiel der Erfindung. Drei Eingangsgrößen A, B und C werden an die drei Eingangstransistoren QA bzw. QB bzw. QC angelegt, um ein NOR-Signal an der gemeinsamen Drain zu erzeugen. Dieses NOR-Signal wird direkt an die darauffolgende Stufe einerseits geliefert und andererseits durch einen Invertertransistor QO in ein ODER-Signal umgewandelt. Die Verwendung dieses ODER- Signals kann beliebig bestimmt werden.

809831/1028

28Ü45QQ

Obwohl die obige Beschreibung auf verschiedene Ausführungsbeispiele Bezug nahm, so ist die Erfindung doch nicht auf diese Ausführungsbeispiele beschränkt. Beispielsweise kann die dünne Basiszone des Punch-Through-Bipolartransistors direkt mit einer Metallelektrode (beispielsweise Schottkey-Elektrode) verbunden werden oder aber mit einer Metallelektrode durch einen Isolierfilm (MIS-Elektrode). Die Transistoren sowohl der SIT-Type als auch der Punch-Through-Type gemäß der Erfindung können beide einen Hochgeschwindigkeitsbetrieb liefern, während sie als ein Ersatz eines Bipolartransistors dienen, und zwar selbst nur in einem Teil eines Gesamtsystems. Das übliche Schaltungsverfahren von Bipolartransistoren kann direkt benutzt werden, um integrierte Schaltungen mit höherer Geschwindigkeit zu erzeugen, welche die erfindungsgemäßen Transistoren benutzen. Ferner kann das erfindungsgemäß verwendete Halbleitermaterial ausgewählt werden aus den folgenden: Silicium, Germanium, Verbindungen der III-V Gruppen des Periodensystems und anderer Halblei termaterialen. Beispielsweise sind Galliumarsenid und andere Weitbandspalt-Halbleiter geeignet zur Erzeugung einer höheren Barrierenhöhe, d.h. zur Erzeugung eines breiteren Dynamikbereichs.

Ferner können die erfindungsgemäßen Transistoren und ICs hergestellt werden unter Verwendung üblicher Herstellungsverfahren. Beispielsweise können vorteilhafterweise Ionenimplantationsverfahren benutzt werden.

Zusammenfassend sieht die Erfindung somit eine neue Art eines Feldeffekttransistors vor, der eine nicht gesättigte Kennlinie besitzt, d.h. es wird ein statischer Induktionstransistor (SIT) vorgeschlagen, der derart modifiziert ist, daß er als ein Ersatz für irgendeinen konventionellen Bipolartransistor in einer gegebenen Schaltung dienen kann. Der Gate-zu-Gate-Abstand und die Storstellenkonzentration der Kanalzone eines SIT sind dabei erfindungsgemäße derart ausgewählt, daß der Kanal durch die Verarmungslage bei einer vorbestimmten Gatevorspannung in Durchlaßrichtung abgeschnürt ist. Wenn die angelegte Vorwärtsgatevorspannung unterhalb eines gewissen Niveaus liegt, so steigt der Drainstrom grundsätzlich exponentiell an mit einer

809831/1028

28U450Q

Erhöhung der Drainspannung über eine Schwellenspannung hinaus, wohingegen dann, wenn die angelegte Gatevorspannung sich oberhalb des bestimmten Wertes befindet, der Drainstrom schnell ansteigt mit einem schnellen Anstieg der Drainspannung.

809831/1 028

Claims

~^~ ? 8 Ü A b Q Patentansprüche

1. ) Halbleitervorrichtung mit einer Halbleiterzone einer —'
Leitfähigkeitstype einschließlich einer Stromkanalzone mit niedriger Störstellenkonzentration, Stromeinführungs- und Stromabziehungs-Elektrodenmitteln, verbundenen mit den Enden der Stromkanalzone, und mit Steuerelektrodenmitteln benachbart zu der Stromkanalzone und dienend zur Anlage einer Steuerspannung zur Erzeugung von Verarmungsschichten in der Stromkanalzone und zur Definierung eines Stromkanals in der Stromkanalzone, dadurch gekennzeichnet, daß die Stromkanalzone eine derartige Breite und Störstellenkonzentration besitzt, daß die Stromkanalzone bei einer Vorwärtssteuerspannung im wesentlichen abgeschnürt ist, um eine Potentialbarriere in der Stromkanalzone für Ladungsträger vorzusehen, die sich von den Stromeinführungselektrodenmitteln in einem Hauptbetriebszustand des Transistors wegbewegen, und um auch zu bewirken, daß die Höhe der Potentialbarriere kapazitiv steuerbar ist mindestens durch die an die Stromabziehelektrodenmittel angelegte Spannung.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Stromkanalzone eine solche Breite und Störstellenkonzentration besitzt, daß die Verarmungsschicht veranlaßt wird, sich von der einen Seite der Stromkanalzone in die Nachbarschaft der Stromsteuerelektrodenmittel zu erstrecken, um die andere Seite der Stromkanalzone bei Steuerspannung Null zu erreichen.

3. Vorrichtung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß die Stromkanalzone eine solche Breite und Störstellenkonzentration besitzt, daß die Verarmungslage, die sich von einer Seite der erwähnten Stromkanalzone aus erstreckt, eine Breite besitzt, die doppelt so groß ist wie die Breite der Stromkanalzone.

809831/1029

?.?;-w:m>l !inspected

280A50Q

4. Halbleitervorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß die Stromkanalzone eine gradierte oder abgestufte Störstellenkonzentration besitzt, die abnimmt, wenn man von der Seite der Stromeingabeelektrode zur Seite der Stromabziehelektrode geht.

5. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterzone eine erste Zwischenzone aufweist mit einer Störstellenkonzentration höher als die erwähnte niedrige Störstellenkonzentration, und zwar angeordnet zwischen der Stromeingabeelektrode und der erwähnten Stromkanalzone.

6. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 5, dadurch gekennzeichnet, daß die Stromkanalzone sich zwischen die erste Zwischenzone und die Steuerelektrodenmittel erstreckt.

7. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 5, dadurch gekennzeichnet, daß die erste Zwischenzone sich in die Nachbarschaft der Steuerelektrodenmittel erstreckt.

8. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 5, dadurch gekennzeichnet, daß die Halbleiterzone ferner folgendes aufweist: Eine zweite Zwischenzone mit einer Störstellenkonzentration höher als die erwähnte niedrige Störstellenkonzentration und angeordnet zwischen der Stromkanalzone und den Stromabziehelektrodenmitteln.

9. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 8, dadurch gekennzeichnet, daß die Stromkanalzone eine kleinere Dicke mindestens zwischen den ersten und zweiten Zwischenzonen aufweist, und daß die Dicke kleiner ist als die Länge der erwähnten Steuerelektrodenmittel längs der Richtung des Stromflusses.

809831/1029

- *? - >e B O 4 5 Q Q

10. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 5, dadurch gekennzeichnet, daß die Steuerelektrodenmittel eine weitere Halbleiterzone mit einer anderen Leitfähigkeitstype entgegengesetzt zur erwähnten einen Leitfähigkeitstype aufweisen.

11. Vorrichtung nach einem oder mehreren der vorhergehendne Ansprüche, insbesondere nach Anspruch 8, dadurch gekennzeichnet, daß die Steuerelektrodenmittel eine weitere Halbleiterzone von einer anderen Leitfähigkeitsart aufweisen, und zwar entgegengesetzt zur erwähnten einen Leitfähigkeitstype, und daß die ersten und zweiten Zwischenzonen sich beide benachbart zur erwähnten anderen Halbleiterzone erstrecken.

12. Integrierte Halbleiterschaltungsstruktur mit einer Vielzahl von Halbleiterelementen, von denen mindestens eines gekennzeichnet ist durch

eine Halbleiterzone mit einer Stromsteuerzone von einer niedrigen Störstellenkonzentration,

Stromeingabe- und Stromauszieh -Elektroden verbunden mit den beiden Seiten der Stromsteuerzone,

und Steuerelektrodenmittel,vorgesehen benachbart zu der Stromsteuerzone und geeignet zur Anlage einer Steuerspannung zur Definition einer Strombahn in der erwähnten Stromsteuerzone, wobei die Stromsteuerzone derartige Dimensionen und eine solche Störstellenkonzentration aufweist, daß die Stromsteuerzone veranlaßt wird, bei einer Null-Steuerspannung im wesentlichen abgeschnürt (pinched off) zu sein, um eine Potentialbarriere in der Stromsteuerzone für Ladungsträger vorzusehen, die sich von den erwähnten Stromeingabeelektrodenmitteln aus in einem Hauptbetriebszustand des Halbleiterelements bewegen, und um auch zu bewirken, daß die Höhe der Potentialbarriere kapazitiv durch die an die Stromabziehelektrode angelegte Steuerspannung steuerbar ist.

809831/1028

2BÜ450Q

13. Integrierte Halbleiterschaltungsstruktur nach Anspruch 12, dadurch gekennzeichnet, daß die erwähnte Halbleiterzone ferner eine erste und eine zweite Zone einer Leitfähigkeitstype aufweist, und wobei die Stromsteuerzone die erwähnte eine Leitfähigkeitstype besitzt und darinnen einen Stromkanal bildet.

14. Struktur nach Anspruch 12, dadurch gekennzeichnet, daß die Halbleiterzone ferner eine erste und zweite Zone einer Leitfähigkeitstype besitzt, wobei die Stromsteuerzone eine weitere Leitfähigkeitstype entgegengesetzt zu der erwähnten ersten Leitfähigkeitstype besitzt.

15. Struktur nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 12, dadurch gekennzeichnet, daß die integrierte Schaltung folgendes aufweist: eine integrierte Injektionslogikschaltung mit einem Injektortransistor und einem Treibertransistor, welch letzterer mit dem erwähnten mindestens einem halben Halbleiterelement ausgebildet ist.

16. Struktur nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 15, dadurch gekennzeichnet, daß die Vielzahl der Halbleiterelemente ferner einen Bipolartransistor aufweist, der eine Stromabziehzone besitzt, wobei der Injektortransistor mit dem Bipolartransistor ausgebildet ist, und wobei die Steuerelektrodenmittel des Treibertransistors bzw. der Stromabziehzone mit einer elektrisch gemeinsamen Zone gebildet sind.

17. Struktur nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 15, dadurch gekennzeichnet, daß die Vielzahl der Halbleiterelemente ferner einen isolierten Gate-Feldeffekttransistor aufweist, der eine Stromabziehzone besitzt, wobei der Injektortransistor mit dem isolierten Gate-Feldeffekttransistor ausgebildet ist, und wobei die Steuerelektrodenmittel des Treibertransistors bzw. die Stromabziehzone des Injektortransistors aus einer elektrisch gemeinsamen Zone gebildet sind.

809831/1028

18. Gebilde nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 15, dadurch gekennzeichnet, daß die Vielzahl der Halbleiterelemente ferner einen statischen Induktionstransistor mit einer Stromabziehzone aufweist, wobei der Injektortransistor mit dem statischen Induktionstransistor ausgebildet ist, und wobei die Steuerelektrodenmittel des Treibertransistors bzw. die Stromabziehzone des statischen Induktionstransistors mit einer elektrisch gemeinsamen Zone ausgebildet sind.

19. Gebilde nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 12, dadurch gekennzeichnet, daß die integrierte Schaltung mindestens eine äquivalente Schaltung einer bekannten Bipolarlogikschaltung verkörpert, und zwar einschließlich mindestens eines Bipolartransistors, und wobei dieser mindestens eine Bipolartransistor der äquivalenten Logikschaltung durch das erwähnte mindestens eine Halbleiterelement ersetzt ist.

20. Gebilde nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 12,dadurch gekennzeichnet, daß die integrierte Schaltung mindestens eine Äquivalentschaltung einer bekannten bipolaren Logikschaltung einschließlich mindestens eines Widerstandes verkörpert, und wobei dieser erwähnte mindestens eine Widerstand durch eine Parallelschaltung eines Widerstands und die des erwähnten mindestens einen Halbleiterelements ersetzt ist.

21. Gebilde nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 12, dadurch gekennzeichnet, daß mindestens ein Halbleiterelement eine umgekehrte Struktur aufweist.

809831/1028

-«- #804500

22. Gebilde nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 12, dadurch gekennzeichnet, daß mindestens ein Halbleiterelement eine Vielzahl von Stromsteuerzonen aufweist und eine Vielzahl von entsprechenden Stromabziehzonen .

23. Gebilde nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 12, dadurch gekennzeichnet, daß die Zahl der erwähnten mindestens einen Halbleiterelemente mindestens zwei ist, und daß mindestens zwei der mindestens zwei Halbleiterelemente miteinander parallelgeschaltet sind.

24. Gebilde nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 12, dadurch gekennzeichnet, daß die Stromsteuerzone über-abgeschnürt ist.

25. Gebilde nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 12, dadurch gekennzeichnet, daß die integrierte Schaltung eine Speichermatrix mit Zeilen und Spalten einschließlich Speicherzellen an den Kreuzungspunkten der Zeilen und Spalten verkörpert, und wobei mindestens eine der Speicherzellen das erwähnte mindestens eine Halbleiterelement aufweist.

26. Gebilde nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 25, dadurch gekennzeichnet, daß die Stromeingabezone des mindestens einen Halbleiterelements mit der einen der Zeilen und Spalten verbunden ist.

27. Gebilde nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 24, dadurch gekennzeichnet, daß die Stromsteuerzone sehr dünn ausgebildet ist, um die Charakteristik ka konstanter Spannungen zu zeigen.

809831/1028

280450.Q

28. Gebilde nach Anspruch 25, dadurch gekennzeichnet/ daß die Speicherzelle das erwähnte mindestens eine Halbleiterelement aufweist, und daß eine Kapazität mit den Stromabziehelektrodenmitteln verbunden ist.

29. Gebilde nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 25, dadurch gekennzeichnet, daß mindestens eine der erwähnten Speicherzellen einen ersten und zweiten Transistor aufweist, wobei jeder eine Stromeingabe- und eine Stromabzieh-Zone und eine Stromsteuerzone besitzt, wobei die Stromeingabe- und Abzieh-Zonen des ersten Transistors gemeinsam mit den Stromabzieh- und Eingabe-Zonen des zweiten Transistors ausgebildet sind, und wobei schließlich mindestens einer der ersten und zweiten Transistoren mit dem erwähnten mindestens einen Halbleiterelement ausgebildet ist.

809831/1028